JP4440084B2 - 磁気ｒａｍの特性分析装置およびその分析方法 - Google Patents

磁気ｒａｍの特性分析装置およびその分析方法 Download PDF

Info

Publication number
JP4440084B2
JP4440084B2 JP2004339098A JP2004339098A JP4440084B2 JP 4440084 B2 JP4440084 B2 JP 4440084B2 JP 2004339098 A JP2004339098 A JP 2004339098A JP 2004339098 A JP2004339098 A JP 2004339098A JP 4440084 B2 JP4440084 B2 JP 4440084B2
Authority
JP
Japan
Prior art keywords
magnetic ram
unit
magnetic
mram
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004339098A
Other languages
English (en)
Other versions
JP2005166243A (ja
Inventor
玩 濬 朴
仁 俊 ▲黄▼
泰 完 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005166243A publication Critical patent/JP2005166243A/ja
Application granted granted Critical
Publication of JP4440084B2 publication Critical patent/JP4440084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)

Description

本発明は、磁気ＲＡＭの特性分析装置およびその分析方法に係り、より詳細には短時間内に分析対象の磁気ＲＡＭ素子全体の特性が分析できる磁気ＲＡＭの特性分析装置およびその分析方法に関する。
磁気ＲＡＭ(ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)は、不揮発性メモリ素子の一つであって、ナノ磁性体特有のスピン依存トンネリング現象に基づいた磁気抵抗効果を利用する固体磁気メモリである。このようなＭＲＡＭは、電子の自由度であるスピンが電子伝達現象に大きい影響を及ぼすことにより発生する巨大磁気抵抗(Ｇｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ)現象やトンネル磁気抵抗(Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ：ＴＭＲ)現象を利用したものである。一般的なＭＲＡＭ素子は、メモリセルアレイを含む。ワードラインはメモリセルの行に沿って延設され、ビットラインはメモリセルの列に沿って延設されている。すなわち、メモリセルはワードラインとビットラインの交差地点に位置しており、それぞれのメモリセルは、磁気的に固定された固定層と、磁化方向が可変可能な自由層とからなる２つの磁性層を含む。このような固定層と自由層との相対的な磁化方向(ｏｒｉｅｎｔａｔｉｏｎ)によって情報ビットが保存される。
商用可能なメモリ素子を実現するためには、電力消費を低減しなければならないため、データ貯蔵ユニットに使われる物質の選択に制約がある。従来のＭＲＡＭでは、スイッチングフィールド、すなわち、磁気抵抗素子の自由層に、消費電力を減少させるためにパーマロイ(ＮｉＦｅ)を最も多く使用している。ＭＲＡＭの動作速度の向上とチップアーキテクチャーの効率的なデザインのためには磁気抵抗の増大が必須であり、これを達成するためには、自由層に使われる磁性薄膜が強磁性特性と高い分極特性を有することが必要である。
一方、前記構造からなるＭＲＡＭの動作は、例えば、ＴＭＲ構造である場合、トンネルバリア(ｔｕｎｎｅｌ ｂａｒｒｉｅｒ)により分離された２つの強磁性層の間の磁気的状態によるトンネル抵抗の変化を測定して、データ“０”および“１”を識別することによって可能である。このような強磁性層(自由層)の磁気的状態をスイッチングさせる過程(メモリにおける“書込み”動作)で様々な不規則な特性が現れる。前記不規則特性はメモリ素子の誤作動を誘発する。
一般に、ＭＲＡＭ素子の不規則なスイッチング特性は、２つの原因に起因する。図１Ａおよび図１Ｂは、ＭＲＡＭ素子の不規則なスイッチング特性を示す図である。図１Ａは、ＭＲＡＭを構成する強磁性体からなる自由層でのドメイン内のスピンが渦巻状のスピン配列をしている場合の印加磁場に対する磁気特性を示すグラフである。そして、図１Ｂは、自由層ドメイン内のスピンの構造が一部で固定された状態での磁気特性を示す。このような形態を含む場合、ＭＲＡＭ素子は不規則なスイッチング現象を示す。図１Ａおよび図１Ｂにおいて、「Ａｔ−ｆｉｅｌｄ」および「Ｒｅｍａｎｅｎｔ」は、それぞれ「印加磁場」および「残留磁場」を示す。
不規則的なスイッチングの原因を探るためには、メモリ素子の特性を体系的に測定する測定装置が必要である。従来のＭＲＡＭのスイッチング特性の測定は、セル単位で磁場による単位セルの抵抗を測定して行われた。この場合、磁場を安定化させる時間が必要であるため、ウェーハレベルでのＭＲＡＭアレイ全体の特性を測定するのに多くの時間がかかった。測定速度を向上させるために、磁場と抵抗の測定とを同期化させる方法が紹介されたが、残留磁気の測定が不可能である。その結果、ＭＲＡＭ素子の不規則スイッチングプロセスの原因が究明できない問題点がある。
本発明は、前記従来の技術の問題点を解決するためのものであって、ＭＲＡＭアレイ全体のスイッチング特性をウェーハレベルで迅速に測定できるＭＲＡＭの特性分析装置およびその分析方法を提供することを目的とする。
前記目的を達成するために、本発明は、磁気ＲＡＭの特性分析装置において、磁気ＲＡＭが装着される磁気ＲＡＭ載置部と、前記磁気ＲＡＭ載置部に装着される磁気ＲＡＭ素子の単位セルを、順次、特定するセルアドレッシングユニットと、前記セルアドレッシングユニットにより特定される磁気ＲＡＭ単位セルに、内部磁場を印加しながら前記磁気ＲＡＭ単位セルの抵抗値を測定するソース測定ユニットと、前記測定された各磁気ＲＡＭ単位セルの抵抗値に関する情報を保存して分析する分析ユニットと、を含むことを特徴とする磁気ＲＡＭの特性分析装置を提供する。
本発明において、前記セルアドレッシングユニットは、前記ＭＲＡＭ載置部に装着されるＭＲＡＭの特定のＭＲＡＭ単位セルを指定するマトリックススイッチと、前記ＭＲＡＭの対応する位置に装着されて前記ＭＲＡＭ単位セルに電源を供給するか、またはデータ値を読み出すプローブカードと、を含む。
本発明の特性分析装置は、前記磁場印加部により前記ＭＲＡＭに印加される外部磁場を測定する磁場測定部をさらに含んでいてもよい。
さらにまた、本発明は、(ａ)ＭＲＡＭアレイから分析対象のＭＲＡＭ単位セルを選択する段階と、(ｂ)前記選択されたＭＲＡＭ単位セルに磁場を印加する段階と、(ｃ)前記選択されたＭＲＡＭ単位セルの抵抗値を測定して保存する段階と、(ｄ)前記ＭＲＡＭ単位セルに印加する磁場の強さを変化させて各磁場の強さによる前記ＭＲＡＭ単位セルの抵抗値を測定する段階と、(ｅ)前記ＭＲＡＭアレイを構成するＭＲＡＭ単位セル全体に対して前記(ａ)段階ないし(ｄ)段階を行う段階と、を含むことを特徴とするＭＲＡＭの特性分析方法を提供する。
本発明において、前記(ｂ)段階は、ソース測定ユニットにより前記選択されたＭＲＡＭ単位セルに電圧を印加して内部磁場を形成させることができる。
また、本発明は、(ａ)ＭＲＡＭアレイから分析対象のＭＲＡＭ単位セルを選択する段階と、(ｂ)前記選択されたＭＲＡＭ単位セルに磁場を印加する段階と、(ｃ)前記選択されたＭＲＡＭ単位セルの抵抗値を測定して保存する段階と、(ｄ)前記ＭＲＡＭアレイを構成する残りの全体ＭＲＡＭ単位セルに対して前記(ａ)段階ないし(ｃ)段階を行う段階と、(ｅ)前記ＭＲＡＭアレイを構成するＭＲＡＭ単位セル全体に対して前記磁場の強さを変化させて前記(ａ)段階ないし(ｄ)段階を行う段階と、を含むＭＲＡＭの特性分析方法を提供する。
本発明によれば、多数のＭＲＡＭ単位セルよりなるＭＲＡＭアレイまたはウェーハレベルのＭＲＡＭ素子集合体の全体ＭＲＡＭ素子に関する特性値を比較的簡単な構成により短時間で測定できる。
また、本発明によれば、製造されたＭＲＡＭ素子の特性およびその不良率を製造工程の初期に分析することができるため、優れた品質のＭＲＡＭ素子の収率を向上させることができる。
以下、図面を参照して本発明の実施形態に係るＭＲＡＭの特性分析装置およびその分析方法について詳細に説明する。
図２Ａは、本発明の実施形態に係るＭＲＡＭの特性分析装置を示す図面である。この特性分析装置は、ＭＲＡＭ素子が装着されるＭＲＡＭ載置部１１、ＭＲＡＭ載置部１１の周囲に磁場を印加する磁場印加部１２、１７、分析対象ＭＲＡＭ単位セルを指定し、必要な情報を抽出するセルアドレッシングユニット１３、１４、選択されたＭＲＡＭ単位セルの抵抗値を測定するソース測定ユニット１５、および測定された各ＭＲＡＭ単位セルの抵抗値に関する情報を集め、分析して保存する分析ユニット１６を含む。そして、分析過程中に前記ＭＲＡＭ素子によって印加される磁場の強さを測定するための磁場測定部１８をさらに備えることができる。
図２Ｂは、磁場印加部の磁場発生部１２の内部に配置されたＭＲＡＭ載置部１１の構造を概略的に示す図面である。
図２Ｂに示すとおり、磁場発生部１２は、前記ＭＲＡＭ載置部１１を取り囲む形態を有している。これは、ＭＲＡＭ載置部１１に装着されるＭＲＡＭ素子に均一な磁場を印加するためである。前記ＭＲＡＭ載置部１１に装着されるＭＲＡＭ素子は、一般的なアレイ構造を有する。これは、多数、例えば、ｍ×ｎ個の単位セルがマトリックス形態に配列されたウェーハレベルのＭＲＡＭ単位素子の集合体形態である。
磁場印加部は、前記のように、磁気発生のための電源を供給する電源供給部１７と、供給された電源により磁場を発生させる磁場発生部１２とを含む。前記磁場発生部１２は、前記ＭＲＡＭ載置部１１に装着されるＭＲＡＭ素子に均一な磁場(ｘ、ｙ方向)を印加するためのものであって、一般的に巻線されたコイルよりなるヘルムホルツコイルを用いることができる。
図２Ｃは、本発明に係るＭＲＡＭの特性分析装置において、ウェーハレベルのＭＲＡＭアレイ２０上に配置されたセルアドレッシングユニットを示す。前記セルアドレッシングユニットは、プローブカード１３およびマトリックススイッチ１４を含む。前記マトリックススイッチ１４は、ＭＲＡＭアレイ２０内の分析しようとする特定の単位セル１９を選択する機能を有する。プローブカード１３は、一般的な半導体素子の検査用プローブカード１３が使用できる。このようなプローブカード１３の探針は、ＭＲＡＭアレイ２０を構成するＭＲＡＭ単位セル１９のそれぞれに接触している。ＭＲＡＭアレイ２０内の特定のＭＲＡＭ単位セル１９は、前記マトリックススイッチ１４で指定されて選択される。
図２Ａおよび図２Ｃを参照して、ソース測定ユニット１５(Ｓｏｕｒｃｅ Ｍｅａｓｕｒｅｍｅｎｔ Ｕｎｉｔ：ＳＭＵ)について説明する。ソース測定ユニット１５は、ＭＲＡＭ載置部１１に装着されるＭＲＡＭアレイ２０に内部磁場を印加する。また、ソース測定ユニット１５は、特定のＭＲＡＭ単位セル１９の情報(抵抗値)を得る役割を有する。このようなソース測定ユニット１５としては、一般的に使われ、市販されているソース測定ユニットを用いることができる。ソース測定ユニット１５は、マトリックススイッチ１４により選択されたＭＲＡＭ単位セル１９に対して電圧を印加して、前記特定のＭＲＡＭ単位セル１９にのみ内部磁場を形成させる。また、ソース測定ユニット１５は、ＭＲＡＭ単位セル１９における抵抗値をプローブカード１３を通じた電気的信号により測定できる。このようなソース測定ユニット１５の機能は、一般的な素子分析に広く使われるので、その詳細な説明は省略する。
分析ユニット１６は、ソース測定ユニット１５によって得られたＭＲＡＭ素子の抵抗値などの情報を保存し、ＭＲＡＭの特性を分析する役割を果たす。また、分析ユニット１６は、マトリックススイッチ１４に分析対象である単位セルのアドレスを伝達する役割も有する。これは、ＭＲＡＭアレイ２０の製造工程の設計時に予め与えられたデータを利用して、マトリックススイッチ１４が特定のＭＲＡＭ単位セルを選択できるように情報を提供することである。この分析ユニット１６は、前記の役割を担当して所定の機能を発揮するインターフェース、記憶装置、情報処理装置、プログラム等を搭載したコンピュータで構成することができる。
そして、本発明の特性分析装置は、磁場発生部１２内のＭＲＡＭ載置部１１に装着されるＭＲＡＭアレイ２０に印加される磁場の強さを測定するための磁場測定部１８をさらに備えていてもよい。
次に、本発明に係るＭＲＡＭの特性分析方法について詳細に説明する。図３Ａは、本発明に係るＭＲＡＭの特性分析方法の一実施形態を示す。本発明に係るＭＲＡＭの特性分析方法は、ＭＲＡＭアレイ２０または特定のＭＲＡＭ単位セル１９に均一な磁界を印加した状態で各ＭＲＡＭ単位セルにおける抵抗値を分析することである。
本発明に係るＭＲＡＭの特性分析方法は、磁場モード選択段階、測定モード選択によるデータ測定段階、およびデータ分析段階を含む。以下、この特性分析方法について説明する。
磁場モード選択段階は、分析しようとするＭＲＡＭアレイ２０または特定のＭＲＡＭ単位セル１９に対して、外部磁場を印加するか、内部磁場を印加するかを決定する段階である。外部磁場を印加する場合は、磁場発生部１２は、ＭＲＡＭアレイ２０の全体に均一な磁場を印加する。内部磁場を印加する場合は、ソース測定ユニット１５が、プローブカード１３を通じて特定のＭＲＡＭ単位セル１９に電圧を印加し、前記特定のＭＲＡＭ単位セル１９にのみ磁場を発生させる。
外部磁場を印加した状態でＭＲＡＭアレイ２０の特性を分析する場合、その分析時間が速いという長所がある。一方、内部磁場を印加してＭＲＡＭ単位セル１９の単位毎に分析する場合には、全体のＭＲＡＭアレイの特性の分析に長時間を要するが、ＭＲＡＭアレイ２０の実際の駆動環境に類似した環境で測定できるという長所がある。本発明では、前記２つの場合に対していずれも分析可能なＭＲＡＭの特性分析方法を提供する。また、本発明では、ＭＲＡＭ単位セル、アレイ形態、およびウェーハに形成されたままの状態のＭＲＡＭのいずれの形態でも分析することができる。
前記ＭＲＡＭ載置部１１に、分析対象のＭＲＡＭ素子が装着される。このような分析対象ＭＲＡＭ素子は、ＭＲＡＭの製造工程の進行中に形成されたＭＲＡＭが集積されたウェーハを装着して、不良検査ができるだけでなく、工程が終わった後の素子をも検査できる。したがって、分析対象のＭＲＡＭ素子の形態は制限されない。
分析対象のＭＲＡＭ素子の装着後に、全体ＭＲＡＭ素子のうちの特定のＭＲＡＭ単位セル１９を指定する。この場合、分析ユニット１６に入力されているＭＲＡＭ素子のアドレスに関する情報を利用して、マトリックススイッチ１４により指定されたＭＲＡＭ単位セル１９の位置を把握する。プローブカード１３は、装着されたＭＲＡＭ素子の各ＭＲＡＭ単位セル１９の位置と対応する部位に接触している。
装着されたＭＲＡＭ素子に均一な磁場が印加される。この時、外部磁場が印加される場合には、電源供給部１７で磁場発生部１２に電位Ｉ1、Ｉ2を印加すると、磁場発生部１２では磁場Ｈx、Ｈyが発生する。これにより、図２Ｂに示すように、ＭＲＡＭ素子の全体に均一な磁場が印加される。前記ＭＲＡＭ素子の部位に印加された磁場は、磁場測定部１８によって正確に測定することができる。
そして、内部磁場が、ソース測定ユニット１５により印加される場合には、セルアドレッシングユニット１３，１４は、特定のＭＲＡＭ単位セル１９を指定し、ソース測定ユニット１５は、電圧Ｉ1、Ｉ2を印加する。図３Ｂに示すように、ワードライン(ＷＬ)とビットライン(ＢＴ)とによって、ＭＲＡＭ単位セル１９に電圧が印加されて特定のＭＲＡＭ単位セル１９でのみ内部磁場が発生する。このような磁場モードは、直接印加された磁場と、その磁場を所定時間加えた後の残留磁場との両方を利用することができる。図３Ｂにおいて、「ＢＬ」および「ＷＬ」は、それぞれ「ビットライン」および「ワードライン」を示す。
次に、測定モード選択によるデータ測定段階について詳細に説明する。このデータ測定段階では、前記外部磁場または内部磁場をＭＲＡＭ素子に印加した状態で、所望のデータ、例えば、ＭＲＡＭ素子の抵抗値が測定される。すなわち、この段階は、本発明に係るＭＲＡＭ特性分析装置のセルアドレッシングユニット１３、１４で指定された特定ＭＲＡＭ単位セル１９におけるデータ値を読み出す段階である。
この場合、２つのモードを選択することができる。まず、第１の方法においては、ＭＲＡＭアレイ２０の特定のＭＲＡＭ単位セル１９に一定の磁場を加えた状態で、特定のＭＲＡＭ単位セル１９における抵抗値を測定した後、同じ磁場の強さで全体ＭＲＡＭアレイ２０の全てのＭＲＡＭ単位セル１９における抵抗値を測定する。そして、磁場の強さを変化させながら、再度、各ＭＲＡＭ単位セル１９における抵抗値を測定する方法である。これを要約すれば、この第１の方法は、磁場の強さを固定させて各ＭＲＡＭ単位セル１９における抵抗値を測定した後、磁場の強さを変化させてＭＲＡＭ素子の特性を分析する方法である。
次に、第２の方法においては、特定のＭＲＡＭ単位セル１９を選択し、選択されたＭＲＡＭ単位セル１９に所定強度の磁場を印加する。この状態で、特定のＭＲＡＭ単位セル１９の抵抗値を測定する。そして、磁場の強さを変化させた状態で、同じＭＲＡＭ単位セル１９の抵抗値を測定する。すなわち、ＭＲＡＭ単位セル１９が固定された状態で印加する磁場の強さを変化させながら抵抗値を測定する方法である。一つのＭＲＡＭ単位セル１９について、測定範囲に該当する全ての磁場の強さにおける抵抗値を測定した後、ＭＲＡＭ単位セルを変更して、再度、全ての測定範囲の磁場の強さにおける抵抗値を測定する過程を繰り返す方法である。
この時、特定ＭＲＡＭ単位セル１９の選択は、前記のように、分析ユニット１６に予め入力されているＭＲＡＭアレイ２０のアドレス情報を利用して、セルアドレッシングユニット１３，１４のマトリックススイッチ１４によって、測定するＭＲＡＭ単位セル１９の測定順序を指定して行われる。プローブカード１３の探針は、指定されたＭＲＡＭアレイ２０内のＭＲＡＭ単位セル１９に関する情報の抽出を続け、ソース測定ユニット１５は、具体的な抵抗値を読み出し、分析ユニット１６は、読み出された抵抗値を保存する。
ソース測定ユニット１５は、ＭＲＡＭアレイ２０の各ＭＲＡＭ単位セル１９に接触しているプローブカード１３の探針を通じて、例えば、ＭＴＪ構造の情報貯蔵領域を流れる電流値を得て、抵抗値を読み出し、その抵抗値を分析ユニット１６に保存する。このような測定モード選択によるデータ測定段階は、外部磁場または内部磁場を印加した全ての状態に適用可能である。
例えば、一定の外部磁場をＭＲＡＭアレイ２０に印加した場合について説明する。マトリックススイッチ１４で所望のＭＲＡＭ単位セル１９を選択し、ソース測定ユニット１５によってソース電圧を選択されたＭＲＡＭ単位セル１９にプローブカード１３を通じて印加する。そして、前記選択されたＭＲＡＭ単位セル１９での抽出電流値を得て、前記ソース測定ユニット１５で抵抗値を読み出した後、これを分析ユニット１６に保存する。
磁場を変化させて(単位セル固定)データを測定する方法について説明する。電源供給部１７で供給電力を変化させ、磁場発生部１２で前記ＭＲＡＭアレイ２０に印加する磁場の強さを変化させる。この過程を繰り返して、選択されたＭＲＡＭ単位セルの抵抗値を、所定範囲の磁場値に対して測定する。このような過程を前記ＭＲＡＭアレイ２０を構成する全てのＭＲＡＭ単位セルに対して繰り返す。
選択的に単位セルを変更して(印加磁場を固定した状態で)データを測定する方法について説明する。前記選択されたＭＲＡＭ単位セル１９の抵抗値を、所定の外部磁場の下で測定した後、外部磁場の強さは変化させず、測定するＭＲＡＭ単位セル１９を変更して全てのＭＲＡＭ単位セル１９について抵抗値を測定する。次に、外部磁場を変化させ、あらゆるＭＲＡＭ単位セル１９での抵抗値を測定してデータを保存する。
前記のような過程によって、ＭＲＡＭアレイ２０を構成するＭＲＡＭ単位セル１９の抵抗値を測定して分析ユニット１６に保存する。このような測定された特性抵抗値などの情報値を組合わせて、ＭＲＡＭアレイ２０を構成する全てのＭＲＡＭ単位セル１９に対する多様な分析資料が得られる。例えば、印加磁場に対する抵抗値の変化を表すヒステリシス曲線などが得られる。もちろん、これらを組合わせて全体ＭＲＡＭ素子に対しても同じ磁場−抵抗値についてのヒステリシス曲線が得られる。このようなヒステリシス曲線の微分値を分析すればスイッチングフィールドが得られ、アステロイド(ａｓｒｔｅｒｏｉｄ)曲線を作成できる。これは、本発明に係るＭＲＡＭの特性分析装置の分析ユニット１６で与えられた情報値を分析することにより得られる。このような分析に使われる数式などの理論的な情報は公知のものであるので、その詳細な説明は省略する。
図４Ａおよび図４Ｂは、本発明に係る装置において、磁場発生部１２で外部磁場を印加した状態での磁場の強さに対するＭＲＡＭアレイ２０の磁気特性を示したヒステリシスグラフである。そして、図４Ｃおよび図４Ｄは、本発明に係るにおいて、磁場発生部１２で外部磁場を印加した状態で加えられた磁場に対するＭＲＡＭ素子の残留磁化値を示したヒステリシスグラフである。これらの図は、ＭＲＡＭアレイ２０を構成する全てのＭＲＡＭ単位セル１９でのヒステリシス曲線を一つのグラフに示したものである。これらの図において、「ｅａｓｙ」は磁性物質においてＮ極とＳ極が現われ易い磁化容易軸（ｅａｓｙ ａｘｉｓ）を示し、「Ｈａｒｄ」はその磁化容易軸に対して垂直の方向の軸（ｈａｒｄ ａｘｉｓ）を示す。図６Ａおよび図６Ｂにおいても同様である。
図５Ａおよび図５Ｂは、本発明に係る装置において、ソース測定ユニット１５により内部磁場を印加した状態での加えられた電圧に対するＭＲＡＭ素子の磁気特性を示したヒステリシスグラフである。図５Ａおよび図５Ｂにおいて、「ＲＡ」は抵抗値×単位面積を表わし、「Ｉ＿ＢＬ」はビットライン電流値を表わす。
図６Ａおよび図６Ｂは、本発明に係るＭＲＡＭの特性分析方法によって、ＭＲＡＭアレイ２０に対して外部磁場および内部磁場を印加した後に測定されたヒステリシス曲線に基づいて作成されたアステロイド曲線を示したグラフである。このようなひし形のアステロイド曲線の外部に該当する値を選択し、対象ＭＲＡＭアレイ全体のスイッチングフィールドを容易に抽出して駆動させることができる。
前記の実施形態に関する説明で多くの事項が具体的に記載されているが、これは発明の範囲を限定するものではなく、望ましい実施の例示として解釈されるものである。したがって、本発明の範囲は、説明された実施の形態に限定されず、特許請求の範囲に記載された技術的思想により決定されるべきである。
本発明のＭＲＡＭの特性分析装置およびその分析方法は、短時間内に対象ＭＲＡＭ素子全体の特性を分析できるため、ＭＲＡＭ素子を製造する分野において広く用いることができる。
ＭＲＡＭ素子の不規則なスイッチング特性を示したグラフである。 ＭＲＡＭ素子の不規則なスイッチング特性を示したグラフである。 本発明に係るＭＲＡＭの特性分析装置の一実施形態を示す図面である。 本発明に係るＭＲＡＭの特性分析装置において、磁場印加部で分析対象ＭＲＡＭに磁場が印加されることを示す図面である。 本発明に係るＭＲＡＭの特性分析装置において、分析対象ＭＲＡＭを分析するセルアドレッシングユニットを示す図面である。 本発明に係るＭＲＡＭの特性分析方法の一実施の形態を示す図面である。 ＭＲＡＭ素子アレイを示す図面である。 磁場印加部によって外部磁場が印加された状態において、加えられた電位に対するＭＲＡＭ素子の磁気特性を示すヒステリシスグラフである。 磁場印加部によって外部磁場が印加された状態において、加えられた電位に対するＭＲＡＭ素子の磁気特性を示すヒステリシスグラフである。 磁場印加部によって外部磁場が印加された状態において、加えられた電位に対するＭＲＡＭ素子の残留磁化値を示したヒステリシスグラフである。 磁場印加部によって外部磁場が印加された状態において、加えられた電位に対するＭＲＡＭ素子の残留磁化値を示したヒステリシスグラフである。 ソース測定ユニットによって内部磁場が印加された状態において、加えられた電位に対するＭＲＡＭ素子の磁性特性を示したヒステリシスグラフである。 ソース測定ユニットによって内部磁場が印加された状態において、加えられた電位に対するＭＲＡＭ素子の磁性特性を示したヒステリシスグラフである。 本発明に係るＭＲＡＭの特性分析方法によりＭＲＡＭアレイに外部磁場および内部磁場を印加した後に測定されたヒステリシス曲線を組合わせて生成されたアステロイド曲線を示すグラフである。 本発明に係るＭＲＡＭの特性分析方法によりＭＲＡＭアレイに外部磁場および内部磁場を印加した後に測定されたヒステリシス曲線を組合わせて生成されたアステロイド曲線を示すグラフである。
符号の説明
１１ ＭＲＡＭ載置部
１２ 磁場発生部
１３ プローブカード
１４ マトリックススイッチ
１５ ソース測定ユニット
１６ 分析ユニット
１７ 電源供給部
１８ 磁場測定部
１９ 単位セル
２０ ＭＲＡＭアレイ

Claims (11)

  1. 磁気ＲＡＭの特性分析装置において、
    磁気ＲＡＭが装着される磁気ＲＡＭ載置部と、
    前記磁気ＲＡＭ載置部の周囲に形成されて、前記磁気ＲＡＭ載置部に装着される磁気ＲＡＭに外部磁場を印加する磁場印加部と、
    前記磁気ＲＡＭ載置部に装着される磁気ＲＡＭ素子の単位セルを、順次、特定するセルアドレッシングユニットと、
    前記セルアドレッシングユニットにより特定される磁気ＲＡＭ単位セルに、内部磁場を印加しながら前記磁気ＲＡＭ単位セルの抵抗値を測定するソース測定ユニットと、
    前記測定された各磁気ＲＡＭ単位セルの抵抗値に関する情報を保存して分析する分析ユニットと、を含み、測定結果を分析して前記磁気ＲＡＭのスイッチングフィールドを抽出することを特徴とする磁気ＲＡＭの特性分析装置。
  2. 前記ソース測定ユニットは、
    前記セルアドレッシングユニットにより特定される磁気ＲＡＭ単位セルに、内部磁場を印加する内部磁場印加部と、
    前記内部磁場印加部により内部磁場が印加された磁気ＲＡＭ単位セルの抵抗値を測定する測定部と、を含むことを特徴とする請求項１に記載の磁気ＲＡＭの特性分析装置。
  3. 前記セルアドレッシングユニットは、
    前記磁気ＲＡＭ載置部に装着される磁気ＲＡＭの特定の磁気ＲＡＭ単位セルを指定するマトリックススイッチと、
    前記磁気ＲＡＭの対応する位置に装着されて前記磁気ＲＡＭ単位セルに電源を供給するか、またはデータ値を読み出すプローブカード部と、を含むことを特徴とする請求項１に記載の磁気ＲＡＭの特性分析装置。
  4. 磁気ＲＡＭの特性分析方法において、
    (ａ)磁気ＲＡＭアレイに磁場を印加する段階と、
    (ｂ)磁気ＲＡＭアレイから分析対象の磁気ＲＡＭ単位セルを選択する段階と、
    (ｃ)前記選択された磁気ＲＡＭ単位セルに磁場を印加する段階と、
    (ｄ)前記選択された磁気ＲＡＭ単位セルの抵抗値を測定して保存する段階と、
    (ｅ)前記磁気ＲＡＭ単位セルに印加する磁場の強さを変化させて各磁場の強さによる前記磁気ＲＡＭ単位セルの抵抗値を測定する段階と、
    (ｆ)前記磁気ＲＡＭアレイを構成する磁気ＲＡＭ単位セル全体に対して前記(ｂ)段階ないし(ｅ)段階を行う段階と、を含み、測定結果を分析して前記磁気ＲＡＭのスイッチングフィールドを抽出することを特徴とする磁気ＲＡＭの特性分析方法。
  5. 前記(ａ)段階は、
    予め入力された磁気ＲＡＭアレイのアドレス情報により、セルアドレッシングユニットで分析対象の磁気ＲＡＭ単位セルを選択することを特徴とする請求項４に記載の磁気ＲＡＭの特性分析方法。
  6. 前記(ｂ)段階は、
    ソース測定ユニットにより前記選択された磁気ＲＡＭ単位セルに電圧を印加して内部磁場を形成させることを特徴とする請求項４に記載の磁気ＲＡＭの特性分析方法。
  7. 前記(ｃ)段階は、
    選択された磁気ＲＡＭ単位セルの情報貯蔵部に位置したプローブカードの探針によりそのデータ値を得てソース測定ユニットで抵抗値を測定することを特徴とする請求項４に記載の磁気ＲＡＭの特性分析方法。
  8. 磁気ＲＡＭの特性分析方法において、
    (ａ)磁気ＲＡＭアレイに磁場を印加する段階と、
    (ｂ)磁気ＲＡＭアレイから分析対象の磁気ＲＡＭ単位セルを選択する段階と、
    (ｃ)前記選択された磁気ＲＡＭ単位セルに磁場を印加する段階と、
    (ｄ)前記選択された磁気ＲＡＭ単位セルの抵抗値を測定して保存する段階と、
    (ｅ)前記磁気ＲＡＭアレイを構成する残りの全体磁気ＲＡＭ単位セルに対して前記(ｂ)段階ないし(ｄ)段階を行う段階と、
    (ｆ)前記磁気ＲＡＭアレイを構成する磁気ＲＡＭ単位セル全体に対して前記磁場の強さを変化させて前記(ｂ)段階ないし(ｅ)段階を行う段階と、を含み、測定結果を分析して前記磁気ＲＡＭのスイッチングフィールドを抽出することを特徴とする磁気ＲＡＭの特性分析方法。
  9. 前記(ａ)段階は、
    予め入力された磁気ＲＡＭアレイのアドレス情報により、セルアドレッシングユニットで分析対象の磁気ＲＡＭ単位セルを選択することを特徴とする請求項８に記載の磁気ＲＡＭの特性分析方法。
  10. 前記(ｂ)段階は、
    ソース測定ユニットにより前記選択された磁気ＲＡＭ単位セルに電圧を印加して内部磁場を形成させることを特徴とする請求項９に記載の磁気ＲＡＭの特性分析方法。
  11. 前記(ｃ)段階は、
    選択された磁気ＲＡＭ単位セルの情報貯蔵部に位置したプローブカードの探針によりそのデータ値を得てソース測定ユニットで抵抗値を測定することを特徴とする請求項９に記載の磁気ＲＡＭの特性分析方法。
JP2004339098A 2003-11-24 2004-11-24 磁気ｒａｍの特性分析装置およびその分析方法 Active JP4440084B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083614A KR100988087B1 (ko) 2003-11-24 2003-11-24 Ｍｒａｍ 특성 분석 장치 및 그 분석 방법

Publications (2)

Publication Number Publication Date
JP2005166243A JP2005166243A (ja) 2005-06-23
JP4440084B2 true JP4440084B2 (ja) 2010-03-24

Family

ID=34511177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004339098A Active JP4440084B2 (ja) 2003-11-24 2004-11-24 磁気ｒａｍの特性分析装置およびその分析方法

Country Status (6)

Country Link
US (1) US7165197B2 (ja)
EP (1) EP1542236B1 (ja)
JP (1) JP4440084B2 (ja)
KR (1) KR100988087B1 (ja)
CN (1) CN1622221B (ja)
DE (1) DE602004016719D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321507B2 (en) * 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
WO2010038823A1 (ja) * 2008-10-02 2010-04-08 日本電気株式会社 磁気抵抗記憶装置のスクリーニング方法、及び、磁気抵抗記憶装置
US9035671B2 (en) 2011-07-06 2015-05-19 Everspin Technologies, Inc. Probe card and method for testing magnetic sensors
US20130191048A1 (en) * 2012-01-24 2013-07-25 Qualcomm Incorporated Method and device for estimating damage to a magnetic tunnel junction (mtj) element
US9368232B2 (en) 2013-03-07 2016-06-14 Qualcomm Incorporated Magnetic automatic test equipment (ATE) memory tester device and method employing temperature control
KR102152774B1 (ko) 2013-03-07 2020-09-07 삼성전자 주식회사 반도체 소자 시뮬레이션 시스템 및 이를 이용한 시뮬레이션 방법
US9159455B2 (en) 2013-12-21 2015-10-13 Qualcomm Incorporated Data retention error detection system
US9678179B2 (en) 2014-03-13 2017-06-13 Kabushiki Kaisha Toshiba Tester for testing magnetic memory
WO2016018503A1 (en) * 2014-07-30 2016-02-04 University Of South Florida Magnetic memory physically unclonable functions
CN105070314A (zh) * 2015-08-24 2015-11-18 西安电子科技大学宁波信息技术研究院 一种用于提高自旋磁随机存储器读取可靠性的电路
EP3388849B1 (en) * 2017-04-11 2022-06-08 Karlsruher Institut für Technologie Magnetic probe based test method for spintronic technologies
KR102408685B1 (ko) * 2017-10-16 2022-06-15 삼성전자주식회사 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템
US10573364B1 (en) * 2018-12-13 2020-02-25 Nxp Usa, Inc. Magnetic disturb diagnostic system for MRAM

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275411B1 (en) * 1993-07-23 2001-08-14 Nonvolatile Electronics, Incorporated Spin dependent tunneling memory
JP3910372B2 (ja) 2000-03-03 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ストレージ・システム及び書き込み方法
US6504779B2 (en) 2001-05-14 2003-01-07 Hewlett-Packard Company Resistive cross point memory with on-chip sense amplifier calibration method and apparatus
US7262064B2 (en) * 2001-10-12 2007-08-28 Sony Corporation Magnetoresistive effect element, magnetic memory element magnetic memory device and manufacturing methods thereof
US6646911B2 (en) * 2001-10-26 2003-11-11 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device having data read current tuning function
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
US6762952B2 (en) * 2002-05-01 2004-07-13 Hewlett-Packard Development Company, L.P. Minimizing errors in a magnetoresistive solid-state storage device
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
US6538940B1 (en) * 2002-09-26 2003-03-25 Motorola, Inc. Method and circuitry for identifying weak bits in an MRAM
US6909631B2 (en) * 2003-10-02 2005-06-21 Freescale Semiconductor, Inc. MRAM and methods for reading the MRAM
JP4170108B2 (ja) * 2003-02-20 2008-10-22 株式会社ルネサステクノロジ 磁気記憶装置
US6999339B2 (en) * 2003-04-22 2006-02-14 Micron Technology, Inc. Integrated circuit including sensor to sense environmental data, method of compensating an MRAM integrated circuit for the effects of an external magnetic field, MRAM integrated circuit, and method of testing
US6791873B1 (en) * 2003-09-08 2004-09-14 Hewlett-Packard Development Company, L.P. Apparatus and method for generating a write current for a magnetic memory cell
US6894938B2 (en) * 2003-10-03 2005-05-17 Hewlett-Packard Development Company, L.P. System and method of calibrating a read circuit in a magnetic memory
US7286421B2 (en) * 2003-10-28 2007-10-23 International Business Machines Corporation Active compensation for operating point drift in MRAM write operation

Also Published As

Publication number Publication date
EP1542236A3 (en) 2006-08-02
EP1542236A2 (en) 2005-06-15
CN1622221A (zh) 2005-06-01
EP1542236B1 (en) 2008-09-24
KR20050049858A (ko) 2005-05-27
DE602004016719D1 (de) 2008-11-06
KR100988087B1 (ko) 2010-10-18
CN1622221B (zh) 2011-06-15
US7165197B2 (en) 2007-01-16
US20050111253A1 (en) 2005-05-26
JP2005166243A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
CN105934794B (zh) 高密度低功率gshe-stt mram
KR100816747B1 (ko) 클래드형 판독 도전체를 포함하는 터널 접합
US7158407B2 (en) Triple pulse method for MRAM toggle bit characterization
KR100816746B1 (ko) 자기 메모리 셀
TWI379096B (en) Digital magnetic current sensor and logic
JP4988343B2 (ja) 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
US6879512B2 (en) Nonvolatile memory device utilizing spin-valve-type designs and current pulses
JP4440084B2 (ja) 磁気ｒａｍの特性分析装置およびその分析方法
JP5422665B2 (ja) 固定されていない基準層および一方向書込電流を有するスピントルクビットセル
KR100562203B1 (ko) Ｍｒａｍ 셀을 위한 기준회로
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
EP1320102A2 (en) Magnetic random access memory and method of operating the same
CN108109668B (zh) 一种磁存储器的测试方法、装置、存储介质及电子装置
US10665321B2 (en) Method for testing MRAM device and test apparatus thereof
US7075819B2 (en) Closed flux magnetic memory
KR20040023764A (ko) 자기 랜덤 액세스 메모리
Wu et al. Characterization, modeling and test of synthetic anti-ferromagnet flip defect in STT-MRAMs
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
JP5354388B2 (ja) スピンバルブ記録素子及び記憶装置
JP4726169B2 (ja) 磁気メモリ及びその駆動方法
US7102919B1 (en) Methods and devices for determining writing current for memory cells
JP2006179694A (ja) 記憶素子
JP3970571B2 (ja) 磁気記憶素子の書き込み回路
CN115020582A (zh) 一种多阻型磁性器件及其制备方法和应用
Fang Micromagnetic analysis of magnetic memory

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4440084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250