JP4439432B2 - セラミックス回路基板製造方法 - Google Patents
セラミックス回路基板製造方法 Download PDFInfo
- Publication number
- JP4439432B2 JP4439432B2 JP2005157913A JP2005157913A JP4439432B2 JP 4439432 B2 JP4439432 B2 JP 4439432B2 JP 2005157913 A JP2005157913 A JP 2005157913A JP 2005157913 A JP2005157913 A JP 2005157913A JP 4439432 B2 JP4439432 B2 JP 4439432B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- resist layer
- thickness
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
2a,2b 金属回路板
3 半導体ペレット
4,6 ハンダ
5 ヒートシンク
7 ハンダレジスト層
Claims (3)
- セラミックス基板上に金属回路板を接合し、前記金属回路板に半導体ペレットをハンダ付けしてセラミックス回路基板を製造するセラミックス回路基板製造方法において、前記金属回路板の半導体ペレット搭載面のうちハンダが塗布されない部位に、ハンダ塗布面を囲む配置で、かつUV硬化性樹脂、熱硬化性樹脂または耐熱性樹脂を用いてソルダーレジスト層を形成し、ハンダ層の厚さが前記レジスト層の厚さより大きい場合、前記ソルダーレジスト層の幅を0.5〜2mm、厚さを5〜100μmとし、ハンダ層の厚さを10〜120μmとすることを特徴とするセラミックス回路基板製造方法。
- 請求項1記載のセラミックス回路基板製造方法において、ソルダーレジスト層には、UV硬化性樹脂、熱硬化性樹脂または耐熱性樹脂を用いることを特徴とするセラミックス回路基板製造方法。
- 請求項1または2記載のセラミックス回路基板製造方法において、ソルダーレジスト層は、ハンダ塗布面を囲む配置で形成することを特徴とするセラミックス回路基板製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157913A JP4439432B2 (ja) | 2005-05-30 | 2005-05-30 | セラミックス回路基板製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157913A JP4439432B2 (ja) | 2005-05-30 | 2005-05-30 | セラミックス回路基板製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36825099A Division JP2001185664A (ja) | 1999-12-24 | 1999-12-24 | セラミックス回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005268824A JP2005268824A (ja) | 2005-09-29 |
JP4439432B2 true JP4439432B2 (ja) | 2010-03-24 |
Family
ID=35092959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005157913A Expired - Lifetime JP4439432B2 (ja) | 2005-05-30 | 2005-05-30 | セラミックス回路基板製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4439432B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4725412B2 (ja) * | 2006-05-18 | 2011-07-13 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
JP2008004871A (ja) * | 2006-06-26 | 2008-01-10 | Mitsubishi Materials Corp | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール |
JP5359954B2 (ja) * | 2009-03-31 | 2013-12-04 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板及びパワーモジュール、並びに、ヒートシンク付きパワーモジュール用基板の製造方法 |
JP6995743B2 (ja) * | 2016-04-28 | 2022-01-17 | デンカ株式会社 | セラミック回路基板及びその製造方法 |
EP4033524A4 (en) * | 2019-09-20 | 2022-12-28 | Denka Company Limited | PRINTED CIRCUIT BOARD AND MODULE INCLUDING IT |
-
2005
- 2005-05-30 JP JP2005157913A patent/JP4439432B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005268824A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6706253B2 (ja) | パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 | |
JP4817418B2 (ja) | 回路装置の製造方法 | |
JP4037425B2 (ja) | セラミック回路基板およびそれを用いた電力制御部品。 | |
JP4439432B2 (ja) | セラミックス回路基板製造方法 | |
JP4703377B2 (ja) | 段差回路基板、その製造方法およびそれを用いた電力制御部品。 | |
JP2001185664A (ja) | セラミックス回路基板 | |
JP2006303392A (ja) | プリント配線板と電子回路基板及びその製造方法 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP5002614B2 (ja) | セラミックス回路基板の製造方法 | |
JP2010238753A (ja) | 放熱用部材およびこれを用いたモジュール | |
JP2006303173A (ja) | 回路基板デバイスおよびその製造方法 | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
JP4812429B2 (ja) | 回路装置の製造方法 | |
JP5921322B2 (ja) | 半導体モジュールの製造方法 | |
JP5102497B2 (ja) | 金属セラミックス接合回路基板の製造方法 | |
JP2006135347A (ja) | セラミックス回路基板 | |
JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
JP2003100965A (ja) | 回路基板の信頼性評価方法及び回路基板 | |
JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
JP6264129B2 (ja) | パワーモジュール用基板及びその製造方法 | |
WO2021200801A1 (ja) | セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法 | |
JP6119553B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP4957649B2 (ja) | はんだ接合体およびその製造方法 | |
JP4825403B2 (ja) | サブマウントおよびその製造方法 | |
JP2005296960A (ja) | 金属表面処理剤、金属表面処理方法、はんだ接合剤、はんだペースト及び半導体電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070507 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4439432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |