JP4438682B2 - Printed circuit board analysis apparatus, method, program, and recording medium - Google Patents
Printed circuit board analysis apparatus, method, program, and recording medium Download PDFInfo
- Publication number
- JP4438682B2 JP4438682B2 JP2005143127A JP2005143127A JP4438682B2 JP 4438682 B2 JP4438682 B2 JP 4438682B2 JP 2005143127 A JP2005143127 A JP 2005143127A JP 2005143127 A JP2005143127 A JP 2005143127A JP 4438682 B2 JP4438682 B2 JP 4438682B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- frequency
- data
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、相互に異なるIC(Integrated Circuit:集積回路)に接続される複数の電源端子が設けられたプリント回路基板を設計する際に使用されるプリント回路基板解析装置、プリント回路基板解析方法、プリント回路基板解析プログラム及び記録媒体に関する。 The present invention relates to a printed circuit board analysis apparatus, a printed circuit board analysis method, and a printed circuit board analysis method used when designing a printed circuit board provided with a plurality of power supply terminals connected to different ICs (Integrated Circuits). The present invention relates to a printed circuit board analysis program and a recording medium.
近時、プリント回路基板実装が高集積化しており、これに伴い電源系のスイッチングノイズによる干渉が顕著になっている。スイッチングノイズはICの動作に起因するノイズであり、パッケージに設けられた電源系端子からプリント回路の電源系を介して他のICに伝達される可能性があるため、プリント回路基板の設計時にその影響をできるかぎり抑制することが望ましい。 Recently, printed circuit board mounting has been highly integrated, and along with this, interference due to switching noise in the power supply system has become prominent. Switching noise is noise caused by the operation of the IC, and may be transmitted from the power supply system terminal provided in the package to another IC via the power supply system of the printed circuit. It is desirable to suppress the influence as much as possible.
図13はスイッチングノイズの伝播過程を模式的に示す断面図である。図13に示すように、電源プレーン102とグランドプレーン103とが絶縁層104を介して積層されたプリント回路基板101上に、複数のICが搭載されたパッケージ109が実装されており、このパッケージ109の一のIC及び他のICが夫々ヴィア105及び106を介して電源プレーン102と接続されると共にヴィア107及び108を介してグランドプレーン103と接続されている場合、一のICで発生したスイッチングノイズ110は、一のICの電源端子に接続されたヴィア105及び他のICの電源端子に接続されたヴィア106を介して、他のICに伝達される。
FIG. 13 is a cross-sectional view schematically showing a propagation process of switching noise. As shown in FIG. 13, a
また、ICのスイッチングノイズとして発生し、プリント回路基板の電源系を伝播するノイズは、電源プレーン及びグランドプレーンに相互に逆位相の電流が流れるノーマルモード・ノイズと、これらに同位相の電流が流れるコモンモード・ノイズとがある。図14は図13に示すノイズがノーマルモード・ノイズである場合の伝播過程を模式的に示す断面図であり、図15はコモンモード・ノイズである場合の伝播過程を模式的に示す断面図である。図14に示すノーマルモード・ノイズ111は、帰路の存在する通常の意味での回路電流であるため、ICのノイズ源としてのモデル化が容易であり、誤動作のメカニズムも推定しやすい。
In addition, noise that occurs as IC switching noise and propagates through the power supply system of the printed circuit board includes normal mode noise in which currents in opposite phases flow in the power plane and ground plane, and currents in phase flow in these. There is common mode noise. 14 is a cross-sectional view schematically showing the propagation process when the noise shown in FIG. 13 is normal mode noise, and FIG. 15 is a cross-sectional view schematically showing the propagation process when the noise is common mode noise. is there. Since the
一方、図15に示すコモンモード・ノイズ112は、モデル化が困難であると共に、他のICにコモンモード・ノイズが伝達されたときの誤動作のメカニズムも明らかになっていない。このため、予め、コモンモード・ノイズが他のICに伝達されないような回路基板設計を行うことが重要である。なお、従来、プリント回路基板のグランドプレーン及びケーブル等を流れるコモンモード電流を抑制するためのプリント回路基板の設計支援方法については提案されている(例えば、特許文献1乃至3参照)。
しかしながら、前述の従来の技術には以下に示す問題点がある。前述の特許文献1乃至3に記載のプリント回路基板の設計支援方法は、電子機器から放射される不要な電磁波を低減するため、グランドプレーン等に流れるコモンモード電流を抑制したプリント回路基板を設計するための方法であり、この方法では、プリント回路基板に実装されたICで発生したコモンモード・ノイズが、同一基板上に搭載された他のICに伝達されないプリント回路基板を設計することはできない。即ち、現状では、コモンモード・ノイズによる干渉を抑制できるプリント回路基板の電源系レイアウトを設計する方法は開発されていない。
However, the conventional techniques described above have the following problems. The printed circuit board design support methods described in
本発明はかかる問題点に鑑みてなされたものであって、電源系を介して伝達されるコモンモード・ノイズによる干渉を抑制したプリント回路基板の設計に使用することができるプリント回路基板解析装置、プリント回路基板解析方法、プリント回路基板解析プログラム及び記録媒体を提供することを目的とする。 The present invention has been made in view of such problems, and a printed circuit board analyzer that can be used for designing a printed circuit board that suppresses interference due to common mode noise transmitted through a power supply system, It is an object to provide a printed circuit board analysis method, a printed circuit board analysis program, and a recording medium.
本願第1発明に係るプリント回路基板解析装置は、複数の電源端子が設けられたプリント回路基板の解析装置において、前記プリント回路基板の構造データ及び物性データが入力される入力部と、解析を行う周波数が入力される周波数指定部と、コモンモード・ノイズを減衰させたい量が入力される減衰量指定部と、前記プリント回路基板の構造データ及び物性データに基づき、前記周波数指定部に入力された周波数のコモンモード・ノイズが、前記プリント回路基板内において前記減衰量指定部に入力された量まで減衰するために必要な伝播距離を算出する解析部と、を有し、前記伝播距離に基づき前記電源端子の間隔を決めることを特徴とする。 The printed circuit board analyzing apparatus according to the first invention of the present application is a printed circuit board analyzing apparatus provided with a plurality of power supply terminals, and performs analysis with an input unit to which the structure data and physical property data of the printed circuit board are input. Based on the frequency designation unit to which the frequency is input, the attenuation amount designation unit to which the amount to attenuate common mode noise is input, and the structure data and physical property data of the printed circuit board, the frequency designation unit is input. An analysis unit that calculates a propagation distance necessary for the frequency common mode noise to be attenuated to an amount input to the attenuation amount designation unit in the printed circuit board, and based on the propagation distance, The distance between the power terminals is determined.
本願第2発明に係るプリント回路基板解析装置は、複数の電源端子が設けられたプリント回路基板の解析装置において、前記プリント回路基板の構造データ及び物性データが入力される入力部と、前記プリント回路基板に搭載されるLSI(Large Scale Integrated Circuit:大規模集積回路)の電源系の時間波形データが入力される時間波形入力部と、前記時間波形データを周波数波形データに変換する変換部と、前記変換部で変換された周波数波形データに基づき解析を行う周波数を選択する周波数選択部と、コモンモード・ノイズを減衰させたい量が入力される減衰量指定部と、前記プリント回路基板の構造データ及び物性データに基づき、前記周波数選択部で選択された周波数のコモンモード・ノイズが、前記プリント回路基板内において前記減衰量指定部に入力された量まで減衰するために必要な伝播距離を算出する解析部と、を有し、前記伝播距離に基づき前記電源端子の間隔を決めることを特徴とする。 A printed circuit board analyzing apparatus according to a second invention of the present application is a printed circuit board analyzing apparatus provided with a plurality of power supply terminals, wherein an input unit for inputting structure data and physical property data of the printed circuit board, and the printed circuit A time waveform input unit to which time waveform data of a power supply system of an LSI (Large Scale Integrated Circuit) mounted on a substrate is input; a conversion unit that converts the time waveform data into frequency waveform data; A frequency selection unit that selects a frequency to be analyzed based on the frequency waveform data converted by the conversion unit, an attenuation amount designation unit to which an amount to attenuate common mode noise is input, structure data of the printed circuit board, and Based on the physical property data, the common mode noise of the frequency selected by the frequency selection unit is generated in the printed circuit board. Anda analysis unit that calculates a propagation distance required to decay to an amount input to 衰量 designation unit, and wherein the determining the distance between the power supply terminal on the basis of the propagation distance.
本願第1及び第2発明においては、プリント回路基板の構造及び物性に基づき、特定の周波数のコモンモード・ノイズが、プリント回路基板内で所定量まで減衰するために必要な伝播距離を算出して電源端子の間隔を決めているため、プリント回路基板におけるコモンモード・ノイズによる電源端子間の干渉を未然に防ぐことができる。更に、本願第2発明においては、プリント回路基板に搭載されるLSIの特性も考慮して電源端子の間隔を決めているため、コモンモード・ノイズによる干渉を防止する効果が向上し、搭載されたLSIにおける誤動作の発生をより低減することができる。 In the first and second inventions of the present application, based on the structure and physical properties of the printed circuit board, the propagation distance necessary for the common mode noise of a specific frequency to attenuate to a predetermined amount in the printed circuit board is calculated. Since the interval between the power terminals is determined, interference between the power terminals due to common mode noise in the printed circuit board can be prevented in advance. Furthermore, in the second invention of the present application, since the interval between the power supply terminals is determined in consideration of the characteristics of the LSI mounted on the printed circuit board, the effect of preventing interference due to common mode noise is improved and mounted. The occurrence of malfunctions in the LSI can be further reduced.
また、前記周波数選択部は、前記周波数波形データから電圧値が最大となる周波数を選択することができる。更に、前記伝播距離を前記電源端子の間隔として出力する出力部を有していてもよい。 Further, the frequency selection unit can select a frequency having a maximum voltage value from the frequency waveform data. Furthermore, you may have the output part which outputs the said propagation distance as the space | interval of the said power supply terminal.
本願第3発明に係るプリント回路基板解析方法は、コンピュータが実行する、複数の電源端子が設けられたプリント回路基板の解析方法において、前記コンピュータは、前記プリント回路基板の構造データ及び物性データを入力する工程と、解析を行う周波数を指定する周波数指定工程と、コモンモード・ノイズを減衰させたい量を指定する減衰量指定工程と、前記プリント回路基板の構造データ及び物性データに基づき、前記周波数指定工程で指定された周波数のコモンモード・ノイズが前記プリント回路基板内において前記減衰量指定工程で指定された量まで減衰するために必要な伝播距離を算出する工程と、前記伝搬距離に基づき前記電源端子の間隔を決める工程と、を実行することを特徴とする。 A printed circuit board analysis method according to a third aspect of the present invention is a printed circuit board analysis method provided with a plurality of power supply terminals , which is executed by a computer , wherein the computer inputs structure data and physical property data of the printed circuit board. A frequency designation step for designating a frequency to be analyzed, an attenuation designation step for designating an amount to attenuate common mode noise, and the frequency designation based on the structure data and physical property data of the printed circuit board. Calculating a propagation distance necessary for the common mode noise of the frequency designated in the process to attenuate to the amount designated in the attenuation designation process in the printed circuit board; and, based on the propagation distance, the power source and executes a step of determining a distance between the terminal.
本願第4発明に係るプリント回路基板解析方法は、コンピュータが実行する、複数の電源端子が設けられたプリント回路基板の解析方法において、前記コンピュータは、前記プリント回路基板の構造データ及び物性データを入力する工程と、前記プリント回路基板に搭載されるLSIの電源系の時間波形データを周波数波形データに変換し、この周波数波形データに基づき解析を行う周波数を選択する周波数選択工程と、コモンモード・ノイズを減衰させたい量を指定する減衰量指定工程と、前記プリント回路基板の構造データ及び物性データに基づき、前記周波数選択工程で選択された周波数のコモンモード・ノイズが前記プリント回路基板内において前記減衰量指定工程で指定された量まで減衰するために必要な伝播距離を算出する工程と、前記伝搬距離に基づき前記電源端子の間隔を決める工程と、を実行することを特徴とする。 A printed circuit board analysis method according to a fourth invention of the present application is a printed circuit board analysis method provided with a plurality of power supply terminals , which is executed by a computer , wherein the computer inputs structure data and physical property data of the printed circuit board. A frequency selection step of converting time waveform data of an LSI power supply system mounted on the printed circuit board into frequency waveform data, and selecting a frequency to be analyzed based on the frequency waveform data, and common mode noise Attenuation amount designating step for designating an amount to attenuate, and common mode noise of the frequency selected in the frequency selection step based on the structure data and physical property data of the printed circuit board is attenuated in the printed circuit board. The process of calculating the propagation distance required to attenuate to the quantity specified in the quantity specification process , And executes and a step for determining the distance of the power terminal on the basis of the propagation distance.
本願第3及び第4発明においては、プリント回路基板の構造及び物性に基づき、特定周波数のコモンモード・ノイズが、プリント回路基板内で所定量まで減衰するために必要な伝播距離を算出し、この伝搬距離に基づき電源端子の間隔を決定しているため、コモンモード・ノイズによる電源端子間の干渉を抑制したプリント回路基板を設計することができる。 In the third and fourth inventions of the present application, based on the structure and physical properties of the printed circuit board, the propagation distance necessary for the common mode noise of a specific frequency to attenuate to a predetermined amount in the printed circuit board is calculated. Since the interval between the power supply terminals is determined based on the propagation distance, a printed circuit board in which interference between the power supply terminals due to common mode noise is suppressed can be designed.
また、前記コンピュータは、前記周波数選択工程において、前記周波数波形データから電圧値が最大となる周波数を選択してもよい。更に、前記コンピュータは、前記算出工程において算出された伝播距離を、前記電源端子の間隔として出力することもできる。 The computer may select a frequency having a maximum voltage value from the frequency waveform data in the frequency selection step. Further, the computer can output the propagation distance calculated in the calculation step as the interval between the power terminals.
本願第5発明に係るプリント回路基板解析プログラムは、複数の電源端子が設けられたプリント回路基板の解析プログラムにおいて、前記プリント回路基板の構造データ及び物性データを入力する処理と、解析を行う周波数を指定する周波数指定処理と、コモンモード・ノイズを減衰させたい量を指定する減衰量指定処理と、前記プリント回路基板の構造データ及び物性データに基づき、前記周波数指定処理で指定された周波数のコモンモード・ノイズが前記プリント回路基板内において前記減衰量指定処理で指定された量まで減衰するために必要な伝播距離を算出する処理と、前記伝播距離を前記電源端子の間隔として出力する処理と、をコンピュータに実行させることを特徴とする。 The present printed circuit board analysis program according to the fifth invention, the frequency of performing a plurality of printed circuit board analysis program the power supply terminal provided, a process of inputting structure data and physical property data of the previous SL printed circuit board, the analysis Based on the frequency designation processing for designating, the attenuation designation processing for designating the amount of common mode noise to be attenuated, and the structure data and physical property data of the printed circuit board, the frequency common designated by the frequency designation processing is used. A process for calculating a propagation distance required for mode noise to attenuate to the amount specified in the attenuation amount designation process in the printed circuit board; a process for outputting the propagation distance as an interval between the power supply terminals; Is executed by a computer .
本願第6発明に係るプリント基板解析プログラムは、複数の電源端子が設けられたプリント回路基板の解析プログラムにおいて、前記プリント回路基板の構造データ及び物性データを入力する処理と、前記プリント回路基板に搭載されるLSIの電源系の時間波形データを周波数波形データに変換し、この周波数波形データから解析を行う周波数を選択する周波数選択処理と、コモンモード・ノイズを減衰させたい量を指定する減衰量指定処理と、前記プリント回路基板の構造データ及び物性データに基づき、前記周波数選択処理で選択された周波数のコモンモード・ノイズが前記プリント回路基板内において前記減衰量指定処理で指定された量まで減衰するために必要な伝播距離を算出する処理と、前記伝播距離を前記電源端子の間隔として出力する処理と、をコンピュータに実行させることを特徴とする。 A printed circuit board analysis program according to a sixth aspect of the present invention is a printed circuit board analysis program provided with a plurality of power supply terminals. The printed circuit board analysis program includes a process for inputting structure data and physical property data of the printed circuit board, and the printed circuit board Converts the time waveform data of the LSI power supply system to frequency waveform data, selects the frequency to be analyzed from this frequency waveform data, and specifies the amount of attenuation to specify the amount of common mode noise to be attenuated Based on the process and the structure data and physical property data of the printed circuit board, the common mode noise of the frequency selected in the frequency selection process is attenuated to the amount designated in the attenuation designation process in the printed circuit board. A process for calculating a propagation distance necessary for the purpose, and the propagation distance as an interval between the power terminals. Characterized in that to execute a process of outputting, to the computer.
本願第5及び第6発明においては、複数の電源端子を有するプリント回路基板を解析するための解析装置に設けられたコンピュータ等に、プリント回路基板の構造及び物性に基づき、特定周波数のコモンモード・ノイズがプリント回路基板内で所定量まで減衰するために必要な伝播距離を算出し、この伝播距離を電源端子の間隔として出力する処理を実行させているため、この処理結果に基づいてプリント回路基板の電源系を設計することにより、コモンモード・ノイズによる電源端子間の干渉を未然に防ぐことができる。 In the fifth and sixth inventions of the present application, a computer or the like provided in an analysis device for analyzing a printed circuit board having a plurality of power terminals is connected to a common mode of a specific frequency based on the structure and physical properties of the printed circuit board. Since the propagation distance necessary for the noise to attenuate to a predetermined amount in the printed circuit board is calculated, and the process of outputting this propagation distance as the interval between the power supply terminals is executed, the printed circuit board is based on the processing result. By designing this power supply system, it is possible to prevent interference between power supply terminals due to common mode noise.
また、前記周波数選択処理において、前記周波数波形データから電圧値が最大となる周波数を選択してもよい。 Further, in the frequency selection process, a frequency having a maximum voltage value may be selected from the frequency waveform data.
本願第7発明に係る記録媒体は、前述のプリント回路基板解析プログラムが格納されていることを特徴とする。
A recording medium according to the seventh invention of the present application stores the above-mentioned printed circuit board analysis program.
本発明によれば、プリント回路基板の構造及び物性に基づき、特定周波数のコモンモード・ノイズが、プリント回路基板内において所定量まで減衰するために必要な伝播距離を算出し、この伝播距離に基づき電源端子の間隔を決めているため、電源系を介して伝達されるコモンモード・ノイズによる干渉を抑制したプリント回路基板を設計することができる。 According to the present invention, based on the structure and physical properties of the printed circuit board, the propagation distance necessary for the common mode noise of a specific frequency to attenuate to a predetermined amount in the printed circuit board is calculated, and based on this propagation distance. Since the interval between the power supply terminals is determined, it is possible to design a printed circuit board that suppresses interference due to common mode noise transmitted through the power supply system.
以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態に係るプリント回路基板解析方法について説明する。図1は本実施形態のプリント回路基板解析方法で使用する解析装置の構成を示すブロック図である。図1に示すように、本実施形態のプリント回路基板解析方法で使用される解析装置1は、プリント回路基板の構造データ及び物性データが入力される基板情報入力部2、解析する周波数が入力される周波数指定部3、及び特定の電源端子から発生したコモンモード・ノイズを隣接する電源端子に到達するまでに減衰させたい量が入力される減衰量指定部4が設けられている。
Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, a printed circuit board analysis method according to the first embodiment of the present invention will be described. FIG. 1 is a block diagram showing the configuration of an analysis apparatus used in the printed circuit board analysis method of this embodiment. As shown in FIG. 1, an
また、これら基板情報入力部2、周波数指定部3及び減衰量指定部4は、周波数指定部3に入力された周波数のコモンモード・ノイズが、プリント回路基板内において減衰量指定部4に入力された量まで減衰するために必要な伝播距離を算出する解析部5に接続されている。更に、解析部5には、出力部として、算出された伝搬距離を最適電源端子間距離として表示する表示部6が接続されている。
Further, the board
次に、上述の如く構成されたプリント回路基板解析解析装置1の動作について説明する。この解析装置1においては、解析されるプリント回路基板の構造及び物性に関するデータが基板情報入力部2から解析部5に出力され、解析する周波数を指定するデータが周波数指定部3から解析部5に出力され、コモンモード・ノイズ減衰量を指定するデータが減衰量指定部4から解析部5に出力される。そして、解析部5において、基板情報入力部2から出力されたプリント回路基板の構造データ及び物性データに基づき、後述するプリント回路基板解析プログラムに従い、周波数指定部3により指定された周波数のコモンモード・ノイズが、プリント回路基板内において、減衰量指定部4に指定された量まで減衰するために必要な伝播距離が算出され、その結果が最適電源端子間距離として表示部6に表示される。
Next, the operation of the printed circuit board analysis /
次に、本実施形態のプリント回路基板解析方法、即ち、プリント回路基板解析装置1を使用したプリント回路基板の解析方法について説明する。図2は本実施形態のプリント回路基板解析方法を示すフローチャート図である。図2に示すように、本実施形態のプリント回路基板解析方法においては、先ず、基板情報入力部2に、電源プレーンとグランドプレーンとの間隔、並びに電源用ヴィアの内径及び外径等のプリント回路基板の構造に関するデータ、電源プレーンとグランドプレーンとの間に設けられた絶縁層等からなる媒質の比誘電率等のプリント回路基板の物性に関するデータを入力し(ステップS11)、周波数指定部3に解析を行う周波数を入力し(ステップS12)、減衰量指定部4にコモンモード・ノイズ減衰量を入力する(ステップS13)。
Next, a printed circuit board analyzing method according to the present embodiment, that is, a printed circuit board analyzing method using the printed circuit
次に、解析部5により、ステップS12で入力された周波数のコモンモード・ノイズが、ステップS13で指定された減衰量になるまでの伝播距離を算出する(ステップS14)。このとき、基板情報入力部2から解析されるプリント回路基板の構造及び物性に関するデータが、周波数指定部3から解析を行う周波数を指定するデータが、減衰量指定部4からコモンモード・ノイズ減衰量を指定するデータが、夫々解析部5に出力される。その後、解析部5で算出された結果を表示部6に出力し、その結果に基づき、表示部6に最適な電源端子配置を表示する(ステップS15)。
Next, the
本実施形態のプリント回路基板解析方法は、予め用意されたプログラムをパーソナルコンピュータ又はワークステーション等のコンピュータで実行することにより実現される。このプログラムは、ハードディスク、CD−ROM(Compact Disk Read Only Memory:コンパクトディスク読出し専用記憶装置)、MO(Magneto-Optical disk:光磁気ディスク)及びDVD(Digital Versatile Disc)等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。 The printed circuit board analysis method of this embodiment is realized by executing a program prepared in advance on a computer such as a personal computer or a workstation. This program is a computer-readable recording medium such as a hard disk, CD-ROM (Compact Disk Read Only Memory), MO (Magneto-Optical disk), DVD (Digital Versatile Disc), etc. It is recorded on a medium and executed by being read from the recording medium by a computer.
次に、本実施形態のプリント回路基板解析方法で実行される解析プログラムの原理について説明する。図3は本実施形態のプリント回路基板解析方法で実施される解析プログラムで使用した解析用モデルを示す図である。なお、図3において、Oはz軸方向における原点である。本実施形態のプリント回路基板解析方法においては、理論電磁気学に基づいて導出された数式を使用して、プリント回路基板に設けられた複数の電源端子接続用ヴィアの間隔を決定する。具体的には、図3に示す完全導体とみなせる導電率の極めて高い導体からなる2枚の平板12a及び12bが、距離hをあけて相互に平行に配置され、その間に比誘電率がεrである媒質13で満たされている無限平行平板12に、中心導体11aの半径がamm、外部導体11bの内半径がbmmである同軸線路11が接合されている場合、この同軸線路11に、周波数がfHzで、1Vの電圧を均一に印加したときの無限平行平板12の電界E及び磁界Hは、夫々、円柱座標系(γ,θ)を使用し、下記数式1乃至6により表される(A. G. Williamson,「Radial-line / coaxial-line junctions: analysis and equivalent circuits」,INT. J. ELECTRONICS,1985年,第58巻,第1号,p94参照)。
Next, the principle of an analysis program executed by the printed circuit board analysis method of this embodiment will be described. FIG. 3 is a diagram showing an analysis model used in an analysis program executed by the printed circuit board analysis method of the present embodiment. In FIG. 3, O is the origin in the z-axis direction. In the printed circuit board analysis method of the present embodiment, the intervals between the plurality of power supply terminal connection vias provided on the printed circuit board are determined using mathematical expressions derived based on theoretical electromagnetism. Specifically, two
なお、上記数式1乃至6において、J0は第1種ベッセル関数、Y0は第2種ベッセル関数、K0及びK1は変形ベッセル関数、H0 (2)及びH1 (2)はハンケル関数、ε0は真空の誘電率、μ0は真空の透磁率、mは整数である。
In
また、2枚の平板12a及び12bを流れる導体電流Jは、無限平行平板12に接する磁界Hと、無限平行平板12に対する法線ベクトルnとの外積として、下記数式7ので表すことができる(Ramo著,「Fields and Waves in Communication Electronics Second Edition」,1994年,p.148−149参照)。
The conductor current J flowing through the two
そして、上記数式1乃至7から、上記数式1及数式2の右辺の第1項に相当する電界及び表面電流の分布を図示することができる。図4はその電界及び表面電流の分布を示す図である。上記数式1及数式2の右辺の第1項に相当する表面電流14及び電界15は、図4に示すようになり、平板12a及び12bに流れる表面電流14は、相互に逆の方向に流れる。従って、平板12aを電源プレーン、平板12bをグランドプレーンとみなした場合、上記数式1及び数式2の右辺の第1項は、ノーマルモード・ノイズを表していることがわかる。
From the
また、上記数式1及び数式2の右辺の第2項の無限級数和のうち、m=1の項に相当する電界及び表面電流の分布を図示することができる。図5はその電界及び表面電流の分布を示す図である。上記数式1及び数式2の右辺の第2項の無限級数和のうち、m=1の項に相当する表面電流14及び電界15は、図5に示すようになり、平板12a及び12bに流れる表面電流14は、相互に同じ方向に流れる。従って、平板12aを電源プレーン、平板12bをグランドプレーンとみなした場合、上記数式1及び数式2の右辺の第2項は、コモンモード・ノイズを表す。同様に、上記数式1及び数式2の右辺の第2項の無限級数和のうち、m≧2である成分についても、mが偶数の場合はノーマルモード・ノイズを表し、奇数の場合はコモンモード・ノイズを表すことを簡単に示すことができる。
Also, the distribution of the electric field and the surface current corresponding to the term of m = 1 among the infinite series sums of the second term on the right side of the
図6は横軸に横軸に原点Oからの距離rをとり、縦軸に電界強度をとって、上記数式1の右辺の第1項及び第2項(m=1、m=2、m=3のとき)におけるz=hである場合の電界成分を示すグラフ図であり、図7は横軸に原点Oからの距離rをとり、縦軸に電界強度をとって、上記数式2の右辺の第1項及び第2項(m=1、m=2、m=3のとき)におけるz=hである場合の電界成分を示すグラフ図である。なお、図6及び図7に示す電界強度及び磁界強度は、a=1mm、b=1mm、h=5mm、εr=4.5、r>bとしたときの値である。図7に示すように、磁界強度に関しては、上記数式2の右辺の第2項のm=1、m=2及びm=3の成分は、右辺の第1項に比べて極めて小さい。一方、図6に示すように、電界強度に関しては、上記数式1の右辺の第2項のm=2及びm=3の成分は、右辺の第1項に比べて極めて小さいが、m=1の成分は無視できる程小さいわけではない。よって、上記数式1及び数式2を近似的に表すと、夫々、下記数式8及び数式9となる。
In FIG. 6, the horizontal axis is the distance r from the origin O, the vertical axis is the electric field strength, and the first and second terms (m = 1, m = 2, m) 7 is a graph showing the electric field component when z = h, and FIG. 7 is a graph in which the distance r from the origin O is taken on the horizontal axis and the electric field strength is taken on the vertical axis. It is a graph which shows an electric field component in case of z = h in the 1st term and the 2nd term (when m = 1, m = 2, and m = 3) of the right side. The electric field strength and magnetic field strength shown in FIGS. 6 and 7 are values when a = 1 mm, b = 1 mm, h = 5 mm, εr = 4.5, and r> b. As shown in FIG. 7, regarding the magnetic field strength, the components of m = 1, m = 2, and m = 3 in the second term on the right side of
従って、上記数式8及び数式9の右辺の第1項はノーマルモード・ノイズ、右辺の第2項はコモンモード・ノイズと定義することができる。また、図6及び図7に示すように、コモンモード・ノイズ(右辺の第2項)は、ノーマルモード・ノイズ(右辺の第1項)よりも原点Oからの距離rに対する依存性が大きく、原点O、即ち、ノイズ発生源のICに接続されたヴィアからの距離が長くなるに従い急激に減衰する。よって、本実施形態のプリント回路基板解析方法においては、コモンモード・ノイズによる電源端子間の干渉を防ぐため、図3に示す電源ヴィアモデルを使用し、図6及び図7を参考にして、同軸線路11と無限平行平板12との結合部から発生したコモンモード・ノイズが十分に減衰する距離を求め、その値を隣接する電源端子用ヴィア間の距離、即ち、最適電源端子間距離とする。
Therefore, the first term on the right side of
本実施形態のプリント回路基板解析方法においては、プリント回路基板を設計する際に、理論電磁気学に基づいて算出された上記数式8及び数式9を使用して、プリント回路基板内においてコモンモード・ノイズが十分に減衰するために必要な距離、即ち、最適電源端子間距離を求め、その結果に基づいて電源端子用ヴィアの配置を決定しているため、コモンモード・ノイズによる電源端子間の干渉を防止することができる。これにより、コモンモード・ノイズに起因するICの誤動作を防止することができる。
In the printed circuit board analysis method of the present embodiment, when designing the printed circuit board, the above-described
次に、本発明の第2の実施形態に係るプリント回路基板解析方法について説明する。図8は本実施形態のプリント回路基板解析方法で使用する解析装置の構成を示すブロック図である。なお、図8においては、図1に示す解析装置1の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図8に示すように、本実施形態のプリント回路基板解析方法で使用される解析装置21には、周波数指定部3の代わりに、プリント回路基板に実装されるLSIの電源系の時間波形データが入力される時間波形入力部22と、この時間波形入力部22に入力された時間波形データを周波数波形データに変換する時間軸−周波数軸変換部23と、時間軸−周波数軸変換部23で変換された周波数波形データに基づき、解析する周波数を選択する周波数選択部24が設けられている。
Next, a printed circuit board analysis method according to the second embodiment of the present invention will be described. FIG. 8 is a block diagram showing a configuration of an analysis apparatus used in the printed circuit board analysis method of the present embodiment. In FIG. 8, the same components as those of the
次に、上述の如く構成されたプリント回路基板解析解析装置21の動作について説明する。この解析装置21においては、時間波形入力部22から時間軸−周波数軸変換部23に、プリント回路基板に実装するLSIのスイッチング動作時における電源系の電圧時間波形のデータが出力される。このLSIの電源系電圧時間波形は、時間軸−周波数軸変換部23においてフーリエ変換され、その結果得られた周波数軸上の特性が周波数選択部24に出力される。そして、周波数指定部24において、時間軸−周波数軸変換部23から入力された周波数特性に基づき、特に強い電圧成分をもつ周波数が指定周波数として選択され、そのデータが解析部5に出力される。また、入力データに基づき、基板情報入力部2からプリント回路基板の構造及び物性に関するデータが解析部5に出力されると共に、減衰量指定部4からコモンモード・ノイズの減衰量を指定するデータが解析部5に出力される。
Next, the operation of the printed circuit board analysis /
次に、本実施形態のプリント回路基板解析方法、即ち、プリント回路基板解析装置21を使用したプリント回路基板の解析方法について説明する。図9は本実施形態のプリント回路基板解析方法を示すフローチャート図である。図9に示すように、本実施形態のプリント回路基板解析方法においては、解析周波数を指定するため、先ず、時間波形入力部22に、プリント回路基板に実装されるLSIの内部電源系の時間波形データを入力する(ステップS21)。次に、時間軸−周波数軸変換部23において、時間波形データの時間軸を周波数軸に変換する(ステップS22)。そして、周波数選択部24において、解析する周波数を選択する(ステップS23)。
Next, a printed circuit board analyzing method according to the present embodiment, that is, a printed circuit board analyzing method using the printed circuit
また、基板情報入力部2に、電源プレーンとグランドプレーンとの間隔、並びに電源用ヴィアの内径及び外径等のプリント回路基板の構造に関するデータ、電源プレーンとグランドプレーンとの間に設けられた絶縁層等からなる媒質の比誘電率等のプリント回路基板の物性に関するデータを入力し(ステップS24)、減衰量指定部4にコモンモード・ノイズを減衰させたい量を入力する(ステップS25)。
Also, the board
次に、解析部5によりステップS23で選択された周波数のコモンモード・ノイズが、ステップS25で入力された量になるまでの伝播距離を算出する(ステップS26)。このとき、基板情報入力部2から解析されるプリント回路基板の構造及び物性に関するデータが、周波数選択部24から解析を行う周波数を指定するデータが、減衰量指定部4からコモンモード・ノイズ減衰量を指定するデータが、夫々解析部5に出力される。その後、解析部5で算出された結果を表示部6に出力し、その結果に基づき、表示部6に最適な電源端子配置を表示する(ステップS27)。
Next, the propagation distance until the common mode noise of the frequency selected in step S23 by the
本実施形態のプリント回路基板解析方法においては、周波数指定部3の代わりに、時間波形入力部22、時間軸−周波数軸変換部23及び周波数選択部24を設け、LSIの回路データも含めて最適電源端子間距離を算出しているため、コモンモード・ノイズによる干渉を防止する効果を向上させることができる。この解析方法は、LSIの電気特性及びプリント回路基板設計の両方を考慮する必要があるレイアウト設計の分野及びEMCの分野において、極めて有効である。なお、本実施形態のプリント回路基板解析方法における上記以外の構成、動作及び効果は、前述の第1の実施形態のプリント回路基板解析方法と同様である。
In the printed circuit board analysis method of the present embodiment, a time
次に、本発明の実施例について説明する。図10は本実施例の解析対象のプリント回路基板を模式的に示す断面図である。本実施例においては、前述の第1の実施形態のプリント回路基板解析方法によって、図10に示すような複数の電源接続用ヴィア42を備えるプリント回路基板41について、1GHzにおいてコモンモード・ノイズによる干渉が発生しない電源端子間距離を決定した。
Next, examples of the present invention will be described. FIG. 10 is a cross-sectional view schematically showing a printed circuit board to be analyzed in this embodiment. In this example, the interference caused by the common mode noise at 1 GHz for the printed
図11は本実施例で使用したプリント回路基板解析装置の構成を示す図である。図11に示す解析装置31は、プリント回路基板解析プログラム又は解析に必要な各種データが記録された記録媒体32と、解析装置本体33とにより構成されている。この記録媒体32には、上記数式8及び数式9を使用して、ノイズ発生源、即ち、ヴィアの中心部からの距離に対するノーマルモード・ノイズ及びコモンモード・ノイズに相当する電界分布を算出し、コモンモード・ノイズ減衰量に相当する距離を求めるためのプログラムが記憶されている。また、解析装置本体33には、データの入出力を行う入出力装置34、記録媒体32から読み込まれたプログラム又はデータを記憶するメモリ35、全体の制御及び計算を行う演算装置36、及び計算結果を表示する表示装置37が設けられており、これらは、バス38により相互に接続されている。そして、図1に示す基板情報入力部2、周波数指定部3及び減衰量指定部4は、入出力装置34に設けられ、解析部5は演算装置36に設けられており、表示装置37が表示部6である。
FIG. 11 is a diagram showing the configuration of the printed circuit board analyzer used in this embodiment. An
先ず、入出力装置34に、ヴィア42の内半径a=1mm、ヴィア42の外半径b=2mm、電源プレーン43とグランドプレーン44との距離h=5mm、電源プレーン43とグランドプレーン44との間の媒質である絶縁層45の比誘電率εr=4.5入力し、解析周波数を1GHz、コモンモード・ノイズ減衰量を1/10に設定した。そして、メモリ35により、入出力装置34からバス38を介して入力データ及び記録媒体32から読み出したプログラムを読み込み、演算装置36により、メモリ35内のデータを使用して、コモンモード・ノイズの電界強度がヴィア42の外周部(中心部からの距離r=2mm)における電界強度の1/10となる距離Roptを計算した。そして、その結果を表示装置37に表示した。
First, the input /
図12は横軸に横軸にヴィア中心部からの距離rをとり、縦軸に電界強度をとって、ノーマルモード・ノイズ及びコモンモード・ノイズに対応する電界分布を示すグラフ図である。図12に示すように、演算装置36における計算の結果、コモンモード・ノイズが1/10となる距離Roptは5mmであった。
FIG. 12 is a graph showing the electric field distribution corresponding to normal mode noise and common mode noise, with the horizontal axis representing the distance r from the via center and the vertical axis representing the electric field strength. As shown in FIG. 12, as a result of calculation in the
1、21、31;プリント回路基板解析装置
2;基板情報入力部
3;周波数指定部
4;減衰量指定部
5;解析部
6;表示部
11;同軸線路
11a;中心導体
11b;外部導体
12;無限平行平板
12a、12b;平板
13;媒質
14;表面電流
15;電界
22;時間波形入力部
23;時間軸−周波数軸変換部
24;周波数選択部
32;記録媒体
33;解析装置本体
34;入出力装置
35;メモリ
36;演算装置
37;表示装置
41、101;プリント回路基板
42、105〜108;ヴィア
43、102;電源プレート
44、103;グランドプレート
45、104;絶縁層
109;パッケージ
110;スイッチングノイズ
111a、111b;ノーマルモード・ノイズ
112a、112b;コモンモード・ノイズ
Printed
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143127A JP4438682B2 (en) | 2005-05-16 | 2005-05-16 | Printed circuit board analysis apparatus, method, program, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143127A JP4438682B2 (en) | 2005-05-16 | 2005-05-16 | Printed circuit board analysis apparatus, method, program, and recording medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006318416A JP2006318416A (en) | 2006-11-24 |
JP4438682B2 true JP4438682B2 (en) | 2010-03-24 |
Family
ID=37539006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005143127A Expired - Fee Related JP4438682B2 (en) | 2005-05-16 | 2005-05-16 | Printed circuit board analysis apparatus, method, program, and recording medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4438682B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018088029A (en) | 2016-11-28 | 2018-06-07 | 富士通株式会社 | Electromagnetic noise countermeasure verification program, information processing device, and electromagnetic noise countermeasure verification method |
-
2005
- 2005-05-16 JP JP2005143127A patent/JP4438682B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006318416A (en) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4624415B2 (en) | Electronic equipment | |
US9536033B2 (en) | Board design method and board design device | |
JP2001318961A (en) | Design supporting tool and design supporting method | |
US20100138800A1 (en) | Printed circuit board analyzing system, printed circuit board designing assisting system, their methods, and program | |
US7765504B2 (en) | Design method and system for minimizing blind via current loops | |
US20160157355A1 (en) | Design Support System, Design Support Method and Design Support Program | |
JP4780318B2 (en) | Printed board mounting case analysis system and method, printed board mounting case structure, program, and recording medium | |
JPWO2013072993A1 (en) | Analysis calculation method, analysis calculation program, and recording medium | |
JP2007140839A (en) | Printed circuit board design support device, printed circuit board design support method and printed circuit board design-support program | |
JP4803127B2 (en) | Differential line EMI analysis system, differential line EMI analysis method and program | |
JP4438682B2 (en) | Printed circuit board analysis apparatus, method, program, and recording medium | |
Hayashi et al. | Influence of PCB and attached line of hardware on electromagnetic (EM) information leakage | |
JP2016004928A (en) | Planar type transformer | |
JP3840883B2 (en) | Printed circuit board design support apparatus, design support method, and recording medium recording program used in design support apparatus | |
Hsiao et al. | Mold-based compartment shielding to mitigate the intra-system coupled noise on SiP modules | |
JP4528024B2 (en) | Program for executing circuit analysis method | |
Rimolo-Donadio et al. | Signal integrity: Efficient, physics-based via modeling: Principles and methods | |
JP3885830B2 (en) | Printed circuit board design support apparatus, design support method, and recording medium recording program used in design support apparatus | |
US20160352243A1 (en) | Converter mounting board | |
Masuzawa et al. | Modeling method of stray magnetic couplings in an EMC filter for power electronic devices | |
Stube et al. | A novel approach for EMI design of power electronics | |
Hu et al. | Application of chip-level EMC in automotive product design | |
Kayano et al. | A study on characteristics of em radiation from stripline structure | |
Park et al. | Simulation and design of a PCB-chassis system for reducing radiated emissions | |
Funato et al. | Application of a Cavity Resonator Model for Characterization and Estimation of Radiation From a PCB–Chassis System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |