JP4438156B2

JP4438156B2 - Memory device and manufacturing method thereof

Info

Publication number: JP4438156B2
Application number: JP2000029834A
Authority: JP
Inventors: 勉櫟原; 卓哉菰田; 浩一相澤; 由明本多
Original assignee: Panasonic Corp; Matsushita Electric Works Ltd
Current assignee: Panasonic Corp; Panasonic Electric Works Co Ltd
Priority date: 2000-02-07
Filing date: 2000-02-07
Publication date: 2010-03-24
Anticipated expiration: 2020-02-07
Also published as: JP2001222892A

Description

【０００１】
【発明の属する技術分野】
本発明は、情報を記憶するメモリ装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路技術の進展によって、半導体メモリの集積度は３年に４倍のスピードで向上してきた。
【０００３】
【発明が解決しようとする課題】
しかし、従来技術の延長では高集積化の限界が見えており、今後のマルチメディア時代に対応するため、新しい原理に基づいた技術が望まれている。
【０００４】
このような要求に対応するため、ナノ領域で起こる新しい動作原理を利用したデバイスの研究が各所で行われている。しかしながら、ナノメータサイズの構造を制御性良く実現することは、技術的に非常に困難であった。
【０００５】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型且つ低コストで大容量のメモリ装置およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶に電荷を蓄積することで情報を記憶する記憶層を備えることを特徴とするものであり、電荷を蓄積しておく場所がナノメータオーダの微結晶なので、従来の半導体集積回路技術を利用した半導体メモリに比べて、小型且つ低コストで記憶容量の大容量化を図ることができる。
【０００７】
また、請求項１の発明では、前記記憶層は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータサイズの微結晶が、微結晶を被覆する絶縁膜を介して３次元的に近接して並設され、各微結晶それぞれを被覆している各絶縁膜の膜厚が微結晶の結晶粒径よりも小さいので、記憶容量をより高めることが可能になる。
【０００８】
請求項２の発明は、請求項１の発明において、前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層の単位領域内で複数の微結晶にキャリアを閉じ込めるので、書き込み手段によって複数の微結晶を帯電させることができる。
【０００９】
請求項３の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の数に応じた多値の情報を記憶するので、多値の情報を記憶させることが可能になる。
【００１０】
請求項４の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御される。
【００１１】
請求項５の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の強度を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の強度を変化させることで帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御される。
【００１２】
請求項６の発明は、請求項３の発明において、前記記憶層へ電気的に書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層への印加電圧を変化させることで前記記憶層に蓄積させる電荷量を制御するので、前記記憶層へ電気的に多値の情報を書き込むことが可能になる。
【００１３】
請求項７の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の位置に基づいた情報を記憶するので、記憶容量をさらに大きくすることができる。
【００１４】
請求項８の発明は、請求項７の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層内における電荷を蓄積させる位置を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の位置を制御できる。
【００１５】
請求項９の発明は、請求項８の発明において、前記記憶層は、基板の一表面上に形成され、厚み方向において前記基板の一表面から離れるほど微結晶の粒径が小さいので、前記記憶層の深さ方向において微結晶の光学ギャップが変化するから、前記記憶層の深さ方向における書き込み精度を向上させることができる。
【００１６】
請求項１０の発明は、請求項１の発明において、前記絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶は、柱状の半導体結晶間に設けられてなるので、一対の柱状の半導体結晶をそれぞれドレイン、ソース、この一対の柱状の半導体結晶間に介在し前記絶縁膜により被覆された微結晶半導体よりなる部分をゲート酸化膜としたＭＯＳトランジスタ構造を得ることが可能となり、多値の記憶を行うことができる。
【００１７】
請求項１１の発明は、請求項１ないし請求項１０の発明において、前記記憶層は、導電性層上の絶縁層上に形成されてなるので、前記記憶層へ電界を印加することで微結晶中で発生した電子・ホール対を分離することができ、微結晶に閉じ込められたキャリアの寿命を長くすることができて記憶時間を長くすることが可能となる。
【００１８】
請求項１２の発明は、請求項１１の発明において、前記絶縁層は、ＳＩＭＯＸ基板のＳｉＯ_２膜により構成され、前記導電性層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ_２膜下のシリコン基板により構成され、前記記憶層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ_２膜上のシリコン層に形成されてなることを特徴とする。
【００１９】
請求項１３の発明は、請求項１１の発明において、前記導電性層は、ガラス基板上に形成されてなるので、基板としてガラス基板を用いた一般的な液晶ディスプレイ駆動用のＴＦＴの製造プロセスを流用することが可能となる。
【００２０】
請求項１４の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、半導体層を陽極酸化処理により多孔質化することにより前記ナノメータオーダの微結晶を形成する工程と、酸化処理によって微結晶の表面に前記絶縁膜を形成する工程とを備えることを特徴とし、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になる。
【００２１】
請求項１５の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、基板の一表面側にマトリックス状にトレンチを形成する工程と、絶縁膜により被覆されたナノメータオーダの微結晶を前記トレンチに埋め込む工程とを備えることを特徴とし、絶縁膜により被覆されたナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になる。
【００２２】
【発明の実施の形態】
（実施形態１）
本実施形態のメモリ装置は、図１に示すような基本構成を有し、導電性層１ａ上に絶縁層１ｂが形成された基板１上に記憶層２が形成されている。ここにおいて、記憶層２は、絶縁膜３に被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶たるシリコン微結晶４が近接して並設されている。シリコン微結晶４の結晶粒径（サイズ）は３〜１０ｎｍの範囲で分布しており、絶縁膜３の膜厚は、シリコン微結晶４の結晶粒径よりも小さくしてある。
【００２３】
記憶層２は、図２に示すようなバンド構造を有している。すなわち、記憶層２は、Ｓｉ（シリコン微結晶４）がＳｉＯ_Ｘ（絶縁膜３）により挟まれた多重量子井戸構造となっている。ここにおいて、絶縁膜３のバンドギャップは５〜１０ｅＶ程度であり、シリコン微結晶４のバンドギャップは２〜３ｅＶ程度である。なお、シリコンのバンドギャップは、バルクでは約１．１ｅＶであるが、微結晶では２〜３ｅＶ程度まで広がることが知られている。
【００２４】
本実施形態では、記憶層２のシリコン微結晶４が絶縁膜３のバリアに挟まれているので、シリコン微結晶４にキャリアを蓄積させることで、情報を記憶するメモリ機能を実現することができる。なお、シリコン微結晶４のバンドギャップは上述のようにバルクと比較して大きいので、例えば薄膜成長時に形成された微結晶シリコンの場合、バルク中に微結晶シリコンが孤立して存在することになり、微結晶シリコン中にキャリアを閉じ込めることは難しい。これに対して、本実施形態では、絶縁膜３により被覆されたシリコン微結晶４が近接して並設されてなるので、シリコン微結晶４へキャリアを閉じ込めることができる。
【００２５】
しかして、本実施形態のメモリ装置は、絶縁膜３により被覆されキャリアの閉じ込めが可能なナノメータオーダのシリコン微結晶４に電荷を蓄積することで情報を記憶する記憶層２を備えるものであり、電荷を蓄積しておく場所がナノメータオーダのシリコン微結晶４なので、従来の半導体集積回路技術を利用した半導体メモリに比べて、小型且つ低コストで記憶容量の大容量化を図ることができる。
【００２６】
ところで、記憶層２は、図示しない書き込み手段により書き込みが行われる。この書き込み手段は、記憶層２の単位領域内で複数のシリコン微結晶４にキャリアを閉じ込めることができるように構成することで、書き込み手段によって複数のシリコン微結晶４を帯電させることができる。一方、記憶層２が、帯電したシリコン微結晶４の数に応じた多値の情報を記憶するようにすれば、記憶層２へ多値の情報を記憶させることが可能になる。
【００２７】
書き込み手段としては、例えば光照射によって記憶層２への書き込みを行う書き込み手段を用いればよく、書き込み手段が、光の波長を変化させることで記憶層２に蓄積させる電荷量を制御するようにすれば、記憶層２へ照射する光の波長を変化させることで記憶層２への光の侵入深さなどを調節できて、光の波長が長くなるほど記憶層２におけるより深い領域のシリコン微結晶４を帯電させることができるとともに大きな結晶粒径のシリコン微結晶４を帯電させることができ、光の波長が短くなるほど記憶層２におけるより浅い領域のシリコン微結晶４を帯電させることができるとともにより小さな結晶粒径のシリコン微結晶４を帯電させることができるから、帯電するシリコン微結晶４の数を制御できて、記憶層２に蓄積される電荷量が制御される。また、書き込み手段が、光の強度を変化させることで記憶層２に蓄積させる電荷量を制御するようにすれば、記憶層２へ照射する光の強度を変化させることで帯電するシリコン微結晶４の数を制御できて、記憶層２に蓄積される電荷量が制御される。
【００２８】
また、書き込み手段としては、記憶層２へ電気的に書き込みを行う書き込み手段を用いてもよく、書き込み手段が、記憶層２への印加電圧を変化させることで記憶層２に蓄積させる電荷量を制御するようにすれば、記憶層２へ電気的に多値の情報を書き込むことが可能になる。
【００２９】
また、記憶層２が、帯電したシリコン微結晶４の位置に基づいた情報を記憶するようにすれば、記憶容量をさらに大きくすることができる。したがって、書き込み手段が、上述のように光の波長を変化させることで記憶層２内における電荷を蓄積させる位置を制御するようにすれば、記憶層２へ照射する光の波長を変化させることで記憶層２への光の侵入深さなどを調節できて、光の波長が長くなるほど記憶層２におけるより深い領域のシリコン微結晶４を帯電させることができるとともに大きな結晶粒径のシリコン微結晶４を帯電させることができ、光の波長が短くなるほど記憶層２におけるより浅い領域のシリコン微結晶４を帯電させることができるとともにより小さな結晶粒径のシリコン微結晶４を帯電させることができるから、帯電するシリコン微結晶４の位置を制御できる。ここに、記憶層２を例えば厚み方向において基板１から離れるほどシリコン微結晶４の結晶粒径が小さくなるように構成しておくことで、記憶層２の深さ方向においてシリコン微結晶４の光学ギャップが変化するから、記憶層２の深さ方向における書き込み精度を向上させることができる。
【００３０】
本実施形態のメモリ装置では、例えば、絶縁膜３により被覆された粒径が５ｎｍのシリコン微結晶４が２．５４ｃｍ×２．５４ｃｍ（つまり、１インチ□）の基板１に並んでいるとすると、
（２．５４×１０^-2／５×１０^-9）²≒２．５８×１０¹³＞１×１０¹²
となるから、１個のシリコン微結晶４に１ｂｉｔの情報を記憶させることにより、０．１５５Ｔｂｉｔ／ｃｍ²（１Ｔｂｉｔ／ｉｎ²）もの大容量メモリを実現することができる。
【００３１】
ところで、図３に示すように、記憶層２へ電界を印加するためのプローブ１５を設けて、導電性層１ａを直流電源Ｅの負極に接続しプローブ１５を直流電源Ｅの正極に接続し、プローブ１５の先端部を記憶層２へ近づけてプローブ１５により記憶層２へ電界を印加するようにすれば、シリコン微結晶４中で発生した電子・ホール対を分離することができ、シリコン微結晶４に閉じ込められたキャリアの寿命を長くすることができて記憶時間を長くすることが可能となる。ここに、図３における導電性層１ａ、絶縁層１ｂ、シリコン層１ｃそれぞれは、例えばＳＩＭＯＸ（Separation by Implanted Oxygen）基板におけるシリコン基板、シリコン基板上のＳｉＯ₂膜、ＳｉＯ₂膜上のシリコン層により構成することができる。ただし、ＳＩＭＯＸ基板を利用せずに、導電性層１ａをメタル層や、その他の導電性を有する材料により構成してもよいことは勿論である。
【００３２】
なお、記憶層２に記憶された情報の消去や読み出しは、例えば記憶層２への光照射による書き込み時とは異なる適宜波長若しくは適宜強度の光を照射することにより行うことができる。
【００３３】
ところで、上述のメモリ装置における記憶層２は、基板１の一表面側に例えば多結晶シリコン層をＣＶＤ法などによって形成し、この多結晶シリコン層を陽極酸化処理により多孔質化することにより量子閉じ込め効果が現れるナノメータオーダのシリコン微結晶４を形成し、その後、例えばＲＴＯ（Rapid Thermal Oxidation）法などの酸化処理によってシリコン微結晶４の表面にシリコン酸化膜よりなる絶縁膜３を形成することにより、絶縁膜３により被覆されたナノメータオーダのシリコン微結晶４を３次元的に多数個近接して設けることができ、図２に示すような多重量子井戸構造を有する記憶層２を形成することができるから、小型且つ低コストで大容量のメモリ装置を実現することが可能になる。
【００３４】
なお、導電性層１ａを導電性薄膜としてガラス基板上に形成する場合には、基板としてガラス基板を用いた一般的な液晶ディスプレイ駆動用のＴＦＴの製造プロセスを流用することが可能となり、ＴＦＴの製造装置も流用することができる。
【００３５】
また、上述の記憶層２は、フラッシュメモリなどの既存の半導体メモリに代わる新規なメモリとして用いることができ、例えば、図４に示すように、絶縁膜３により被覆されたナノメータオーダのシリコン微結晶４を柱状の半導体結晶５間に設け、一対の柱状の半導体結晶５，５をそれぞれドレインＤ、ソースＳ、この一対の柱状の半導体結晶５，５間に介在し絶縁膜３により被覆されたナノメータオーダのシリコン微結晶４よりなる部分をゲート酸化膜６（記憶層２）、ゲート酸化膜６上に形成された導電性膜をゲート電極７としたＭＯＳトランジスタ構造を得ることができ、多値の記憶を行うことができる。このようなＭＯＳトランジスタ構造は、上述のように基板１の一表面側に例えば多結晶シリコン層をＣＶＤ法などによって形成し、この多結晶シリコン層を陽極酸化処理により多孔質化することにより多結晶シリコンのグレインよりなる柱状の半導体結晶５および量子閉じ込め効果が現れるナノメータオーダのシリコン微結晶４を形成し、その後、例えばＲＴＯ（Rapid Thermal Oxidation）法などの酸化処理によってシリコン微結晶４の表面にシリコン酸化膜よりなる絶縁膜３を形成するようにすれば、自己整合的に製造することができる。
【００３６】
（実施形態２）
ところで、図５に示すようなフォトマスクＭを利用してシリコン基板１（図６参照）にマトリックス状にトレンチ１ｄ（図６参照）を形成し、その後、微結晶を高分子樹脂からなる絶縁膜にてカプセル化した微粒子が分散されたアセトンなどの有機溶剤（あるいは水）よりなる溶液を回転塗布（スピンコート）することによって、該溶液を上記トレンチ１ｄに充填し、ベーキング（乾燥）して不要な上記有機溶剤（あるいは水分）を取り除く（飛ばす）ことによって記憶層２を形成するようにしてもよい。ここにおいて、本実施形態では、上記微結晶として、粒径が３ｎｍ〜１０ｎｍのシリコンを採用しているが、カーボン（Ｃ）や金属（例えば、チタン、クロム、ニッケル、鉄、コバルト、銅、銀、亜鉛、モリブデン、タングステン、イリジウム、白金、金、錫、アンチモンなど）を採用してもよい。また、上記絶縁膜としては、高分子樹脂のような有機物を採用している。
【００３７】
【発明の効果】
請求項１の発明は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶に電荷を蓄積することで情報を記憶する記憶層を備えるものであり、電荷を蓄積しておく場所がナノメータオーダの微結晶なので、従来の半導体集積回路技術を利用した半導体メモリに比べて、小型且つ低コストで記憶容量の大容量化を図ることができるという効果がある。
【００３８】
また、請求項１の発明では、前記記憶層は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータサイズの微結晶が近接して並設されてなるので、記憶容量をより高めることが可能になるという効果がある。
【００３９】
請求項２の発明は、請求項１の発明において、前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層の単位領域内で複数の微結晶にキャリアを閉じ込めるので、書き込み手段によって複数の微結晶を帯電させることができるという効果がある。
【００４０】
請求項３の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の数に応じた多値の情報を記憶するので、多値の情報を記憶させることが可能になるという効果がある。
【００４１】
請求項４の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御されるという効果がある。
【００４２】
請求項５の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の強度を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の強度を変化させることで帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御されるという効果がある。
【００４３】
請求項６の発明は、請求項３の発明において、前記記憶層へ電気的に書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層への印加電圧を変化させることで前記記憶層に蓄積させる電荷量を制御するので、前記記憶層へ電気的に多値の情報を書き込むことが可能になるという効果がある。
【００４４】
請求項７の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の位置に基づいた情報を記憶するので、記憶容量をさらに大きくすることができるという効果がある。
【００４５】
請求項８の発明は、請求項７の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層内における電荷を蓄積させる位置を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の位置を制御できるという効果がある。
【００４６】
請求項９の発明は、請求項８の発明において、前記記憶層は、基板の一表面上に形成され、厚み方向において前記基板の一表面から離れるほど微結晶の粒径が小さいので、前記記憶層の深さ方向において微結晶の光学ギャップが変化するから、前記記憶層の深さ方向における書き込み精度を向上させることができるという効果がある。
【００４７】
請求項１０の発明は、請求項１の発明において、前記絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶は、柱状の半導体結晶間に設けられてなるので、一対の柱状の半導体結晶をそれぞれドレイン、ソース、この一対の柱状の半導体結晶間に介在し前記絶縁膜により被覆された微結晶半導体よりなる部分をゲート酸化膜としたＭＯＳトランジスタ構造を得ることが可能となり、多値の記憶を行うことができるという効果がある。
【００４８】
請求項１１の発明は、請求項１ないし請求項１０の発明において、前記記憶層は、導電性層上の絶縁層上に形成されてなるので、前記記憶層へ電界を印加することで微結晶中で発生した電子・ホール対を分離することができ、微結晶に閉じ込められたキャリアの寿命を長くすることができて記憶時間を長くすることが可能となるという効果がある。
【００４９】
請求項１３の発明は、請求項１１の発明において、前記導電性層は、ガラス基板上に形成されてなるので、基板としてガラス基板を用いた一般的な液晶ディスプレイ駆動用のＴＦＴの製造プロセスを流用することが可能となるという効果がある。
【００５０】
請求項１４の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、半導体層を陽極酸化処理により多孔質化することにより前記ナノメータオーダの微結晶を形成する工程と、酸化処理によって微結晶の表面に前記絶縁膜を形成する工程とを備えるので、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になるという効果がある。
【００５１】
請求項１５の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、基板の一表面側にマトリックス状にトレンチを形成する工程と、絶縁膜により被覆されたナノメータオーダの微結晶を前記トレンチに埋め込む工程とを備えるので、絶縁膜により被覆されたナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す概略構成図である。
【図２】同上のバンド図である。
【図３】同上の他の構成例の説明図である。
【図４】同上の応用例の概略構成図である。
【図５】実施形態２の製造方法を説明するためのマスク図である。
【図６】同上の概略断面図である。
【符号の説明】
１基板
２記憶層
３絶縁膜
４シリコン微結晶[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a memory device for storing information and a manufacturing method thereof.
[0002]
[Prior art]
With the progress of semiconductor integrated circuit technology, the degree of integration of semiconductor memory has been improved four times in three years.
[0003]
[Problems to be solved by the invention]
However, the extension of the conventional technology shows the limit of high integration, and a technology based on a new principle is desired to cope with the future multimedia era.
[0004]
In order to meet such demands, research on devices using a new operating principle that occurs in the nano-domain has been conducted in various places. However, it has been technically very difficult to realize a nanometer-sized structure with good controllability.
[0005]
The present invention has been made in view of the above reasons, and an object thereof is to provide a small-sized, low-cost, large-capacity memory device and a method for manufacturing the same.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the invention of claim 1 includes a storage layer that stores information by accumulating charges in nanometer-order microcrystals coated with an insulating film and capable of confining carriers. Since the place where charges are stored is a microcrystal on the order of nanometers, it is possible to increase the storage capacity at a small size and at a low cost compared to a semiconductor memory using conventional semiconductor integrated circuit technology. it can.
[0007]
Further, in the invention of claim 1, wherein the storage layer has fine crystals capable nanometer size confinement of carriers it is covered with an insulating film, 3D proximity to through an insulating film covering the microcrystals Since the thickness of each insulating film provided in parallel and covering each microcrystal is smaller than the crystal grain size of the microcrystal, the storage capacity can be further increased.
[0008]
The invention of claim 2 is the invention of claim 1 , further comprising writing means for writing to the storage layer, and the writing means confines carriers in a plurality of microcrystals in a unit region of the storage layer. A plurality of microcrystals can be charged by means.
[0009]
According to a third aspect of the invention, in the invention of the second aspect , the storage layer stores multi-value information corresponding to the number of charged microcrystals, so that multi-value information can be stored.
[0010]
According to a fourth aspect of the invention, there is provided the writing means according to the third aspect of the invention, wherein the writing means performs writing to the storage layer by light irradiation, and the writing means accumulates the charge in the storage layer by changing the wavelength of light. Therefore, it is possible to adjust the penetration depth of light into the storage layer by changing the wavelength of light applied to the storage layer by the writing means, and the longer the light wavelength, the deeper the region in the storage layer. In addition to charging microcrystals of a large crystal grain size, it is possible to charge microcrystals in shallower regions of the memory layer and smaller crystals as the wavelength of light decreases. Since the microcrystals having a particle diameter can be charged, the number of microcrystals to be charged can be controlled, and the amount of charge accumulated in the memory layer can be controlled.
[0011]
According to a fifth aspect of the invention, there is provided the writing means according to the third aspect of the invention, wherein the writing means performs writing to the storage layer by light irradiation, and the writing means accumulates the charge in the storage layer by changing light intensity. Therefore, the number of microcrystals to be charged can be controlled by changing the intensity of light applied to the storage layer by the writing means, and the amount of charge accumulated in the storage layer is controlled.
[0012]
According to a sixth aspect of the invention, there is provided the writing means according to the third aspect of the invention, wherein the writing means electrically writes to the storage layer, and the writing means accumulates in the storage layer by changing a voltage applied to the storage layer. Since the amount of charge to be controlled is controlled, it is possible to electrically write multi-value information to the storage layer.
[0013]
According to a seventh aspect of the invention, in the second aspect of the invention, the storage layer stores information based on the position of the charged microcrystals, so that the storage capacity can be further increased.
[0014]
The invention of claim 8 is the invention of claim 7 , further comprising writing means for writing to the storage layer by light irradiation, wherein the writing means accumulates charges in the storage layer by changing the wavelength of light. Since the position to be controlled is controlled, it is possible to adjust the penetration depth of light into the storage layer by changing the wavelength of light irradiated to the storage layer by the writing means, and the longer the wavelength of light, the more in the storage layer. It is possible to charge microcrystals in deep regions and to charge microcrystals with a large crystal grain size, and as the wavelength of light becomes shorter, microcrystals in shallower regions in the storage layer can be charged and more Since the microcrystal having a small crystal grain size can be charged, the position of the charged microcrystal can be controlled.
[0015]
The invention according to claim 9 is the invention according to claim 8 , wherein the storage layer is formed on one surface of the substrate, and the grain size of the microcrystals decreases as the distance from the surface of the substrate increases in the thickness direction. Since the optical gap of the microcrystal changes in the depth direction of the layer, the writing accuracy in the depth direction of the storage layer can be improved.
[0016]
According to a tenth aspect of the present invention, in the first aspect of the invention, the nanometer-order microcrystals covered with the insulating film and capable of confining carriers are provided between the columnar semiconductor crystals. It is possible to obtain a MOS transistor structure in which a portion made of a microcrystalline semiconductor that is interposed between the drain, source, and the pair of columnar semiconductor crystals and covered with the insulating film is a gate oxide film. Can memorize.
[0017]
According to an eleventh aspect of the present invention, in the first to tenth aspects of the present invention, since the memory layer is formed on an insulating layer on a conductive layer, a microcrystal is formed by applying an electric field to the memory layer. Electron / hole pairs generated therein can be separated, the lifetime of carriers confined in the microcrystal can be extended, and the storage time can be increased.
[0018]
The invention of claim 12 is the invention of claim 11 , wherein the insulating layer is composed of a SiO ₂ film of a SIMOX substrate, and the conductive layer is composed of a silicon substrate under the SiO ₂ film of the SIMOX substrate. The memory layer is formed on a silicon layer on the SiO ₂ film in the SIMOX substrate.
[0019]
According to a thirteenth aspect of the invention, in the eleventh aspect of the invention, the conductive layer is formed on a glass substrate. Therefore, a general process for manufacturing a TFT for driving a liquid crystal display using a glass substrate as a substrate is used. It can be diverted.
[0020]
The invention of claim 14 is a method of manufacturing a memory device according to any one of claims 1 to 13, wherein the semiconductor layer is made porous by anodization to form the nanometer-order microcrystals. a step of, characterized by comprising a step of forming the insulating film on the surface of the microcrystalline by oxidation treatment, the crystallites of possible nanometer order confinement of the coated carrier with an insulating film, covering the microcrystals 3D high number via the insulating film pieces close to be able to juxtaposed, it is possible to realize a memory device of a large capacity in a small and low cost.
[0021]
A fifteenth aspect of the invention is a method of manufacturing a memory device according to any one of the first to thirteenth aspects, in which a trench is formed in a matrix on one surface side of the substrate, and the insulating film covers the step. and microcrystalline order of nanometers and further comprising a burying the trench, microcrystalline order of nanometers, which is covered with an insulating film, 3D manner plurality via an insulating film covering the microcrystals The memory devices can be arranged in close proximity to each other, and a large-capacity memory device can be realized with a small size and low cost.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
The memory device of this embodiment has a basic configuration as shown in FIG. 1, and a storage layer 2 is formed on a substrate 1 on which an insulating layer 1b is formed on a conductive layer 1a. Here, in the memory layer 2, silicon microcrystals 4 which are nanometer-order microcrystals covered with an insulating film 3 and capable of confining carriers are arranged in parallel. The crystal grain size (size) of the silicon microcrystal 4 is distributed in the range of 3 to 10 nm, and the film thickness of the insulating film 3 is smaller than the crystal grain size of the silicon microcrystal 4.
[0023]
Storage layer 2 has have a band structure as shown in FIG. That is, the storage layer 2, Si (silicon nanocrystals 4) has a multiple quantum well structure sandwiched by SiO _X (insulating film 3). Here, the band gap of the insulating film 3 is about 5 to 10 eV, and the band gap of the silicon microcrystal 4 is about 2 to 3 eV. It is known that the band gap of silicon is about 1.1 eV in the bulk, but widens to about 2 to 3 eV in the microcrystal.
[0024]
In the present embodiment, since the silicon microcrystal 4 of the storage layer 2 is sandwiched between the barriers of the insulating film 3, a memory function for storing information can be realized by accumulating carriers in the silicon microcrystal 4. . Since the band gap of the silicon microcrystal 4 is larger than that of the bulk as described above, for example, in the case of microcrystalline silicon formed during thin film growth, the microcrystalline silicon is present in isolation in the bulk. It is difficult to confine carriers in microcrystalline silicon. On the other hand, in the present embodiment, since the silicon microcrystals 4 covered with the insulating film 3 are arranged close to each other, carriers can be confined in the silicon microcrystals 4.
[0025]
Thus, the memory device of the present embodiment includes the storage layer 2 that stores information by accumulating charges in the nanometer-order silicon microcrystal 4 that is covered with the insulating film 3 and can confine carriers. Since the silicon microcrystal 4 in the nanometer order is where charges are stored, the storage capacity can be increased in size and at a lower cost than a semiconductor memory using conventional semiconductor integrated circuit technology.
[0026]
Incidentally, the storage layer 2 is written by a writing means (not shown). By configuring the writing means so that carriers can be confined in the plurality of silicon microcrystals 4 within the unit region of the storage layer 2, the writing means can charge the plurality of silicon microcrystals 4. On the other hand, if the storage layer 2 stores multi-value information corresponding to the number of charged silicon microcrystals 4, the storage layer 2 can store multi-value information.
[0027]
As the writing means, for example, writing means for writing to the storage layer 2 by light irradiation may be used, and the writing means controls the amount of charge accumulated in the storage layer 2 by changing the wavelength of light. For example, the penetration depth of light into the storage layer 2 can be adjusted by changing the wavelength of light applied to the storage layer 2, and the silicon microcrystal 4 in a deeper region in the storage layer 2 as the wavelength of light increases. The silicon microcrystal 4 having a large crystal grain size can be charged and the silicon crystallite 4 in a shallower region of the storage layer 2 can be charged and smaller as the wavelength of light is shortened. Since the silicon microcrystal 4 having a crystal grain size can be charged, the number of charged silicon microcrystals 4 can be controlled, and the amount of charge accumulated in the memory layer 2 can be controlled. Is your. If the writing means controls the amount of charge accumulated in the storage layer 2 by changing the intensity of light, the silicon microcrystal 4 charged by changing the intensity of light irradiated to the storage layer 2. The amount of charges accumulated in the storage layer 2 can be controlled.
[0028]
Further, as the writing unit, a writing unit that electrically writes to the storage layer 2 may be used, and the amount of electric charge that the writing unit accumulates in the storage layer 2 by changing the voltage applied to the storage layer 2. If controlled, it is possible to electrically write multi-value information to the storage layer 2.
[0029]
Further, if the storage layer 2 stores information based on the position of the charged silicon microcrystal 4, the storage capacity can be further increased. Therefore, if the writing means controls the position where charges are accumulated in the storage layer 2 by changing the wavelength of light as described above, the wavelength of the light applied to the storage layer 2 can be changed. The penetration depth of light into the storage layer 2 can be adjusted, and as the light wavelength increases, the silicon microcrystal 4 in a deeper region in the storage layer 2 can be charged and the silicon microcrystal 4 having a large crystal grain size. As the wavelength of light becomes shorter, the silicon microcrystal 4 in a shallower region in the storage layer 2 can be charged and the silicon microcrystal 4 having a smaller crystal grain size can be charged. The position of the silicon microcrystal 4 to be charged can be controlled. Here, for example, by configuring the storage layer 2 so that the crystal grain size of the silicon microcrystal 4 becomes smaller as the distance from the substrate 1 in the thickness direction becomes smaller, the optical property of the silicon microcrystal 4 in the depth direction of the storage layer 2 is increased. Since the gap changes, the writing accuracy in the depth direction of the storage layer 2 can be improved.
[0030]
In the memory device of this embodiment, for example, it is assumed that silicon microcrystals 4 having a particle diameter of 5 nm covered with the insulating film 3 are arranged on the substrate 1 of 2.54 cm × 2.54 cm (that is, 1 inch square). ,
(2.54 × 10 ⁻² / 5 × 10 ⁻⁹ ) ² ≈2.58 × 10 ¹³ > 1 × 10 ¹²
Therefore, by storing 1-bit information in one silicon microcrystal 4, a large capacity memory of 0.155 Tbit / cm ² (1 Tbit / in ² ) can be realized.
[0031]
By the way, as shown in FIG. 3, a probe 15 for applying an electric field to the storage layer 2 is provided, the conductive layer 1a is connected to the negative electrode of the DC power source E, and the probe 15 is connected to the positive electrode of the DC power source E. When the tip of the probe 15 is brought close to the storage layer 2 and an electric field is applied to the storage layer 2 by the probe 15, the electron / hole pair generated in the silicon microcrystal 4 can be separated, and the silicon microcrystal The lifetime of the carriers confined in 4 can be extended, and the storage time can be increased. Here, the conductive layer 1a in FIG. 3, the insulating layer 1b, each silicon layer 1c, for example, SIMOX (Separation by Implanted Oxygen) silicon substrate in the substrate, the SiO ₂ film on the silicon substrate, the silicon layer on the SiO ₂ film Can be configured. However, it goes without saying that the conductive layer 1a may be made of a metal layer or other conductive material without using the SIMOX substrate.
[0032]
Note that the information stored in the storage layer 2 can be erased or read out by irradiating light with an appropriate wavelength or intensity different from that at the time of writing to the storage layer 2 by light irradiation, for example.
[0033]
By the way, the storage layer 2 in the memory device described above is formed by forming a polycrystalline silicon layer, for example, on the one surface side of the substrate 1 by the CVD method or the like, and making this polycrystalline silicon layer porous by anodizing treatment. By forming a nanometer-order silicon microcrystal 4 that exhibits an effect, and then forming an insulating film 3 made of a silicon oxide film on the surface of the silicon microcrystal 4 by an oxidation treatment such as an RTO (Rapid Thermal Oxidation) method, for example, A large number of nanometer-order silicon microcrystals 4 covered with an insulating film 3 can be provided close to each other three-dimensionally, and a memory layer 2 having a multiple quantum well structure as shown in FIG. 2 can be formed. Therefore, a small-sized and low-cost and large-capacity memory device can be realized.
[0034]
When the conductive layer 1a is formed as a conductive thin film on a glass substrate, it is possible to divert a general TFT manufacturing process for driving a liquid crystal display using the glass substrate as the substrate. Manufacturing equipment can also be used.
[0035]
The storage layer 2 can be used as a new memory in place of an existing semiconductor memory such as a flash memory. For example, as shown in FIG. 4, a nanometer-order silicon microcrystal covered with an insulating film 3 is used. 4 is provided between the columnar semiconductor crystals 5, and a pair of columnar semiconductor crystals 5, 5 is interposed between the drain D and source S, and the pair of columnar semiconductor crystals 5, 5. It is possible to obtain a MOS transistor structure in which a portion made of order silicon microcrystal 4 is a gate oxide film 6 (memory layer 2), and a conductive film formed on the gate oxide film 6 is a gate electrode 7. Can memorize. Such a MOS transistor structure is formed by, for example, forming a polycrystalline silicon layer on one surface side of the substrate 1 by the CVD method or the like and making the polycrystalline silicon layer porous by anodic oxidation. A columnar semiconductor crystal 5 made of silicon grains and a nanometer-order silicon microcrystal 4 exhibiting a quantum confinement effect are formed, and then silicon is formed on the surface of the silicon microcrystal 4 by an oxidation treatment such as an RTO (Rapid Thermal Oxidation) method. If the insulating film 3 made of an oxide film is formed, it can be manufactured in a self-aligned manner.
[0036]
(Embodiment 2)
By the way, trenches 1d (see FIG. 6) are formed in a matrix on the silicon substrate 1 (see FIG. 6) using a photomask M as shown in FIG. 5, and then the microcrystals are insulating films made of polymer resin. A solution made of an organic solvent such as acetone (or water) in which fine particles encapsulated in (1) are dispersed is spin-coated to fill the trench 1d and baked (dried). The memory layer 2 may be formed by removing (flying) the organic solvent (or moisture). Here, in this embodiment, silicon having a particle size of 3 nm to 10 nm is adopted as the microcrystal, but carbon (C) or metal (for example, titanium, chromium, nickel, iron, cobalt, copper, silver) Zinc, molybdenum, tungsten, iridium, platinum, gold, tin, antimony, etc.) may be employed. The insulating film employs an organic material such as a polymer resin.
[0037]
【The invention's effect】
The invention of claim 1 is provided with a storage layer for storing information by storing charges in nanometer-order microcrystals coated with an insulating film and capable of confining carriers, and a place for storing charges is provided. Since it is a nanometer-order microcrystal, there is an effect that the storage capacity can be increased at a lower size and at a lower cost than a semiconductor memory using a conventional semiconductor integrated circuit technology.
[0038]
Further, in the inventions of 請 Motomeko 1, wherein the storage layer, since fine crystals capable nanometer size confinement of carriers coated with insulation Enmaku, which are arranged in close proximity, to improve the storage capacity Has the effect of becoming possible.
[0039]
The invention of claim 2 is the invention of claim 1 , further comprising writing means for writing to the storage layer, and the writing means confines carriers in a plurality of microcrystals in a unit region of the storage layer. There is an effect that a plurality of microcrystals can be charged by the means.
[0040]
According to a third aspect of the present invention, in the second aspect of the invention, the storage layer stores multi-value information corresponding to the number of charged microcrystals, so that multi-value information can be stored. effective.
[0041]
According to a fourth aspect of the invention, there is provided the writing means according to the third aspect of the invention, wherein the writing means performs writing to the storage layer by light irradiation, and the writing means accumulates the charge in the storage layer by changing the wavelength of light. Therefore, it is possible to adjust the penetration depth of light into the storage layer by changing the wavelength of light applied to the storage layer by the writing means, and the longer the light wavelength, the deeper the region in the storage layer. In addition to charging microcrystals of a large crystal grain size, it is possible to charge microcrystals in shallower regions of the memory layer and smaller crystals as the wavelength of light decreases. Since it is possible to charge microcrystals having a particle size, the number of microcrystals to be charged can be controlled, and the amount of charge accumulated in the memory layer can be controlled.
[0042]
According to a fifth aspect of the invention, there is provided the writing means according to the third aspect of the invention, wherein the writing means performs writing to the storage layer by light irradiation, and the writing means accumulates the charge in the storage layer by changing light intensity. Therefore, the number of microcrystals to be charged can be controlled by changing the intensity of light applied to the memory layer by the writing means, and the amount of charge accumulated in the memory layer can be controlled. .
[0043]
According to a sixth aspect of the invention, there is provided the writing means according to the third aspect of the invention, wherein the writing means electrically writes to the storage layer, and the writing means accumulates in the storage layer by changing a voltage applied to the storage layer. Since the amount of charge to be controlled is controlled, it is possible to electrically write multi-value information to the storage layer.
[0044]
According to a seventh aspect of the present invention, in the second aspect of the present invention, the storage layer stores information based on the position of the charged microcrystals, so that the storage capacity can be further increased.
[0045]
The invention of claim 8 is the invention of claim 7 , further comprising writing means for writing to the storage layer by light irradiation, wherein the writing means accumulates charges in the storage layer by changing the wavelength of light. Since the position to be controlled is controlled, it is possible to adjust the penetration depth of light into the storage layer by changing the wavelength of light irradiated to the storage layer by the writing means, and the longer the wavelength of light, the more in the storage layer. It is possible to charge microcrystals in deep regions and to charge microcrystals with a large crystal grain size, and as the wavelength of light becomes shorter, microcrystals in shallower regions in the storage layer can be charged and more Since the microcrystal having a small crystal grain size can be charged, there is an effect that the position of the charged microcrystal can be controlled.
[0046]
The invention according to claim 9 is the invention according to claim 8 , wherein the storage layer is formed on one surface of the substrate, and the grain size of the microcrystals decreases as the distance from the surface of the substrate increases in the thickness direction. Since the optical gap of the microcrystal changes in the depth direction of the layer, the writing accuracy in the depth direction of the storage layer can be improved.
[0047]
According to a tenth aspect of the present invention, in the first aspect of the invention, the nanometer-order microcrystals covered with the insulating film and capable of confining carriers are provided between the columnar semiconductor crystals. It is possible to obtain a MOS transistor structure in which a portion made of a microcrystalline semiconductor that is interposed between the drain, source, and the pair of columnar semiconductor crystals and covered with the insulating film is a gate oxide film. There is an effect that memory can be performed.
[0048]
According to an eleventh aspect of the present invention, in the first to tenth aspects of the present invention, since the memory layer is formed on an insulating layer on a conductive layer, a microcrystal is formed by applying an electric field to the memory layer. Electron / hole pairs generated therein can be separated, and the lifetime of carriers confined in the microcrystals can be extended, and the storage time can be increased.
[0049]
According to a thirteenth aspect of the invention, in the eleventh aspect of the invention, the conductive layer is formed on a glass substrate. Therefore, a general process for manufacturing a TFT for driving a liquid crystal display using a glass substrate as a substrate is used. There is an effect that it can be diverted.
[0050]
The invention of claim 14 is a method of manufacturing a memory device according to any one of claims 1 to 13, wherein the semiconductor layer is made porous by anodization to form the nanometer-order microcrystals. And a step of forming the insulating film on the surface of the microcrystal by an oxidation treatment, so that a nanometer-order microcrystal that is covered with the insulating film and can confine carriers is replaced with an insulating film that covers the microcrystal. through and 3D to a large number close to be able to juxtaposed, there is an effect that it becomes possible to realize a memory device of a large capacity in a small and low cost.
[0051]
A fifteenth aspect of the invention is a method of manufacturing a memory device according to any one of the first to thirteenth aspects, in which a trench is formed in a matrix on one surface side of the substrate, and the insulating film covers the step. because and a step of filling the microcrystalline order of nanometers in the trench, microcrystalline order of nanometers, which is covered with an insulating film, 3D manner plurality proximity to through an insulating film covering the microcrystals can be juxtaposed, there is an effect that it becomes possible to realize a memory device of a large capacity in a small and low cost.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing a first embodiment.
FIG. 2 is a band diagram of the above.
FIG. 3 is an explanatory diagram of another configuration example same as above.
FIG. 4 is a schematic configuration diagram of the application example same as above.
FIG. 5 is a mask diagram for explaining the manufacturing method according to the second embodiment.
FIG. 6 is a schematic sectional view of the above.
[Explanation of symbols]
1 Substrate 2 Memory layer 3 Insulating film 4 Silicon microcrystal

Claims

絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶に電荷を蓄積することで情報を記憶する記憶層を備え、前記記憶層は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータサイズの微結晶が、微結晶を被覆する絶縁膜を介して３次元的に近接して並設され、各微結晶それぞれを被覆している各絶縁膜の膜厚が微結晶の結晶粒径よりも小さいことを特徴とするメモリ装置。A storage layer that stores information by storing charges in nanometer-order microcrystals covered with an insulating film and capable of confining carriers is provided, and the storage layer is covered with an insulating film and is capable of confining carriers microcrystals, are juxtaposed 3D proximity to through an insulating film covering a microcrystalline film thickness of each insulating film covering the each of crystallites than the crystal grain size of the microcrystalline A memory device characterized by being small.

前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層の単位領域内で複数の微結晶にキャリアを閉じ込めることを特徴とする請求項１記載のメモリ装置。 2. The memory device according to claim 1, further comprising writing means for writing to the storage layer, wherein the writing means confines carriers in a plurality of microcrystals in a unit region of the storage layer.

前記記憶層は、帯電した微結晶の数に応じた多値の情報を記憶することを特徴とする請求項２記載のメモリ装置。 The memory device according to claim 2, wherein the storage layer stores multi-value information corresponding to the number of charged microcrystals.

光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層に蓄積させる電荷量を制御することを特徴とする請求項３記載のメモリ装置。 4. The memory according to claim 3, further comprising writing means for writing to the storage layer by light irradiation, wherein the writing means controls a charge amount accumulated in the storage layer by changing a wavelength of light. apparatus.

光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の強度を変化させることで前記記憶層に蓄積させる電荷量を制御することを特徴とする請求項３記載のメモリ装置。 4. The memory according to claim 3, further comprising writing means for writing to the storage layer by light irradiation, wherein the writing means controls the amount of charge accumulated in the storage layer by changing light intensity. apparatus.

前記記憶層へ電気的に書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層への印加電圧を変化させることで前記記憶層に蓄積させる電荷量を制御することを特徴とする請求項３記載のメモリ装置。 4. A writing unit for electrically writing to the storage layer, wherein the writing unit controls the amount of charge accumulated in the storage layer by changing a voltage applied to the storage layer. The memory device described.

前記記憶層は、帯電した微結晶の位置に基づいた情報を記憶することを特徴とする請求項２記載のメモリ装置。 The memory device according to claim 2, wherein the storage layer stores information based on a position of the charged microcrystal.

光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層内における電荷を蓄積させる位置を制御することを特徴とする請求項７記載のメモリ装置。 8. A writing unit that writes to the storage layer by light irradiation, and the writing unit controls a position where charges are accumulated in the storage layer by changing a wavelength of light. Memory device.

前記記憶層は、基板の一表面上に形成され、厚み方向において前記基板の一表面から離れるほど微結晶の粒径が小さいことを特徴とする請求項８記載のメモリ装置。 9. The memory device according to claim 8, wherein the memory layer is formed on one surface of the substrate, and the grain size of the microcrystal is smaller as the distance from the surface of the substrate is increased in the thickness direction.

前記絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶は、柱状の半導体結晶間に設けられてなることを特徴とする請求項１記載のメモリ装置。 2. The memory device according to claim 1, wherein the nanometer-order microcrystal covered with the insulating film and capable of confining carriers is provided between columnar semiconductor crystals.

前記記憶層は、導電性層上の絶縁層上に形成されてなることを特徴とする請求項１ないし請求項１０のいずれかに記載のメモリ装置。 The memory device according to claim 1, wherein the memory layer is formed on an insulating layer on a conductive layer.

前記絶縁層は、ＳＩＭＯＸ基板のＳｉＯ_２膜により構成され、前記導電性層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ_２膜下のシリコン基板により構成され、前記記憶層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ_２膜上のシリコン層に形成されてなることを特徴とする請求項１１記載のメモリ装置。The insulating layer is composed of a SiO ₂ film of a SIMOX substrate, the conductive layer is composed of a silicon substrate under the SiO ₂ film in the SIMOX substrate, and the storage layer is the SiO ₂ film of the SIMOX substrate. 12. The memory device according to claim 11, wherein the memory device is formed on an upper silicon layer.

前記導電性層は、ガラス基板上に形成されてなることを特徴とする請求項１１記載のメモリ装置。 The memory device according to claim 11, wherein the conductive layer is formed on a glass substrate.

請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、半導体層を陽極酸化処理により多孔質化することにより前記ナノメータオーダの微結晶を形成する工程と、酸化処理によって微結晶の表面に前記絶縁膜を形成する工程とを備えることを特徴とするメモリ装置の製造方法。 14. A method of manufacturing a memory device according to claim 1, wherein the semiconductor layer is made porous by anodization to form nanometer-order microcrystals, and the oxidation is performed. And a step of forming the insulating film on the surface of the microcrystal.

請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、基板の一表面側にマトリックス状にトレンチを形成する工程と、絶縁膜により被覆されたナノメータオーダの微結晶を前記トレンチに埋め込む工程とを備えることを特徴とするメモリ装置の製造方法。 14. A method of manufacturing a memory device according to claim 1, wherein a step of forming trenches in a matrix on one surface side of the substrate, and nanometer order microcrystals coated with an insulating film are formed. And a method of manufacturing the memory device, comprising: embedding in the trench.