JP4434628B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4434628B2 JP4434628B2 JP2003152999A JP2003152999A JP4434628B2 JP 4434628 B2 JP4434628 B2 JP 4434628B2 JP 2003152999 A JP2003152999 A JP 2003152999A JP 2003152999 A JP2003152999 A JP 2003152999A JP 4434628 B2 JP4434628 B2 JP 4434628B2
- Authority
- JP
- Japan
- Prior art keywords
- precharge
- liquid crystal
- potential
- level
- source line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は液晶表示装置に関し、特に、画像信号に従って画像を表示する液晶表示装置に関する。
【０００２】
【従来の技術】
従来より、液晶表示装置では、液晶の劣化防止および駆動電圧の低減化を図るため、液晶セルの一方電極および他方電極（共通電極）の電位の高低関係を所定周期で反転させる方式が採用されている。
【０００３】
また、高解像度化に伴って増加するソース線駆動アンプの数を減らすため、複数のソース線に１つのソース線駆動アンプを設け、１つのソース線駆動アンプの出力ノードを複数のソース線に所定時間ずつ接続するマルチプレクサを設ける方式もある（たとえば特許文献１参照）。
【０００４】
【特許文献１】
特開平９−３３８９１号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記２つの方式が採用された従来の液晶表示装置では、アンプの出力ノードに接続されていないソース線はハイインピーダンス状態にされるので、共通電極の電位が変動するとソース線および共通電極間の寄生容量を介してソース線の電位が変動し、ソース線を駆動するために消費される電力が大きくなるという問題があった。
【０００６】
それゆえに、この発明の主たる目的は、消費電力が小さくて済む液晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】
この発明に係る液晶表示装置は、画像信号に従って画像を表示する液晶表示装置であって、複数行複数列に配置された複数の液晶セルと、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、各液晶セルに対応して設けられ、対応の液晶セルの一方電極と対応のソース線との間に接続され、そのゲートが対応のゲート線に接続されたトランジスタとを含み、複数の液晶セルの共通電極の電位は所定周期で第１および第２電位に交互に切換えられる画素アレイ、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線を選択レベルにしてそのゲート線に対応する各トランジスタを導通させるゲート線選択／駆動回路、画像信号に従って、各ゲート線が選択レベルにされている間の書込期間に複数のソース線の各々に階調電位を与え、書込期間以外の期間は複数のソース線の各々から電気的に絶縁されるソース線駆動回路、および各書込期間の前の第１プリチャージ期間と、共通電極の電位の切換時の前の第２プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路を備えたものである。このプリチャージ回路は、複数のソース線と共通電極との間の寄生容量の容量値よりも大きな容量値を有し、その一方電極が基準電位を受けるキャパシタ、各ソース線に対応して設けられ、対応のソース線とキャパシタの他方電極との間に接続され、第１および第２プリチャージ期間に導通する第１スイッチング素子、その一方電極がプリチャージ電位を受け、その他方電極がキャパシタの他方電極に接続された第２スイッチング素子、およびキャパシタの他方電極の電位を検出し、その検出結果に基づいて第２スイッチング素子を導通または非導通にさせる電位検出回路を含む。
【０００８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置の構成を示す回路ブロック図である。図１において、このカラー液晶表示装置は、画素アレイ１、ゲート線選択／駆動回路５、プリチャージ制御回路６、プリチャージ回路７、ソース線駆動回路１０、マルチプレクサ制御回路１３、およびマルチプレクサ１４を備える。
【０００９】
画素アレイ１は、複数行複数列に配置された複数の液晶セル２を含む。複数の液晶セル２は、各行において３つずつグループ化されている。各グループの３つの液晶セル２には、それぞれＲ，Ｇ，Ｂのフィルタ（図示せず）が設けられている。３つの液晶セル２は、１つの画素を構成する。
【００１０】
また、画素アレイ１は、各液晶セル２に対応して設けられたＮ型ＴＦＴ（Thin Film Transistor）３と、各行に対応して設けられたゲート線ＧＬと、各グループ列に対応して設けられたＲ，Ｇ，Ｂ用の３本のソース線ＳＬ１〜ＳＬ３とを含む。Ｎ型ＴＦＴ３は、対応のソース線ＳＬと対応の液晶セル２の一方電極との間に接続され、そのゲートは対応のゲート線ＧＬに接続される。液晶セル２の他方電極すなわち対向共通電極は共通電位ＶＣＯＭを受ける。各ソース線ＳＬと対向電極との間には寄生容量４が存在する。なお、各液晶セル２に対応して補助キャパシタも設けられているが、図面の簡単化のため図示は省略されている。
【００１１】
あるゲート線ＧＬが選択レベルの「Ｈ」レベルに立上げられると、そのゲート線ＧＬに対応する各Ｎ型ＴＦＴ３が導通する。各ソース線ＳＬの階調電位ＶＧは、導通したＮ型ＴＦＴ３を介して液晶セル２の一方電極に与えられる。液晶セル２は、階調電位ＶＧと共通電位ＶＣＯＭの電位差に充電される。液晶セル２の光透過率は、電極間電圧に応じて変化する。
【００１２】
ゲート線選択／駆動回路５は、複数のゲート線ＧＬを１水平期間ずつ順次選択し、選択したゲート線ＧＬを選択レベルの「Ｈ」レベルにする。プリチャージ制御回路６は、プリチャージ信号ＰＲを出力する。プリチャージ回路７は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８と、キャパシタ９とを含む。Ｎ型ＴＦＴ８は、対応のソース線ＳＬの一方端とキャパシタ９の一方電極との間に接続され、そのゲートはプリチャージ信号ＰＲを受ける。キャパシタ９の他方電極は、接地電位ＶＳＳを受ける。キャパシタ９の容量値は、ソース線ＳＬの寄生容量４の容量値の総和よりも十分大きな値に設定されている。
【００１３】
プリチャージ信号ＰＲが活性化レベルの「Ｈ」レベルに立上げられると、各Ｎ型ＴＦＴ８が導通し、全ソース線ＳＬの一方端が短絡されて全ソース線ＳＬの電位がイコライズされる。このとき各ソース線ＳＬの電位ＶＰは、通常はソース線ＳＬの電位の「Ｈ」レベルＶＳＨと「Ｌ」レベルＶＳＬの中間レベル（ＶＳＨ＋ＶＳＬ）／２になる。キャパシタ９の一方電極は、その電位ＶＰに充電される。
【００１４】
ソース線駆動回路１０は、ソース制御回路１１と、各グループ列に対応して設けられたアンプ１２を含む。マルチプレクサ制御回路１３は、制御信号φ１，φ２，φ３を出力する。マルチプレクサ１４は、各ソース線ＳＬ１に対応して設けられたＮ型ＴＦＴ１５と、各ソース線ＳＬ２に対応して設けられたＮ型ＴＦＴ１６と、各ソース線ＳＬ３に対応して設けられたＮ型ＴＦＴ１７とを含む。
【００１５】
Ｎ型ＴＦＴ１５は、対応のソース線ＳＬ１の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ１を受ける。Ｎ型ＴＦＴ１６は、対応のソース線ＳＬ２の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ２を受ける。Ｎ型ＴＦＴ１７は、対応のソース線ＳＬ３の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ３を受ける。
【００１６】
ソース制御回路１１は、画像信号に従って、各１水平期間において各グループのＲ，Ｇ，Ｂ用の階調電位ＶＧを所定時間ずつ順次出力する。各アンプ１２は、ソース制御回路１１から与えられた階調電位ＶＧを電流増幅する。マルチプレクサ制御回路１３は、ソース制御回路１１と同期して動作し、各１水平期間において制御信号φ１〜φ３を所定時間ずつ順次「Ｈ」レベルにし、Ｎ型ＴＦＴ１５〜１７を所定時間ずつ順次導通させる。各液晶セル２に階調電位ＶＧが書込まれると、画素アレイ１には１つのカラー画像が表示される。
【００１７】
図２は、図１に示したカラー液晶表示装置の動作を示すタイムチャートである。図２において、このカラー液晶表示装置では、１ラインコモン反転駆動方式が採用されており、説明の簡単化のため各画素はノーマルホワイトであり黒表示を行なうものとする。
【００１８】
１ラインコモン反転駆動方式では、共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬと「Ｈ」レベルＶＣＨの２つのレベルを有し、共通電位ＶＣＯＭのレベルは１水平期間（１ライン）ごとに反転される。水平期間１では共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬにされ、水平期間２では共通電位ＶＣＯＭは「Ｈ」レベルＶＣＨにされる。階調電位ＶＧは、水平期間１では共通電位ＶＣＯＭ＝ＶＣＬよりも高い電位すなわち正極性にされ、水平期間２では共通電位ＶＣＯＭ＝ＶＣＨよりも低い電位すなわち負極性にされる。通常は、階調電位ＶＧは１水平期間においてＲ，Ｇ，Ｂ用に３つのレベルに変化されるが、ここでは黒表示を行なうので階調電位ＶＧは「Ｈ」レベルＶＳＨまたは「Ｌ」レベルＶＳＬに保持される。
【００１９】
時刻ｔ４〜ｔ５において信号φ１が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１５が導通し、Ｒ用のソース線ＳＬ１が「Ｈ」レベルＶＳＨにされる。時刻ｔ６〜ｔ７において信号φ２が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１６が導通し、Ｇ用のソース線ＳＬ２が「Ｈ」レベルＶＳＨにされる。時刻ｔ８〜ｔ９において信号φ３が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１７が導通し、Ｂ用のソース線ＳＬ３が「Ｈ」レベルＶＳＨにされる。これにより、ある１ライン分の液晶セル２の一方電極に「Ｈ」レベルＶＳＨが書込まれる。
【００２０】
時刻ｔ１０において信号ＰＲが活性化レベルの「Ｈ」レベルに立上げられると、プリチャージ回路７の各Ｎ型ＴＦＴ８が導通し、全ソース線ＳＬの電位がイコライズされる。このときソース線ＳＬの電位は、ソース線ＳＬの寄生容量４の蓄積電荷とそれ以前にキャパシタ９に蓄積されていた電荷とを合わせて平衡状態になったときの電荷によって定まる電位ＶＰとなる。この電位ＶＰは、１ライン周期の横縞画像のように隣接したラインの画像データが大きく異なる特殊な画像が連続表示される場合を除き、自然画のような通常の画像が連続表示される場合は、階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になる。
【００２１】
次いで時刻ｔ１１において共通電位ＶＣＯＭが「Ｌ」レベルＶＣＬから「Ｈ」レベルＶＣＨに立上げられる。このとき従来（一点鎖線）であれば、共通電極およびソース線ＳＬ間の寄生容量４により、ソース線ＳＬの電位も共通電位ＶＣＯＭの振幅電圧ＶＣ＝ＶＣＨ−ＶＣＬに略等しい電圧だけ上昇し、その電位をソース線ＳＬの「Ｌ」レベルＶＳＬに近いプリチャージ電位ＶＰ２にするために大きな電力が消費されていた（時刻ｔ１２）。これに対して本願発明では、各ソース線ＳＬが大容量のキャパシタ９に低インピーダンスで接続されているので、ソース線ＳＬの電位がＶＰのまま変化しない。したがって、消費電力が小さくて済む。
【００２２】
次に時刻ｔ１３において信号ＰＲが非活性化レベルの「Ｌ」レベルに立下げられ、各Ｎ型ＴＦＴ８が非導通にされてプリチャージが停止されるとともに、階調電位ＶＧが「Ｈ」レベルＶＳＨから「Ｌ」レベルＶＳＬに立下げられる。次いで時刻ｔ１４〜ｔ１５において信号φ１が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１５が導通してＲ用のソース線ＳＬ１が「Ｌ」レベルＶＳＬにされる。時刻ｔ１６〜ｔ１７において信号φ２が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１６が導通してＧ用のソース線ＳＬ２が「Ｌ」レベルＶＳＬにされる。時刻ｔ１８〜ｔ１９において信号φ３が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１７が導通してＢ用のソース線ＳＬ３が「Ｌ」レベルＶＳＬにされる。これにより、次ぎの１ライン分の液晶セル２の一方電極に「Ｌ」レベルＶＳＬが書込まれる。
【００２３】
このようにして、各液晶セル２に階調電位ＶＧが与えられると、各液晶セル２は階調電位ＶＧに応じた光透過率を示し、画素アレイ１には１枚のカラー画像が表示される。
【００２４】
この実施の形態１では、共通電位ＶＣＯＭのレベル変化の前に全ソース線ＳＬを短絡するとともにキャパシタ９に接続し、共通電位ＶＣＯＭのレベル変化に伴うソース線ＳＬの電位変動をキャパシタ９で吸収するので、ソース線ＳＬの電位変動が小さくなり、消費電力が小さくて済む。
【００２５】
また、プリチャージ電位ＶＰは階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になるので、ソース線ＳＬの充電電力と放電電力の差を小さくすることができ、アンプ１２の最大駆動能力を小さくすることができる。したがって、アンプ１２のアイドリング電流を小さくすることができ、消費電力の低減化を図ることができる。たとえばＱＶＧＡフォーマットの場合はソース線ＳＬが７２０本あり、アンプ１２は２４０個あるので、アンプ１２のアイドリング電流を減らすことはカラー液晶表示装置全体の消費電力の低減化に対する効果が大きい。
【００２６】
また、図２に示すように、共通電位ＶＣＯＭの反転時（たとえば時刻ｔ１，ｔ２）におけるマルチプレクサ１４のＮ型ＴＦＴ１５のソース−ドレイン間電圧ＶＳＤ１の変動がなくなるので、Ｎ型ＴＦＴ１５〜１７の漏れ電流が小さくなり、消費電力の低減化を図ることができる。
【００２７】
なお、実施の形態１では、プリチャージ信号ＰＲは、たとえば時刻ｔ１０で「Ｈ」レベルに立下げられ、時刻ｔ１３で「Ｌ」レベルに立下げられたが、信号φ３が「Ｌ」レベルにされた時刻（たとえばｔ９）から共通電位ＶＣＯＭが反転される時刻（この場合はｔ１１）までの期間のいずれの時刻にプリチャージ信号ＰＲを「Ｈ」レベルに立上げてもよく、共通電位ＶＣＯＭが反転された時刻（この場合はｔ１１）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ１４）までの期間のいずれの時刻にプリチャージ信号ＰＲを「Ｌ」レベルに立下げてもよい。
【００２８】
また、この実施の形態１では、１ラインごとに共通電位ＶＣＯＭおよび階調電位ＶＧのレベルを反転させる１ラインコモン反転駆動方式に本発明が適用された場合について説明したが、本願発明は、複数ラインごとに反転させる複数ラインコモン反転駆動方式、１フレームごとに反転させる１フレームコモン反転駆動方式にも適用可能であることは言うまでもない。
【００２９】
図３は、この実施の形態１の変更例を示す回路ブロック図である。図３を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路２０で置換されている点である。プリチャージ回路２０は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８およびキャパシタ２１を含む。Ｎ型ＴＦＴ８およびキャパシタ２１は対応のソース線ＳＬの一方端と接地電位ＶＳＳのラインとの間に直列接続され、Ｎ型ＴＦＴ８のゲートはプリチャージ信号ＰＲを受ける。キャパシタ２１の容量値は、ソース線ＳＬの寄生容量４の容量値よりも十分大きく設定されている。この場合でも、キャパシタ２１の一方電極の電位ＶＰは階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になり、図１のカラー液晶表示装置と同じ効果が得られる。
【００３０】
また、１つのキャパシタ９を使用する図１のカラー液晶表示装置は、部品点数が少ないので画素アレイ１と別個の基板にキャパシタ９を設ける場合には好適であるが、画素アレイ１と同じ基板にキャパシタ９を設ける場合はソース線ＳＬとキャパシタ９の間の配線が長くなるという問題がある。これに対して図３のカラー液晶表示装置では、画素アレイ１と同じ基板にキャパシタ２１を設ける場合においてソース線ＳＬとキャパシタ２１の間の配線が短くて済むというメリットがある。
【００３１】
また、図４は、実施の形態１の他の変更例を示す回路ブロック図である。図４を参照して、このカラー液晶表示装置が図３のカラー液晶表示装置と異なる点は、プリチャージ回路２０がプリチャージ回路２５および他の画素アレイ２６で置換されている点である。プリチャージ回路２５は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８を含む。各Ｎ型ＴＦＴ８は、他の画素アレイ２６のソース線（図示せず）と画素アレイ１の対応ソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲを受ける。折り畳み式の携帯電話機などでは、複数の画素アレイでアンプ１２を共用する方式が採用されている。その場合に、他の画素アレイ２６のソース線を図３のキャパシタ２１として使用することにより、キャパシタ２１を別途設ける必要がなくなり、構成の簡単化を図ることができる。
【００３２】
また、図５は、実施の形態１のさらに他の変更例を示すタイムチャートである。図５を参照して、このカラー液晶表示装置が図１および図２のカラー液晶表示装置と異なる点は、プリチャージ信号ＰＲが、共通電位ＶＣＯＭが反転される時刻（たとえばｔ１１）から所定時間ｔ１１〜Ｔ１１（ただし、Ｔ１１はｔ１１とｔ１３の間の時刻である）だけ「Ｌ」レベルにされる点である。この変更例では、ソース線ＳＬの電位変動が図２の場合に比べて大きくなるが、消費電力は図１および図２の場合と同様に小さくて済む。
【００３３】
［実施の形態２］
図６は、この発明の実施の形態２によるカラー液晶表示装置の構成を示す回路ブロック図である。図６を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路３０で置換されている点である。プリチャージ回路３０は、プリチャージ回路７にコンパレータ３１，３２、直流電源３３〜３５およびＮ型ＴＦＴ３６を追加したものである。直流電源３３は、キャパシタ９の一方電極（ノードＮ９）の目標電位ＶＰＴ＝（ＶＳＨ＋ＶＳＬ）／２を出力する。Ｎ型ＴＦＴ３６のドレインは直流電源３５の出力電位ＶＰＤを受け、そのソースはノードＮ９に接続され、そのゲートはプリチャージ制御回路６からの制御信号φＣを受ける。
【００３４】
コンパレータ３１は、ノードＮ９の電位ＶＰと直流電源３３の出力電位ＶＲ１＝ＶＴＰ＋ΔＶとを比較し、ＶＰ＞ＶＲ１の場合は検知信号φＤ１を「Ｈ」レベルにし、ＶＰ＜ＶＲ１の場合は検知信号φＤ１を「Ｌ」レベルにする。ここでΔＶは、ＶＴＰよりも十分小さい電圧である。コンパレータ３２は、ノードＮ９の電位ＶＰと直流電源３４の出力電位ＶＲ２＝ＶＴＰ−ΔＶとを比較し、ＶＰ＞ＶＲ２の場合は検知信号φＤ２を「Ｈ」レベルにし、ＶＰ＜ＶＲ２の場合は検知信号φＤ２を「Ｌ」レベルにする。
【００３５】
プリチャージ制御回路６は、検知信号φＤ１，φＤ２に基づいて、ＶＰ＜ＶＲ２またはＶＰＨ＜ＶＰの場合は制御信号φＣを「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてＶＰ＝ＶＰＴにし、ＶＲ２＜ＶＰ＜ＶＲ１の場合は制御信号φＣを「Ｌ」レベルにしてＮ型ＴＦＴ３６を非導通にする。したがって、ＶＰはＶＲ２とＶＲ１の間の電位に維持される。
【００３６】
図１のカラー液晶表示装置では、電源投入からキャパシタ９が所定電圧（ＶＳＨ＋ＶＳＬ）／２に充電されるまで所定時間が必要となり、その間はアンプ１２の消費電力が大きくなる。また、１ライン周期の横縞画像のように隣接ラインの画像データが大きく異なる特殊画像が表示されると、キャパシタ９の端子間電圧ＶＰは所定電圧（ＶＳＨ＋ＶＳＬ）／２から外れてしまう。これに対して、この実施の形態２では、キャパシタ９の端子間電圧ＶＰを所定の範囲ＶＲ２〜ＶＲ１に保持することができ、消費電力を小さくすることができる。
【００３７】
また、図７は、この実施の形態２の変更例を示す回路ブロック図である。図７を参照して、このカラー液晶表示装置が図６のカラー液晶表示装置と異なる点は、プリチャージ回路３０がプリチャージ回路３７で置換されている点である。プリチャージ回路３７は、プリチャージ回路３０からコンパレータ３１および直流電源３３を除去したものである。プリチャージ制御回路６は、検知信号φＤ２に基づいて、ＶＰ＜ＶＲ２の場合は制御信号φＣを「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてＶＰ＝ＶＰＴにし、ＶＰ２＜ＶＰの場合は制御信号φＣを「Ｌ」レベルにし、Ｎ型ＴＦＴ３６を非導通にする。したがって、ＶＰはＶＲ２以上の電位に維持されるので、図１のカラー液晶表示装置よりも消費電力が小さくて済む。
【００３８】
また、図８は、この実施の形態２の他の変更例を示す回路ブロック図である。図８を参照して、このカラー液晶表示装置のプリチャージ回路３８は、図７のプリチャージ回路３７からコンパレータ３２および直流電源３４を除去したものである。プリチャージ制御回路６は、所定周期で制御信号φＣを所定時間だけ「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてノードＮ１０の電位ＶＰを目標電位ＶＰＴにする。したがって、ＶＰはＶＰＴに維持されるので、消費電力が小さくて済む。
【００３９】
［実施の形態３］
図９は、この発明の実施の形態３によるカラー液晶表示装置の構成を示す回路ブロック図である。図９を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、画像判定回路４１、インバータ４２およびＮＯＲゲート４３が追加されている点である。画像メモリ内蔵コントローラ４０は、図１では図示が省略されているだけで実際には設けられている。
【００４０】
画像判定回路４１は、画像メモリ内蔵コントローラ４０内の画像メモリデータの全部または一部のデータに基づいて階調電位ＶＧが全体的に大きいか小さいかを判定する。そして画像判定回路４１は、階調電位ＶＧが全体的に大きい場合は信号φＤを「Ｌ」レベルにし、階調電位ＶＧが全体的に小さい場合は信号φＤを「Ｈ」レベルにする。信号φＤは、ＮＯＲゲート４３の一方入力ノードに入力される。プリチャージ信号ＰＲは、インバータ４２を介してＮＯＲゲート４３の他方入力ノードに入力される。ＮＯＲゲート４３の出力信号は、各Ｎ型ＴＦＴ８のゲートに与えられる。
【００４１】
階調電位ＶＧが全体的に大きい場合（画像が全体的に黒っぽい場合）は、信号φＤが「Ｌ」レベルにされ、プリチャージ信号ＰＲはインバータ４２およびＮＯＲゲート４３を通過して各Ｎ型ＴＦＴ８のゲートに与えられる。この場合は、図１のカラー液晶表示装置と同じ構成になる。階調電位ＶＧが全体的に小さい場合（画像が全体的に白っぽい場合）は、信号φＤが「Ｈ」レベルにされ、各Ｎ型ＴＦＴ８のゲートは「Ｌ」レベルに固定され、各Ｎ型ＴＦＴ８は非導通状態に固定される。この場合は、プリチャージは行なわれない。
【００４２】
図１のカラー液晶表示装置では、表示する画像が白っぽい場合（たとえば画像全体がノーマルホワイトの場合）のように階調電位ＶＧが小さい場合は、プリチャージを行なうことによって極性反転時の消費電力がかえって増加してしまう。これに対して、この実施の形態３では、画像が白っぽい場合はプリチャージを停止するので、消費電力は小さくて済む。
【００４３】
［実施の形態４］
図１０は、この発明の実施の形態４によるカラー液晶表示装置の構成を示す回路ブロック図である。図１０を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路５０で置換されている点である。プリチャージ回路５０は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ５１，５２と、２つの直流電源５３，５４を含む。直流電源５３，５４は、それぞれ水平期間１，２用のプリチャージ電位ＶＰ１，ＶＰ２を出力する。プリチャージ制御回路６は、それぞれ水平期間１，２用のプリチャージ信号ＰＲ１，ＰＲ２を出力する。各Ｎ型ＴＦＴ５１は、直流電源５３の出力端子と対応のソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲ１を受ける。各Ｎ型ＴＦＴ５２は、直流電源５４の出力端子と対応のソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲ２を受ける。
【００４４】
図１１は、このカラー液晶表示装置の動作を示すタイムチャートである。共通電位ＶＣＯＭ、階調電位ＶＧ、制御信号φ１〜φ３は、図２と同様にレベル変化する。図１１において、従来のプリチャージ信号ＰＲ１１は、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられた後の時刻（たとえばｔ２）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ４）までの間の時刻（この場合はｔ３）に「Ｈ」レベルにされていた。このため共通電位ＶＣＯＭが「Ｌ」レベルに立下げられると（時刻ｔ１）、図中一点鎖線に示すように、ソース線ＳＬの寄生容量４を介してソース線ＳＬの電位が共通電位ＶＣＯＭの振幅電圧ＶＣに略等しい電圧だけ立下げられていた。
【００４５】
これに対して本願発明では、プリチャージ信号ＰＲ１は、信号φ３が「Ｌ」レベルに立下げられてから共通電位ＶＣＯＭが「Ｌ」レベルに立下げられるまでの所定の時刻（たとえばｔ０）に「Ｈ」レベルに立上げられ、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられてから信号φ１が「Ｈ」レベルに立上げられるまでの所定の時刻（この場合はｔ３）に「Ｌ」レベルに立下げられる。したがって、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられるときは、各ソース線ＳＬはＮ型ＴＦＴ５１を介して直流電源５３の出力端子に接続されているので、ソース線ＳＬの電位が変動することはない。
【００４６】
また、従来のプリチャージ信号ＰＲ１２は、共通電位ＶＣＯＭが「Ｈ」レベルに立上げられた後の時刻（たとえばｔ１２）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ１４）までの時刻（この場合はｔ１３）に「Ｈ」レベルにされていた。このため共通電位ＶＣＯＭが「Ｈ」レベルに立上げられると（時刻ｔ１１）、図中一点鎖線で示すように、ソース線ＳＬの寄生容量４を介してソース線ＳＬの電位が共通電位ＶＣＯＭの振幅電圧ＶＣに略等しい電圧だけ立上げられていた。
【００４７】
これに対して本願発明では、プリチャージ信号ＰＲ２は、信号φ３が「Ｌ」レベルに立下げられてから共通電位ＶＣＯＭが「Ｈ」レベルに立下げられるまでの所定の時刻（たとえばｔ１０）に「Ｈ」レベルに立上げられ、共通電位ＶＣＯＭが「Ｈ」レベルに立上げられてから信号φ１が「Ｈ」レベルに立上げられるまでの所定の時刻（この場合はｔ１３）に「Ｌ」レベルに立下げられる。したがって、共通電位ＶＣＯＭが「Ｈ」レベルに立下げられるときは、各ソース線ＳＬがＮ型ＴＦＴ５２を介して直流電源５４の出力端子に接続されているので、ソース線ＳＬの電位が変動することはない。
【００４８】
この実施の形態４では、共通電位ＶＣＯＭのレベル変化の前に全ソース線ＳＬを短絡するとともに直流電源５３または５４に接続し、共通電位ＶＣＯＭのレベル変化に伴うソース線ＳＬの電位変動を直流電源５３または５４で吸収するので、ソース線ＳＬの電位変動が小さくなり、消費電力が小さくて済む。
【００４９】
また、図１１に示すように、共通電位ＶＣＯＭの反転時（たとえば時刻ｔ１，ｔ２）におけるマルチプレクサ１４のＮ型ＴＦＴ１５のソース−ドレイン間電圧ＶＳＤ１の変動がなくなるので、Ｎ型ＴＦＴ１５〜１７の漏れ電流が小さくなり、消費電力の低減化を図ることができる。
【００５０】
［実施の形態５］
図１２は、この発明の実施の形態５によるカラー液晶表示装置の構成を示す回路ブロック図である。図１２を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、マルチプレクサ制御回路１３およびマルチプレクサ１４が除去され、ソース線駆動回路１０がソース線駆動回路５５で置換されている点である。ソース線駆動回路５５は、ソース制御回路１１と、各ソース線ＳＬに対応して設けられたアンプ１２とを含む。
【００５１】
ソース制御回路１１は、外部映像信号に従って、各１水平期間において各ソース線ＳＬ用の階調電位ＶＧを出力するとともに、アンプ制御信号φＡを出力する。各アンプ１２は、信号φＡが「Ｌ」レベルの場合はソース制御回路１１から与えられた階調電位ＶＧを電流増幅して対応のソース線ＳＬに与え、信号φＡが「Ｈ」レベルの場合はその出力ノードをハイインピーダンス状態にする。
【００５２】
図１３は、このカラー液晶表示装置の動作を示すタイムチャートである。図１３において、共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬと「Ｈ」レベルＶＣＨを有し、共通電位ＶＣＯＭのレベルは１水平期間（１ライン）ごとに反転される。水平期間１では共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬにされ、水平期間２では共通電位ＶＣＯＭは「Ｈ」レベルＶＣＨにされる。階調電位ＶＧは、共通電位ＶＣＯＭよりも所定時間だけ遅延して変化し、水平期間１では共通電位ＶＣＯＭ＝ＶＣＬよりも高い電位すなわち正極性にされ、水平期間２では共通電位ＶＣＯＭ＝ＶＣＨよりも低い電位すなわち負極性にされる。
【００５３】
時刻ｔ４〜ｔ９においてアンプ制御信号φＡが「Ｌ」レベルにされると各アンプ１２が活性化され、各ソース線ＳＬが「Ｈ」レベルＶＳＨにされる。時刻ｔ９において信号φＡが「Ｈ」レベルに立上げられると、各アンプ１２の出力ノードはハイインピーダンス状態にされる。時刻ｔ１０においてプリチャージ信号ＰＲが「Ｈ」レベルに立上げられると、プリチャージ回路７の各Ｎ型ＴＦＴ８が導通して各ソース線ＳＬがキャパシタ９の一方電極に接続されてプリチャージ電位ＶＰにされる。
【００５４】
時刻ｔ１１において共通電位ＶＣＯＭが「Ｌ」レベルＶＣＬから「Ｈ」レベルＶＣＨに立上げられる。このとき従来（一点鎖線）であれば、ソース線ＳＬの寄生容量４によるソース線ＳＬの電位変化がアンプ１２によって補償され、アンプ１２において大きな電力が消費されていた。これに対して本願発明では、ソース線ＳＬの電位変化がキャパシタ９に吸収されるので、消費電力が小さくて済む。
【００５５】
プリチャージ信号ＰＲは、共通電位ＶＣＯＭが「Ｈ」レベルにされてから階調電位ＶＧがレベル変化される前の時刻ｔ１３に「Ｌ」レベルに立下げられる。信号φＡは、階調電位ＶＧがレベル変化された後の時刻ｔ１４に「Ｌ」レベルに立下げられる。
【００５６】
この実施の形態５でも、実施の形態１と同じ効果が得られる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５７】
【発明の効果】
以上のように、この発明に係る液晶表示装置では、各書込期間の前の第１プリチャージ期間と、共通電極の電位の切換時の前の第２プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路が設けられる。したがって、共通電位の切換時におけるソース線の電位変動が小さくなり、消費電力が小さくて済む。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図２】 図１に示したカラー液晶表示装置の動作を示すタイムチャートである。
【図３】 実施の形態１の変更例を示す回路ブロック図である。
【図４】 実施の形態１の他の変更例を示す回路ブロック図である。
【図５】 実施の形態１のさらに他の変更例を示すタイムチャートである。
【図６】 この発明の実施の形態２によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図７】 実施の形態２の変更例を示す回路ブロック図である。
【図８】 実施の形態２の他の変更例を示す回路ブロック図である。
【図９】 この発明の実施の形態３によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図１０】 この発明の実施の形態４によるカラー液晶表示装置の全体構成を示す回路ブロック図である。
【図１１】 図１０に示したカラー液晶表示装置の動作を示すタイムチャートである。
【図１２】 この発明の実施の形態５によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図１３】 図１２に示したカラー液晶表示装置の動作を示すタイムチャートである。
【符号の説明】
１，２６ 画素アレイ、２ 液晶セル、３，８，１５〜１７，３６，５１，５２ Ｎ型ＴＦＴ、４ 寄生容量、ＧＬ ゲート線、ＳＬ ソース線、５ ゲート線選択／駆動回路、６ プリチャージ制御回路、７，２０，２５，３０，３７，３８，５０ プリチャージ回路、９，２１ キャパシタ、１０，５５ ソース線駆動回路、１１ ソース制御回路、１２ アンプ、１３ マルチプレクサ制御回路、１４ マルチプレクサ、３１，３２ コンパレータ、３３〜３５，５３，５４ 直流電源、４２ インバータ、４３ ＮＯＲゲート。
【発明の属する技術分野】
この発明は液晶表示装置に関し、特に、画像信号に従って画像を表示する液晶表示装置に関する。
【０００２】
【従来の技術】
従来より、液晶表示装置では、液晶の劣化防止および駆動電圧の低減化を図るため、液晶セルの一方電極および他方電極（共通電極）の電位の高低関係を所定周期で反転させる方式が採用されている。
【０００３】
また、高解像度化に伴って増加するソース線駆動アンプの数を減らすため、複数のソース線に１つのソース線駆動アンプを設け、１つのソース線駆動アンプの出力ノードを複数のソース線に所定時間ずつ接続するマルチプレクサを設ける方式もある（たとえば特許文献１参照）。
【０００４】
【特許文献１】
特開平９−３３８９１号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記２つの方式が採用された従来の液晶表示装置では、アンプの出力ノードに接続されていないソース線はハイインピーダンス状態にされるので、共通電極の電位が変動するとソース線および共通電極間の寄生容量を介してソース線の電位が変動し、ソース線を駆動するために消費される電力が大きくなるという問題があった。
【０００６】
それゆえに、この発明の主たる目的は、消費電力が小さくて済む液晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】
この発明に係る液晶表示装置は、画像信号に従って画像を表示する液晶表示装置であって、複数行複数列に配置された複数の液晶セルと、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、各液晶セルに対応して設けられ、対応の液晶セルの一方電極と対応のソース線との間に接続され、そのゲートが対応のゲート線に接続されたトランジスタとを含み、複数の液晶セルの共通電極の電位は所定周期で第１および第２電位に交互に切換えられる画素アレイ、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線を選択レベルにしてそのゲート線に対応する各トランジスタを導通させるゲート線選択／駆動回路、画像信号に従って、各ゲート線が選択レベルにされている間の書込期間に複数のソース線の各々に階調電位を与え、書込期間以外の期間は複数のソース線の各々から電気的に絶縁されるソース線駆動回路、および各書込期間の前の第１プリチャージ期間と、共通電極の電位の切換時の前の第２プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路を備えたものである。このプリチャージ回路は、複数のソース線と共通電極との間の寄生容量の容量値よりも大きな容量値を有し、その一方電極が基準電位を受けるキャパシタ、各ソース線に対応して設けられ、対応のソース線とキャパシタの他方電極との間に接続され、第１および第２プリチャージ期間に導通する第１スイッチング素子、その一方電極がプリチャージ電位を受け、その他方電極がキャパシタの他方電極に接続された第２スイッチング素子、およびキャパシタの他方電極の電位を検出し、その検出結果に基づいて第２スイッチング素子を導通または非導通にさせる電位検出回路を含む。
【０００８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置の構成を示す回路ブロック図である。図１において、このカラー液晶表示装置は、画素アレイ１、ゲート線選択／駆動回路５、プリチャージ制御回路６、プリチャージ回路７、ソース線駆動回路１０、マルチプレクサ制御回路１３、およびマルチプレクサ１４を備える。
【０００９】
画素アレイ１は、複数行複数列に配置された複数の液晶セル２を含む。複数の液晶セル２は、各行において３つずつグループ化されている。各グループの３つの液晶セル２には、それぞれＲ，Ｇ，Ｂのフィルタ（図示せず）が設けられている。３つの液晶セル２は、１つの画素を構成する。
【００１０】
また、画素アレイ１は、各液晶セル２に対応して設けられたＮ型ＴＦＴ（Thin Film Transistor）３と、各行に対応して設けられたゲート線ＧＬと、各グループ列に対応して設けられたＲ，Ｇ，Ｂ用の３本のソース線ＳＬ１〜ＳＬ３とを含む。Ｎ型ＴＦＴ３は、対応のソース線ＳＬと対応の液晶セル２の一方電極との間に接続され、そのゲートは対応のゲート線ＧＬに接続される。液晶セル２の他方電極すなわち対向共通電極は共通電位ＶＣＯＭを受ける。各ソース線ＳＬと対向電極との間には寄生容量４が存在する。なお、各液晶セル２に対応して補助キャパシタも設けられているが、図面の簡単化のため図示は省略されている。
【００１１】
あるゲート線ＧＬが選択レベルの「Ｈ」レベルに立上げられると、そのゲート線ＧＬに対応する各Ｎ型ＴＦＴ３が導通する。各ソース線ＳＬの階調電位ＶＧは、導通したＮ型ＴＦＴ３を介して液晶セル２の一方電極に与えられる。液晶セル２は、階調電位ＶＧと共通電位ＶＣＯＭの電位差に充電される。液晶セル２の光透過率は、電極間電圧に応じて変化する。
【００１２】
ゲート線選択／駆動回路５は、複数のゲート線ＧＬを１水平期間ずつ順次選択し、選択したゲート線ＧＬを選択レベルの「Ｈ」レベルにする。プリチャージ制御回路６は、プリチャージ信号ＰＲを出力する。プリチャージ回路７は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８と、キャパシタ９とを含む。Ｎ型ＴＦＴ８は、対応のソース線ＳＬの一方端とキャパシタ９の一方電極との間に接続され、そのゲートはプリチャージ信号ＰＲを受ける。キャパシタ９の他方電極は、接地電位ＶＳＳを受ける。キャパシタ９の容量値は、ソース線ＳＬの寄生容量４の容量値の総和よりも十分大きな値に設定されている。
【００１３】
プリチャージ信号ＰＲが活性化レベルの「Ｈ」レベルに立上げられると、各Ｎ型ＴＦＴ８が導通し、全ソース線ＳＬの一方端が短絡されて全ソース線ＳＬの電位がイコライズされる。このとき各ソース線ＳＬの電位ＶＰは、通常はソース線ＳＬの電位の「Ｈ」レベルＶＳＨと「Ｌ」レベルＶＳＬの中間レベル（ＶＳＨ＋ＶＳＬ）／２になる。キャパシタ９の一方電極は、その電位ＶＰに充電される。
【００１４】
ソース線駆動回路１０は、ソース制御回路１１と、各グループ列に対応して設けられたアンプ１２を含む。マルチプレクサ制御回路１３は、制御信号φ１，φ２，φ３を出力する。マルチプレクサ１４は、各ソース線ＳＬ１に対応して設けられたＮ型ＴＦＴ１５と、各ソース線ＳＬ２に対応して設けられたＮ型ＴＦＴ１６と、各ソース線ＳＬ３に対応して設けられたＮ型ＴＦＴ１７とを含む。
【００１５】
Ｎ型ＴＦＴ１５は、対応のソース線ＳＬ１の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ１を受ける。Ｎ型ＴＦＴ１６は、対応のソース線ＳＬ２の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ２を受ける。Ｎ型ＴＦＴ１７は、対応のソース線ＳＬ３の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ３を受ける。
【００１６】
ソース制御回路１１は、画像信号に従って、各１水平期間において各グループのＲ，Ｇ，Ｂ用の階調電位ＶＧを所定時間ずつ順次出力する。各アンプ１２は、ソース制御回路１１から与えられた階調電位ＶＧを電流増幅する。マルチプレクサ制御回路１３は、ソース制御回路１１と同期して動作し、各１水平期間において制御信号φ１〜φ３を所定時間ずつ順次「Ｈ」レベルにし、Ｎ型ＴＦＴ１５〜１７を所定時間ずつ順次導通させる。各液晶セル２に階調電位ＶＧが書込まれると、画素アレイ１には１つのカラー画像が表示される。
【００１７】
図２は、図１に示したカラー液晶表示装置の動作を示すタイムチャートである。図２において、このカラー液晶表示装置では、１ラインコモン反転駆動方式が採用されており、説明の簡単化のため各画素はノーマルホワイトであり黒表示を行なうものとする。
【００１８】
１ラインコモン反転駆動方式では、共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬと「Ｈ」レベルＶＣＨの２つのレベルを有し、共通電位ＶＣＯＭのレベルは１水平期間（１ライン）ごとに反転される。水平期間１では共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬにされ、水平期間２では共通電位ＶＣＯＭは「Ｈ」レベルＶＣＨにされる。階調電位ＶＧは、水平期間１では共通電位ＶＣＯＭ＝ＶＣＬよりも高い電位すなわち正極性にされ、水平期間２では共通電位ＶＣＯＭ＝ＶＣＨよりも低い電位すなわち負極性にされる。通常は、階調電位ＶＧは１水平期間においてＲ，Ｇ，Ｂ用に３つのレベルに変化されるが、ここでは黒表示を行なうので階調電位ＶＧは「Ｈ」レベルＶＳＨまたは「Ｌ」レベルＶＳＬに保持される。
【００１９】
時刻ｔ４〜ｔ５において信号φ１が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１５が導通し、Ｒ用のソース線ＳＬ１が「Ｈ」レベルＶＳＨにされる。時刻ｔ６〜ｔ７において信号φ２が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１６が導通し、Ｇ用のソース線ＳＬ２が「Ｈ」レベルＶＳＨにされる。時刻ｔ８〜ｔ９において信号φ３が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１７が導通し、Ｂ用のソース線ＳＬ３が「Ｈ」レベルＶＳＨにされる。これにより、ある１ライン分の液晶セル２の一方電極に「Ｈ」レベルＶＳＨが書込まれる。
【００２０】
時刻ｔ１０において信号ＰＲが活性化レベルの「Ｈ」レベルに立上げられると、プリチャージ回路７の各Ｎ型ＴＦＴ８が導通し、全ソース線ＳＬの電位がイコライズされる。このときソース線ＳＬの電位は、ソース線ＳＬの寄生容量４の蓄積電荷とそれ以前にキャパシタ９に蓄積されていた電荷とを合わせて平衡状態になったときの電荷によって定まる電位ＶＰとなる。この電位ＶＰは、１ライン周期の横縞画像のように隣接したラインの画像データが大きく異なる特殊な画像が連続表示される場合を除き、自然画のような通常の画像が連続表示される場合は、階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になる。
【００２１】
次いで時刻ｔ１１において共通電位ＶＣＯＭが「Ｌ」レベルＶＣＬから「Ｈ」レベルＶＣＨに立上げられる。このとき従来（一点鎖線）であれば、共通電極およびソース線ＳＬ間の寄生容量４により、ソース線ＳＬの電位も共通電位ＶＣＯＭの振幅電圧ＶＣ＝ＶＣＨ−ＶＣＬに略等しい電圧だけ上昇し、その電位をソース線ＳＬの「Ｌ」レベルＶＳＬに近いプリチャージ電位ＶＰ２にするために大きな電力が消費されていた（時刻ｔ１２）。これに対して本願発明では、各ソース線ＳＬが大容量のキャパシタ９に低インピーダンスで接続されているので、ソース線ＳＬの電位がＶＰのまま変化しない。したがって、消費電力が小さくて済む。
【００２２】
次に時刻ｔ１３において信号ＰＲが非活性化レベルの「Ｌ」レベルに立下げられ、各Ｎ型ＴＦＴ８が非導通にされてプリチャージが停止されるとともに、階調電位ＶＧが「Ｈ」レベルＶＳＨから「Ｌ」レベルＶＳＬに立下げられる。次いで時刻ｔ１４〜ｔ１５において信号φ１が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１５が導通してＲ用のソース線ＳＬ１が「Ｌ」レベルＶＳＬにされる。時刻ｔ１６〜ｔ１７において信号φ２が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１６が導通してＧ用のソース線ＳＬ２が「Ｌ」レベルＶＳＬにされる。時刻ｔ１８〜ｔ１９において信号φ３が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１７が導通してＢ用のソース線ＳＬ３が「Ｌ」レベルＶＳＬにされる。これにより、次ぎの１ライン分の液晶セル２の一方電極に「Ｌ」レベルＶＳＬが書込まれる。
【００２３】
このようにして、各液晶セル２に階調電位ＶＧが与えられると、各液晶セル２は階調電位ＶＧに応じた光透過率を示し、画素アレイ１には１枚のカラー画像が表示される。
【００２４】
この実施の形態１では、共通電位ＶＣＯＭのレベル変化の前に全ソース線ＳＬを短絡するとともにキャパシタ９に接続し、共通電位ＶＣＯＭのレベル変化に伴うソース線ＳＬの電位変動をキャパシタ９で吸収するので、ソース線ＳＬの電位変動が小さくなり、消費電力が小さくて済む。
【００２５】
また、プリチャージ電位ＶＰは階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になるので、ソース線ＳＬの充電電力と放電電力の差を小さくすることができ、アンプ１２の最大駆動能力を小さくすることができる。したがって、アンプ１２のアイドリング電流を小さくすることができ、消費電力の低減化を図ることができる。たとえばＱＶＧＡフォーマットの場合はソース線ＳＬが７２０本あり、アンプ１２は２４０個あるので、アンプ１２のアイドリング電流を減らすことはカラー液晶表示装置全体の消費電力の低減化に対する効果が大きい。
【００２６】
また、図２に示すように、共通電位ＶＣＯＭの反転時（たとえば時刻ｔ１，ｔ２）におけるマルチプレクサ１４のＮ型ＴＦＴ１５のソース−ドレイン間電圧ＶＳＤ１の変動がなくなるので、Ｎ型ＴＦＴ１５〜１７の漏れ電流が小さくなり、消費電力の低減化を図ることができる。
【００２７】
なお、実施の形態１では、プリチャージ信号ＰＲは、たとえば時刻ｔ１０で「Ｈ」レベルに立下げられ、時刻ｔ１３で「Ｌ」レベルに立下げられたが、信号φ３が「Ｌ」レベルにされた時刻（たとえばｔ９）から共通電位ＶＣＯＭが反転される時刻（この場合はｔ１１）までの期間のいずれの時刻にプリチャージ信号ＰＲを「Ｈ」レベルに立上げてもよく、共通電位ＶＣＯＭが反転された時刻（この場合はｔ１１）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ１４）までの期間のいずれの時刻にプリチャージ信号ＰＲを「Ｌ」レベルに立下げてもよい。
【００２８】
また、この実施の形態１では、１ラインごとに共通電位ＶＣＯＭおよび階調電位ＶＧのレベルを反転させる１ラインコモン反転駆動方式に本発明が適用された場合について説明したが、本願発明は、複数ラインごとに反転させる複数ラインコモン反転駆動方式、１フレームごとに反転させる１フレームコモン反転駆動方式にも適用可能であることは言うまでもない。
【００２９】
図３は、この実施の形態１の変更例を示す回路ブロック図である。図３を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路２０で置換されている点である。プリチャージ回路２０は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８およびキャパシタ２１を含む。Ｎ型ＴＦＴ８およびキャパシタ２１は対応のソース線ＳＬの一方端と接地電位ＶＳＳのラインとの間に直列接続され、Ｎ型ＴＦＴ８のゲートはプリチャージ信号ＰＲを受ける。キャパシタ２１の容量値は、ソース線ＳＬの寄生容量４の容量値よりも十分大きく設定されている。この場合でも、キャパシタ２１の一方電極の電位ＶＰは階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になり、図１のカラー液晶表示装置と同じ効果が得られる。
【００３０】
また、１つのキャパシタ９を使用する図１のカラー液晶表示装置は、部品点数が少ないので画素アレイ１と別個の基板にキャパシタ９を設ける場合には好適であるが、画素アレイ１と同じ基板にキャパシタ９を設ける場合はソース線ＳＬとキャパシタ９の間の配線が長くなるという問題がある。これに対して図３のカラー液晶表示装置では、画素アレイ１と同じ基板にキャパシタ２１を設ける場合においてソース線ＳＬとキャパシタ２１の間の配線が短くて済むというメリットがある。
【００３１】
また、図４は、実施の形態１の他の変更例を示す回路ブロック図である。図４を参照して、このカラー液晶表示装置が図３のカラー液晶表示装置と異なる点は、プリチャージ回路２０がプリチャージ回路２５および他の画素アレイ２６で置換されている点である。プリチャージ回路２５は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８を含む。各Ｎ型ＴＦＴ８は、他の画素アレイ２６のソース線（図示せず）と画素アレイ１の対応ソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲを受ける。折り畳み式の携帯電話機などでは、複数の画素アレイでアンプ１２を共用する方式が採用されている。その場合に、他の画素アレイ２６のソース線を図３のキャパシタ２１として使用することにより、キャパシタ２１を別途設ける必要がなくなり、構成の簡単化を図ることができる。
【００３２】
また、図５は、実施の形態１のさらに他の変更例を示すタイムチャートである。図５を参照して、このカラー液晶表示装置が図１および図２のカラー液晶表示装置と異なる点は、プリチャージ信号ＰＲが、共通電位ＶＣＯＭが反転される時刻（たとえばｔ１１）から所定時間ｔ１１〜Ｔ１１（ただし、Ｔ１１はｔ１１とｔ１３の間の時刻である）だけ「Ｌ」レベルにされる点である。この変更例では、ソース線ＳＬの電位変動が図２の場合に比べて大きくなるが、消費電力は図１および図２の場合と同様に小さくて済む。
【００３３】
［実施の形態２］
図６は、この発明の実施の形態２によるカラー液晶表示装置の構成を示す回路ブロック図である。図６を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路３０で置換されている点である。プリチャージ回路３０は、プリチャージ回路７にコンパレータ３１，３２、直流電源３３〜３５およびＮ型ＴＦＴ３６を追加したものである。直流電源３３は、キャパシタ９の一方電極（ノードＮ９）の目標電位ＶＰＴ＝（ＶＳＨ＋ＶＳＬ）／２を出力する。Ｎ型ＴＦＴ３６のドレインは直流電源３５の出力電位ＶＰＤを受け、そのソースはノードＮ９に接続され、そのゲートはプリチャージ制御回路６からの制御信号φＣを受ける。
【００３４】
コンパレータ３１は、ノードＮ９の電位ＶＰと直流電源３３の出力電位ＶＲ１＝ＶＴＰ＋ΔＶとを比較し、ＶＰ＞ＶＲ１の場合は検知信号φＤ１を「Ｈ」レベルにし、ＶＰ＜ＶＲ１の場合は検知信号φＤ１を「Ｌ」レベルにする。ここでΔＶは、ＶＴＰよりも十分小さい電圧である。コンパレータ３２は、ノードＮ９の電位ＶＰと直流電源３４の出力電位ＶＲ２＝ＶＴＰ−ΔＶとを比較し、ＶＰ＞ＶＲ２の場合は検知信号φＤ２を「Ｈ」レベルにし、ＶＰ＜ＶＲ２の場合は検知信号φＤ２を「Ｌ」レベルにする。
【００３５】
プリチャージ制御回路６は、検知信号φＤ１，φＤ２に基づいて、ＶＰ＜ＶＲ２またはＶＰＨ＜ＶＰの場合は制御信号φＣを「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてＶＰ＝ＶＰＴにし、ＶＲ２＜ＶＰ＜ＶＲ１の場合は制御信号φＣを「Ｌ」レベルにしてＮ型ＴＦＴ３６を非導通にする。したがって、ＶＰはＶＲ２とＶＲ１の間の電位に維持される。
【００３６】
図１のカラー液晶表示装置では、電源投入からキャパシタ９が所定電圧（ＶＳＨ＋ＶＳＬ）／２に充電されるまで所定時間が必要となり、その間はアンプ１２の消費電力が大きくなる。また、１ライン周期の横縞画像のように隣接ラインの画像データが大きく異なる特殊画像が表示されると、キャパシタ９の端子間電圧ＶＰは所定電圧（ＶＳＨ＋ＶＳＬ）／２から外れてしまう。これに対して、この実施の形態２では、キャパシタ９の端子間電圧ＶＰを所定の範囲ＶＲ２〜ＶＲ１に保持することができ、消費電力を小さくすることができる。
【００３７】
また、図７は、この実施の形態２の変更例を示す回路ブロック図である。図７を参照して、このカラー液晶表示装置が図６のカラー液晶表示装置と異なる点は、プリチャージ回路３０がプリチャージ回路３７で置換されている点である。プリチャージ回路３７は、プリチャージ回路３０からコンパレータ３１および直流電源３３を除去したものである。プリチャージ制御回路６は、検知信号φＤ２に基づいて、ＶＰ＜ＶＲ２の場合は制御信号φＣを「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてＶＰ＝ＶＰＴにし、ＶＰ２＜ＶＰの場合は制御信号φＣを「Ｌ」レベルにし、Ｎ型ＴＦＴ３６を非導通にする。したがって、ＶＰはＶＲ２以上の電位に維持されるので、図１のカラー液晶表示装置よりも消費電力が小さくて済む。
【００３８】
また、図８は、この実施の形態２の他の変更例を示す回路ブロック図である。図８を参照して、このカラー液晶表示装置のプリチャージ回路３８は、図７のプリチャージ回路３７からコンパレータ３２および直流電源３４を除去したものである。プリチャージ制御回路６は、所定周期で制御信号φＣを所定時間だけ「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてノードＮ１０の電位ＶＰを目標電位ＶＰＴにする。したがって、ＶＰはＶＰＴに維持されるので、消費電力が小さくて済む。
【００３９】
［実施の形態３］
図９は、この発明の実施の形態３によるカラー液晶表示装置の構成を示す回路ブロック図である。図９を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、画像判定回路４１、インバータ４２およびＮＯＲゲート４３が追加されている点である。画像メモリ内蔵コントローラ４０は、図１では図示が省略されているだけで実際には設けられている。
【００４０】
画像判定回路４１は、画像メモリ内蔵コントローラ４０内の画像メモリデータの全部または一部のデータに基づいて階調電位ＶＧが全体的に大きいか小さいかを判定する。そして画像判定回路４１は、階調電位ＶＧが全体的に大きい場合は信号φＤを「Ｌ」レベルにし、階調電位ＶＧが全体的に小さい場合は信号φＤを「Ｈ」レベルにする。信号φＤは、ＮＯＲゲート４３の一方入力ノードに入力される。プリチャージ信号ＰＲは、インバータ４２を介してＮＯＲゲート４３の他方入力ノードに入力される。ＮＯＲゲート４３の出力信号は、各Ｎ型ＴＦＴ８のゲートに与えられる。
【００４１】
階調電位ＶＧが全体的に大きい場合（画像が全体的に黒っぽい場合）は、信号φＤが「Ｌ」レベルにされ、プリチャージ信号ＰＲはインバータ４２およびＮＯＲゲート４３を通過して各Ｎ型ＴＦＴ８のゲートに与えられる。この場合は、図１のカラー液晶表示装置と同じ構成になる。階調電位ＶＧが全体的に小さい場合（画像が全体的に白っぽい場合）は、信号φＤが「Ｈ」レベルにされ、各Ｎ型ＴＦＴ８のゲートは「Ｌ」レベルに固定され、各Ｎ型ＴＦＴ８は非導通状態に固定される。この場合は、プリチャージは行なわれない。
【００４２】
図１のカラー液晶表示装置では、表示する画像が白っぽい場合（たとえば画像全体がノーマルホワイトの場合）のように階調電位ＶＧが小さい場合は、プリチャージを行なうことによって極性反転時の消費電力がかえって増加してしまう。これに対して、この実施の形態３では、画像が白っぽい場合はプリチャージを停止するので、消費電力は小さくて済む。
【００４３】
［実施の形態４］
図１０は、この発明の実施の形態４によるカラー液晶表示装置の構成を示す回路ブロック図である。図１０を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路５０で置換されている点である。プリチャージ回路５０は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ５１，５２と、２つの直流電源５３，５４を含む。直流電源５３，５４は、それぞれ水平期間１，２用のプリチャージ電位ＶＰ１，ＶＰ２を出力する。プリチャージ制御回路６は、それぞれ水平期間１，２用のプリチャージ信号ＰＲ１，ＰＲ２を出力する。各Ｎ型ＴＦＴ５１は、直流電源５３の出力端子と対応のソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲ１を受ける。各Ｎ型ＴＦＴ５２は、直流電源５４の出力端子と対応のソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲ２を受ける。
【００４４】
図１１は、このカラー液晶表示装置の動作を示すタイムチャートである。共通電位ＶＣＯＭ、階調電位ＶＧ、制御信号φ１〜φ３は、図２と同様にレベル変化する。図１１において、従来のプリチャージ信号ＰＲ１１は、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられた後の時刻（たとえばｔ２）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ４）までの間の時刻（この場合はｔ３）に「Ｈ」レベルにされていた。このため共通電位ＶＣＯＭが「Ｌ」レベルに立下げられると（時刻ｔ１）、図中一点鎖線に示すように、ソース線ＳＬの寄生容量４を介してソース線ＳＬの電位が共通電位ＶＣＯＭの振幅電圧ＶＣに略等しい電圧だけ立下げられていた。
【００４５】
これに対して本願発明では、プリチャージ信号ＰＲ１は、信号φ３が「Ｌ」レベルに立下げられてから共通電位ＶＣＯＭが「Ｌ」レベルに立下げられるまでの所定の時刻（たとえばｔ０）に「Ｈ」レベルに立上げられ、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられてから信号φ１が「Ｈ」レベルに立上げられるまでの所定の時刻（この場合はｔ３）に「Ｌ」レベルに立下げられる。したがって、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられるときは、各ソース線ＳＬはＮ型ＴＦＴ５１を介して直流電源５３の出力端子に接続されているので、ソース線ＳＬの電位が変動することはない。
【００４６】
また、従来のプリチャージ信号ＰＲ１２は、共通電位ＶＣＯＭが「Ｈ」レベルに立上げられた後の時刻（たとえばｔ１２）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ１４）までの時刻（この場合はｔ１３）に「Ｈ」レベルにされていた。このため共通電位ＶＣＯＭが「Ｈ」レベルに立上げられると（時刻ｔ１１）、図中一点鎖線で示すように、ソース線ＳＬの寄生容量４を介してソース線ＳＬの電位が共通電位ＶＣＯＭの振幅電圧ＶＣに略等しい電圧だけ立上げられていた。
【００４７】
これに対して本願発明では、プリチャージ信号ＰＲ２は、信号φ３が「Ｌ」レベルに立下げられてから共通電位ＶＣＯＭが「Ｈ」レベルに立下げられるまでの所定の時刻（たとえばｔ１０）に「Ｈ」レベルに立上げられ、共通電位ＶＣＯＭが「Ｈ」レベルに立上げられてから信号φ１が「Ｈ」レベルに立上げられるまでの所定の時刻（この場合はｔ１３）に「Ｌ」レベルに立下げられる。したがって、共通電位ＶＣＯＭが「Ｈ」レベルに立下げられるときは、各ソース線ＳＬがＮ型ＴＦＴ５２を介して直流電源５４の出力端子に接続されているので、ソース線ＳＬの電位が変動することはない。
【００４８】
この実施の形態４では、共通電位ＶＣＯＭのレベル変化の前に全ソース線ＳＬを短絡するとともに直流電源５３または５４に接続し、共通電位ＶＣＯＭのレベル変化に伴うソース線ＳＬの電位変動を直流電源５３または５４で吸収するので、ソース線ＳＬの電位変動が小さくなり、消費電力が小さくて済む。
【００４９】
また、図１１に示すように、共通電位ＶＣＯＭの反転時（たとえば時刻ｔ１，ｔ２）におけるマルチプレクサ１４のＮ型ＴＦＴ１５のソース−ドレイン間電圧ＶＳＤ１の変動がなくなるので、Ｎ型ＴＦＴ１５〜１７の漏れ電流が小さくなり、消費電力の低減化を図ることができる。
【００５０】
［実施の形態５］
図１２は、この発明の実施の形態５によるカラー液晶表示装置の構成を示す回路ブロック図である。図１２を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、マルチプレクサ制御回路１３およびマルチプレクサ１４が除去され、ソース線駆動回路１０がソース線駆動回路５５で置換されている点である。ソース線駆動回路５５は、ソース制御回路１１と、各ソース線ＳＬに対応して設けられたアンプ１２とを含む。
【００５１】
ソース制御回路１１は、外部映像信号に従って、各１水平期間において各ソース線ＳＬ用の階調電位ＶＧを出力するとともに、アンプ制御信号φＡを出力する。各アンプ１２は、信号φＡが「Ｌ」レベルの場合はソース制御回路１１から与えられた階調電位ＶＧを電流増幅して対応のソース線ＳＬに与え、信号φＡが「Ｈ」レベルの場合はその出力ノードをハイインピーダンス状態にする。
【００５２】
図１３は、このカラー液晶表示装置の動作を示すタイムチャートである。図１３において、共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬと「Ｈ」レベルＶＣＨを有し、共通電位ＶＣＯＭのレベルは１水平期間（１ライン）ごとに反転される。水平期間１では共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬにされ、水平期間２では共通電位ＶＣＯＭは「Ｈ」レベルＶＣＨにされる。階調電位ＶＧは、共通電位ＶＣＯＭよりも所定時間だけ遅延して変化し、水平期間１では共通電位ＶＣＯＭ＝ＶＣＬよりも高い電位すなわち正極性にされ、水平期間２では共通電位ＶＣＯＭ＝ＶＣＨよりも低い電位すなわち負極性にされる。
【００５３】
時刻ｔ４〜ｔ９においてアンプ制御信号φＡが「Ｌ」レベルにされると各アンプ１２が活性化され、各ソース線ＳＬが「Ｈ」レベルＶＳＨにされる。時刻ｔ９において信号φＡが「Ｈ」レベルに立上げられると、各アンプ１２の出力ノードはハイインピーダンス状態にされる。時刻ｔ１０においてプリチャージ信号ＰＲが「Ｈ」レベルに立上げられると、プリチャージ回路７の各Ｎ型ＴＦＴ８が導通して各ソース線ＳＬがキャパシタ９の一方電極に接続されてプリチャージ電位ＶＰにされる。
【００５４】
時刻ｔ１１において共通電位ＶＣＯＭが「Ｌ」レベルＶＣＬから「Ｈ」レベルＶＣＨに立上げられる。このとき従来（一点鎖線）であれば、ソース線ＳＬの寄生容量４によるソース線ＳＬの電位変化がアンプ１２によって補償され、アンプ１２において大きな電力が消費されていた。これに対して本願発明では、ソース線ＳＬの電位変化がキャパシタ９に吸収されるので、消費電力が小さくて済む。
【００５５】
プリチャージ信号ＰＲは、共通電位ＶＣＯＭが「Ｈ」レベルにされてから階調電位ＶＧがレベル変化される前の時刻ｔ１３に「Ｌ」レベルに立下げられる。信号φＡは、階調電位ＶＧがレベル変化された後の時刻ｔ１４に「Ｌ」レベルに立下げられる。
【００５６】
この実施の形態５でも、実施の形態１と同じ効果が得られる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５７】
【発明の効果】
以上のように、この発明に係る液晶表示装置では、各書込期間の前の第１プリチャージ期間と、共通電極の電位の切換時の前の第２プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路が設けられる。したがって、共通電位の切換時におけるソース線の電位変動が小さくなり、消費電力が小さくて済む。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図２】 図１に示したカラー液晶表示装置の動作を示すタイムチャートである。
【図３】 実施の形態１の変更例を示す回路ブロック図である。
【図４】 実施の形態１の他の変更例を示す回路ブロック図である。
【図５】 実施の形態１のさらに他の変更例を示すタイムチャートである。
【図６】 この発明の実施の形態２によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図７】 実施の形態２の変更例を示す回路ブロック図である。
【図８】 実施の形態２の他の変更例を示す回路ブロック図である。
【図９】 この発明の実施の形態３によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図１０】 この発明の実施の形態４によるカラー液晶表示装置の全体構成を示す回路ブロック図である。
【図１１】 図１０に示したカラー液晶表示装置の動作を示すタイムチャートである。
【図１２】 この発明の実施の形態５によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図１３】 図１２に示したカラー液晶表示装置の動作を示すタイムチャートである。
【符号の説明】
１，２６ 画素アレイ、２ 液晶セル、３，８，１５〜１７，３６，５１，５２ Ｎ型ＴＦＴ、４ 寄生容量、ＧＬ ゲート線、ＳＬ ソース線、５ ゲート線選択／駆動回路、６ プリチャージ制御回路、７，２０，２５，３０，３７，３８，５０ プリチャージ回路、９，２１ キャパシタ、１０，５５ ソース線駆動回路、１１ ソース制御回路、１２ アンプ、１３ マルチプレクサ制御回路、１４ マルチプレクサ、３１，３２ コンパレータ、３３〜３５，５３，５４ 直流電源、４２ インバータ、４３ ＮＯＲゲート。
Claims (5)
- 画像信号に従って画像を表示する液晶表示装置であって、
複数行複数列に配置された複数の液晶セルと、それぞれ前記複数行に対応して設けられた複数のゲート線と、それぞれ前記複数列に対応して設けられた複数のソース線と、各液晶セルに対応して設けられ、対応の液晶セルの一方電極と対応のソース線との間に接続され、そのゲートが対応のゲート線に接続されたトランジスタとを含み、前記複数の液晶セルの共通電極の電位は所定周期で第１および第２電位に交互に切換えられる画素アレイ、
前記複数のゲート線を所定時間ずつ順次選択し、選択したゲート線を選択レベルにしてそのゲート線に対応する各トランジスタを導通させるゲート線選択／駆動回路、
前記画像信号に従って、各ゲート線が選択レベルにされている間の書込期間に前記複数のソース線の各々に階調電位を与え、前記書込期間以外の期間は前記複数のソース線の各々から電気的に絶縁されるソース線駆動回路、および
各書込期間の前の第１プリチャージ期間と、前記共通電極の電位の切換時の前の第２プリチャージ期間とにおいて前記複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路を備え、
前記プリチャージ回路は、
前記複数のソース線と前記共通電極との間の寄生容量の容量値よりも大きな容量値を有し、その一方電極が基準電位を受けるキャパシタ、
各ソース線に対応して設けられ、対応のソース線と前記キャパシタの他方電極との間に接続され、前記第１および第２プリチャージ期間に導通する第１スイッチング素子、
その一方電極が前記プリチャージ電位を受け、その他方電極が前記キャパシタの他方電極に接続された第２スイッチング素子、および
前記キャパシタの他方電極の電位を検出し、その検出結果に基づいて前記第２スイッチング素子を導通または非導通にさせる電位検出回路を含む、液晶表示装置。 - 前記プリチャージ回路は、さらに、前記第２プリチャージ期間と、その直後の前記第１のプリチャージ期間との間の第３プリチャージ期間において前記複数のソース線の各々に前記プリチャージ電位を与え、
前記第１のスイッチング素子は、前記第１〜第３のプリチャージ期間に導通する、請求項１に記載の液晶表示装置。 - さらに、前記画像信号に基づいて、前記第２プリチャージ期間において前記ソース線に前記プリチャージ電位を与えるべきか否かを判定し、判定結果に基づいて前記プリチャージ回路を制御する判定回路を備える、請求項１または請求項２に記載の液晶表示装置。
- 前記複数のソース線は予めＮ本（ただし、Ｎは２以上の整数である）ずつグループ化され、
前記ソース線駆動回路は、
各グループに対応して設けられ、それぞれ対応のＮ本のソース線に対応するＮ個の階調電位を前記書込期間に順次出力するアンプ、および
各グループに対応して設けられ、対応のアンプから出力されたＮ個の階調電位をそれぞれ対応のＮ本のソース線に与えるマルチプレクサを含む、請求項１から請求項３のいずれかに請求項１から請求項２に記載の液晶表示装置。 - 前記ソース線駆動回路は、各ソース線に対応して設けられ、前記書込期間に対応のソース線に階調電位を与え、前記書込期間以外の期間はその出力ノードがハイインピーダンス状態になるアンプを含む、請求項１から請求項３のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003152999A JP4434628B2 (ja) | 2003-05-29 | 2003-05-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003152999A JP4434628B2 (ja) | 2003-05-29 | 2003-05-29 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004354758A JP2004354758A (ja) | 2004-12-16 |
| JP2004354758A5 JP2004354758A5 (ja) | 2006-02-16 |
| JP4434628B2 true JP4434628B2 (ja) | 2010-03-17 |
Family
ID=34048083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003152999A Expired - Fee Related JP4434628B2 (ja) | 2003-05-29 | 2003-05-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4434628B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8378939B2 (en) | 2003-07-11 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP1671303B1 (en) | 2003-09-12 | 2014-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| TWI391887B (zh) | 2004-11-24 | 2013-04-01 | Semiconductor Energy Lab | 顯示裝置和其驅動方法 |
| JP5162811B2 (ja) * | 2005-05-30 | 2013-03-13 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の駆動方法、及び、電子機器 |
| JP4400588B2 (ja) | 2005-06-02 | 2010-01-20 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の駆動方法、および、電子機器 |
| TWI449009B (zh) | 2005-12-02 | 2014-08-11 | Semiconductor Energy Lab | 顯示裝置和使用該顯示裝置的電子裝置 |
| US7633495B2 (en) * | 2006-02-14 | 2009-12-15 | Tpo Displays Corp. | Driving circuit with low power consumption multiplexer and a display panel and an electronic device using the same |
| US7956833B2 (en) | 2006-06-16 | 2011-06-07 | Seiko Epson Corporation | Display driver, electro-optical device, and electronic instrument |
| JP2008046485A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法 |
| JP5045318B2 (ja) | 2006-09-27 | 2012-10-10 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び電子機器 |
| JP4508222B2 (ja) * | 2007-08-31 | 2010-07-21 | ソニー株式会社 | プリチャージ制御方法及び表示装置 |
| GB2456164B (en) * | 2008-01-04 | 2010-01-27 | Sony Corp | Driving circuit for a liquid crystal display |
| JP2010276800A (ja) * | 2009-05-27 | 2010-12-09 | Sharp Corp | 表示装置、信号線の電圧補正方法、及び信号線駆動部 |
| WO2012141120A1 (ja) * | 2011-04-15 | 2012-10-18 | シャープ株式会社 | 表示装置および表示方法 |
| JP2012123411A (ja) * | 2012-02-07 | 2012-06-28 | Epson Imaging Devices Corp | 電気光学装置、及び、電子機器 |
| JP6372137B2 (ja) * | 2014-04-01 | 2018-08-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法、及び、電子機器 |
| US9761188B2 (en) * | 2015-03-06 | 2017-09-12 | Apple Inc. | Content-based VCOM driving |
| CN105047166A (zh) * | 2015-08-28 | 2015-11-11 | 深圳市华星光电技术有限公司 | 液晶显示面板驱动方法及液晶显示装置 |
| US10964277B1 (en) * | 2020-01-07 | 2021-03-30 | Himax Technologies Limited | Method and apparatus for determining and controlling performance of pre-charge operations in electronic shelf label (ESL) system |
-
2003
- 2003-05-29 JP JP2003152999A patent/JP4434628B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004354758A (ja) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434628B2 (ja) | 液晶表示装置 | |
| JP5089977B2 (ja) | アクティブマトリクスアレイ装置および電子的装置 | |
| KR101519609B1 (ko) | 가변 공통 전극 | |
| US8284184B2 (en) | Method and device for avoiding image sticking | |
| KR100670494B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
| JPS59113420A (ja) | マトリクス表示装置の駆動方法 | |
| JP5788587B2 (ja) | 活性蓄積画素反転に適した画素回路、表示回路および表示装置、ならびに、画素回路の駆動方法 | |
| JPWO2008038431A1 (ja) | 液晶表示装置、駆動回路、駆動方法およびテレビジョン受信機 | |
| JPH063647A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| JP4120409B2 (ja) | 液晶表示装置 | |
| KR100522642B1 (ko) | 액정 표시 장치 | |
| US11287710B2 (en) | Liquid crystal display device and method for inspecting pixels thereof | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| JP4959728B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| KR20030027695A (ko) | 화상표시장치 및 표시구동방법 | |
| WO2011033821A1 (ja) | メモリ装置およびメモリ装置を備えた液晶表示装置 | |
| JPH0667151A (ja) | 表示装置 | |
| JP4447627B2 (ja) | 液晶表示装置 | |
| WO2011033809A1 (ja) | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 | |
| JP2009086170A (ja) | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 | |
| KR20090113080A (ko) | 액정표시장치의 게이트 구동 회로 | |
| US9030396B2 (en) | Liquid display panel driving method | |
| JP2004350256A (ja) | オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置 | |
| WO2011033812A1 (ja) | 表示装置および表示装置の駆動方法 | |
| KR101232172B1 (ko) | 아날로그 버퍼 및 그의 구동방법과 그를 이용한 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |