JP4432652B2 - ランプ点灯装置 - Google Patents
ランプ点灯装置 Download PDFInfo
- Publication number
- JP4432652B2 JP4432652B2 JP2004209866A JP2004209866A JP4432652B2 JP 4432652 B2 JP4432652 B2 JP 4432652B2 JP 2004209866 A JP2004209866 A JP 2004209866A JP 2004209866 A JP2004209866 A JP 2004209866A JP 4432652 B2 JP4432652 B2 JP 4432652B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- switching elements
- turned
- switching element
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
なお、特許文献1の図1には、トランスの2次側に第2のインバータを設け、直流を交流に変換して放電ランプを交流点灯させる放電ランプ点灯装置が示されているが、直流放電ランプを直流点灯させる場合には、トランスの2次側に第2のインバータを設ける必要はない。
従来においては、上記ランプ点灯装置のインバータとして、一般に上記図1に示されるハーフブリッジ構成のものが使用されてきた。しかし、近年、液晶パネル等の露光装置においては、高照度化、大面積化の要望に伴い、使用されるランプが大型化、大電力化しており、上記ハーフブリッジ構成のインバータに代えて、フルブリッジ構成のインバータが使用されるようになってきた。
フルブリッジ構成のインバータを用いれば、ハーフブリッジ構成のインバータを用いる場合に比べ、トランスの巻数比を小さくすることができ、また、一次電流のピーク値を小さくすることができ、さらに、インバータの入力側に設けるコンデンサを小型化することが出来るなど、装置の小型化、低コスト化を図ることができる。
これは、インバータのスイッチング素子の動作のばらつきや、各スイッチング素子を動作させるゲート信号の動作ばらつきにより、スイッチング信号のON時間にずれが生じるためである。ON時間にずれが生じると、トランスの1次巻線に印加されるVT積、即ち磁束密度[B=Vt]に偏りが生じ、この偏りが累積されるとトランスが飽和し、場合によってはスイッチング素子が破損する。
上記ハーフブリッジ構成のインバータを用いる場合には、インバータのスイッチング素子のON時間にばらつきがあっても、トランスの偏磁はさほど問題にならないが、フルブリッジ構成のインバータの場合には、トランスの偏磁が特に問題となる。
図7に、従来のスイッチング素子をフルブリッジに構成したインバータを有する直流ランプの点灯装置の一例を示す。
AC電源(交流電源)Eから供給される交流電力は、1次の整流平滑回路1で整流平滑され、フルブリッジに構成されたスイッチング素子Z1〜Z4によりPWM(パルス幅変調)されて、トランスTrの1次側巻線に供給される。スイッチング素子Z1,Z2には、並列にスナバ用のダイオードD5と、抵抗R3、コンデンサC4の並列回路が接続される。
トランスTrにより昇圧された電圧は、2次巻線から出力され、2次の整流回路3、平滑回路4で整流平滑され、直流電圧として、点灯装置の出力に接続されたランプ5に印加される。なお、以下では、トランスTrの一次側に設けられたスイッチング素子から構成されるフルブリッジ、もしくはハーフブリッジ構成のスイッチング回路部をインバータ回路という。
図7に示すように、基本的な構成として、2次整流回路3は4個のダイオードD1〜D4により構成され、トランスTrの2次側に毎周期発生する極性の異なる電流電圧を整流する。2次平滑回路4はコイルL1とコンデンサC3により構成され、2次整流回路3により整流された電力が充電され、平滑されてランプ5に供給される。
インバータ回路2のスイッチング素子Z1からZ4は、フルブリッジ型に構成され、スイッチング素子Z1とZ4、スイッチング素子Z2とZ3が一組になって交互にON/OFF動作される。
各スイッチング素子のON/OFFの動作時間や動作のタイミングは、制御部10からのゲート信号により制御される。
スイッチング素子Z1とZ4がONし、Z2とZ3とがOFFする。電流は、図7の実線矢印のように、スイッチング素子Z1→コンデンサC2→トランスTr→スイッチング素子Z4の順で流れる。トランスTrの1次側端子をT1,T2で示すと、T1がプラス側になる。
なお、コンデンサC2はトランスの偏磁を防止するためのセンタータップコンデンサであり、そのはたらきについては後述する。
ついで、図8に示すようにスイッチング素子Z1とZ4がOFFし、スイッチング素子Z2とZ3もOFFのままの状態となる。これをデッドタイムという。スイッチング素子Z1〜Z4の全ての素子がONすると短絡電流が流れる。これを防ぐために、スイッチング素子をフルブリッジ型に構成する場合は、必ずこのデッドタイムが設けられる。
デッドタイムの間、トランスTrの1次側には電圧が供給されないが、2次側においては、2次側平滑回路のコイルL1からの電流がランプ5に供給される。
ついで、スイッチング素子Z2とZ3がOFFし、スイッチング素子Z1とZ4もOFFの状態(デッドタイム)になる
以上の動作を繰り返すことで、トランスTrの一次側端子T1,T2に極性が交互に変わる電圧が印加され、トランスTrの2次側に交流電圧が発生する。この交流電圧は、上述したように2次の整流回路3、平滑回路4で整流平滑され、ランプ5に印加される。
なお、動作時間の一例を示すと、スイッチング素子Z1〜Z4のON時間は13μs、デッドタイムは3μsである。
上記したように、インバータ回路2のZ1〜Z4のスイッチング素子は、Z1とZ4、Z2とZ3が一組になって交互にON/OFF動作を行なう。しかし、各スイッチング素子Z1〜Z4の動作のばらつきや、制御部10から各スイッチング素子Z1〜Z4に出力されるゲート信号の動作ばらつきにより、スイッチング素子Z1,Z4のON時間と、スイッチング素子Z2,Z3のON時間はかならずしも一致せず、ずれが生じる。このずれ時間は、実際は.1〜2μs程度である。
これにより、トランスTrの1次巻線に印加されるVT積、即ち磁束密度[B=Vt]に偏りが生じる。
図9を用いて、偏磁が生じる様子について簡単に説明する。
図9に示すように、スイッチング素子Z2とZ3のON時間が、スイッチング素子Z1とZ4のON時間に比べて短い場合を例にする。説明のため、Z1とZ4がONしている期間をA1,A2,A3とし、Z2とZ3がONしている期間をB1,B2,B3とする。
上記したように、トランスTrの磁束密度Bの変化は、印加される電圧(V)と印加時間(t)の積で表される[B=Vt]。したがって、トランスTrに、同電位が交互に同じ時間で印加されれば、磁束は打ち消される。しかし、一方の印加時間が長くなるとトランスTrに磁束残る。
図10に一般的なトランスのBHカーブを示し、これを例にして説明する。横軸は磁界H、縦軸は磁束密度Bである。
スイッチング素子Z1とZ4がONするA1の期間において、トランスTrの磁束密度BはBHカーブに沿って上昇する。スイッチング素子Z1とZ4がOFFし、スイッチング素子Z2とZ3がONするB1の期間において、トランスTrにはA1の期間とは逆の電圧がかかるため、逆の磁束が発生し、トランスTrの磁束密度BはBHカーブに沿って下降する。しかし、B1の期間がA1の期間に比べて短いので、A1の期間に発生した磁束を全て打ち消すことができず、磁束が残る。
そして、再び、スイッチング素子Z2とZ3がOFFし、スイッチング素子Z1とZ4がONするA2の期間においては、トランスTrの磁束は、上記残った磁束密度の値からBHカーブに沿って上昇する。これを、B2の期間、A3の期間と繰り返し、やがてトランスTrの飽和磁束密度に至り、大電流が流れる。
ハーフブリッジ構成のインバータは、同図に示すように、交流電源Eに接続された一次の平滑整流回路1、コンデンサC1,C2、第1、第2のスイッチング素子Z1,Z2から構成されるインバータ回路2、2次側にセンタータップを有するトランスTr、トランスTrの2次側に接続された整流回路3および平滑回路4から構成される。
交流電源Eの出力を整流する整流回路11の出力側にコイルL1を介して、上記コンデンサC1,C2、スイッチング素子Z1,Z2の直列回路が並列接続され、また、トランスTrの一次側巻線の一方端は、コンデンサC1,C2の接続点に接続され、トランスTrの一次側巻線の他方端は、スイッチング素子Z1,Z2の接続点に接続されている。
また、トランスTrの2次側の両端には、整流用のダイオードD1,D2が接続され、ダイオードD1,D2のアノード側は共通接続され、平滑用のコイルL2を介して+側出力端子に接続される。また、トランスTrのセンタータップは、−側出力端子に接続され、+側出力端子と−側出力端子間に平滑用のコンデンサC3が接続される。
さらに、必要に応じてコンデンサC1,C2に並列にバランス抵抗R1,R2が接続され、スイッチング素子Z1,Z2に並列にスナバ用のダイオードD3と、抵抗R3、コンデンサC4の並列回路が接続される。
トランスTrの一次側に上記電圧が印加されるとトランスTrの2次側に交流電圧が発生し、この交流電圧はダイオードD1,D2、リアクトルL2、コンデンサC3で整流平滑され、出力端子から直流電圧が出力される。
ここで、トランスTrの偏磁は、前記したようにトランスTrへの印加電圧のVT積(トランスの印加される電圧Vと、この電圧が印加されている時間Tの積)のアンバランスにより生ずる。
図11の回路では、スイッチング素子Z1がONのときトランスTrの一次側巻線の両端にコンデンサC1の電圧が印加され、スイッチング素子Z2がONのときトランスTrの一次側巻線の両端にコンデンサC2の電圧が印加される。したがって、上記VT積における電圧Vは、コンデンサC1,C2の容量により定まる。
ハーフブリッジ回路では、コンデンサC1,C2の容量は同じにするので、スイッチング素子Z1,Z2のON時間が等しければ(Ton1=Ton2であれば)、コンデンサC1,C2の電圧VC1,VC2は等しくなる。また、図11に示すようにバランス抵抗R1,R2を設ければ、コンデンサC1,C2の漏れ電流により電圧のアンバランスが生ずるのを防ぐことができる。
したがって、スイッチング素子Z1,Z2のON時間が等しく、コンデンサC1,C2の電圧VC1,VC2が等しければ、VT積は等しくなり、トランスTrの偏磁は生じない。
Ton1>Ton2になると、コンデンサC1からの放電量がコンデンサC2からの放電量より大きくなり、コンデンサC1,C2の電圧VC1,VC2は、図12(c)に示すようにVC1<VC2となる。
このため、トランスTrに印加される電圧は、図12(b)に示すようになる。すなわち、スイッチング素子Z1がONしているときにトランスに印加される電圧VC1より、スイッチング素子Z2がONになっているときにトランスに印加される電圧VC2の方が大きくなる。
その結果、Ton1>Ton2になっても、トランスTrの1次巻線に印加されるVT積の偏りはさほど大きくならない。
以上のように、ハーフブリッジ構成のインバータの場合には、スイッチング信号のON時間にずれが生じても、コンデンサC1,C2の電圧がトランスTrの偏磁を解消させるように変化する。このため、インバータのスイッチング素子のON時間にばらつきがあっても、トランスTrの偏磁はさほど問題にならない。
フルブリッジ構成のインバータにおいて、トランスの偏磁を防ぐ対策として、一般的には、図7に示したセンタータップコンデンサC2を設ける方法がよく知られている。
センタータップコンデンサC2を設けることにより、一方のスイッチング素子のON時間が長くなったとしても、時間の長い分、センタータップコンデンサC2の電圧も上昇し、ON時間の長いスイッチング素子がオンになっている期間にトランスTrに印加される電圧も低くなる。
したがって、一方のスイッチング素子のON時間が長くなったとしても、トランスが偏磁するのを防ぐことができる。
しかし、この方式では、メイン電流が、このセンタータップコンデンサC2を流れるので、コンデンサC2の信頼性が要求される。また、コンデンサC2として大容量のものが必要になる。信頼性が高く、大容量のコンデンサは大型になり装置の小型化を妨げる。
このため、前述したようにフルブリッジ構成のインバータが使用されるようになってきた。一方、露光装置全体の小型化も要求されており、大容量で大型のコンデンサをできるだけ使用しないでランプ点灯電源装置を構成したいという強い要望もある。
本発明は上記事情に鑑みなされたものであって、インバータ内のスイッチング素子をフルブリッジに構成したランプの点灯装置において、センタータップコンデンサを用いずに、トランスの偏磁を防ぎ、装置の小型化をはかることを目的とする。
すなわち、トランスの2次側の整流回路と平滑回路の間に第5のスイッチング素子Z5を設ける。また、第5のスイッチング素子Z5の出力側であって、2次の平滑回路の入力側にプラス側とグランド側を結ぶダイオードを設ける。
そして、インバータのスイッチング素子Z1,Z4、Z2,Z3を全てOFFとする、いわゆるデッドタイムの期間に、スイッチング素子Z5をOFFにする。これにより、トランスの2次側が開放されるので、トランスの1次側の端子には、残っている磁束を打ち消す方向に電圧が発生する。このため、一方のスイッチング素子のON時間が長くなったとしても、上記デッドタイムの期間に、上記スイッチング素子がONになっている期間に発生した磁束は打ち消され、トランスが偏磁するのを防ぐことができる。
なお、上記スイッチング素子Z5をOFFしている時、トランスの2次側が開放されるが、第5のスイッチング素子Z5の出力側であって、2次の平滑回路の入力側にプラス側とグランド側を結ぶダイオードを設けることで、上記スイッチング素子Z5をOFFしている間、2次側平滑回路のコイルL1からの電流は、上記ダイオードを介してランプに供給され、ランプが消灯することはない。
このため、フルブリッジ構成のインバータを有するランプ点灯装置の小型化を図ることができる。
図1に示すランプ点灯装置の基本的な構成は、前記図7に示したものと同様であり、 AC電源(交流電源)Eから供給される交流電力は、1次の整流平滑回路1で整流平滑され、インバータ回路2のフルブリッジに構成されたスイッチング素子Z1〜Z4によりPWM(パルス幅変調)されて、トランスTrの1次側巻線に供給される。
トランスTrにより昇圧された電圧は、2次巻線から出力され、2次の整流回路3、平滑回路4で整流平滑され、直流電圧として、点灯装置の出力に接続されたランプ5に印加される。
インバータ回路2は、フルブリッジ型に構成され、前記したようにスイッチング素子Z1とZ4、スイッチング素子Z2とZ3が一組になって交互にON/OFF動作され、各スイッチング素子のON/OFFの動作時間や動作のタイミングは、制御部10からのゲート信号により制御される。また、前記したように、スイッチング素子Z1とZ4がOFF、スイッチング素子Z2とZ3もOFFのままの状態となるデッドタイム期間が設けられている。
上記スイッチング素子Z5は、スイッチング素子Z1〜Z4をOFFとするデッドタイムの期間にOFFとされ、それ以外の期間ではONになるように制御される。
図2に本実施例における第1の動作例を示す。同図は、スイッチング素子Z1〜Z5の第1の動作と、トランスTrの1次側端子T1,T2間に印加される電圧の波形図を示している。また、図3に、この場合のトランスTrのBHカーブを示す。
以下、図2、図3により本発明の実施例のランプ点灯装置の第1の動作例について説明する。なお、この例は、前記図9の場合のように、スイッチング素子Z2とZ3のON時間(B1,B2,B3)が、Z1とZ4のON時間(A1、A2,A3)に比べて短い場合である。また、デッドタイムをDT1,DT2,DT3,…で示し、この例では、スイッチング素子Z1,Z4のON時間と、デッドタイムの時間DT1,DT2,DT3,…が等しい場合を示している。
スイッチング素子Z1とZ4がON、Z2とZ3がOFF、Z5がONとなる。トランスTrの1次側端子T1,T2のうち、端子T2にプラスの電圧が印加される。トランスTrの磁束密度Bは、図3に示すようにBHカーブに沿って上昇する。
(2)デッドタイムDT1の期間。
スイッチング素子Z1〜Z5すべてOFFとなる。スイッチング素子Z5がOFFになることにより、トランスTrの2次側が開放される。このため、トランスTrの1次側端子T1,T2には、A1により発生した磁束を打ち消す向き、即ち、端子T1側がプラスの電圧が発生する。したがって、トランスTrの磁束密度は、BHカーブに沿って下降する。この場合、A1の時間とスイッチング素子Z5がOFFであるデッドタイムDT1の時間が等しければ、図3に示すように、A1の期間に発生した磁束が完全に打ち消される。
なお、トランスTrの2次側が開放されると、通常、トランスTrに蓄積されていたエネルギーによりトランスTrの1次側、2次側に高電圧が発生するが、この電圧は、スイッチング素子Z1〜Z4に並列に接続したスナバ回路や電源側の整流平滑回路などにより制限され、トランスTrには、図2に示すようにスイッチング素子Z1〜Z4がONになっているときと同様の電圧が印加される。
スイッチング素子Z2とZ3がON、スイッチング素子Z1とZ4がOFF、Z5がONとなる。A1の時間よりも短いB1の時間、トランスの1次側端子T1,T2のうち、端子T1にプラス側の電圧が印加される。
トランスの磁束密度BはBHカーブに沿って、図3に示すように、A1の時とは逆方向である負の方向に移動する。
この後、スイッチング素子Z2,Z3がOFFとなり、スイッチング素子Z1〜Z4がOFF、Z5のみONという期間が存在する。これは、スイッチング素子Z2またはZ3のON時間が、スイッチング素子の動作のばらつき等により、本来のON時間より短くなったためであり、この期間では、スイッチング素子Z5がONのため、トランスTrには電圧は印加されない。
(4)デッドタイムDT2の期間。
スイッチング素子Z1〜Z5は、すべてOFFとなる。このため、トランスTrの2次側が開放され、トランスの1次側端子T1,T2には、B1の期間に発生した磁束を打ち消す向き、即ちT2側がプラスの電圧が発生する。したがって、図3に示すように、トランスの磁束密度は、BHカーブに沿って正の方向に移動する。この場合、B1の時間よりもDT2の時間のほうが長いので、B1により発生した磁束が完全に打ち消される。
なお、スイッチング素子Z5をOFFすると、トランスTrの2次側が開放されるが、ランプ4には、2次側平滑回路3のコイルL1からの電流が、新たに設けたプラス側とグランド側を結ぶダイオードD5を介して供給される。したがって、ランプ4は消灯しない。
なお、この例は、デッドタイムがスイッチング素子Z1〜Z4のON時間に比べて短い場合であり、実際の動作に近い例である。なお、その他の記号、符号は第1の動作例と同じである。
(1)A1の期間。
スイッチング素子Z1とZ4がON、スイッチング素子Z2とZ3がOFF、Z5がONとなる。トランスTrの1次側端子T1,T2のうち、端子T2にプラス側の電圧が印加される。図6に示すようにトランスTrの磁束密度BはBHカーブに沿って上昇する。(2)デッドタイムDT1の期間。
スイッチング素子Z1〜Z5は、すべてOFFとなる。トランスTrの1次側端子T1,T2には、A1の期間で発生した磁束を打ち消す向き、即ち端子T1側がプラスの電圧が印加される。したがって、トランスTrの磁束密度は、図5に示すようにBHカーブに沿って下降する。しかし、この場合、デッドタイムDT1の時間が短いので、A1の期間に発生した磁束が完全には打ち消されず、磁束が残る。
スイッチング素子Z2とZ3がON、スイッチング素子Z1とZ4がOFF、Z5がONとなる。A1の期間よりも短いB1の期間、トランスTrの1次側端子T1,T2のうち、端子T1にプラス側の電圧が印加される。トランスTrの磁束密度Bは、図6に示すように、上記残っている磁束の値から、BHカーブに沿って下降する。
しかし、B1の期間がA1の期間よりも短く、A1の期間に発生した磁束は、まだ打ち消されずに残る。この後、第1の動作例と同様にスイッチング素子Z1〜Z4がOFF、スイッチング素子Z5のみONという期間が存在する。
(4)デッドタイムDT2の期間。
スイッチング素子Z1〜Z5すべてOFFとなる。トランスTrの1次側端子T1,T2には、A1の期間に発生して残っている磁束を打ち消す向きのT1側がプラスの電圧が発生する。トランスの磁束密度Bは、図5に示すように上記残っている磁束の値から、BHカーブに沿って下降する。ここにいたって、A1の期間に発生した磁束が打ち消される。
以下、上記(1)から(4)の動作を繰り返す。第1の動作例と同様に、デッドタイムDTの期間に、トランスの2次側が開放され、電圧印加中にトランスに発生した磁束を打ち消す方向に電圧が発生する。このため、磁束が累積されず、トランスTrの偏磁が防止される。
図6において、図1に示したものと同一のものには同一の符号が付されており、図6では、2次の平滑回路4の出力側に直流を交流に変換するための第2のインバータ6が設けられており、第2のインバータ6の出力側には、交流で点灯させる交流放電ランプ7が設けられている。
その他の構成、動作は前記図1に示したものと同様であり、AC電源(交流電源)Eから供給される交流電力は、1次の整流平滑回路1で整流平滑され、フルブリッジに構成されたインバータ回路2のスイッチング素子Z1〜Z4によりPWM(パルス幅変調)されて、トランスTrの1次側巻線に供給される。トランスTrにより昇圧された電圧は、2次巻線から出力され、2次の整流回路3、平滑回路4で整流平滑され、制御部10により制御される第2のインバータ6で交流に変換され、交流で点灯するランプ7に印加される。
2次の整流回路3と2次の平滑回路4の間には、図1に示したものと同様、第5のスイッチング素子Z5が接続され、制御部10により、上記第5のスイッチング素子Z5がON/OFF制御される。上記スイッチング素子Z5は、スイッチング素子Z1〜Z4をOFFとするデッドタイムの期間にOFFとされ、それ以外の期間ではONになるように制御され、前記したように偏磁が防止される。
2 インバータ回路
3 2次の整流回路
4 2次の平滑回路
5 直流放電ランプ
6 第2のインバータ
7 交流放電ランプ
10 制御部
E AC電源
C1〜C4 コンデンサ
D1〜D6 ダイオード
Z1〜Z5 スイッチング素子
L1,L2 コイル
Tr トランス
Claims (1)
- 電源に接続されたフルブリッジに構成された第1〜第4のスイッチング素子と、上記スイッチング素子に接続されたトランスと、上記トランスに接続された2次整流回路と2次平滑回路を備え、上記2次平滑回路の出力側にランプが接続されるランプ点灯電源装置において、
上記2次の整流回路と上記2次平滑回路の間に接続される第5のスイッチング素子と、 上記第5のスイッチング素子の出力側に設けられ、2次平滑回路の入力側のプラス側とグランド側を結ぶダイオードと、
上記第1〜第5のスイッチング素子のON/OFFを制御する制御部とを備え、
上記制御部は、上記第1〜第4のスイッチング素子をすべてOFFとするデッドタイムの期間に、第5のスイッチング素子をOFFする
ことを特徴とするランプ点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004209866A JP4432652B2 (ja) | 2004-07-16 | 2004-07-16 | ランプ点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004209866A JP4432652B2 (ja) | 2004-07-16 | 2004-07-16 | ランプ点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032148A JP2006032148A (ja) | 2006-02-02 |
JP4432652B2 true JP4432652B2 (ja) | 2010-03-17 |
Family
ID=35898238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004209866A Active JP4432652B2 (ja) | 2004-07-16 | 2004-07-16 | ランプ点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4432652B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5506267B2 (ja) * | 2009-07-23 | 2014-05-28 | キヤノン株式会社 | 画像形成装置及び電圧発生回路 |
EP2787626B1 (en) | 2011-11-28 | 2017-03-01 | Mitsubishi Electric Corporation | Auxiliary power source device for vehicle and overcurrent protection method |
JP6400103B2 (ja) * | 2014-08-05 | 2018-10-03 | 三菱電機株式会社 | 電力変換装置 |
WO2016151775A1 (ja) * | 2015-03-24 | 2016-09-29 | 三菱電機株式会社 | インバータ装置およびインバータ装置の制御方法 |
CN106558994B (zh) * | 2015-09-30 | 2020-03-13 | 株式会社村田制作所 | Dc/dc转换装置 |
-
2004
- 2004-07-16 JP JP2004209866A patent/JP4432652B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006032148A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2079554C (en) | High power factor ac/dc converter | |
JP5914989B2 (ja) | スイッチング電源装置 | |
US8837174B2 (en) | Switching power-supply apparatus including switching elements having a low threshold voltage | |
US7522430B2 (en) | Switching power supply apparatus | |
US8242754B2 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
US10892687B2 (en) | Asymmetric power converter, power converters, and operating power converters | |
US20110255314A1 (en) | Switched power converter with extended hold-up time | |
CN109687702B (zh) | Dc-dc转换器 | |
JP5790010B2 (ja) | スイッチング電源装置 | |
US11152862B2 (en) | Power controllers and control methods for reducing output voltage ripple when line voltage is low | |
JP2004364433A (ja) | 直流電圧変換回路 | |
JP4432652B2 (ja) | ランプ点灯装置 | |
JP2006238659A (ja) | 電源装置 | |
JP2007288855A (ja) | スイッチング電源装置 | |
JP2003319650A (ja) | 電力変換装置 | |
JP3354454B2 (ja) | スイッチング電源装置 | |
JP2006525780A (ja) | 自己発振直列共振コンバータを備えた電力ユニット | |
JP2006223070A (ja) | 力率改善回路 | |
JPS59178969A (ja) | Dc−dcコンバ−タ | |
JP4935457B2 (ja) | 電圧変換装置および電圧検出回路 | |
US20230061145A1 (en) | Llc resonant converter with direct power transformer | |
JP2005151709A (ja) | 直流変換装置 | |
JP2008253075A (ja) | スイッチング電源装置 | |
JP4494875B2 (ja) | 放電灯点灯装置 | |
JP4305935B2 (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4432652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |