JP4428414B2 - Demodulator and method - Google Patents

Demodulator and method Download PDF

Info

Publication number
JP4428414B2
JP4428414B2 JP2007178529A JP2007178529A JP4428414B2 JP 4428414 B2 JP4428414 B2 JP 4428414B2 JP 2007178529 A JP2007178529 A JP 2007178529A JP 2007178529 A JP2007178529 A JP 2007178529A JP 4428414 B2 JP4428414 B2 JP 4428414B2
Authority
JP
Japan
Prior art keywords
code
demodulation
error
data
constraint length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007178529A
Other languages
Japanese (ja)
Other versions
JP2007306606A (en
Inventor
俊之 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007178529A priority Critical patent/JP4428414B2/en
Publication of JP2007306606A publication Critical patent/JP2007306606A/en
Application granted granted Critical
Publication of JP4428414B2 publication Critical patent/JP4428414B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

本発明は、復調装置および方法に関し、特に、データ伝送や記録媒体への記録に適するように変調されたデータを、復調してデータを再生する復調装置および方法に関する。   The present invention relates to a demodulating apparatus and method, and more particularly, to a demodulating apparatus and method for demodulating data that has been modulated so as to be suitable for data transmission or recording on a recording medium and reproducing the data.

データを所定の伝送路で伝送する、または、例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録するとき、伝送や記録に適するようにデータの変調が行われる。このような変調方法の1つとして、ブロック符号が知られている。このブロック符号は、データ列をm×iビットからなる単位(以下、単にデータ語と称する)にブロック化し、このデータ語を適当な符号則に従ってn×iビットからなる符号語に変換するものである。そして、この符号は、iが1のとき、固定長符号となり、また、iが複数個選べるとき、すなわち、1乃至imax(最大のi)の範囲の所定のiを選択して変換したとき、可変長符号となる。このブロック符号化された符号は、可変長符号(d,k;m,n;r)と表される。   When data is transmitted through a predetermined transmission path or recorded on a recording medium such as a magnetic disk, an optical disk, or a magneto-optical disk, the data is modulated so as to be suitable for transmission or recording. A block code is known as one of such modulation methods. In this block code, a data string is divided into units of m × i bits (hereinafter simply referred to as data words), and the data words are converted into code words of n × i bits according to an appropriate code rule. is there. This code becomes a fixed length code when i is 1, and when a plurality of i can be selected, that is, when a predetermined i in the range of 1 to imax (maximum i) is selected and converted, Variable length code. The block-coded code is represented as a variable length code (d, k; m, n; r).

ここでiは、拘束長と称され、imaxは、最大拘束長rと称される。また、最小ランdは、符号系列内の連続する”1”の間に入る、連続する”0”の最小の個数を示し、最大ランkは、符号系列内の連続する”1”の間に入る、連続する”0”の最大の個数を示している。   Here, i is referred to as a constraint length, and imax is referred to as a maximum constraint length r. The minimum run d indicates the minimum number of consecutive “0” s that fall between consecutive “1” s in the code sequence, and the maximum run k is between consecutive “1” s in the code sequence. The maximum number of consecutive “0” s entered is shown.

コンパクトディスクやミニディスク等においては、上述のようにして得られた可変長符号に対して、”1”で反転、”0”で無反転とするNRZI(NonReturn to Zero Inverted)変調を行い、NRZI変調された可変長符号(以下、NRZI変調された可変長符号を、レベル符号と称する)を記録する。   For compact discs, minidiscs, etc., NRZI (Non Return to Zero Inverted) modulation is applied to the variable length code obtained as described above, with “1” being inverted and “0” being non-inverted. A modulated variable length code (hereinafter, an NRZI modulated variable length code is referred to as a level code) is recorded.

また、レベル符号を、”1”から”0”あるいは”0”から”1”に反転したとき、即ち、エッジとなったとき、”1”とする、逆NRZI変調を行うと、元のEFM符号やRLL(1-7)符号と同じ符号列を得ることができる。この逆NRZI符号列は、エッジ符号と称する。   Also, when the level code is inverted from “1” to “0” or from “0” to “1”, that is, when an edge is reached, “1” is set, and when inverse NRZI modulation is performed, the original EFM The same code string as the code or the RLL (1-7) code can be obtained. This inverse NRZI code string is referred to as an edge code.

レベル符号の最小反転間隔をTminとし、最大反転間隔をTmaxとするとき、線速方向に高密度の記録を行うためには、最小反転間隔Tminは長い方が、すなわち最小ランdは大きい方が良く、また、クロックの再生の面からは最大反転間隔Tmaxは短いほうが、すなわち最大ランkは小さい方が望ましく、種々の変調方法が提案されている。   When the minimum inversion interval of the level code is Tmin and the maximum inversion interval is Tmax, in order to perform high-density recording in the linear velocity direction, the minimum inversion interval Tmin is longer, that is, the minimum run d is larger. Further, from the viewpoint of clock regeneration, it is desirable that the maximum inversion interval Tmax is shorter, that is, the maximum run k is smaller, and various modulation methods have been proposed.

具体的には、例えば磁気ディスクまたは光磁気ディスク等で用いられる変調方式としてRLL(Run Length Limited Code)(2-7)がある。この変調方式のパラメータは(2,7;1,2;4)であり、レベル符号のビット間隔をTとすると、(d+1)Tで求められる最小反転間隔Tminは、(2+1)Tより3Tとなる。データ列のビット間隔をTdataとすると、この最小反転間隔Tminは、(m/n)×Tmin=(1/2)×3より、1.5Tdataとなる。また、(k+1)Tで求められる最大反転間隔Tmaxは、8(=7+1)T((=(m/n)×Tmax)Tdata=(1/2)×8Tdata=4.0Tdata)となる。さらに、(m/n)Tで求められる検出窓幅Twは、0.5(=1/2)Tdataとなる。   Specifically, for example, there is RLL (Run Length Limited Code) (2-7) as a modulation method used in a magnetic disk or a magneto-optical disk. The parameters of this modulation scheme are (2,7; 1,2; 4), and when the bit interval of the level code is T, the minimum inversion interval Tmin obtained by (d + 1) T is (2 + 1) 3T from T. Assuming that the bit interval of the data string is Tdata, the minimum inversion interval Tmin is 1.5 Tdata from (m / n) × Tmin = (1/2) × 3. The maximum inversion interval Tmax obtained by (k + 1) T is 8 (= 7 + 1) T ((= (m / n) × Tmax) Tdata = (1/2) × 8Tdata = 4.0Tdata) Become. Further, the detection window width Tw obtained by (m / n) T is 0.5 (= 1/2) Tdata.

この他、例えば、磁気ディスクまたは光磁気ディスク等の記録で用いられる変調方式としてRLL(1-7)がある。この変調方式のパラメータは(1,7;2,3;2)であり、最小反転間隔Tminは、2(=1+1)T(=2/3×2Tdata=1.33Tdata)となる。また最大反転間隔Tmaxは8(=7+1)T(=2/3×8Tdata=5.33Tdata)となる。さらに検出窓幅Twは、0.67(=2/3)Tdataとなる。   In addition, for example, there is RLL (1-7) as a modulation method used for recording on a magnetic disk or a magneto-optical disk. The parameter of this modulation scheme is (1,7; 2,3; 2), and the minimum inversion interval Tmin is 2 (= 1 + 1) T (= 2/3 × 2Tdata = 1.33Tdata). The maximum inversion interval Tmax is 8 (= 7 + 1) T (= 2/3 × 8Tdata = 5.33Tdata). Further, the detection window width Tw is 0.67 (= 2/3) Tdata.

ここでRLL(2-7)とRLL(1-7)を比較すると、例えば磁気ディスクシステムや光磁気ディスクシステムにおいて、線速方向に記録密度を高くするには、最小反転間隔Tminが1.33TdataであるRLL(1-7)より、1.5TdataであるRLL(2-7)の方が望ましい。しかしながら、実際には、RLL(2-7)より、検出窓幅Twがより大きく、ジッタに対する許容量が大きいと言われるRLL(1-7)がよく用いられている。   Here, when comparing RLL (2-7) and RLL (1-7), for example, in a magnetic disk system or a magneto-optical disk system, in order to increase the recording density in the linear velocity direction, the minimum inversion interval Tmin is 1.33 Tdata. RLL (2-7) with 1.5Tdata is more desirable than RLL (1-7). In practice, however, RLL (1-7), which is said to have a larger detection window width Tw and a larger tolerance for jitter than RLL (2-7), is often used.

RLL(1-7)符号の変換テーブルは、例えば、表1に示すようなテーブルである。   The RLL (1-7) code conversion table is, for example, a table as shown in Table 1.

<表1>
RLL(1,7; 2,3; 2)
データ 符号
i=1 11 00x
10 010
01 10x
i=2 0011 000 00x
0010 000 010
0001 100 00x
0000 100 010
ここで変換テーブル内の記号xは、次に続くチャネルビットが”0”であるとき”1”を与え、または次に続くチャネルビットが”1”であるとき”0”を与える。最大拘束長rは2である。
<Table 1>
RLL (1,7; 2,3; 2)
Data code i = 1 1 1 1 00x
10 010
01 10x
i = 2 0011 000 00x
0010 000 010
0001 100 00x
0000 100 010
Here, the symbol x in the conversion table gives “1” when the next channel bit is “0”, or “0” when the next channel bit is “1”. The maximum constraint length r is 2.

また、最小ランdが2で、最大反転間隔Tmaxが8T(最大ラン7)であるRLL(2-7)符号の変換テーブルは、例えば、表2に示すようなテーブルである。   An RLL (2-7) code conversion table having a minimum run d of 2 and a maximum inversion interval Tmax of 8T (maximum run 7) is, for example, a table as shown in Table 2.

<表2>
RLL(2,7; 1,2; 4)
データ 符号
i=2 11 1000
10 0100
i=3 011 001000
010 100100
000 000100
i=4 0011 00001000
0010 00100100
最大拘束長rは4である。
<Table 2>
RLL (2,7; 1,2; 4)
Data code i = 2 11 1000
10 0100
i = 3 011 001000
010 100 100
000 000100
i = 4 0011 00001000
0010 00100100
The maximum constraint length r is 4.

ところで、RLL(1-7)による変調を行ったチャネルビット列は、発生頻度としてはTminである2Tが一番多く、以下3T,4Tと続く。2Tや3Tのようなエッジ情報が早い周期で多く発生すると、クロック再生には有利であるが、2Tが連続しつづけると、記録波形に歪みが生じやすくなる(2Tの波形出力は小さく、デフォーカスやタンジェンシャル・チルトによる影響を受けやすい)。また、さらに高線密度で、最小マークの連続した記録は、ノイズ等の外乱の影響を受けやすく、データ再生誤りを起こしやすくなる。   By the way, the channel bit string that has been modulated by RLL (1-7) has the highest occurrence frequency of 2T, which is Tmin, followed by 3T and 4T. If edge information such as 2T or 3T is generated frequently at an early cycle, it is advantageous for clock reproduction. However, if 2T continues, the recorded waveform is likely to be distorted (2T waveform output is small and defocused). And is susceptible to tangential tilt). Further, continuous recording of a minimum mark at a higher linear density is likely to be affected by disturbances such as noise and is likely to cause data reproduction errors.

そこで、本出願人は特願平9−133379号として、Tminが所定の回数以上連続するのを制限することを提案したが、その符号の変換テーブルは、例えば表3に示すテーブルである。   Therefore, the applicant of the present application has proposed that Japanese Patent Application No. 9-133379 restricts Tmin from continuing a predetermined number of times or more. The code conversion table is, for example, a table shown in Table 3.

<表3>
RML(1,7;2,3;3)
データ 符号
i=1 11 00x
10 010
01 10x
i=2 0011 000 00x
0010 000 010
0001 100 00x
0000 100 010
i=3 100110 100 000 010
ここで変換テーブル内の記号xは、次に来るチャネルビットが”0”であるとき”1”を与え、また次に来るチャネルビットが”1”であるとき”0”を与える。最大拘束長rは3である。
<Table 3>
RML (1,7; 2,3; 3)
Data code i = 1 1 1 1 00x
10 010
01 10x
i = 2 0011 000 00x
0010 000 010
0001 100 00x
0000 100 010
i = 3 100110 100 000 010
Here, the symbol x in the conversion table gives “1” when the next channel bit is “0”, and gives “0” when the next channel bit is “1”. The maximum constraint length r is 3.

表3を使用した変換は、データ列が”10”となった場合、さらに次の4データを参照し、合計6データ列が”100110”となったとき、最小ランdの繰り返しを制限するコード”100 000 010”を与える。この変換により得られる符号の最小ランdの繰り返しは、最大で5回までになる。   The conversion using Table 3 refers to the following 4 data when the data string becomes “10”, and when the total of 6 data strings becomes “100110”, the code that limits the repetition of the minimum run d "100 000 010" is given. The minimum run d of the code obtained by this conversion is repeated up to 5 times.

表3を使用した変換は、表1のRLL(1-7)と比較すると、最小ランd、最大ランk、基本データ長m、および基本符号長nが同じであるが、拘束長rが2から3に大きくなっている。これは、即ち、テーブルの最大サイズが大きくなっていることを示し、例えば復調時にビットシフトエラーが発生したとき、復調エラー伝搬が増加する可能性があることを示している。   Compared with RLL (1-7) in Table 1, the conversion using Table 3 has the same minimum run d, maximum run k, basic data length m, and basic code length n, but a constraint length r of 2 It has increased from 3 to 3. This indicates that the maximum size of the table is large, and that, for example, when a bit shift error occurs during demodulation, there is a possibility that demodulation error propagation may increase.

ビットシフトエラーとは、符号列においてエッジを表す”1”が、前または後ろに1ビットずれるエラーのことである。エラー伝搬は、例えば、ビットシフトエラーによって1ヶ所でエラーが発生した符号列を、そのまま復号した際に発生する復調エラーの、エラーの先頭からエラーの終了までのビット数で表される。   A bit shift error is an error in which “1” representing an edge in a code string is shifted one bit forward or backward. Error propagation is represented by, for example, the number of bits from the beginning of the error to the end of the error of the demodulation error that occurs when a code string in which an error has occurred due to a bit shift error is decoded as it is.

このビットシフトエラーは、実際の記録再生装置における、データ再生時にもっともよく発生するエラーの形態である。また、これらエラーは、もっぱら最小ランd付近において発生することが確認されている。   This bit shift error is a form of error that occurs most frequently during data reproduction in an actual recording / reproducing apparatus. Moreover, it has been confirmed that these errors occur exclusively near the minimum run d.

またさらに、可変長符号(d,k;m,n;r)を、例えば可変長符号(2,7;1,2;5)であるとするとき、すなわち0の最小ランdを2ビット、0の最大ランkを7ビット、基本データ長mを1ビット、基本符号長nを2ビット、最大拘束長rを5とする変換テーブルは、例えば、表4に示すような変換テーブルとされる。   Furthermore, when the variable length code (d, k; m, n; r) is, for example, a variable length code (2, 7; 1, 2; 5), that is, the minimum run d of 0 is 2 bits, The conversion table in which the maximum run k of 0 is 7 bits, the basic data length m is 1 bit, the basic code length n is 2 bits, and the maximum constraint length r is 5 is, for example, a conversion table as shown in Table 4. .

<表4>
RML(2,7;1,2;5)
データ 符号
i=2 11 1000
10 0100
i=3 011 001000
010 100100
000 000100
i=4 0011 00001000
0010 00100100
i=5 01001 0000100100
最大拘束長rは5である。
<Table 4>
RML (2,7; 1,2; 5)
Data code i = 2 11 1000
10 0100
i = 3 011 001000
010 100 100
000 000100
i = 4 0011 00001000
0010 00100100
i = 5 01001 0000100100
The maximum constraint length r is 5.

表4に示した変換テーブルを使用した変換は、データ列が”010”となった場合、さらに次の2データを参照し、合計5データ列が”01001”となったとき、最小ランdの繰り返しを制限するコード”0000100100”を与えることで、この変換により得られる符号の最小ランdの繰り返しは、最大で4回までとなる。   Conversion using the conversion table shown in Table 4 refers to the next two data when the data string becomes “010”, and when the total of five data strings becomes “01001”, the minimum run d By giving a code “0000100100” for limiting repetition, the minimum run d of the code obtained by this conversion is repeated up to four times.

この表4の処理は、表2のRLL(2-7)と比較すると、最小ランd、最大ランk、基本データ長m、および基本符号長nが同じであるが、最大拘束長rが、4から5に大きくなっている。これは、即ち、テーブルの最大サイズが大きくなっていることを示し、例えば復調のときにビットシフトエラーが発生した場合、復調エラー伝搬が増加する可能性があることを示している。   In the processing of Table 4, the minimum run d, the maximum run k, the basic data length m, and the basic code length n are the same as compared with RLL (2-7) in Table 2, but the maximum constraint length r is Increased from 4 to 5. This indicates that the maximum size of the table is increased. For example, if a bit shift error occurs during demodulation, the demodulation error propagation may increase.

この他のラン長制限符号として、本出願人が特願平10−150280号にて提案している、例えば、表5および表6の変換テーブルで得られる符号がある。表5および表6の変換テーブルで得られる符号は、RLL(1,7)符号であり、その上に最小ランdの連続を制限し、さらにデータ語と符号語の対応した要素に規則を与えた変調符号である。   As other run length restriction codes, there are codes obtained by the conversion table of Tables 5 and 6 proposed by the present applicant in Japanese Patent Application No. 10-150280, for example. The codes obtained in the conversion tables of Table 5 and Table 6 are RLL (1,7) codes, on which the continuation of the minimum run d is restricted, and rules are given to the corresponding elements of data words and code words. Modulation code.

<表5>
17PP.RML.32
11 *0*
10 001
01 010
0011 010 100
0010 010 000
0001 000 100
000011 000 100 100
000010 000 100 000
000001 010 100 100
000000 010 100 000
"110111 001 000 000(next010)
00001000 000 100 100 100
00000000 010 100 100 100
<Table 5>
17PP.RML.32
11 * 0 *
10 001
01 010
0011 010 100
0010 010 000
0001 000 100
000011 000 100 100
000010 000 100 000
000001 010 100 100
000000 010 100 000
"110111 001 000 000 (next010)
00001000 000 100 100 100
00000000 010 100 100 100

表5は、最小ランdが1、かつ最大ランkが7で、変換テーブル内の要素に不確定符号を有する。不確定符号は、直前および直後の符号語列の如何によらず、最小ランdと最大ランkを守るように、”0”か”1”かを決定する。すなわち表5の変換テーブルを利用した処理は、変換するデータ列2ビットが(11)であったとき、その直前の符号語列によって”000”あるいは”101”が選択され、直前の符号語列の1チャネルビットが”1”であったとき、最小ランdを守るため、(11)は、”000”に変換され、直前の符号語列の1チャネルビットが”0”であったとき、(11)は、”101”に変換され、最大ランdを守れるようにする。   Table 5 shows that the minimum run d is 1 and the maximum run k is 7, and the elements in the conversion table have uncertain codes. The indeterminate code determines whether it is “0” or “1” so as to protect the minimum run d and the maximum run k, regardless of the codeword string immediately before and after. That is, in the process using the conversion table of Table 5, when the data string 2 bits to be converted is (11), “000” or “101” is selected according to the immediately preceding code word string, and the immediately preceding code word string is selected. When 1 channel bit of “1” is “1”, in order to protect the minimum run d, (11) is converted to “000”, and when 1 channel bit of the immediately preceding codeword string is “0”, (11) is converted to “101” so that the maximum run d can be protected.

表5の変換テーブルは、可変長構造である。すなわち拘束長iが1における変換コードは、必要数の4つ(2^(m x i) = 2^(2 x 1) = 4)よりも少ない3つで構成されている。その結果、データ列を変換する際に、拘束長iが1だけでは変換出来ないデータ列が存在することになる。結局、表5において、全てのデータ列に対応するためには、すなわち変換テーブルとして成り立つためには、拘束長iが3までのテーブルを参照する必要がある。   The conversion table in Table 5 has a variable length structure. That is, the conversion code with the constraint length i = 1 is composed of three less than the required number of four (2 ^ (m x i) = 2 ^ (2 x 1) = 4). As a result, there is a data string that cannot be converted when the constraint length i is only 1 when the data string is converted. After all, in Table 5, it is necessary to refer to a table having a constraint length i of up to 3 in order to correspond to all the data strings, that is, to hold as a conversion table.

また、表5の変換テーブルは、変換テーブル内に、最小ランの連続を制限する、置き換えコードを有する。すなわち、データ列が(110111)である場合、表5の変換テーブルを使用する処理は、さらに後ろに続く符号語列を参照し、それが”010”であったとき、”001 000 000”に置き換える。後ろに続く符号語列が”010”以外のとき、”*0* 010 *0*”とテーブル変換する。   Further, the conversion table of Table 5 has a replacement code for limiting the continuation of the minimum run in the conversion table. That is, when the data string is (110111), the process using the conversion table of Table 5 refers to the codeword string that follows, and when it is “010”, it changes to “001 000 000”. replace. When the subsequent code word string is other than “010”, the table is converted to “* 0 * 010 * 0 *”.

これによって、データ変換後の符号語列は、最小ランdの連続が制限され、最大でも6回までの最小ランdの繰り返しとなる。   As a result, the code word string after data conversion is limited in the minimum run d, and the maximum run d is repeated up to six times.

さらに表5の変換テーブルは、データ列の要素内の”1”の個数と、変換される符号語列の要素内の”1”の個数が、それを2で割った時の余りが、どちらも1あるいは0で同一となるような変換規則を有する。例えば、データ列の要素(000001)は”010 100 100”の符号語列に対応しているが、それぞれ”1”の個数は、データ列では1個、対応する符号語列では3個であり、どちらも2で割った余りが1で一致している。同様にして、データ列の要素(000000)は、”010 100 000”の符号語列に対応しているが、それぞれ”1”の個数は、データ列が0個、対応する符号語列は2個であり、どちらも2で割った余りが0で一致している。   Furthermore, the conversion table in Table 5 shows that the number of “1” s in the elements of the data string and the number of “1s” in the elements of the codeword string to be converted are the remainder when dividing by 2. Also have a conversion rule that is the same at 1 or 0. For example, the element (000001) of the data string corresponds to the code word string “010 100 100”, but the number of “1” is one for the data string and three for the corresponding code word string, respectively. In both cases, the remainder after dividing by 2 matches with 1. Similarly, the element (000000) of the data string corresponds to a code word string of “010 100 000”, but the number of “1” s is 0 for each data string and 2 for the corresponding code word string. Both of which are divided by 0 and the remainder when they are divided by 2.

そして表5の変換テーブルは、最大拘束長rが4である。拘束長iが4の変換コードは、最大ランkが7を実現するための、置き換えコードを有する。   In the conversion table of Table 5, the maximum constraint length r is 4. A conversion code having a constraint length i of 4 has a replacement code for realizing a maximum run k of 7.

<表6>
17PP.RML.52
i=1 Main table:
00 101
01 100
10 001
11 000
i=2 substitution table A. (limits d to 1)
0000 100 010
0001 101 010
1000 000 010
1001 001 010
i=3 substitution table B. (limits k to 8)
111111 000 010 010
111110 001 010 010
011110 101 010 010
011111 100 010 010
i=4 substitution table C. (limits RMTR to 6)
00010001 100 010 010 010
chan --0 10010001 100 000 010 010
chan --1 10010001 000 010 010 010
i=4 substitution table D. (limits k to 7)
chan 010 11100000 000 001 010 010
chan 010 11100010 100 001 010 010
chan 010 11100001 001 010 010 010
chan 010 11100011 101 010 010 010
<Table 6>
17PP.RML.52
i = 1 Main table:
00 101
01 100
10 001
11 000
i = 2 substitution table A. (limits d to 1)
0000 100 010
0001 101 010
1000 000 010
1001 001 010
i = 3 substitution table B. (limits k to 8)
111111 000 010 010
111110 001 010 010
011110 101 010 010
011111 100 010 010
i = 4 substitution table C. (limits RMTR to 6)
00010001 100 010 010 010
chan --0 10010001 100 000 010 010
chan --1 10010001 000 010 010 010
i = 4 substitution table D. (limits k to 7)
chan 010 11100000 000 001 010 010
chan 010 11100010 100 001 010 010
chan 010 11100001 001 010 010 010
chan 010 11100011 101 010 010 010

表6の変換テーブルは、最小ランdが1、最大ランkが7で、拘束長iが1において変換コードを4つ(2^(m x i) = 2^(2 x 1) = 4)有する構造をしている。すなわち表6の変換テーブルは、拘束長iが1をメインテーブルとし、以下拘束長iを大きくすることで、最小ランd、および最大ランk等を制限する構造となっている。表6の変換テーブルは、拘束長iが2では最小ランdを1に制限する置き換えコードを与え、拘束長iが3では最大ランkを8までに制限する置き換えコードを与え、さらに、拘束長iが4では、1である最小ランdの連続を制限する置き換えコードを与えると共に、最大ランkを7までに制限する置き換えコードを与える。表6の変換テーブルは、最大拘束長rが4である。   The conversion table in Table 6 has a structure in which the minimum run d is 1, the maximum run k is 7, the constraint length i is 1, and there are four conversion codes (2 ^ (mxi) = 2 ^ (2 x 1) = 4). I am doing. That is, the conversion table of Table 6 has a structure in which the minimum run d, the maximum run k, and the like are limited by setting the constraint length i to 1 as the main table and increasing the constraint length i below. The conversion table of Table 6 gives a replacement code that limits the minimum run d to 1 when the constraint length i is 2, gives a replacement code that limits the maximum run k to 8 when the constraint length i is 3, and further, the constraint length When i is 4, a replacement code that limits the continuation of the minimum run d that is 1 is given, and a replacement code that limits the maximum run k to 7 is given. In the conversion table of Table 6, the maximum constraint length r is 4.

表6の変換テーブルは、変換テーブル内に、最小ランdの連続を制限する、置き換えコードを有する。すなわち、表6の変換テーブルを使用した処理では、例えばデータ列(00010001)は、”100010010010”に置き換えられ、データ列(10010001)は、その直前の符号語列を参照し、それが”0”か”1”かによって変換コードを選択して置き換えられる。表6の変換テーブルを使用した処理は、直前の符号語列が”0”ならば、”100000010010”を、”1”ならば”000010010010”を選択する。これにより、データ変換後の符号語列は、最小ランdの連続が制限され、最大でも6回までの最小ランdの繰り返しとなる。   The conversion table of Table 6 has a replacement code that limits the continuation of the minimum run d in the conversion table. That is, in the process using the conversion table of Table 6, for example, the data string (00010001) is replaced with “100010010010”, and the data string (10010001) refers to the codeword string immediately before it, and is “0”. Or “1”, the conversion code is selected and replaced. In the process using the conversion table of Table 6, “100000010010” is selected if the immediately preceding codeword string is “0”, and “000001001010” is selected if it is “1”. As a result, the code word string after data conversion is limited in the minimum run d, and the maximum run d is repeated up to six times at the maximum.

さらに表6の変換テーブルは、データ列の要素内の”1”の個数と、変換される符号語列の要素内の”1”の個数が、それを2で割ったときの余りが、どちらも1あるいは0で同一となるような変換規則を有する。例えば、データ列の要素(1000)は、”000010”の符号語列に対応しているが、それぞれ”1”の個数は、データ列が1個、対応する符号語列は1個であり、どちらも2で割った余りが1で一致する。同様に、データ列の要素(111111)は、”000010010”の符号語列に対応しているが、それぞれ”1”の個数は、データ列では6個、対応する符号語列では2個であり、どちらも2で割った余りが0で一致する。   Furthermore, the conversion table in Table 6 shows that the number of “1” in the element of the data string and the number of “1” in the element of the codeword string to be converted, which is the remainder when dividing by 2 Also have a conversion rule that is the same at 1 or 0. For example, the element (1000) of the data string corresponds to the code word string “000010”, but the number of “1” is one data string and one corresponding code word string, In both cases, the remainder obtained by dividing by 2 matches with 1. Similarly, the element (111111) of the data string corresponds to the code word string “000010010”, but the number of “1” s is 6 for the data string and 2 for the corresponding code word string, respectively. In both cases, the remainder obtained by dividing by 2 matches with 0.

そして表6の変換テーブルは、最大拘束長iが4の変換コードにおいて、最大ランkが7を実現するための、置き換えコードを有する。このとき、表6の変換テーブルを使用した処理は、変換するために、その直前の符号語列を参照し、それが”010”であるとき、置き換えが実行される。   The conversion table of Table 6 has a replacement code for realizing a maximum run k of 7 in a conversion code having a maximum constraint length i of 4. At this time, the process using the conversion table of Table 6 refers to the codeword string immediately before that for conversion, and when it is “010”, replacement is executed.

ここでDSV(Digital Sum Value)制御について説明する。表1乃至表6の変換テーブルを使用したデータ変換は、それ自身だけではDSV制御が行われない。従って、システムによってDSV制御を行う必要があるとき、データ変調後のチャネルビット列に、所定の間隔で計算されたDSV制御ビットが挟みこまれる。   Here, DSV (Digital Sum Value) control will be described. In the data conversion using the conversion tables of Tables 1 to 6, DSV control is not performed by itself. Therefore, when it is necessary to perform DSV control by the system, DSV control bits calculated at predetermined intervals are sandwiched in the channel bit string after data modulation.

ところで、表5および表6に従ってデータ列を変調し、変調後のチャネルビット列を、所定の間隔で、これまでと同様にDSV制御することができるが、表5および表6の例では、データ列と、変換される符号語列の関係を生かして、さらに効率良くDSV制御を行うことができる。   By the way, the data string is modulated according to Tables 5 and 6, and the modulated channel bit string can be DSV-controlled at a predetermined interval as before. In the examples of Tables 5 and 6, Thus, DSV control can be performed more efficiently by utilizing the relationship between the converted codeword strings.

即ち、変換テーブルが、データ列の要素内の”1”の個数と、変換される符号語列の要素内の”1”の個数が、それを2で割った時の余りが、どちらも1あるいは0で同一となるような変換規則を有するとき、チャネルビットに、「反転」を表す”1”、あるいは「非反転」を表す”0”のDSV制御ビットを挿入することは、データビット列内に、「反転」するならば”1”を挾み、「非反転」ならば”0”のDSV制御ビットを挿入することと等価となる。   That is, in the conversion table, the number of “1” in the element of the data string and the number of “1” in the element of the codeword string to be converted are divided by 2, and the remainder is 1 Alternatively, when having a conversion rule that is the same at 0, inserting a DSV control bit of “1” indicating “inverted” or “0” indicating “non-inverted” into the channel bit is within the data bit string. If “inverted”, “1” is read, and if “non-inverted”, “0” DSV control bit is inserted.

たとえば表5の変換テーブルを使用したデータ変換において、データ変換する3ビットが”001”と続いたときに、その後ろにおいてDSV制御ビットを挾むと決定すると、データ変換は、(001−x)(xは1ビットで、0又は1)となる。ここでxに”0”を与えれば、表5の変換テーブルは、表7に示すようになる。   For example, in the data conversion using the conversion table of Table 5, when it is determined that 3 bits to be converted are followed by “001” and the DSV control bit is included after that, the data conversion is (001-x) ( x is 1 bit and is 0 or 1). Here, when “0” is given to x, the conversion table of Table 5 is as shown in Table 7.

<表7>
データ 符号語
0010 010 000
<Table 7>
Data codeword
0010 010 000

また、”1”を与えれば、表5の変換テーブルは、表8に示すようになる。
<表8>
データ 符号語
0011 010 100
If “1” is given, the conversion table of Table 5 is as shown in Table 8.
<Table 8>
Data codeword
0011 010 100

符号語列をNRZI化してレベル符号化したとき、表7の変換テーブルおよび表8の変換テーブルは、表9に示すようになる。   When the codeword string is converted to NRZI and level-encoded, the conversion table in Table 7 and the conversion table in Table 8 are as shown in Table 9.

<表9>
データ 符号語 レベル符号
0010 010 000 011111
0011 010 100 011000
<Table 9>
Data Codeword Level code
0010 010 000 011111
0011 010 100 011000

レベル符号列の最後の3ビットが相互に反転する。すなわち、DSV制御ビットxの、”1”と”0”を選択することによって、データ列内においても、DSV制御が行えることになる。   The last 3 bits of the level code string are inverted from each other. That is, by selecting “1” and “0” of the DSV control bit x, DSV control can be performed even in the data string.

DSV制御による冗長度を考えると、データ列内において1ビットでDSV制御を行うことは、チャネルビット列で表現すれば、表5および表6の基本データ長mが2で、基本符号長nが3であるから、1.5チャネルビットでDSV制御を行っていることに相当する。ここで、例えば、表1のようなRLL(1-7)テーブルにおいてDSV制御をするためには、チャネルビット列においてDSV制御を行うことになり、最小ランdを守るためには、少なくとも2チャネルビットが必要であり、冗長度は、より大きくなってしまう。   Considering the redundancy by the DSV control, the DSV control with 1 bit in the data string means that the basic data length m in Table 5 and Table 6 is 2 and the basic code length n is 3 in terms of the channel bit string. Therefore, this corresponds to performing DSV control with 1.5 channel bits. Here, for example, in order to perform DSV control in the RLL (1-7) table as shown in Table 1, DSV control is performed in the channel bit string, and in order to keep the minimum run d, at least 2 channel bits are used. Is necessary, and the redundancy becomes larger.

表5および表6の変換テーブルを使用した変換は、データ列内でDSV制御を行えるので、効率が良い。表5および表6の変換テーブルにより変換された符号は、DSV制御が行えると共に、最小ランdの繰り返しが制限されているので、高線密度記録再生に適している符号である。   Conversion using the conversion tables in Tables 5 and 6 is efficient because DSV control can be performed within the data string. The codes converted by the conversion tables in Table 5 and Table 6 are suitable for high linear density recording and reproduction because they can be controlled by DSV and the repetition of the minimum run d is limited.

ところで、表5および表6の変換テーブルにより変換された符号は、表3のRML17符号と比較すると、最小ランd、最大ランk、基本データ長m、および基本符号長nが同じであるが、最大拘束長rが3から4と大きい。これは即ち、テーブルの最大サイズが大きくなっていることを示し、例えば復調時にビットシフトエラーが発生したとき、エラー伝搬が増加する可能性があることを示す。エラー伝搬は少ない方がよいのは言うまでもない。   By the way, the codes converted by the conversion tables of Table 5 and Table 6 have the same minimum run d, maximum run k, basic data length m, and basic code length n as compared with the RML17 code of Table 3. The maximum restraint length r is as large as 3 to 4. This indicates that the maximum size of the table is increased, and that error propagation may increase when, for example, a bit shift error occurs during demodulation. Needless to say, less error propagation is better.

以上のように、磁気ディスクや光磁気ディスク、光ディスク等の記録媒体を高密度化し、変調符号として、最小ランdが1以上である、最小マーク長が大きいRLL符号を選択する場合、さらに記録・再生時の歪みを少なくすることでエラーの発生を抑え、DSV制御の効率を良くすることで、より高密度記録再生に適した符号として表5や表6に基づく符号を選択したとき、最大拘束長rの大きな符号は、エラーが発生した後のエラー伝搬が増加することがあるという課題がある。   As described above, when a recording medium such as a magnetic disk, a magneto-optical disk, or an optical disk is densified and an RLL code having a minimum run d of 1 or more and a large minimum mark length is selected as a modulation code, recording / recording When the codes based on Table 5 and Table 6 are selected as codes suitable for higher-density recording / reproduction by reducing the distortion during reproduction and suppressing the occurrence of errors and improving the efficiency of DSV control, the maximum constraint A code having a large length r has a problem that error propagation after an error occurs may increase.

本発明はこのような状況に鑑みてなされたものであり、ビットシフトエラーが発生したとき、より簡単な構成でエラー伝搬が小さくなるようにする。   The present invention has been made in view of such a situation. When a bit shift error occurs, error propagation is reduced with a simpler configuration.

請求項1に記載の復調装置は、所定の変換規則に対応する復調テーブルを有し、復調テーブルの正しい符号のうちの少なくとも一部の符号の先頭の1ビットの値を無視することにより、正しい符号の変換規則に一致しない誤った符号を、復調テーブルの正しい符号と同一の復調テーブルで復調する復調手段を備えることを特徴とする。 The demodulator according to claim 1 has a demodulation table corresponding to a predetermined conversion rule, and corrects by ignoring the value of the first bit of at least some of the correct codes in the demodulation table. Demodulating means for demodulating an incorrect code that does not match the code conversion rule with the same demodulation table as the correct code of the demodulation table is provided.

請求項に記載の復調方法は、所定の変換規則に対応する復調テーブルの正しい符号のうちの少なくとも一部の符号の先頭の1ビットの値を無視することにより、正しい符号の変換規則に一致しない誤った符号を、復調テーブルの正しい符号と同一の復調テーブルで復調する復調ステップを含むことを特徴とする。 8. The demodulation method according to claim 7 , wherein the first one bit value of at least some of the correct codes of the demodulation table corresponding to the predetermined conversion rule is ignored, thereby matching the correct code conversion rule. A demodulating step of demodulating the wrong code with the same demodulating table as the correct code of the demodulating table.

請求項1に記載の復調装置および請求項に記載の復調方法においては、所定の変換規則に対応する復調テーブルの正しい符号うちの少なくとも一部の符号の先頭の1ビットの値が無視されることにより、正しい符号の変換規則に一致しない誤った符号が、復調テーブルの正しい符号と同一の復調テーブルで復調される。 In the demodulating device according to claim 1 and the demodulating method according to claim 7 , the value of the first one bit of at least some of the correct codes of the demodulation table corresponding to a predetermined conversion rule is ignored. Thus, an incorrect code that does not match the correct code conversion rule is demodulated by the same demodulation table as the correct code of the demodulation table.

本発明によれば、ビットシフトエラーが発生したとき、より簡単な構成でエラー伝搬が小さくなるようにすることが可能になる。 According to the present invention, when a bit shift error occurs, error propagation can be reduced with a simpler configuration.

以下、本発明に係る復調装置の実施例を図面を参照しながら説明する。この実施例は、データ列を表5および表6に示した変換テーブルを用いて可変長符号(d,k;m,n)=(1,7;2,3)に変換した変調符号語列を復調する復調装置に適用したものである。   Embodiments of a demodulator according to the present invention will be described below with reference to the drawings. In this embodiment, a modulation codeword string obtained by converting a data string into a variable length code (d, k; m, n) = (1, 7; 2, 3) using the conversion tables shown in Tables 5 and 6 This is applied to a demodulator that demodulates the signal.

図1は、表5のテーブルに対応する復調テーブルを用いた、復調装置の一実施の形態の構成を示すブロック図である。復調装置のコンパレート部11は、図1に示すように、伝送路より伝送されてきた信号、または、記録媒体より再生された信号を2値化する。コンパレート部11は、チャネルビット列に変調した後に挿入された、同期信号などのデータとは関係のない部分を取り除く。   FIG. 1 is a block diagram showing a configuration of an embodiment of a demodulating device using a demodulating table corresponding to the table in Table 5. As shown in FIG. 1, the comparator unit 11 of the demodulator binarizes the signal transmitted from the transmission path or the signal reproduced from the recording medium. The comparator unit 11 removes a portion which is inserted after being modulated into a channel bit string and which is not related to data such as a synchronization signal.

エラーデータ復調部12は、2値化されたデータより、復調テーブルには存在しないが、より確からしい復調を行う復調テーブルを作成し、これに基づいた復調を行う。   From the binarized data, the error data demodulator 12 creates a demodulation table that does not exist in the demodulation table but performs more reliable demodulation, and performs demodulation based on the demodulation table.

復調部13は、復調テーブルに基づいて復調を行う。コンパレート部11から供給されたデータが、復調部13の有する復調テーブルと一致した場合、復調部13は、供給されたデータの復調を行い、出力する。また、コンパレート部11から供給されたデータが、復調部13の有する復調テーブルと一致しない場合、すなわちエラーの場合、エラーデータ復調部12が、復調結果を出力する。   The demodulator 13 performs demodulation based on the demodulation table. When the data supplied from the comparator 11 matches the demodulation table of the demodulator 13, the demodulator 13 demodulates the supplied data and outputs it. When the data supplied from the comparator 11 does not match the demodulation table of the demodulator 13, that is, in the case of an error, the error data demodulator 12 outputs a demodulation result.

表5を用いた場合、データ列においてDSV制御ビットの1ビットを挿入した後に符号語列に変換する様な、DSV制御方法を用いることが出来るため、DSVビット取出部14は、復調部13から供給されたデータから、任意の間隔で挿入されているデータ列内のDSV制御ビットを取り除き、元のデータ列を出力する。   When Table 5 is used, since a DSV control method can be used in which a DSV control bit is inserted into a data string and then converted into a codeword string, the DSV bit extracting unit 14 is connected to the demodulating unit 13. The DSV control bits in the data string inserted at an arbitrary interval are removed from the supplied data, and the original data string is output.

そしてバッファ15は、DSVビット取出部14から供給されたシリアルデータを一旦記憶し、所定の転送レートで読み出し、出力する。タイミング管理部16は、タイミング信号を生成し、コンパレート部11、エラーデータ復調部12、復調部13、DSVビット取出部14、およびバッファ15に供給し、タイミングを管理する。   The buffer 15 temporarily stores the serial data supplied from the DSV bit extraction unit 14, reads it at a predetermined transfer rate, and outputs it. The timing management unit 16 generates a timing signal, supplies the timing signal to the comparator unit 11, the error data demodulation unit 12, the demodulation unit 13, the DSV bit extraction unit 14, and the buffer 15, and manages the timing.

図2は、復調部13およびエラーデータ復調部12の詳細な構成を示すブロック図である。図1の復調装置におけるコンパレート部11は、NRZI変調されているデジタルデータ列(レベル符号)を、逆NRZI符号(エッジ符号)化する。エラーコード/拘束長判定部21は、2値のデジタル信号の入力を受け、拘束長iを判定し、デジタルデータ列が表5の復調テーブルに存在する場合、拘束長iを出力し、そうでない場合、すなわちエラーのデジタルデータ列の場合は、エラーデータ復調テーブル25を参照するような信号を出力する。   FIG. 2 is a block diagram showing detailed configurations of the demodulator 13 and the error data demodulator 12. The comparator 11 in the demodulator of FIG. 1 converts the digital data sequence (level code) that has been NRZI modulated into an inverse NRZI code (edge code). The error code / constraint length determination unit 21 receives an input of a binary digital signal, determines the constraint length i, and outputs a constraint length i if the digital data string exists in the demodulation table of Table 5, otherwise. In this case, that is, in the case of an error digital data string, a signal that refers to the error data demodulation table 25 is output.

最小ラン連続制限コード検出部22は、2値のデジタル信号の入力から、最小ランdの連続を制限するために与えられた専用のコードを検出し、その情報を拘束長判定部21に供給する。最小ラン・最大ラン補償コード検出部23は、2値のデジタル信号の入力から、最小ランdおよび最大ランkを補償するために与えられた専用のコードを検出し、その情報を拘束長判定部21に供給する。   The minimum run continuation limit code detection unit 22 detects a dedicated code given to limit the continuation of the minimum run d from the input of a binary digital signal, and supplies the information to the constraint length determination unit 21. . The minimum run / maximum run compensation code detector 23 detects a dedicated code given to compensate for the minimum run d and the maximum run k from the input of a binary digital signal, and uses the information as a constraint length determination unit. 21.

エラーデータ復調コード検出部24は、2値のデジタル信号の入力から、表5の復調テーブルに存在しない、所定の復調コードを検出し、これがあった場合、その情報をエラーデータ復調テーブル25に供給する。   The error data demodulation code detection unit 24 detects a predetermined demodulation code that does not exist in the demodulation table of Table 5 from the input of the binary digital signal, and supplies this information to the error data demodulation table 25 when there is this. To do.

エラーデータ復調テーブル25は、逆変換部26−1乃至26−4と同様の構造をしており、エラーデータ復調コード検出部24の情報を基に、どのエラーデータ復調テーブルを用いるかを選択し、決定する。   The error data demodulation table 25 has the same structure as the inverse conversion units 26-1 to 26-4, and selects which error data demodulation table to use based on the information of the error data demodulation code detection unit 24. ,decide.

逆変換部26−1乃至26−4は、n×iビットの可変長符号を、m×iビットのデータに復調するテーブルを有している。マルチプレクサ27は、逆変換部26−1乃至26−4からのデータ、およびエラーデータ復調テーブル25からのエラーデータを切り替え選択し、シリアルデータとして出力する。   The inverse transform units 26-1 to 26-4 have a table for demodulating an n × i-bit variable length code into m × i-bit data. The multiplexer 27 switches and selects the data from the inverse conversion units 26-1 to 26-4 and the error data from the error data demodulation table 25, and outputs it as serial data.

ここで、エラーデータの復調について説明する。表5において、拘束長i=4の2つの要素は、先頭の1符号語は無視して復調を行っても、他と間違えることはない。つまり、符号語列の、”000−100−100−100”(第1項)および”100−100−100−100”(第2項)並びに、”010−100−100−100”(第1項)および”110−100−100−100”(第2項)の、それぞれの符号語列の第1項は表5に存在するが、第2項は表5に存在せず、エラーである。しかし、これらの第2項を第1項と同じとみなして、”X00−100−100−100” を(00001000)と復調し、”X10−100−100−100”を(00000000)と復調しても(”X”を任意の1符号語とする)、符号語にエラーがないときは正しく復調が可能であり、またさらに、符号語にエラーがあった場合、よりエラーの少ない復調結果の選択が可能になる。   Here, demodulation of error data will be described. In Table 5, the two elements having the constraint length i = 4 are not mistaken for others even if demodulation is performed with the first one code word ignored. That is, the code word strings “000-100-100-100” (first term) and “100-100-100-100” (second term) and “010-100-100-100” (first ) And "110-100-100-100" (second term), the first term of each codeword string exists in Table 5, but the second term does not exist in Table 5 and is an error. . However, assuming that these second terms are the same as the first term, "X00-100-100-100" is demodulated as (00001000) and "X10-100-100-100" is demodulated as (00000000). Even if (“X” is an arbitrary codeword), it is possible to demodulate correctly when there is no error in the codeword. Furthermore, if there is an error in the codeword, the demodulation result with less errors Selection becomes possible.

同様に、拘束長iが4以外の3、または2のときについても、全ての要素において、先頭の1符号語は無視してもよく、その場合でも、符号語にエラーがない時は正しく復調し、またさらに、符号語にエラーがあった場合、よりエラーの少ない復調結果の選択が可能になる。   Similarly, when the constraint length i is 3 or 2 other than 4, the first one code word may be ignored in all elements, and even in this case, the code word is correctly demodulated when there is no error. In addition, when there is an error in the code word, it is possible to select a demodulation result with less error.

さらに拘束長iが1のときについては、3つの要素のうち、”010”と”110”のみが先頭の1符号語を無視してもよく、”X10”を(01)と書くことができる。   Further, when the constraint length i is 1, only “010” and “110” of the three elements may ignore the first code word, and “X10” can be written as (01). .

上記に基づいて表5の復調テーブルを作成すると、下の表10のように表すことができ、エラーコード/拘束長判定部21、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の処理は、図3のように表すことができる。   When the demodulation table of Table 5 is created based on the above, it can be expressed as shown in Table 10 below, which includes an error code / constraint length determination unit 21, a minimum run continuous limit code detection unit 22, a minimum run / maximum run compensation code. The processes of the detection unit 23 and the error data demodulation code detection unit 24 can be expressed as shown in FIG.

最小ラン・最大ラン補償コード検出部23は、入力された符号語列が”X00−100−100−100”または”X10−100−100−100”であると判定したとき、エラーコード/拘束長判定部21に拘束長iが4であることを示す信号を出力し、入力された符号語列が”X00−100−100−100”および”X10−100−100−100”でないと判定したとき、エラーコード/拘束長判定部21に拘束長iが4以外であることを示す信号を出力する。最小ラン連続制限コード検出部22は、入力された符号語列が”X01−000−000−(not100)”であると判定したとき、エラーコード/拘束長判定部21に拘束長iが3であることを示す信号を出力し、入力された符号語列が”X01−000−000−(not100)”でないと判定したとき、エラーコード/拘束長判定部21に拘束長iが3と判定しなかったことを示す信号を出力する。   When the minimum run / maximum run compensation code detection unit 23 determines that the input code word string is “X00-100-100-100” or “X10-100-100-100”, the error code / constraint length When a signal indicating that the constraint length i is 4 is output to the determination unit 21 and it is determined that the input codeword string is not “X00-100-100-100” and “X10-100-100-100” Then, a signal indicating that the constraint length i is other than 4 is output to the error code / constraint length determination unit 21. When the minimum run continuation restriction code detection unit 22 determines that the input code word string is “X01-000-000- (not 100)”, the error code / constraint length determination unit 21 sets the constraint length i to 3. When it is determined that the input code word string is not “X01-000-000- (not100)”, the error code / constraint length determination unit 21 determines that the constraint length i is 3. A signal indicating that there was no output is output.

エラーコード/拘束長判定部21は、入力された符号語列が”X00−100−100”、”X00−100−000−(not100)”、”X10−100−100”、または”X10−100−000−(not100)”であると判定したとき、拘束長iが3であることを示す信号を出力し、入力された符号語列が”X00−100−100”、”X00−100−000−(not100)”、”X10−100−100”、および”X10−100−000−(not100)”でないと判定したとき、入力された符号語列が”X10−100”、”X10−000−(not100)”、または”X00−100”であるか否かを判定する。エラーコード/拘束長判定部21は、入力された符号語列が”X10−100”、”X10−000−(not100)”、または”X00−100”であると判定したとき、拘束長iが2であることを示す信号を出力し、入力された符号語列が”X10−100”、”X10−000−(not100)”、および”X00−100”でないと判定したとき、入力された符号語列が”000”、”101”、”001”、または”X10”であるか否かを判定する。エラーコード/拘束長判定部21は、入力された符号語列が”000”、”101”、”001”、または”X10”であると判定したとき、拘束長iが1であることを示す信号を出力し、入力された符号語列が”000”、”101”、”001”、および”X10”でないと判定したとき、エラーを出力する。   The error code / constraint length determination unit 21 determines that the input code word string is “X00-100-100”, “X00-100-000- (not100)”, “X10-100-100”, or “X10-100”. When it is determined that “−000− (not100)”, a signal indicating that the constraint length i is 3 is output, and the input codeword string is “X00-100-100”, “X00-100-000”. -(Not100) "," X10-100-100 ", and" X10-100-000- (not100) "when it is determined that the input codeword string is" X10-100 "," X10-000- Whether or not (not 100) "or" X00-100 "is determined. When the error code / constraint length determination unit 21 determines that the input code word string is “X10-100”, “X10-000- (not100)”, or “X00-100”, the constraint length i is 2 is output, and when it is determined that the input code word string is not “X10-100”, “X10-000- (not100)”, and “X00-100”, the input code It is determined whether the word string is “000”, “101”, “001”, or “X10”. When the error code / constraint length determination unit 21 determines that the input code word string is “000”, “101”, “001”, or “X10”, it indicates that the constraint length i is 1. A signal is output, and when it is determined that the input code word string is not “000”, “101”, “001”, and “X10”, an error is output.

<表10>
復調テーブル(1,7;2,3;4)
符号 復調データ
i=1 101 11
000 11
001 10
x10 01
i=2 x10 100 0011
x10 000(not 100) 0010
x00 100 0001
i=3 x00 100 100 000011
x00 100 000(not 100) 000010
x10 100 100 000001
x10 100 000(not 100) 000000
i=3 : Prohibit Repeated Minimum Transition Runlength
x01 000 000(not 100) 110111
i=4 : limits k to 7
x00 100 100 100 00001000
x10 100 100 100 00000000
(x: 0 or 1)
<Table 10>
Demodulation table (1,7; 2,3; 4)
Code Demodulated data
i = 1 101 11
000 11
001 10
x10 01
i = 2 x10 100 0011
x10 000 (not 100) 0010
x00 100 0001
i = 3 x00 100 100 000011
x00 100 000 (not 100) 000010
x10 100 100 000001
x10 100 000 (not 100) 000000
i = 3: Prohibit Repeated Minimum Transition Runlength
x01 000 000 (not 100) 110111
i = 4: limits k to 7
x00 100 100 100 00001000
x10 100 100 100 00000000
(x: 0 or 1)

上の表10に従った場合、図2の逆変換部26−1乃至26−4に表10を与え、またエラーコード/拘束長判定部21にも表10を与えることで、実質的に、図2に示したエラーデータ復調テーブル25およびエラーデータ復調コード検出部24は不要となる。すなわち、図1で言えば、復調部13およびエラーデータ復調部12が統合されて一つとなった構成とすることが出来る。   When Table 10 is followed, Table 10 is given to the inverse conversion units 26-1 to 26-4 in FIG. 2 and Table 10 is also given to the error code / constraint length determination unit 21, so that The error data demodulation table 25 and the error data demodulation code detector 24 shown in FIG. 2 are not necessary. That is, in FIG. 1, the demodulating unit 13 and the error data demodulating unit 12 can be integrated into a single configuration.

ところで表5に対応する、エラーを含めた復調を行わない、従来の復調テーブルは、以下の表11の通りである。   By the way, the conventional demodulation table corresponding to Table 5 in which demodulation including errors is not performed is shown in Table 11 below.

<表11>
復調テーブル(1,7;2,3;4)
符号 復調データ
i=1 101 11
000 11
001 10
010 01
i=2 010 100 0011
010 000(not 100) 0010
000 100 0001
i=3 000 100 100 000011
000 100 000(not 100) 000010
010 100 100 000001
010 100 000(not 100) 000000
i=3 : Prohibit Repeated Minimum Transition Runlength
001 000 000(not 100) 110111
i=4 : limits k to 7
000 100 100 100 00001000
010 100 100 100 00000000
<Table 11>
Demodulation table (1,7; 2,3; 4)
Code Demodulated data
i = 1 101 11
000 11
001 10
010 01
i = 2 010 100 0011
010 000 (not 100) 0010
000 100 0001
i = 3 000 100 100 000011
000 100 000 (not 100) 000010
010 100 100 000001
010 100 000 (not 100) 000000
i = 3: Prohibit Repeated Minimum Transition Runlength
001 000 000 (not 100) 110111
i = 4: limits k to 7
000 100 100 100 00001000
010 100 100 100 00000000

従来の処理を示す表11に従った場合、図2の逆変換部26−1乃至26−4は、表11が与えられ、またエラーコード/拘束長判定部21にも表11が与えられる。すると、図2中のエラーデータ復調テーブル25およびエラーデータ復調コード検出部24が必要となる。   When the table 11 indicating the conventional processing is followed, the inverse conversion units 26-1 to 26-4 in FIG. 2 are given the table 11, and the error code / constraint length determination unit 21 is also given the table 11. Then, the error data demodulation table 25 and the error data demodulation code detection unit 24 in FIG. 2 are required.

図4は、表11に基づいて、復調部13とエラーデータ復調部12を区別し、図3に示した処理の詳細を、図2に対応するように書き換えたものである。図4は、図2の各部の動作に対応している。   4 distinguishes the demodulator 13 and the error data demodulator 12 based on Table 11, and the details of the processing shown in FIG. 3 are rewritten to correspond to FIG. FIG. 4 corresponds to the operation of each unit in FIG.

エラーデータ復調コード検出部24は、入力された符号語列が”100−100−100−100”、”110−100−100−100”、”101−000−000−(not100)”、”100−100−100−(not100)”、”100−100−000−(not100)”、”110−100−100−(not100)”、”110−100−000−(not100)”、”110−100−(not100)”、”110−000−(not100)”、”100−100−(not100)”、または”110−(not100)”であると判定したとき、エラーデータ復調テーブル25において、それぞれ対応した復調データが出力されるように、所定の信号を送る。上記以外の時は復調不可能エラーとなり、エラーデータ復調テーブル25は、エラーのための所定の値を出力する。そして、エラーデータ復調テーブル25からのマルチプレクサ27への出力は、エラーコード/拘束長判定部21より、エラーコードとしての出力をマルチプレクサ27に与えた時に用いられる。エラーコード/拘束長判定部21にエラーコードを出力し、入力された符号語列が”100−100−100−100”、”110−100−100−100”、”101−000−000−(not100)”、”100−100−100−(not100)”、”110−100−100−(not100)”、”110−100−000−(not100)”、”110−100−(not100)”、”110−000−(not100)”、”100−100−(not100)”、および”110−(not100)”でないと判定したとき、エラーコード/拘束長判定部21にエラーでないことを示す所定のコードを出力する。   The error data demodulated code detector 24 has the input code word string “100-100-100-100”, “110-100-100-100”, “101-000-000- (not100)”, “100”. -100-100- (not100) "," 100-100-000- (not100) "," 110-100-100- (not100) "," 110-100-000- (not100) "," 110-100 -(Not100) "," 110-000- (not100) "," 100-100- (not100) ", or" 110- (not100) " A predetermined signal is sent so that the demodulated data is output. Otherwise, an error that cannot be demodulated occurs, and the error data demodulation table 25 outputs a predetermined value for the error. The output from the error data demodulation table 25 to the multiplexer 27 is used when an error code output is given to the multiplexer 27 from the error code / constraint length determination unit 21. An error code is output to the error code / constraint length determination unit 21, and the input code word string is "100-100-100-100", "110-100-100-100", "101-000-000- ( not100) "," 100-100-100- (not100) "," 110-100-100- (not100) "," 110-100-000- (not100) "," 110-100- (not100) ", When it is determined that it is not “110-000- (not100)”, “100-100- (not100)”, or “110- (not100)”, the error code / constraint length determination unit 21 indicates that there is no error. Output code.

最小ラン・最大ラン補償コード検出部23は、入力された符号語列が”000−100−100−100”または”010−100−100−100”であると判定したとき、エラーコード/拘束長判定部21に拘束長iが4であることを示す信号を出力し、入力された符号語列が”000−100−100−100”および”010−100−100−100”でないと判定したとき、エラーコード/拘束長判定部21に拘束長iが4以外であることを示す信号を出力する。最小ラン連続制限コード検出部22は、入力された符号語列が”001−000−000−(not100)”であると判定したとき、エラーコード/拘束長判定部21に拘束長iが3であることを示す信号を出力し、入力された符号語列が”001−000−000−(not100)”でないと判定したとき、エラーコード/拘束長判定部21に拘束長iが3と判定しなかったことを示す信号を出力する。   When the minimum run / maximum run compensation code detection unit 23 determines that the input code word string is “000-100-100-100” or “010-100-100-100”, the error code / constraint length When a signal indicating that the constraint length i is 4 is output to the determination unit 21 and it is determined that the input code word string is not “000-100-100-100” and “010-100-100-100” Then, a signal indicating that the constraint length i is other than 4 is output to the error code / constraint length determination unit 21. When the minimum run continuation restriction code detector 22 determines that the input code word string is “001-000-000- (not 100)”, the error code / constraint length determiner 21 sets the constraint length i to 3. When it is determined that the input code word string is not “001-000-000- (not100)”, the error code / constraint length determination unit 21 determines that the constraint length i is 3. A signal indicating that there was no output is output.

エラーコード/拘束長判定部21は、入力された符号語列が”000−100−100”、”000−100−000−(not100)”、”010−100−100”、または”010−100−000−(not100)”であると判定したとき、拘束長iが3であることを示す信号を出力し、入力された符号語列が”000−100−100”、”000−100−000−(not100)”、”010−100−100”、および”010−100−000−(not100)”でないと判定したとき、入力された符号語列が”010−100”、”010−000−(not100)”、または”000−100”であるか否かを判定する。エラーコード/拘束長判定部21は、入力された符号語列が”010−100”、”010−000−(not100)”、または”000−100”であると判定したとき、拘束長iが2であることを示す信号を出力し、入力された符号語列が”010−100”、”010−000−(not100)”、および”000−100”でないと判定したとき、入力された符号語列が”000”、”101”、”001”、または”010”であるか否かを判定する。エラーコード/拘束長判定部21は、入力された符号語列が”000”、”101”、”001”、または”010”であると判定したとき、拘束長iが1であることを示す信号を出力し、入力された符号語列が”000”、”101”、”001”、および”010”でないと判定したとき、エラーを出力する。   The error code / constraint length determination unit 21 determines that the input code word string is “000-100-100”, “000-100-000- (not100)”, “010-100-100”, or “010-100”. When it is determined that “−000− (not100)”, a signal indicating that the constraint length i is 3 is output, and the input codeword string is “000-100-100”, “000-100-000”. -(Not100) "," 010-100-100 ", and" 010-100-000- (not100) ", when it is determined that the input codeword string is" 010-100 "," 010-000- (Not 100) "or" 000-100 ". When the error code / constraint length determination unit 21 determines that the input code word string is “010-100”, “010-000- (not100)”, or “000-100”, the constraint length i is 2 is output, and when it is determined that the input code word string is not “010-100”, “010-000- (not100)”, and “000-100”, the input code It is determined whether the word string is “000”, “101”, “001”, or “010”. When the error code / constraint length determination unit 21 determines that the input codeword string is “000”, “101”, “001”, or “010”, it indicates that the constraint length i is 1. A signal is output, and when it is determined that the input code word string is not “000”, “101”, “001”, and “010”, an error is output.

図3および図4は、本発明における第1のシフトエラー減少の具体的な手法を示している。このように、本発明における第1のシフトエラー発生時の、復調エラー伝搬減少の手法が示された。   3 and 4 show a specific method for reducing the first shift error in the present invention. As described above, the method of reducing the propagation of the demodulation error when the first shift error occurs in the present invention is shown.

次に、本発明における第2のシフトエラー発生時の、復調エラー伝搬を減少させる手法を説明する。第1と第2のシフトエラー減少の手法は独立であり、どちらか片方だけの構成としても良い。ここでは、第1と第2の両方のシフトエラー減少の手法を含む例を述べる。図5および図8は、本発明における第1のシフトエラー減少の手法に加えて、第2のシフトエラー減少の手法を合わせて具体的に示したものである。   Next, a method for reducing demodulation error propagation when a second shift error occurs in the present invention will be described. The first and second shift error reduction methods are independent, and only one of them may be configured. Here, an example including both the first and second shift error reduction methods will be described. 5 and 8 specifically show the second shift error reduction technique in addition to the first shift error reduction technique in the present invention.

図5の処理は、エラーデータ復調の手法を拡大させたもので、表5においてエラーが発生したときでも、より正しく復調を行い、エラー伝搬を少なくし、かつ、エラーがない時は間違いなく復調を行えるようにした拘束長判定部21、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の処理を説明するものである。   The process of FIG. 5 is an expansion of the error data demodulation method. Even when an error occurs in Table 5, demodulation is performed more correctly, error propagation is reduced, and when there is no error, it is definitely demodulated. The processing of the constraint length determination unit 21, the minimum run continuation limit code detection unit 22, the minimum run / maximum run compensation code detection unit 23, and the error data demodulated code detection unit 24 that can perform the above-described processing will be described.

図5に示す処理は、拘束長iが2、3、または4の場合、図3の処理と同様であるが、拘束長iが1の場合、エラーの判定をより厳しくしている。すなわち、エラーコード/拘束長判定部21は、入力された符号語列が”000−not(000−<not100>)”、”000−not(110)”、”not(0−000−010)”、”101”、”001−not100”、または”x10”であると判定したとき、拘束長iが1であることを示す信号を出力し、入力された符号語列が”000−not(000−<not100>)”、”000−not(110)”、”not(0−000−010)”、”101”、”001−not100”、および”x10”でないと判定したとき、エラーを出力する。しかし、復調時にエラーがない場合、図3に示す処理、および図5に示す処理は、同じ結果(復調結果)を出力する。さらに図5に示す処理は、拘束長iが1とも一致しなかった場合、さらにエラーデータ復調テーブル25で一致するかしないかを判定する。   The processing shown in FIG. 5 is the same as the processing in FIG. 3 when the constraint length i is 2, 3, or 4, but when the constraint length i is 1, error determination is made more severe. That is, the error code / constraint length determination unit 21 determines that the input code word string is “000-not (000- <not100>)”, “000-not (110)”, “not (0-000-010)”. When it is determined that “,” “101”, “001-not100”, or “x10”, a signal indicating that the constraint length i is 1 is output, and the input codeword string is “000-not ( 000- <not100>) ”,“ 000-not (110) ”,“ not (0-000-010) ”,“ 101 ”,“ 001-not100 ”, and“ x10 ”. Output. However, if there is no error during demodulation, the process shown in FIG. 3 and the process shown in FIG. 5 output the same result (demodulation result). Further, in the process shown in FIG. 5, when the constraint length i does not match 1, the error data demodulation table 25 further determines whether or not they match.

図6は、図5に示したエラーデータ復調コード検出部24とエラーデータ復調テーブル25の処理の詳細を説明する図である。すなわち、図6の左側に示された符号は、いずれも、表5の復調テーブルを用いた処理ではエラーとなるので、図6の右側に示されたデータに復調される。符号は、最大で12符号語まで参照され(図6の上から1番目の符号の場合)、また、変換する符号語の、直前の1符号語が参照される(図6の下から2番目の符号の場合)。そして、復調されるデータ語は、2データ語あるいは4データ語である(それぞれ、拘束長iが1あるいは2に相当する)。ここでは参照する符号および復調されるデータは、表5の変換率(m、n)=(2、3)の関係とは異なる。しかし復調が決定した後の、送られる(ビットが進められる)符号語は、復調データに基づき、復調データ×(n/m)だけとされる。   FIG. 6 is a diagram for explaining details of processing of the error data demodulation code detection unit 24 and the error data demodulation table 25 shown in FIG. That is, any of the codes shown on the left side of FIG. 6 is demodulated into data shown on the right side of FIG. 6 because an error occurs in the processing using the demodulation table of Table 5. The code is referenced up to a maximum of 12 codewords (in the case of the first code from the top in FIG. 6), and the codeword immediately before the codeword to be converted is referenced (the second from the bottom in FIG. 6). ). The data words to be demodulated are two data words or four data words (the constraint length i corresponds to 1 or 2, respectively). Here, the reference code and the demodulated data are different from the relationship of conversion rate (m, n) = (2, 3) in Table 5. However, the codeword sent (bits advanced) after demodulation is determined is only demodulated data × (n / m) based on the demodulated data.

図6に示した処理を実行するエラーデータ復調テーブル25は、例えばハードウエアの簡易化のために、部分的に省略しても、データの復調自体は正しく行われる。例えば、エラーデータ復調テーブル25は、図6における上から1番目の、12符号語を参照する部分を省略し、参照する部分を最大9符号語(上から2番目と下から3番目)に縮小してもよい。   Even if the error data demodulation table 25 for executing the processing shown in FIG. 6 is partially omitted for simplification of hardware, for example, data demodulation itself is performed correctly. For example, the error data demodulation table 25 omits the first reference to the 12 codewords in FIG. 6 and reduces the reference part to a maximum of 9 codewords (second from the top and third from the bottom). May be.

図7は、エラーデータ復調コード検出部24とエラーデータ復調テーブル25の、他の動作を記述した図であり、図5および図6を書き換えたものに相当し、ここでは拘束長iが2以下の復調部として独立させた処理を説明する図である。図7に示した例では、拘束長iが1または拘束長iが2のとき、正しいデータの復調とエラーデータの復調が同じテーブル内で処理される。図7の例では、例えば3符号語”101”を、データ(11)へ変換するといった正しい復調も行なわれ、さらに符号語”100−010”をデータ(11)へ変換するといったエラーデータの復調も行なわれる。図7のようにすることで、エラーデータ復調部12の拘束長iが1または拘束長iが2に対応する部分が効率良く構成される。   FIG. 7 is a diagram describing other operations of the error data demodulation code detection unit 24 and the error data demodulation table 25, which corresponds to a rewrite of FIGS. 5 and 6, in which the constraint length i is 2 or less. It is a figure explaining the process made to become independent as a demodulation part. In the example shown in FIG. 7, when the constraint length i is 1 or the constraint length i is 2, correct data demodulation and error data demodulation are processed in the same table. In the example of FIG. 7, for example, correct demodulation such as conversion of 3 codewords “101” into data (11) is also performed, and error data demodulation such as conversion of codeword “100-010” into data (11) is performed. Is also performed. By configuring as in FIG. 7, the portion corresponding to the constraint length i of 1 or the constraint length i of 2 of the error data demodulator 12 is efficiently configured.

図8は、図7に示した動作を実行する場合における、拘束長判定部21、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の、他の動作を記述した図である。図8は、図5を書き換えて簡単化したものに相当する。エラーデータ復調部12が図7の構成を有するとき、復調部13およびエラーデータ復調部12の処理を示したものが図8であり、そのときの復調部13とエラーデータ復調部12の構成を示したものが図9である。図5および図8は、同じ復調内容を示し、図6および図7は、エラーデータ復調部12の処理の具体例を示す。   FIG. 8 illustrates a constraint length determination unit 21, a minimum run continuation limit code detection unit 22, a minimum run / maximum run compensation code detection unit 23, and an error data demodulation code detection unit 24 when the operation illustrated in FIG. FIG. 10 is a diagram describing another operation of the. FIG. 8 corresponds to a simplified version of FIG. When the error data demodulator 12 has the configuration of FIG. 7, the processing of the demodulator 13 and the error data demodulator 12 is shown in FIG. 8. The configurations of the demodulator 13 and the error data demodulator 12 at that time are shown in FIG. What is shown is FIG. FIGS. 5 and 8 show the same demodulation contents, and FIGS. 6 and 7 show specific examples of processing of the error data demodulation unit 12.

図9においても伝送路より供給された信号、または、記録媒体より再生された信号が2値化されたデジタルデータ列は、NRZI変調されているとき(レベル符号であるとき)、逆NRZI符号(エッジ符号)に変換されて入力される。拘束長判定部31は、2値のデジタル信号の入力を受け、拘束長iを判定する。拘束長判定部31は、拘束長i=3および拘束長i=4のとき、参照データのそれぞれ先頭の1ビットを省略して拘束長の判定を行い、拘束長i=2および拘束長i=1のとき、表5の復調テーブルである表11に存在する、または、存在しないに関わらず、拘束長iを判定する。   In FIG. 9, a digital data sequence obtained by binarizing a signal supplied from a transmission path or a signal reproduced from a recording medium is NRZI-modulated (when it is a level code), an inverse NRZI code ( Edge code) and input. The constraint length determination unit 31 receives a binary digital signal and determines the constraint length i. When the constraint length i = 3 and the constraint length i = 4, the constraint length determination unit 31 determines the constraint length by omitting the first bit of the reference data, and the constraint length i = 2 and the constraint length i = When 1, the constraint length i is determined regardless of whether or not it exists in Table 11 which is the demodulation table of Table 5.

エラーデータ復調コード検出部24は、この判定結果を、拘束長判定部31、および具体的な復調テーブルを有するエラーデータ復調テーブルを含む拘束長iが1または2のエラーデータ復調/逆変換部32に出力する。拘束長判定部31は、拘束長iが1または2の判定は、エラーデータ復調コード検出部24から供給された情報を用いて行うが、拘束長iが3または4の判定には、エラーデータ復調コード検出部24からの情報は特に必要としない。拘束長判定部31の判定結果は、マルチプレクサ27に供給される。   The error data demodulation code detection unit 24 uses the determination result as a constraint length determination unit 31 and an error data demodulation / inverse conversion unit 32 having a constraint length i of 1 or 2 including an error data demodulation table having a specific demodulation table. Output to. The constraint length determination unit 31 uses the information supplied from the error data demodulation code detection unit 24 to determine whether the constraint length i is 1 or 2, but to determine whether the constraint length i is 3 or 4, error data Information from the demodulation code detector 24 is not particularly required. The determination result of the constraint length determination unit 31 is supplied to the multiplexer 27.

また最小ラン連続制限コード検出部22は、2値のデジタル信号の入力から、最小ランdの連続を制限するために与えられた専用のコードを検出し、その情報を拘束長判定部31に供給する。さらに最小ラン・最大ラン補償コード検出部23は、2値のデジタル信号の入力から、最小ランdおよび最大ランkを補償するために与えられた専用のコードを検出し、その情報を拘束長判定部31に送る。   The minimum run continuation limit code detection unit 22 detects a dedicated code given to limit the continuation of the minimum run d from the input of a binary digital signal, and supplies the information to the constraint length determination unit 31. To do. Furthermore, the minimum run / maximum run compensation code detection unit 23 detects a dedicated code given to compensate for the minimum run d and the maximum run k from the input of the binary digital signal, and determines the information for the constraint length. Send to part 31.

エラーデータ復調/逆変換部32は、n×iビットの符号語を、m×iビットのデータに逆変換するテーブルを有する。逆変換部26−3乃至26−4は、n×iビットの可変長符号を、m×iビットのデータに復調するテーブルを有している。マルチプレクサ27は、拘束長判定部31から供給された情報に基づいて、逆変換部26−3,26−4、またはエラーデータ復調/逆変換部32の出力のいずれかを選択し、シリアルデータとして出力する。   The error data demodulation / inverse conversion unit 32 has a table for inversely converting n × i-bit codewords into m × i-bit data. The inverse conversion units 26-3 to 26-4 have a table for demodulating an n × i-bit variable length code into m × i-bit data. The multiplexer 27 selects one of the outputs of the inverse conversion units 26-3 and 26-4 or the error data demodulation / inverse conversion unit 32 on the basis of the information supplied from the constraint length determination unit 31 as serial data. Output.

次に図9に示した復調部13およびエラーデータ復調部12の動作を説明する。   Next, operations of the demodulator 13 and the error data demodulator 12 shown in FIG. 9 will be described.

伝送路より伝送されてきた信号、または記録媒体より再生された信号は、波形等化等の処理が施され、図1のコンパレート部11に入力され、コンパレートされる。   A signal transmitted from the transmission path or a signal reproduced from the recording medium is subjected to processing such as waveform equalization, and is input to the comparator 11 in FIG. 1 for comparison.

コンパレート部11はその信号を、逆NRZI符号(”1”がエッジを示す符号)のデジタル信号に変換し、拘束長判定部31に入力する。そこで拘束長の判定処理が実行され、判定結果(拘束長)がマルチプレクサ27に出力される。拘束長判定部31は、例えば、図8に示すような、表5に対応する逆変換テーブル(復調テーブル)を有する。   The comparator 11 converts the signal into a digital signal of an inverse NRZI code (“1” indicates an edge) and inputs the digital signal to the constraint length determination unit 31. Therefore, a constraint length determination process is executed, and a determination result (a constraint length) is output to the multiplexer 27. The constraint length determination unit 31 includes, for example, an inverse conversion table (demodulation table) corresponding to Table 5 as shown in FIG.

コンパレート部11のデジタル信号出力は、最小ラン連続制限データ検出部22にも入力され、最小ランdの連続を制限するために与えられた専用のパターンが検出され、その検出結果は拘束長判定部31に出力される。最小ラン連続制限データ検出部22は、表5に示す、変換テーブルのうちの最小ランdの連続を制限する置き換えコード(表5の場合、符号語”001 000 000”を変換する部分および、”101 000 000”を含めて”x01 000 000”とする)を内蔵しており、この復調テーブルを参照して、最小ランdの連続を制限するコードを検出し、所定の検出信号を拘束長判定部31に出力する。   The digital signal output of the comparator unit 11 is also input to the minimum run continuation limit data detection unit 22 to detect a dedicated pattern given to limit the continuation of the minimum run d, and the detection result is a constraint length determination. Is output to the unit 31. The minimum run continuation restriction data detection unit 22 shown in Table 5 replaces the replacement code for restricting the continuation of the minimum run d in the conversion table (in the case of Table 5, the part for converting the code word “001 000 000” and “ 101x000 "and" x01 000 000 ") are built-in, and a code that limits the continuation of the minimum run d is detected with reference to this demodulation table, and a predetermined detection signal is determined as a constraint length To the unit 31.

また、コンパレート部11のデジタル信号出力は、最小ラン・最大ラン補償コード検出部23にも入力され、最小ランdおよび最大ランkを補償するために与えられた専用のパターンが検出され、その検出結果が拘束長判定部31に出力される。最小ラン・最大ラン補償コード検出部23は、表5に示す変換テーブルの中では、最大ランkを守る置き換えコード(表5の場合、符号語列”x00 100 100 100”あるいは”x10 100 100 100”)を内蔵しており、この復調テーブルを参照して、最大ランkを守る置き換えコードを検出し、所定の検出信号を拘束長判定部31に出力する。   Further, the digital signal output of the comparator unit 11 is also input to the minimum run / maximum run compensation code detection unit 23, and a dedicated pattern given to compensate for the minimum run d and the maximum run k is detected. The detection result is output to the constraint length determination unit 31. In the conversion table shown in Table 5, the minimum run / maximum run compensation code detection unit 23 replaces the replacement code that protects the maximum run k (in the case of Table 5, codeword string “x00 100 100 100” or “x10 100 100 100”). ”) Is built in, a replacement code that protects the maximum run k is detected with reference to this demodulation table, and a predetermined detection signal is output to the constraint length determination unit 31.

さらに、コンパレート部11のデジタル信号出力は、エラーデータ復調コード検出部24にも入力され、エラーが発生しても復調可能な、あるいはエラー伝搬を減少させるような、所定のコードが検出され、その検出結果が拘束長判定部31およびエラーデータ復調/逆変換部32に出力される。エラーデータ復調コード検出部24は、例えば図8で示す、4段目である拘束長iが1または2のときの(すなわち図7の処理を実行する)決定部分を内蔵し、この復調テーブルを参照して判定し、所定の検出信号を拘束長判定部31およびエラーデータ復調/逆変換部32に出力する。   Further, the digital signal output of the comparator unit 11 is also input to the error data demodulation code detection unit 24 to detect a predetermined code that can be demodulated even if an error occurs or reduce error propagation, The detection result is output to the constraint length determination unit 31 and the error data demodulation / inverse conversion unit 32. The error data demodulation code detection unit 24 incorporates a determination portion when the constraint length i, which is the fourth stage shown in FIG. 8, is 1 or 2 (that is, executes the processing of FIG. 7). The predetermined determination signal is output to the constraint length determination unit 31 and the error data demodulation / inverse conversion unit 32.

最小ラン・最大ラン補償コード検出部23は、表5に示すテーブルの、”x00−100−100−100”または”x10−100−100−100”の復調テーブルを有し、入力された符号語列12ビットが、これと一致する場合、拘束長i=4を検出信号として拘束長判定部31に出力する。   The minimum run / maximum run compensation code detector 23 has a demodulation table of “x00-100-100-100” or “x10-100-100-100” of the table shown in Table 5, and the input codeword If the column 12 bits match this, the constraint length i = 4 is output to the constraint length determination unit 31 as a detection signal.

最小ラン連続制限コード検出部22は、表5に示すテーブルの、”x01−000−000”の復調テーブル分を有し、入力された符号語列12ビットが、”x01−000−000−(not100)”と一致する場合、拘束長i=3を検出信号として拘束長判定部31に出力する。   The minimum run continuation restriction code detection unit 22 has a demodulation table of “x01-000-000” in the table shown in Table 5, and the input codeword string 12 bits is “x01-000-000- ( If not 100) ”, the constraint length i = 3 is output to the constraint length determination unit 31 as a detection signal.

また、拘束長判定部31は、表5に示す復調テーブルを内蔵しており、入力された符号語列の9ビットまたは12ビットが、”x00−100−100”、”x00−100−000−(not100)”、”x10−100−100”、または”x10−100−000−(not100)”のいずれかに一致するとき、拘束長i=3と判定する。   Further, the constraint length determination unit 31 has a built-in demodulation table shown in Table 5, and 9 bits or 12 bits of the input code word string are “x00-100-100”, “x00-100-000-”. When it matches any of (not 100) "," x10-100-100 ", or" x10-100-000- (not 100) ", it is determined that the constraint length i = 3.

これに当てはまらない場合、拘束長判定部31は、表12に示すように、入力された符号語列のうち最大12ビットまでを参照し、それぞれ拘束長を判定していく。   If this is not the case, the constraint length determination unit 31 refers to up to 12 bits of the input codeword string and determines the constraint length, as shown in Table 12.

<表12>
符号 拘束長
”101” 1
”100−000−000−100” 2
”100−000−(not100)” 2
”100−(else)” 1
”011−001” 1
”011−(else)” 1
”x10−100” 2
”x10−000−(not100)” 2
”x10−(not000、100)” 1
”000−000−(not100)” 2
”x00−100” 2
”pre0−000−010” 1
”000−110” 1
”000−(else)” 1
<Table 12>
Code Constraint length "101" 1
"100-000-000-100" 2
"100-000- (not100)" 2
"100- (else)" 1
"011-001" 1
"011- (else)" 1
"X10-100" 2
"X10-000- (not100)" 2
"X10- (not000, 100)" 1
"000-000- (not100)" 2
"X00-100" 2
"Pre0-000-010" 1
"000-110" 1
"000- (else)" 1

エラーデータ復調/逆変換部32は、図7のような復調テーブルを有し、拘束長iが1または2のデータの全てを変換する。一方、図8に示す処理は、図5に示す処理と同様である。図5に示す処理は、図2に示したエラーデータ復調部12および復調部13を用いる。   The error data demodulation / inverse conversion unit 32 has a demodulation table as shown in FIG. 7, and converts all data having a constraint length i of 1 or 2. On the other hand, the process shown in FIG. 8 is the same as the process shown in FIG. The process shown in FIG. 5 uses the error data demodulator 12 and demodulator 13 shown in FIG.

図5は、エラーコード/拘束長判定部21、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の動作の、表5おける具体例を説明している。   FIG. 5 shows specific examples of the operations of the error code / constraint length determination unit 21, the minimum run continuous limit code detection unit 22, the minimum run / maximum run compensation code detection unit 23, and the error data demodulation code detection unit 24 in Table 5. Is explained.

最小ラン・最大ラン補償コード検出部23は、表5に示すテーブルの、”x00−100−100−100”または”x10−100−100−100”の復調部分を有し、入力された符号語列12ビットが、これと一致するとき、拘束長i=4を検出信号として拘束長判定部21に出力する。   The minimum run / maximum run compensation code detection unit 23 has a demodulated portion of “x00-100-100-100” or “x10-100-100-100” of the table shown in Table 5, and the input codeword When the 12 bits in the column match this, the constraint length i = 4 is output to the constraint length determination unit 21 as a detection signal.

最小ラン連続制限コード検出部22は、表5に示すテーブルの、”x01−000−000”の復調部分を有し、入力された符号語列12ビットが、”x01−000−000−(not100)”と一致するとき、拘束長i=3を検出信号として拘束長判定部21に出力する。   The minimum run continuation restriction code detection unit 22 has a demodulating portion of “x01-000-000” in the table shown in Table 5, and the input codeword string 12 bits is “x01-000-000- (not100 ) ", The constraint length i = 3 is output to the constraint length determination unit 21 as a detection signal.

また拘束長判定部31は、表5に示す復調テーブルを内蔵しており、入力された符号語列の9ビットまたは12ビットが、”x00−100−100”、”x00−100−000−(not100)”、”x10−100−100”、または”x10−100−000−(not100)”のいずれかに一致するとき、拘束長i=3と判定する。   The constraint length determination unit 31 has a built-in demodulation table shown in Table 5. The 9 bits or 12 bits of the input codeword string are “x00-100-100”, “x00-100-000- ( When it matches any of “not100)”, “x10-100-100”, or “x10-100-000- (not100)”, it is determined that the constraint length i = 3.

これに当てはまらない場合、拘束長判定部31は、入力された符号語列の6ビットまたは9ビットが、”x10−100”、”x10−000−(not100)”、あるいは”x00−100”のいずれかに一致するとき、拘束長i=2と判定する。さらにこれに当てはまらない場合、拘束長判定部31は、入力された符号語列の3ビットが、”000−(not000−(not100))”、”000−(not110)”、not(pre"0"−"000−010")、”101”、”001−(not100)”、または”x10”のいずれかに一致するとき、拘束長i=1と判定する。   If this is not the case, the constraint length determination unit 31 determines that 6 bits or 9 bits of the input codeword string are “x10-100”, “x10-000- (not100)”, or “x00-100”. When it matches any one, it is determined that the constraint length i = 2. If this is not the case, the constraint length determination unit 31 determines that the 3 bits of the input codeword string are “000− (not000− (not100))”, “000− (not110)”, not (pre ”0 When it matches any of "-" 000-010 ")," 101 "," 001- (not100) ", or" x10 ", it is determined that the constraint length i = 1.

そして以上の判定に当てはまらない場合、拘束長判定部31は、エラーと判定し、マルチプレクサ27に信号を送り、また、エラーデータ復調コード検出部24の入力された符号語列が、”100−000−000−100”、”100−000−(not100)”、”100−(else)"、”011−001”、”011−(else)"、”001−100”、”000−000−(not100)”、”pre0−000−010”、または”000−110”のいずれかに一致するとき、エラーデータとしてそれぞれに対応する検出信号をエラーデータ復調テーブル25に出力する。エラーデータ復調コード検出部24での、それぞれの拘束長iは、図6に示すとおりである。   If the above determination does not apply, the constraint length determination unit 31 determines that there is an error, sends a signal to the multiplexer 27, and the code word string input to the error data demodulation code detection unit 24 is “100-000”. -000-100 "," 100-000- (not100) "," 100- (else) "," 011-001 "," 011- (else) "," 001-100 "," 000-000- ( When not 100) "," pre0-000-010 ", or" 000-110 ", a corresponding detection signal is output to the error data demodulation table 25 as error data. The respective constraint lengths i in the error data demodulation code detection unit 24 are as shown in FIG.

なお、拘束長判定部21、最小ラン連続制限コード検出部22、および最小ラン・最大ラン補償コード検出部23の拘束長判定の処理は、図5および図8に示す他に、拘束長iの小さい方から順にi=1、i=2、i=3、およびi=4のようにしてもよく、この時も同様にして拘束長が判定される。   Note that the constraint length determination processing of the constraint length determination unit 21, the minimum run continuous limit code detection unit 22, and the minimum run / maximum run compensation code detection unit 23 is not limited to that shown in FIGS. I = 1, i = 2, i = 3, and i = 4 may be set in order from the smallest, and the constraint length is similarly determined at this time.

ところで、拘束長の小さい方から順にi=1、i=2、i=3、およびi=4のように判定した場合、入力された符号語列が、例えば、”000−100−100−100”であったとき、拘束長判定部21において、拘束長iの小さいほうから順に一致/不一致を判定していくと、拘束長i=1あるいは、拘束長i=2、拘束長i=3、そして拘束長i=4と全ての拘束長にあてはまることになるため、拘束長から最大のものを選択する。   By the way, when it is determined that i = 1, i = 2, i = 3, and i = 4 in order from the one with the smallest constraint length, the input codeword string is, for example, “000-100-100-100”. When the constraint length determination unit 21 determines the match / mismatch in order from the smallest constraint length i, the constraint length i = 1 or the constraint length i = 2, the constraint length i = 3, Since the constraint length i = 4 and this applies to all constraint lengths, the maximum constraint length is selected.

図9に戻り、逆変換部26−3、および26−4は、それぞれ表10の拘束長iが3または4に対応するデータが書き込まれ、供給された3×iビットの符号語列を2×iビットのデータ列に変換し、そのデータ列をマルチプレクサ27に出力する。   Returning to FIG. 9, the inverse conversion units 26-3 and 26-4 write the data corresponding to the constraint length i of 3 or 4 in Table 10 and supply the supplied 3 × i-bit codeword string to 2 respectively. The data string is converted into a xi-bit data string, and the data string is output to the multiplexer 27.

マルチプレクサ27は、エラーデータ復調/逆変換部32、および逆変換部26−3、26−4より供給されたデータから、拘束長判定部31が出力する拘束長判定結果に対応するものを選択し、シリアルデータとして出力する。   The multiplexer 27 selects the data corresponding to the constraint length determination result output from the constraint length determination unit 31 from the data supplied from the error data demodulation / inverse conversion unit 32 and the inverse conversion units 26-3 and 26-4. Output as serial data.

表13は、図7および図8による、拘束長iが1または2の処理において、エラーデータ復調コード検出を含んでいるときの、表5の復調テーブルである。   Table 13 is a demodulation table of Table 5 when error data demodulation code detection is included in the processing of the constraint length i of 1 or 2 according to FIGS. 7 and 8.

<表13>
復調テーブル(1,7;2,3;4)
符号 復調データ
i=1,2
101 11
(ER) 100 000 000 100 0010
(ER) 100 000(not 100) 0000
(ER) 100(else) 11
(ER) 011 001 01
(ER) 011(else) 00
x10 100 0011
x10 000(not 100) 0010
x10(not 000,100) 01
(ER) 001 100 00
001(else) 10
(ER) 000 000(not 100) 0000
x00 100 0001
(ER) pre0 000 010 00
(ER) 000 110 10
000(else) 11
i=3 x00 100 100 000011
x00 100 000(not 100) 000010
x10 100 100 000001
x10 100 000(not 100) 000000
i=3 : Prohibit Repeated Minimum Transition Runlength
x01 000 000(not 100) 110111
i=4 : limits k to 7
x00 100 100 100 00001000
x10 100 100 100 00000000
(x: 0 or 1)
<Table 13>
Demodulation table (1,7; 2,3; 4)
Code Demodulated data
i = 1,2
101 11
(ER) 100 000 000 100 0010
(ER) 100 000 (not 100) 0000
(ER) 100 (else) 11
(ER) 011 001 01
(ER) 011 (else) 00
x10 100 0011
x10 000 (not 100) 0010
x10 (not 000,100) 01
(ER) 001 100 00
001 (else) 10
(ER) 000 000 (not 100) 0000
x00 100 0001
(ER) pre0 000 010 00
(ER) 000 110 10
000 (else) 11
i = 3 x00 100 100 000011
x00 100 000 (not 100) 000010
x10 100 100 000001
x10 100 000 (not 100) 000000
i = 3: Prohibit Repeated Minimum Transition Runlength
x01 000 000 (not 100) 110111
i = 4: limits k to 7
x00 100 100 100 00001000
x10 100 100 100 00000000
(x: 0 or 1)

以上の動作は、表5に対する復調テーブルとして具体例を示したが、これを表6に対する復調テーブルとしても同様に構成することが出来る。   Although a specific example of the above operation is shown as a demodulation table for Table 5, it can be similarly configured as a demodulation table for Table 6.

表14は、エラーデータ復調部分を含んだ復調テーブルの一例を示す。表15は、エラーデータ復調部のエラーデータに対応した復調テーブルを示す。表16には、エラーデータ復調部分のない、従来の復調テーブルを示す。   Table 14 shows an example of a demodulation table including an error data demodulation part. Table 15 shows a demodulation table corresponding to the error data of the error data demodulator. Table 16 shows a conventional demodulation table having no error data demodulation portion.

<表14>
復調テーブル(1,7;2,3;4)
符号 復調データ
r=1 Main table:
101 00
100 01
001 10
000 11
(ER) 110 00
(ER) 011 00
(ER) 010 01
r=2 substitution table A. (limits d to 1)
100 010 0000
101 01x 0001
000 010 1000
001 01x 1001
r=3 substitution table B. (limits k to 8)
000 010 010 111111
001 010 010 111110
101 010 010 011110
100 010 010 011111
(ER) 010 010 010 010001
r=4 substitution table C. (limits RMTR to 6)
100 010 010 010 00010001
100 000 010 010 10010001
000 010 010 010 10010001
r=4 substitution table D. (limits k to 7)
000 001 010 010 11100000
100 001 010 010 11100010
001 010 010 010 11100001
101 010 010 010 11100000
(ER) 110 010 010 010 11100000
(ER) 011 010 010 010 11100000
<Table 14>
Demodulation table (1,7; 2,3; 4)
Code Demodulated data
r = 1 Main table:
101 00
100 01
001 10
000 11
(ER) 110 00
(ER) 011 00
(ER) 010 01
r = 2 substitution table A. (limits d to 1)
100 010 0000
101 01x 0001
000 010 1000
001 01x 1001
r = 3 substitution table B. (limits k to 8)
000 010 010 111111
001 010 010 111110
101 010 010 011110
100 010 010 011111
(ER) 010 010 010 010001
r = 4 substitution table C. (limits RMTR to 6)
100 010 010 010 00010001
100 000 010 010 10010001
000 010 010 010 10010001
r = 4 substitution table D. (limits k to 7)
000 001 010 010 11100000
100 001 010 010 11100010
001 010 010 010 11100001
101 010 010 010 11100000
(ER) 110 010 010 010 11100000
(ER) 011 010 010 010 11100000

<表15>
エラーデータ復調部の復調テーブル(1,7;2,3;4)
符号 復調データ
i=1 110 00
011 00
010 01
i=2 101 011 0001
001 011 1001
i=3 010 010 010 010001
r=4 110 010 010 010 11100000
011 010 010 010 11100000
<Table 15>
Demodulation table of error data demodulator (1,7; 2,3; 4)
Code Demodulated data
i = 1 110 00
011 00
010 01
i = 2 101 011 0001
001 011 1001
i = 3 010 010 010 010001
r = 4 110 010 010 010 11100000
011 010 010 010 11100000

<表16>
復調テーブル(1,7;2,3;4)
符号 復調データ
r=1 Main table:
101 00
100 01
001 10
000 11
r=2 substitution table A. (limits d to 1)
100 010 0000
101 010 0001
000 010 1000
001 010 1001
r=3 substitution table B. (limits k to 8)
000 010 010 111111
001 010 010 111110
101 010 010 011110
100 010 010 011111
r=4 substitution table C. (limits RMTR to 6)
100 010 010 010 00010001
100 000 010 010 10010001
000 010 010 010 10010001
r=4 substitution table D. (limits k to 7)
000 001 010 010 11100000
100 001 010 010 11100010
001 010 010 010 11100001
<Table 16>
Demodulation table (1,7; 2,3; 4)
Code Demodulated data
r = 1 Main table:
101 00
100 01
001 10
000 11
r = 2 substitution table A. (limits d to 1)
100 010 0000
101 010 0001
000 010 1000
001 010 1001
r = 3 substitution table B. (limits k to 8)
000 010 010 111111
001 010 010 111110
101 010 010 011110
100 010 010 011111
r = 4 substitution table C. (limits RMTR to 6)
100 010 010 010 00010001
100 000 010 010 10010001
000 010 010 010 10010001
r = 4 substitution table D. (limits k to 7)
000 001 010 010 11100000
100 001 010 010 11100010
001 010 010 010 11100001

図10は、復調装置全体の、ビタビ復号やRun-detector、およびランエラー補正等のエラーを減少させる手段を用いる場合の、他の実施の形態の構成を示すブロック図である。図10に示すように、復調部13の前段にデータ検出補正部41を設け、データ検出補正部41においてビタビ復号等を行えばよい。   FIG. 10 is a block diagram showing the configuration of another embodiment in the case of using means for reducing errors such as Viterbi decoding, Run-detector, and run error correction in the entire demodulator. As shown in FIG. 10, a data detection correction unit 41 may be provided before the demodulation unit 13, and Viterbi decoding or the like may be performed in the data detection correction unit 41.

図11は、図10中のデータ検出補正部41、復調部13、およびエラーデータ復調部12の詳細な構成を示すブロック図である。データ検出補正部41は、図11に示すように、復調部13およびエラーデータ復調部12と、直列に接続される。復調部13およびエラーデータ復調部12の動作は、前述と同様である。   FIG. 11 is a block diagram showing detailed configurations of the data detection correction unit 41, the demodulation unit 13, and the error data demodulation unit 12 in FIG. As shown in FIG. 11, the data detection / correction unit 41 is connected in series with the demodulation unit 13 and the error data demodulation unit 12. The operations of the demodulator 13 and the error data demodulator 12 are the same as described above.

本発明における効果を確認するシミュレーションの結果を示す。シミュレーションの手順は、まず、表5にもとづいて、Tminの連続を制限し、かつデータ列内においてDSV制御ビットを挿入したデータ列を変調した符号語列を作成する。次に、この符号語列より任意の位置にシフトエラーを前方向および後ろ方向に発生させる。そして、エラーを含んだ符号語列を、本方式を用いた場合とそうでない場合の2通りで復調し、比較する。復調結果は、一箇所のエラー発生によって何データ語までエラーが伝搬したかによって評価を行った。   The result of the simulation which confirms the effect in this invention is shown. In the simulation procedure, first, based on Table 5, a code word string is generated by modulating the data string in which the continuation of Tmin is limited and the DSV control bit is inserted in the data string. Next, a shift error is generated in the forward and backward directions at an arbitrary position from the code word string. Then, a code word string including an error is demodulated and compared in two ways, when this method is used and when it is not. Demodulation results were evaluated based on how many data words were propagated by the occurrence of an error at one location.

符号語列(チャネルビット列)は、任意に作成した13107200ビットのランダムデータを、表5の変調コードテーブルを用いて、56データビットおきにDSV制御ビット1ビットを挿入しDSV制御を行い、発生させた。発生した符号語列は、DSV制御されていることを確認した。また平均のラン長は 3.366チャネルビットであった。さらに、最小ラン2T、および最大ラン8Tを確認した。そして最小ラン2Tの連続は、最大でも6回までであることを確認した。   The codeword string (channel bit string) is generated by randomly generating 13107200 bits of random data using the modulation code table shown in Table 5 and inserting one DSV control bit every 56 data bits. It was. It was confirmed that the generated codeword string was DSV controlled. The average run length was 3.366 channel bits. Furthermore, the minimum run 2T and the maximum run 8T were confirmed. It was confirmed that the minimum run 2T was continued up to 6 times at the maximum.

そして、上記のように得られたチャネルビット列より、任意の間隔でシフトエラーさせた結果は、表17の通りである。ここでByte error(0)〜(3)は、それぞれ出現する割合で示す。   Table 17 shows the result of shifting errors from the channel bit string obtained as described above at arbitrary intervals. Here, Byte error (0) to (3) is indicated by the ratio of appearance.

<表17>
ビットシフト時の復調エラー伝搬特性 その1
Shift error response
<Table.5> <Table.5> <Table.5>
図3の手法 無し 有り 有り
図5(図8)の手法 無し 無し 有り
worst case 3 Bytes 3 Bytes 3 Bytes
(dc bit) in. in. in.
Byte error(0) 0.0282 0.0282 0.1313
Byte error(1) 0.7472 0.7768 0.6795
Byte error(2) 0.2238 0.1944 0.1887
Byte error(3) 0.0006 0.0003 0.0003
Average -
Byte error rate 1.1968 Byte 1.1668 Byte 1.0581Byte
(Average)
bit error rate 3.1320 bit 2.8496 bit 2.6148bit
<Table 17>
Demodulation error propagation characteristics during bit shift Part 1
Shift error response
<Table.5><Table.5><Table.5>
Method of Fig. 3 No Yes Yes Method of Fig. 5 (Fig. 8) No No Yes
worst case 3 Bytes 3 Bytes 3 Bytes
(dc bit) in.in.in.
Byte error (0) 0.0282 0.0282 0.1313
Byte error (1) 0.7472 0.7768 0.6795
Byte error (2) 0.2238 0.1944 0.1887
Byte error (3) 0.0006 0.0003 0.0003
Average-
Byte error rate 1.1968 Byte 1.1668 Byte 1.0581 Byte
(Average)
bit error rate 3.1320 bit 2.8496 bit 2.6148bit

表17の結果により、本発明によるエラーデータ復調の2つの手法は、大きなByte-errorの発生を減少させ、すなわちビットシフト時のエラー補正を有効に行うことが確認された。また、平均エラー伝搬においても、バイトエラー(8データ単位に区切った時のエラー)およびビットエラーの両方において、伝搬値が少なくなることが確認された。   From the results of Table 17, it was confirmed that the two methods of error data demodulation according to the present invention reduce the occurrence of large Byte-errors, that is, perform error correction during bit shift effectively. In addition, in average error propagation, it was confirmed that the propagation value decreased for both byte error (error when divided into 8 data units) and bit error.

なお、表5の最悪エラー伝搬は、3バイトであり、これは、例えば、同じ最大ランd=1の符号である、表1の従来RLL(1、7)符号では2バイトである。また、表3でも最大は2バイトである。しかしながら、シミュレーションの結果に示されるように、表5における、実際の3バイトのエラー伝搬の発生は、1000分の1以下であり、非常に小さい。   Note that the worst error propagation in Table 5 is 3 bytes, which is, for example, 2 bytes in the conventional RLL (1, 7) code in Table 1, which is the code of the same maximum run d = 1. In Table 3, the maximum is 2 bytes. However, as shown in the simulation results, the actual occurrence of error propagation of 3 bytes in Table 5 is 1/1000 or less and very small.

そして、図10および図11にあるような実施例として、ランエラー補正を与えた後に本発明を適用した場合の結果は、表18の通りであり、最も良好な結果を得た。なお、比較のために、表17のランエラー補正無しの結果も再度、示している。   As an example as shown in FIGS. 10 and 11, the results when the present invention was applied after the run error correction was given are as shown in Table 18, and the best results were obtained. For comparison, the results without run error correction in Table 17 are also shown again.

<表18>
ビットシフト時の復調エラー伝搬特性 その2
Shift error response
<Table.5> <Table.5> <Table.5>
図3の手法 無し 有り 有り
図5(図8)の手法 無し 有り 有り
ランエラー補正 無し 無し 有り
worst case 3 Bytes 3 Bytes 3 Bytes
(dc bit) in. in. in.
Byte error(0) 0.0282 0.1313 0.1739
Byte error(1) 0.7472 0.6795 0.6403
Byte error(2) 0.2238 0.1687 0.1854
Byte error(3) 0.0006 0.0003 0.0003
Average -
Byte error rate 1.1968 Byte 1.0581 Byte 1.0121Byte
(Average)
bit error rate 3.1320 bit 2.6148 bit 2.5382bit
<Table 18>
Demodulation error propagation characteristics during bit shift Part 2
Shift error response
<Table.5><Table.5><Table.5>
Method of Fig. 3 No Yes Yes Method of Fig. 5 (Fig. 8) No Yes Yes Run error correction No No Yes
worst case 3 Bytes 3 Bytes 3 Bytes
(dc bit) in.in.in.
Byte error (0) 0.0282 0.1313 0.1739
Byte error (1) 0.7472 0.6795 0.6403
Byte error (2) 0.2238 0.1687 0.1854
Byte error (3) 0.0006 0.0003 0.0003
Average-
Byte error rate 1.1968 Byte 1.0581 Byte 1.0121 Byte
(Average)
bit error rate 3.1320 bit 2.6148 bit 2.5382bit

さらに、上記エラーレートの結果の数値は、DSVビットの1ビットを、含んだまま(すなわち、図1の復調装置のブロック図の変調部13が出力する値を言う)であり、実際のデータ列であるためには、さらにDSVビットの1ビットを取り出す必要がある。従って、データ列でいうエラー伝搬特性はこれよりも多少変動する。一般にはエラー伝搬平均値は、上記結果よりも良好になる。いずれにしても、本発明を適用した結果、エラーは減少し、平均エラー伝搬も良好になった。   Further, the numerical value of the result of the error rate includes one DSV bit (that is, the value output from the modulation unit 13 in the block diagram of the demodulator in FIG. 1), and the actual data string Therefore, it is necessary to extract one bit of the DSV bit. Therefore, the error propagation characteristic in the data string varies slightly more than this. In general, the error propagation average value is better than the above result. In any case, as a result of applying the present invention, errors were reduced and average error propagation was also improved.

また、同様に図10および図11の実施例である、ランエラー補正を直前で行った場合の結果は、表19に示され、表17および表18のいずれよりも良いものとなった。   Similarly, the results when the run error correction is performed immediately before, which is the embodiment of FIGS. 10 and 11, are shown in Table 19, and are better than those in Tables 17 and 18.

<表19>
ビットシフト時の復調エラー伝搬特性 その3
<Table.5> <Table.5> <Table.5> <Table.5>
図3の手法 無し 有り 有り 有り
図5(図8)の手法 無し 無し 有り 有り
ランエラー補正 無し 無し 無し 有り
(dc bit) out. out. out. out.
Byte error(0) 0.0302 0.0389 0.1361 0.1776
Byte error(1) 0.7921 0.8032 0.7094 0.6721
Byte error(2) 0.1770 0.1575 0.1541 0.1498
Byte error(3) 0.0005 0.0003 0.0002 0.0002
Average -
Byte error rate 1.1479 Byte 1.1191 Byte 1.0184 Byte 0.9726 Byte
(Average)
bit error rate 2.8505 bit 2.6110 bit 2.3986 bit 2.3268 bit
<Table 19>
Demodulation error propagation characteristics during bit shift (3)
<Table.5><Table.5><Table.5><Table.5>
Method of Fig. 3 No Yes Yes Yes Method of Fig. 5 (Fig. 8) No No Yes Yes Run error correction No No No Yes
(dc bit) out.out.out.out.
Byte error (0) 0.0302 0.0389 0.1361 0.1776
Byte error (1) 0.7921 0.8032 0.7094 0.6721
Byte error (2) 0.1770 0.1575 0.1541 0.1498
Byte error (3) 0.0005 0.0003 0.0002 0.0002
Average-
Byte error rate 1.1479 Byte 1.1191 Byte 1.0184 Byte 0.9726 Byte
(Average)
bit error rate 2.8505 bit 2.6110 bit 2.3986 bit 2.3268 bit

以上のように、本発明の復調装置は、最小ランdが1以上のRLL符号列である、表5のような符号において、エラーが含まれていても、他と間違いがないようにして復調することによって、ビットシフトによる復調エラーを減らすことができ、また平均エラーレートを良好にすることができる。   As described above, the demodulator according to the present invention demodulates the code as shown in Table 5 that is an RLL code string having a minimum run d of 1 or more even if an error is included, so that there is no mistake. By doing so, it is possible to reduce demodulation errors due to bit shift and to improve the average error rate.

なお、本明細書において、システムとは、複数の装置により構成される装置全体を表すものとする。   In the present specification, the term “system” represents the entire apparatus including a plurality of apparatuses.

なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。   As a providing medium for providing a user with a computer program for performing the processing as described above, a communication medium such as a network or a satellite can be used in addition to a recording medium such as a magnetic disk, a CD-ROM, or a solid-state memory. .

復調装置の一実施の形態の構成を示すブロック図である。It is a block diagram which shows the structure of one Embodiment of a demodulation apparatus. 復調部13およびエラーデータ復調部12の詳細な構成を示すブロック図である。3 is a block diagram illustrating detailed configurations of a demodulator 13 and an error data demodulator 12. FIG. エラーコード/拘束長判定部21、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の処理を説明する図である。It is a figure explaining the process of the error code / constraint length determination part 21, the minimum run continuous restriction code detection part 22, the minimum run / maximum run compensation code detection part 23, and the error data demodulation code detection part 24. エラーコード/拘束長判定部21、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の処理を説明する図である。It is a figure explaining the process of the error code / constraint length determination part 21, the minimum run continuous restriction code detection part 22, the minimum run / maximum run compensation code detection part 23, and the error data demodulation code detection part 24. エラーコード/拘束長判定部21、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の処理を説明する図である。It is a figure explaining the process of the error code / constraint length determination part 21, the minimum run continuous restriction code detection part 22, the minimum run / maximum run compensation code detection part 23, and the error data demodulation code detection part 24. エラーデータ復調コード検出部24の動作の詳細を説明する図である。FIG. 6 is a diagram illustrating details of an operation of an error data demodulation code detection unit 24. エラーデータ復調コード検出部24の、他の動作を説明する図である。It is a figure explaining other operation | movement of the error data demodulation code detection part 24. FIG. 拘束長判定部31、最小ラン連続制限コード検出部22、最小ラン・最大ラン補償コード検出部23、およびエラーデータ復調コード検出部24の処理を説明する図である。It is a figure explaining the process of the constraint length determination part 31, the minimum run continuous restriction code detection part 22, the minimum run / maximum run compensation code detection part 23, and the error data demodulation code detection part 24. 復調部13およびエラーデータ復調部12の他の詳細な構成を示すブロック図である。It is a block diagram which shows the other detailed structure of the demodulation part 13 and the error data demodulation part 12. FIG. ランエラー補正等のエラーを減少させる手段を用いる場合の、復調装置の実施の形態の構成を示すブロック図である。It is a block diagram which shows the structure of embodiment of a demodulation apparatus in the case of using a means to reduce errors, such as run error correction. データ検出補正部41、復調部13、およびエラーデータ復調部12の詳細な構成を示すブロック図である。3 is a block diagram illustrating detailed configurations of a data detection correction unit 41, a demodulation unit 13, and an error data demodulation unit 12. FIG.

符号の説明Explanation of symbols

11 コンパレート部, 12 エラーデータ復調部, 13 復調部, 14 DSVビット取出部, 15 バッファ, 16 タイミング管理部, 21 エラーコード/拘束長判定部、 22 最小ラン連続制限コード検出部、 23 最小ラン・最大ラン補償コード検出部, 25 エラーデータ復調テーブル, 26−1乃至26−4 逆変換部, 31 拘束長判定部, 32 エラーデータ復調/逆変換部   11 Comparator, 12 Error Data Demodulator, 13 Demodulator, 14 DSV Bit Extractor, 15 Buffer, 16 Timing Manager, 21 Error Code / Constraint Length Judgment Unit, 22 Minimum Run Continuous Limit Code Detector, 23 Minimum Run・ Maximum run compensation code detection unit, 25 error data demodulation table, 26-1 to 26-4 inverse conversion unit, 31 constraint length determination unit, 32 error data demodulation / inverse conversion unit

Claims (12)

最小ランが1以上で、基本符号長がnビットのラン長制限符号を含む符号(d,k;m,n;r)を、基本データ長がmビットのデータに復調する復調装置であって、
所定の変換規則に対応する復調テーブルを有し、前記復調テーブルの正しい符号のうちの少なくとも一部の符号の先頭の1ビットの値を無視することにより、前記正しい符号の前記変換規則に一致しない誤った符号を、前記復調テーブルの正しい符号と同一の前記復調テーブルで復調する復調手段
を備えることを特徴とする復調装置。
A demodulator that demodulates a code (d, k; m, n; r) including a run length limited code having a minimum run of 1 or more and a basic code length of n bits into data having a basic data length of m bits. ,
It has a demodulation table corresponding to a predetermined conversion rule, and does not match the conversion rule of the correct code by ignoring the value of the first bit of at least some of the correct codes of the demodulation table A demodulating device comprising demodulating means for demodulating an incorrect code with the same demodulation table as the correct code of the demodulation table.
前記符号の拘束長を特定する拘束長特定手段をさらに有する
ことを特徴とする請求項1に記載の復調装置。
The demodulator according to claim 1, further comprising constraint length specifying means for specifying a constraint length of the code.
前記復調テーブルは、最小ランd=1の規則を守る
ことを特徴とする請求項1に記載の復調装置。
The demodulation device according to claim 1, wherein the demodulation table observes a rule of minimum run d = 1.
前記復調テーブルは、最大ランk=7の規則を守る
ことを特徴とする請求項1に記載の復調装置。
The demodulation device according to claim 1, wherein the demodulation table observes a rule of maximum run k = 7.
前記復調テーブルは、最小ランの連続を所定の回数までに制限する置き換えコードを有する
ことを特徴とする請求項1に記載の復調装置。
The demodulator according to claim 1, wherein the demodulation table has a replacement code that limits the continuation of the minimum run to a predetermined number of times.
前記復調テーブルは、データ列の要素内の”1”の個数と、前記復調手段により変換される符号語列の要素内の”1”の個数とについて、それぞれを2で割った時の余りがどちらも1あるいは0で一致するような変換規則を有する
ことを特徴とする請求項1に記載の復調装置。
In the demodulation table, the remainder when dividing the number of “1” in the element of the data string and the number of “1” in the element of the codeword string converted by the demodulating unit by 2 respectively. The demodulator according to claim 1, wherein both have a conversion rule that matches 1 or 0.
最小ランが1以上で、基本符号長がnビットのラン長制限符号を含む符号(d,k;m,n;r)を、基本データ長がmビットのデータに復調する復調方法であって、
所定の変換規則に対応する復調テーブルの正しい符号のうちの少なくとも一部の符号の先頭の1ビットの値を無視することにより、前記正しい符号の前記変換規則に一致しない誤った符号を、前記復調テーブルの正しい符号と同一の前記復調テーブルで復調する復調ステップ
を含むことを特徴とする復調方法。
A demodulation method for demodulating a code (d, k; m, n; r) including a run length limited code having a minimum run of 1 or more and a basic code length of n bits into data having a basic data length of m bits. ,
By ignoring the value of the first bit of at least some of the correct codes of the demodulation table corresponding to a predetermined conversion rule, an incorrect code that does not match the conversion rule of the correct code is demodulated. A demodulation method comprising: a demodulation step of demodulating with the same demodulation table as the correct code of the table.
前記符号の拘束長を特定する拘束長特定ステップをさらに含む
ことを特徴とする請求項に記載の復調方法。
The demodulation method according to claim 7 , further comprising a constraint length specifying step of specifying a constraint length of the code.
前記復調テーブルは、最小ランd=1の規則を守る
ことを特徴とする請求項に記載の復調方法。
The demodulation method according to claim 7 , wherein the demodulation table observes a rule of minimum run d = 1.
前記復調テーブルは、最大ランk=7の規則を守る
ことを特徴とする請求項に記載の復調方法。
The demodulation method according to claim 7 , wherein the demodulation table observes a rule of maximum run k = 7.
前記復調テーブルは、最小ランの連続を所定の回数までに制限する置き換えコードを有する
ことを特徴とする請求項に記載の復調方法。
The demodulation method according to claim 7 , wherein the demodulation table includes a replacement code that limits the continuation of the minimum run to a predetermined number of times.
前記復調テーブルは、データ列の要素内の”1”の個数と、前記復調ステップの処理により変換される符号語列の要素内の”1”の個数とについて、それぞれを2で割った時の余りがどちらも1あるいは0で一致するような変換規則を有する
ことを特徴とする請求項に記載の復調方法。
In the demodulation table, the number of “1” s in the elements of the data sequence and the number of “1” s in the elements of the codeword sequence converted by the process of the demodulation step are divided by 2, respectively. The demodulation method according to claim 7 , further comprising a conversion rule in which the remainders are equal to 1 or 0.
JP2007178529A 2007-07-06 2007-07-06 Demodulator and method Expired - Fee Related JP4428414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007178529A JP4428414B2 (en) 2007-07-06 2007-07-06 Demodulator and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007178529A JP4428414B2 (en) 2007-07-06 2007-07-06 Demodulator and method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP23759398A Division JP4009798B2 (en) 1998-08-24 1998-08-24 Demodulator and method

Publications (2)

Publication Number Publication Date
JP2007306606A JP2007306606A (en) 2007-11-22
JP4428414B2 true JP4428414B2 (en) 2010-03-10

Family

ID=38840094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007178529A Expired - Fee Related JP4428414B2 (en) 2007-07-06 2007-07-06 Demodulator and method

Country Status (1)

Country Link
JP (1) JP4428414B2 (en)

Also Published As

Publication number Publication date
JP2007306606A (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP3870573B2 (en) Modulation apparatus and method, recording medium, and demodulation apparatus and method
JP2006209954A (en) Method and apparatus for encoding/decoding modulation code
JP3760961B2 (en) Modulation device and modulation method, demodulation device and demodulation method, and recording medium
JP4839784B2 (en) Modulation table, modulation apparatus and method, program, and recording medium
JP4711660B2 (en) Recording apparatus and recording medium
JP3722331B2 (en) Modulation apparatus and method, and recording medium
JP4692234B2 (en) Modulation table, modulation apparatus and method, program, and recording medium
JP4009798B2 (en) Demodulator and method
JP3717024B2 (en) Demodulator and method
JP3716421B2 (en) Demodulator and demodulation method
JP4428414B2 (en) Demodulator and method
JP3760966B2 (en) Modulation apparatus and method, and recording medium
JP2011091700A (en) Data demodulation device and method, as well as program
JP4207073B2 (en) Modulation apparatus and method, recording medium, and demodulation apparatus and method
KR19980087313A (en) Modulation apparatus and method, and transmission medium
JP3757918B2 (en) Coded modulation method and modulation device, demodulation method and demodulation device
JP4826888B2 (en) DEMODULATION TABLE, DEMODULATION DEVICE, DEMODULATION METHOD, PROGRAM, AND RECORDING MEDIUM
JP4983032B2 (en) DEMODULATION TABLE, DEMODULATION DEVICE AND METHOD, PROGRAM, AND RECORDING MEDIUM
JP3871171B2 (en) Demodulator and demodulation method
JP4155312B2 (en) Modulation apparatus and method, recording medium, and demodulation apparatus and method
WO2015107571A1 (en) Decoding device, decoding method, recording/reproducing device, and recording/reproducing method
JP4479855B2 (en) Modulation apparatus, modulation method, and recording medium
GB2414337A (en) The Copy Protection Of Optical Disks
JP4366662B2 (en) Modulation apparatus, modulation method, and recording medium
JP4919121B2 (en) Modulation apparatus, modulation method, and recording medium

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees