JP4425177B2 - グラフィックプロセッサ、情報処理装置 - Google Patents
グラフィックプロセッサ、情報処理装置 Download PDFInfo
- Publication number
- JP4425177B2 JP4425177B2 JP2005148229A JP2005148229A JP4425177B2 JP 4425177 B2 JP4425177 B2 JP 4425177B2 JP 2005148229 A JP2005148229 A JP 2005148229A JP 2005148229 A JP2005148229 A JP 2005148229A JP 4425177 B2 JP4425177 B2 JP 4425177B2
- Authority
- JP
- Japan
- Prior art keywords
- graphic
- unit
- instruction
- processing
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 40
- 238000012545 processing Methods 0.000 claims description 251
- 238000012546 transfer Methods 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 50
- 238000004458 analytical method Methods 0.000 claims description 17
- 238000004364 calculation method Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims 2
- 239000000872 buffer Substances 0.000 description 66
- 230000008569 process Effects 0.000 description 38
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Description
命令体系は、グラフィックユニットで実行されるグラフィック処理に関与するデータを直接操作しない命令から構成されていてもよい。ここで、「グラフィック処理に関与するデータ」には、テクスチャデータ、カラーデータ、α値データ、Z値データ、頂点データなどのほか、グラフィックユニットにおけるシェーダプログラムなどのプログラムも含まれる。これによって、非グラフィック処理系命令によりグラフィック処理の結果に影響を及ぼすことが回避される。
さらに、命令体系は、グラフィックユニットで実行されるグラフィック処理の内容に依存しない大域動作指示命令であってもよい。「大域動作指示命令」とは、グラフィックユニット上で実行されるシェーダプログラムなどのプログラムに影響されない、グラフィックユニットの動作制御に関する命令のことをいう。これによって、グラフィックユニット上で実行されるプログラムを変更しても、命令体系を修正する必要がなくなる。
制御側DMAコントローラ34は、管理プロセッサ32またはサブプロセッサ30の指示により実行開始する。サブプロセッサ30は、オブジェクトの転送準備ができた時に、後述するNOTIFYコマンドによりバッファの空きを確認して、制御側DMAコントローラ34を開始させる。制御側DMAコントローラ34によるサブプロセッサ30からグラフィックメモリ10へのオブジェクトデータの転送は、テクスチャデータの転送に並行して、またはグラフィック演算ユニット40のアイドリング中に実行される。
そこで、グラフィック演算ユニット40で実行されるグラフィック処理の方法を明示しない命令である「非グラフィック処理系命令」を設けることで、グラフィックプロセッサの動作を簡便に制御できるようにしたのである。
画像処理側DMAコントローラ28は、テクスチャデータ226、パラメータデータ224およびシェーダプログラム228の転送を制御する。テクスチャデータ226は、グラフィックメモリ10内のバッファ12に転送される。パラメータデータ224とシェーダプログラム228は、グラフィック演算ユニット40のメモリ領域に転送される。
図10は、あるオブジェクトをフレームバッファに描画するときのメインプロセッサ200とグラフィックプロセッサ100における処理とデータの流れを示すフローチャートである。以下、図1を参照しつつ、各処理を説明する。
なお、以下の説明においては、画像処理側DMAコントローラ28によるテクスチャデータのDMA転送は同時に2つ、グラフィック演算ユニット40におけるオブジェクトの描画処理はひとつのみ実行可能であるものとする。また、グラフィックメモリ10には、テクスチャデータを格納するコンテクストバッファ12として、バッファA、バッファBが備えられているとする。
このとき、制御側DMAコントローラ34は、バッファAへのテクスチャAのDMA転送に並行して、サブプロセッサAからグラフィックメモリ10へのオブジェクトA(Obj A)の転送を実行する。また、制御側DMAコントローラ34は、バッファBへのテクスチャBのDMA転送に並行して、サブプロセッサBからグラフィックメモリ10へのオブジェクトB(Obj B)の転送を実行する。なお、制御側DMAコントローラ34は、実行部26によるコマンドの実行とは無関係に動作する。
制御側DMAコントローラ34は、バッファAへのテクスチャAのDMA転送に並行して、サブプロセッサAからグラフィックメモリ10へのオブジェクトAのDMA転送を実行する。
制御側DMAコントローラ34は、バッファBへのテクスチャBのDMA転送に並行して、サブプロセッサBからグラフィックメモリ10へのオブジェクトBのDMA転送を実行する。
なお、図13においては、簡単のために全てのステージにおける処理が同時間で終了するように描かれているが、実際の処理においてはDMA転送されるデータ量やグラフィック処理に要する時間により前後する。
例えば、サイズの大きいフレームを描画する場合を考える。この場合、フレーム全体をグラフィック処理させようとすると、演算量が非常に大きいため、サブプロセッサはグラフィック演算ユニットの処理の終了を待機する期間が長くなる。そこで、フレームを4分割して、各分割フレームを描画するのに必要なデータをDMA転送させる時間と、各フレームのオブジェクトをジオメトリ処理する時間と、各分割フレームをグラフィック処理する時間のバランスをとるようにコマンドリストを作成すれば、画像処理時間を短縮させることができる。このように、コマンドリストの工夫次第で、情報処理の効率をアップさせることが可能となる。
図14は、この場合の非グラフィック処理系命令を使用したコマンドリスト750の一例を示す。図14において、複数のオブジェクトの集合「Obj set A」のグラフィック処理に必要となるテクスチャの集合を「Tex set A」と表記する。オブジェクトが単数である場合と同様に、テクスチャセットをDMA転送するDMAコマンド、テクスチャセットとそれに対応するオブジェクトセットの転送終了を確認するSYNCコマンド、転送終了後にオブジェクトセットに対する描画開始を指示するKICKコマンドを配置する。これによって、処理対象のオブジェクトが複数存在する場合でも、単一のオブジェクトの場合と同じように、グラフィック演算ユニット40におけるグラフィック処理を制御することができる。
Claims (23)
- グラフィックプロセッサを統括的に制御する制御ユニットと、この制御ユニットを経由して与えられるプログラムにしたがったグラフィック処理を実行するグラフィックユニットとを備えるグラフィックプロセッサであって、
前記制御ユニットは、
前記グラフィックユニットにおけるグラフィック演算方法を規定するプログラムと、前記グラフィックユニットにおけるグラフィック演算以外の動作に関する非グラフィック処理系命令の集合からなる命令体系と、を少なくとも含むデータを外部から受け取り、前記プログラムを前記グラフィックユニットに与えるインタフェイス部と、
前記非グラフィック処理系命令の集合からなる命令体系を解析する命令解析部と、
解析された非グラフィック処理系命令を実行する実行部と、
を備えることを特徴とするグラフィックプロセッサ。 - 前記命令体系は、前記グラフィックユニットで実行されるグラフィック処理をカプセル化して扱う体系であることを特徴とする請求項1に記載のグラフィックプロセッサ。
- 前記命令体系は、前記グラフィックユニットで実行されるグラフィック処理に関与するデータを直接操作しない命令からなることを特徴とする請求項1に記載のグラフィックプロセッサ。
- 前記命令体系は、前記グラフィックユニットで実行されるグラフィック処理の対象を明示し、処理内容は明示しない命令からなることを特徴とする請求項1に記載のグラフィックプロセッサ。
- 前記命令体系は、前記グラフィックユニットで実行されるグラフィック処理の内容に依存しない大域動作指示命令からなることを特徴とする請求項1に記載のグラフィックプロセッサ。
- 前記命令解析部は、外部から受け取ったデータのうち、グラフィック処理に必要なデータを前記グラフィックユニットのアクセス可能な記憶領域へ転送することを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 前記命令体系にはグラフィック処理起動命令が含まれ、前記実行部はこのグラフィック処理起動命令にしたがって前記グラフィックユニットにおけるグラフィック処理を開始させることを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 前記命令体系には同期化命令が含まれ、前記実行部はこの同期化命令にしたがって、外部からのデータの転送が完了するまで、後続の命令の実行を保留することを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 前記命令体系には同期化命令が含まれ、前記実行部はこの同期化命令にしたがって、前記グラフィックユニットにおけるグラフィック処理が終了するまで、後続の命令の実行を保留することを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 前記命令体系には同期化命令が含まれ、前記実行部はこの同期化命令にしたがって、外部に存在するプロセッサにおける処理が終了するまで、後続の命令の実行を保留することを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 前記命令体系には同期化命令が含まれ、前記実行部はこの同期化命令にしたがって、グラフィックユニットにおける所定の単位のグラフィック処理を実行するのに必要なデータが揃うまで、前記グラフィック処理起動命令の実行を保留することを特徴とする請求項7に記載のグラフィックプロセッサ。
- 前記命令体系にはデータの転送命令が含まれ、前記実行部がこの転送命令を実行することにより、外部からグラフィックユニットへのデータの読み込み処理が実行されることを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 転送命令を実行するDMAコントローラをさらに備え、
前記実行部が前記転送命令を実行すると、前記DMAコントローラが起動して外部からグラフィックユニットにデータを読み込むことを特徴とする請求項12に記載のグラフィックプロセッサ。 - 前記命令体系には処理完了通知命令が含まれ、前記実行部がこの処理完了通知命令を実行することにより、グラフィックプロセッサにおける所定の処理の終了が外部へ通知されることを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 複数の非グラフィック処理命令による処理がひとつのリストとして扱われ、かつ複数のリストを連続して実行すべきとき、前記命令体系には、次に実行すべきリストを指定する次リスト命令が含まれ、前記実行部がこの次リスト命令を実行することにより、次のリストが先頭から実行されることを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- 前記命令体系には、非グラフィック処理命令にしたがったグラフィック処理を実行したときグラフィックプロセッサにおいて要した実行サイクル数を計測する計時命令が含まれ、前記実行部がこの計時命令を実行することにより、前記実行サイクル数が計測されることを特徴とする請求項1ないし5のいずれかに記載のグラフィックプロセッサ。
- グラフィックプロセッサを統括的に制御する制御ユニットと、この制御ユニットを経由して与えられるプログラムにしたがったグラフィック処理を実行するグラフィックユニットと、転送命令を実行するDMAコントローラとを備えるグラフィックプロセッサであって、
前記制御ユニットは、
前記グラフィックユニットにおけるグラフィック演算方法を規定するプログラムと、前記グラフィックユニットと前記DMAコントローラの開始または終了に関連する非グラフィック処理系命令の集合からなる命令体系と、を少なくとも含むデータを外部から受け取り、前記プログラムを前記グラフィックユニットに与えるインタフェイス部と、
前記非グラフィック処理系命令の集合からなる命令体系を解析する命令解析部と、
解析された非グラフィック処理系命令を実行する実行部と、
を備えることを特徴とするグラフィックプロセッサ。 - 装置全体を統括的に制御するメインプロセッサと、画像処理演算を行うグラフィックプロセッサとを備える情報処理装置であって、
前記グラフィックプロセッサは、該グラフィックプロセッサを統括的に制御する制御ユニットと、この制御ユニットを経由して与えられるプログラムにしたがったグラフィック処理を実行するグラフィックユニットとを備え、
前記制御ユニットは、
前記グラフィックユニットにおけるグラフィック演算方法を規定するプログラムと、前記グラフィックユニットにおけるグラフィック演算以外の動作に関する非グラフィック処理系命令の集合からなる命令体系と、を少なくとも含むデータを前記メインプロセッサから受け取り、前記プログラムを前記グラフィックユニットに与えるインタフェイス部と、
前記非グラフィック処理系命令の集合からなる命令体系を解析する命令解析部と、
解析された非グラフィック処理系命令を実行する実行部と、
を備えることを特徴とする情報処理装置。 - 前記命令体系には処理完了通知命令が含まれ、前記実行部がこの処理完了通知命令を実行することにより、グラフィックプロセッサにおける所定の処理の終了が前記メインプロセッサへ通知されることを特徴とする請求項18に記載の情報処理装置。
- 前記グラフィックプロセッサが、所定の処理の終了に応じて状態が変化する内部レジスタをさらに有することを特徴とする請求項19に記載の情報処理装置。
- 前記メインプロセッサは管理ユニットと複数の演算ユニットを内蔵し、
各演算ユニットは、複数の非グラフィック処理命令による処理をひとつのリストとして生成し、
前記管理ユニットは、各演算ユニットでそれぞれ生成されたリストの実行順序を明示する次リスト命令を該リストに付加し、
前記実行部が前記次リスト命令を実行することにより、次のリストが先頭から実行されることを特徴とする請求項18に記載の情報処理装置。 - 装置全体を統括的に制御するメインプロセッサと、画像処理演算を行うグラフィックプロセッサとを備える情報処理装置であって、
前記グラフィックプロセッサは、メインプロセッサとグラフィックプロセッサの動作を協調させるように該グラフィックプロセッサを制御する制御ユニットと、この制御ユニットを経由して与えられるプログラムにしたがったグラフィック処理を実行するグラフィックユニットとを備え、
前記制御ユニットは、
前記グラフィックユニットにおけるグラフィック演算方法を規定するプログラムと、前記グラフィックユニットにおけるグラフィック演算以外の動作に関する非グラフィック処理系命令の集合からなる命令体系と、を少なくとも含むデータを前記メインプロセッサから受け取り、前記プログラムを前記グラフィックユニットに与えるインタフェイス部と、
前記非グラフィック処理系命令の集合からなる命令体系を解析する命令解析部と、
解析された非グラフィック処理系命令を実行する実行部と、
を備えることを特徴とする情報処理装置。 - グラフィックプロセッサをメインプロセッサに協調させる命令が、メインプロセッサから前記制御ユニットに与えられることを特徴とする請求項22に記載の情報処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148229A JP4425177B2 (ja) | 2005-05-20 | 2005-05-20 | グラフィックプロセッサ、情報処理装置 |
EP06746093.1A EP1883051B1 (en) | 2005-05-20 | 2006-05-08 | Graphic processor and information processing device |
US11/813,944 US8368704B2 (en) | 2005-05-20 | 2006-05-08 | Graphic processor and information processing device |
PCT/JP2006/309262 WO2006123546A1 (ja) | 2005-05-20 | 2006-05-08 | グラフィックプロセッサ、情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148229A JP4425177B2 (ja) | 2005-05-20 | 2005-05-20 | グラフィックプロセッサ、情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006323759A JP2006323759A (ja) | 2006-11-30 |
JP4425177B2 true JP4425177B2 (ja) | 2010-03-03 |
Family
ID=37431123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148229A Active JP4425177B2 (ja) | 2005-05-20 | 2005-05-20 | グラフィックプロセッサ、情報処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8368704B2 (ja) |
EP (1) | EP1883051B1 (ja) |
JP (1) | JP4425177B2 (ja) |
WO (1) | WO2006123546A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10169072B2 (en) * | 2009-09-23 | 2019-01-01 | Nvidia Corporation | Hardware for parallel command list generation |
JP5793830B2 (ja) * | 2010-05-18 | 2015-10-14 | 株式会社リコー | 情報処理装置、印刷制御プログラム、および記憶媒体 |
EP2579164B1 (en) * | 2010-05-26 | 2021-01-06 | Nec Corporation | Multiprocessor system, execution control method, execution control program |
WO2013011620A1 (ja) * | 2011-07-19 | 2013-01-24 | パナソニック株式会社 | マルチプロセッサシステム |
JP6064993B2 (ja) * | 2012-03-30 | 2017-01-25 | 日本電気株式会社 | 演算処理装置、その演算処理方法、及び演算処理プログラム |
US9626732B2 (en) * | 2013-10-10 | 2017-04-18 | Intel Corporation | Supporting atomic operations as post-synchronization operations in graphics processing architectures |
CN105940388A (zh) * | 2014-02-20 | 2016-09-14 | 英特尔公司 | 用于图形处理单元的工作负荷批量提交机制 |
JP6388748B2 (ja) * | 2016-05-26 | 2018-09-12 | 三菱電機株式会社 | 描画タイミング制御装置 |
KR102353036B1 (ko) * | 2021-08-30 | 2022-01-20 | 주식회사 페블 | 그래픽 메모리 기반의 2차원 그래픽 명령어를 처리하는 장치 및 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06187457A (ja) * | 1992-12-21 | 1994-07-08 | Hitachi Ltd | 図形表示装置 |
JP3649478B2 (ja) | 1995-07-20 | 2005-05-18 | 株式会社ソニー・コンピュータエンタテインメント | 画像情報処理装置及び画像情報処理方法 |
US5675773A (en) * | 1995-12-21 | 1997-10-07 | Cirrus Logic, Inc. | Graphics display system with a low level hardware dependent graphics library |
JP3530360B2 (ja) * | 1997-10-27 | 2004-05-24 | 株式会社ルネサステクノロジ | データ処理装置及びデータ処理システム |
US6624819B1 (en) * | 2000-05-01 | 2003-09-23 | Broadcom Corporation | Method and system for providing a flexible and efficient processor for use in a graphics processing system |
US6792392B1 (en) * | 2000-06-30 | 2004-09-14 | Intel Corporation | Method and apparatus for configuring and collecting performance counter data |
US6867781B1 (en) * | 2000-08-23 | 2005-03-15 | Nintendo Co., Ltd. | Graphics pipeline token synchronization |
EP1195718A2 (en) * | 2000-10-04 | 2002-04-10 | TeraRecon, Inc. | Parallel pipelined image rendering system |
US6995770B2 (en) * | 2002-08-22 | 2006-02-07 | International Business Machines Corporation | Command list controller for controlling hardware based on an instruction received from a central processing unit |
US7038685B1 (en) * | 2003-06-30 | 2006-05-02 | Nvidia Corporation | Programmable graphics processor for multithreaded execution of programs |
-
2005
- 2005-05-20 JP JP2005148229A patent/JP4425177B2/ja active Active
-
2006
- 2006-05-08 WO PCT/JP2006/309262 patent/WO2006123546A1/ja active Application Filing
- 2006-05-08 EP EP06746093.1A patent/EP1883051B1/en active Active
- 2006-05-08 US US11/813,944 patent/US8368704B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080211803A1 (en) | 2008-09-04 |
EP1883051B1 (en) | 2018-09-26 |
US8368704B2 (en) | 2013-02-05 |
EP1883051A1 (en) | 2008-01-30 |
WO2006123546A1 (ja) | 2006-11-23 |
EP1883051A4 (en) | 2017-08-09 |
JP2006323759A (ja) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4425177B2 (ja) | グラフィックプロセッサ、情報処理装置 | |
US11907691B2 (en) | Method and system of command buffer between a CPU and GPU | |
JP4836491B2 (ja) | 情報処理装置、システム、方法およびプロセッサ | |
EP1921584B1 (en) | Graphics processing apparatus, graphics library module, and graphics processing method | |
US8269782B2 (en) | Graphics processing apparatus | |
JP4372043B2 (ja) | コマンド実行制御装置、コマンド実行指示装置およびコマンド実行制御方法 | |
CN110352403B (zh) | 图形处理器寄存器重命名机制 | |
US8941669B1 (en) | Split push buffer rendering for scalability | |
US7760205B2 (en) | Information processing apparatus for efficient image processing | |
CN110036375B (zh) | 无序高速缓存返回 | |
US20200210246A1 (en) | De-centralized load-balancing at processors | |
CN109254826A (zh) | 虚拟化加速处理装置的挂起检测 | |
US10409571B1 (en) | Apparatus and method for efficiently accessing memory when performing a horizontal data reduction | |
EP1647887A2 (en) | Apparatus for efficient image processing | |
CN109978749A (zh) | 图形处理器、渲染***及操作图形处理器的方法 | |
CN109983435B (zh) | 图形处理方法及相关装置和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4425177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |