JP4422284B2

JP4422284B2 - A / D converter and semiconductor pressure sensor device

Info

Publication number: JP4422284B2
Application number: JP2000061550A
Authority: JP
Inventors: 泰弘栃谷
Original assignee: Hokuriku Electric Industry Co Ltd
Current assignee: Hokuriku Electric Industry Co Ltd
Priority date: 2000-03-07
Filing date: 2000-03-07
Publication date: 2010-02-24
Anticipated expiration: 2020-03-07
Also published as: JP2001251189A

Description

【０００１】
【発明の属する技術分野】
本発明は、アナログ回路により構成された積分回路とクロックパルス発生回路とを用いたＡ／Ｄ変換器及びこのＡ／Ｄ変換器を用いた半導体圧力センサ装置に関するものである。
【０００２】
【従来の技術】
マイクロコンピュータや水晶発振器を用いるとＡ／Ｄ変換器の変換精度を高めることができることは分かっている。しかしながら最近の電子部品及びセンサの価格についての低下要求は非常に強く、価格の点からマイクロコンピュータや水晶発振器を用いることができない場合も多い。このような要求に応えるためには、アナログ回路の積分回路やＣＲ発振回路等からなる水晶振動子を用いないクロックパルス発生回路を用いてＡ／Ｄ変換器を構成せざるを得ない。
【０００３】
【発明が解決しようとする課題】
しかしながらアナログ回路の積分回路やＣＲ発振回路等は、使用する部品の性能によって出力に誤差やバラツキが発生するため、変換精度を高めることは難しい。
【０００４】
本発明の目的は、マイクロコンピュータを用いることなく、簡単な構成で、変換精度を高めることができるＡ／Ｄ変換器を提供することにある。
【０００５】
本発明の他の目的は、精度が高くしかも安価な半導体圧力センサ装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明のＡ／Ｄ変換器は、アナログ回路によって構成されて積分動作を行う積分回路と、水晶振動子を用いずにアナログ回路によって構成されて所定の周期のクロックパルスを発生するクロックパルス発生回路と、予め定めた第１の基準電圧Ｖ１とこの第１の基準電圧よりも高い第２の基準電圧Ｖ２を発生する基準電圧発生回路と、第１及び第２のカウンタと、ゲートアレイからなる演算回路とを備えている。
【０００７】
第１のカウンタは、積分回路の出力、クロックパルス発生回路の出力及び基準電圧発生回路の出力を入力として、積分回路の出力が予め定めた第１の基準電圧Ｖ１を超えてから第２の基準電圧Ｖ２に達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆrefをカウントする。また第２のカウンタは、積分回路の出力、第２の基準電圧Ｖ２よりも小さいデジタル変換の対象とするアナログ電圧Ｖｍ及び基準電圧発生回路の出力とを入力として、積分回路の出力が予め定めた第１の基準電圧Ｖ１を超えてからアナログ電圧Ｖｍに達するまでの間にクロックパルス発生回路から出力されるクロックパルスの数Ｆｍをカウントする。そして演算回路は、第２のカウンタでカウントしたカウント値Ｆｍを第１のカウンタがカウントしたカウント値Ｆrefにより除した値Ｆｍ／Ｆrefまたは第１のカウンタでカウントしたカウント値Ｆrefを第２のカウンタがカウントしたカウント値Ｆｍにより除した値Ｆref／Ｆｍに係数ｋを乗算した値（Ｆｍ／Ｆref）×ｋまたは（Ｆref／Ｆｍ）×ｋをアナログ電圧Ｖｍのデジタル変換値として出力する。なおこの演算回路をゲートアレイによって構成すると、必要な演算をマイクロコンピュータを用いずに実行することができて、しかもＡ／Ｄ変換器を用いる装置の価格を下げることができる。
【０００８】
本発明では、共通の１つの積分回路の出力とクロックパルス発生回路の出力を用いて第１及び第２のカウンタでカウント動作を行い、しかも演算回路でＦｍ／ＦrefまたはＦref／Ｆｍの除算を行うため、共通の積分回路及びクロックパルス発生回路が原因となって発生する誤差または出力のバラツキを除算動作によって除去することができる。したがってアナログ回路から構成される積分回路及びクロックパルス発生回路を用いても、両回路の構成及び使用部品が原因になって発生するＡ／Ｄ変換器の出力のバラツキを小さくすることができる。なお係数ｋは、使用する積分回路及びクロックパルス回路によって任意に定まる値である。
【０００９】
本発明のＡ／Ｄ変換器の用途は任意であるが、特に小形でしかも低価格のセンサの信号処理回路に適している。例えば、半導体圧力センサのアナログ出力電圧Ｖｍをデジタル値に変換して出力するＡ／Ｄ変換器を備えた半導体圧力センサ装置に、本発明のＡ／Ｄ変換器を適用すると、装置の価格を大幅に下げることができる。
【００１０】
半導体圧力センサ装置では、温度の変動により半導体圧力センサの出力が変動する。そのためセンサ出力に温度補償を行うのが一般的である。そこで温度センサの出力をＡ／Ｄ変換する場合にも本発明を適用すれば、センサの出力精度を更に上げることができる。その場合には、半導体圧力センサの温度を測定して測定結果を電圧値として出力する温度センサと、積分回路の出力、クロックパルス発生回路の出力及び温度センサの出力電圧を入力として、積分回路の出力が予め定めた第１の基準電圧Ｖ１を超えてから温度センサの出力電圧に達するまでの間にクロックパルス発生回路から出力されるクロックパルスの数Ｆｔをカウントする第３のカウンタとを設ける。そしてゲートアレイからなる演算回路は、第２のカウンタでカウントしたカウント値Ｆｍを第１のカウンタがカウントしたカウント値Ｆrefにより除した値Ｆｍ／Ｆrefに係数ｋを乗算した値（Ｆｍ／Ｆref）×ｋを、第３のカウンタでカウントした値Ｆｔを第１のカウンタがカウントしたカウント値Ｆrefにより除した値Ｆｔ／Ｆrefを用いて補正してアナログ電圧Ｖｍのデジタル変換値として出力する。このようにすると温度センサの測定値も補正されるため、半導体圧力センサ装置の測定精度が更に向上する。
【００１１】
なお温度補正の方法は任意であるが、値（Ｆｍ／Ｆref）×ｋに値Ｆｔ／Ｆrefを加減算した値を半導体圧力センサ装置の出力のデジタル変換値として出力するようにしてもよい。このようにすると簡単に温度補正を行える。
【００１２】
【発明の実施の形態】
以下図面を参照して、本発明のＡ／Ｄ変換器を適用した本尾発明の半導体圧力センサ装置の実施の形態の一例について説明する。図１は本発明の実施の形態の一例の構成を示すブロック図である。同図において、１はアナログ回路によって構成され、所定の一定周期Ｔ０で積分動作を繰り返す積分回路である。この積分回路１としては、例えばオペアンプとコンデンサと抵抗体とを組み合わせて構成される公知の回路を用いることができる。積分回路１は、図２（A）に示すように周期的な３角波を発生する。積分回路１の出力電圧Ｖは、時間ｔの関数としてｔ＝０からＴ０の間にＶ＝０からＶmaxまでほぼリニアに増加し、ｔ＝Ｔ０でＶ＝０に戻る。積分回路１の出力は、この過程を周期的に繰り返す。Ｖmax＝Ａ・Ｔ０の定数Ａは電圧Ｖと時間ｔの直線関係の立ち上がりの勾配である。
【００１３】
図１において、３は水晶振動子を用いずにアナログ回路によって構成されて周期Ｔｓのクロックパルスを発生するクロックパルス発生回路である。この水晶振動子を用いないクロックパルス発生回路３としては、例えば公知のＬＣ発振回路やＣＲ発振回路を用いることができる。
【００１４】
５は予め定めた第１の基準電圧Ｖ１と第１の基準電圧Ｖ１よりも高い第２の基準電圧Ｖ２を発生する基準電圧発生回路である。この基準電圧発生回路５は例えば複数の抵抗体を直列に接続した分圧回路からなり、２つの分圧点から２種類の基準電圧Ｖ１及びＶ２を出力する。２種の基準電圧Ｖ１、Ｖ２は、デジタル変換の対象とするアナログ電圧Ｖｍの下限値と上限値とを規定する。
【００１５】
６は公知の半導体圧力センサであり、Ａ／Ｄ変換の対象とするアナログ電圧Ｖｍを出力する。またスイッチ回路ＳＷ１は、基準電圧発生回路５から出力される第１及び第２の基準電圧Ｖ１及びＶ２を選択して第１のコンパレータ７ａに供給するものであり、トランジスタ等の半導体スイッチ回路により構成される。スイッチ回路ＳＷ１は、積分回路１の出力と同期して切り替わり、周期Ｔ０の間で積分回路１の出力電圧がＶ１に達する前には第１の基準電圧Ｖ１を選択しており、積分回路１の出力電圧ＶがＶ１に達した後第２の基準電圧Ｖ２を選択し、積分回路１の出力電圧Ｖが第２の基準電圧に達した後に第１の基準電圧Ｖ１を選択するように構成されている。
【００１６】
またスイッチ回路ＳＷ２は基準電圧発生回路５の第１の基準電圧Ｖ１を出力する出力端子と半導体圧力センサ６の出力端子とを選択して、それぞれの出力を第２のコンパレータ７ｂに選択的に出力する。スイッチ回路ＳＷ２もスイッチ回路ＳＷ１と同様に積分回路１の出力と同期して切り替わり、スイッチ回路ＳＷ１と一緒に第１の基準電圧Ｖ１を選択する。但し、スイッチ回路ＳＷ２は積分回路１の出力電圧Ｖが第１の基準電圧Ｖ１に達した後は、直ちに切換動作を行って半導体圧力センサ６の出力を第２のコンパレータ７ｂに出力する。そしてスイッチ回路ＳＷ２は、スイッチ回路ＳＷ１が第２の基準電圧Ｖ２の選択から第１の基準電圧Ｖ１の選択に切り替わるときに、それに同期して第１の基準電圧Ｖ１を選択する。
【００１７】
第１のコンパレータ７ａは、積分回路１の出力電圧Ｖとスイッチ回路ＳＷ１からの信号（第１及び第２の基準電圧Ｖ１及びＶ２）とを入力として両者を比較し、図２（Ｂ）に示すような矩形波状の比較信号をＳ０出力する。即ち第１のコンパレータ７ａは、積分回路１の出力電圧Ｖが第１の基準電圧Ｖ１を超えてから第２の基準電圧Ｖ２に達するまでの間、論理値１を意味する比較信号Ｓ０を出力し、それ以外の時間は論理値０の信号を出力する。積分回路１の出力の１周期Ｔ０内で比較信号Ｓ０が論理値１の状態になっている時間Ｔrefは、Ｔref＝（Ｖ２−Ｖ１）／Ａで求められる。
【００１８】
第２のコンパレータ７ｂには、積分回路１の出力電圧Ｖとスイッチ回路ＳＷ２が選択した電圧信号（Ｖ１，Ｖｍ）とが入力される。第２のコンパレータ７ｂは、２つの入力電圧を比較して、図２（C）のような比較信号Ｓ１を出力する。すなわち第２のコンパレータ７ｂは、積分回路１の出力電圧Ｖが基準電圧Ｖ１を超えてからアナログ電圧Ｖｍに達するまでの間、論理値１の比較信号Ｓ１を出力し、それ以外の時間は論理値０の信号を出力する。積分回路１の出力の１周期Ｔ０内で比較信号Ｓ１が論理値１の状態になっている時間Ｔｍは、Ｔｍ＝（Ｖｍ−Ｖ１）／Ａで求められる。
【００１９】
第１及び第２のコンパレータ７ａ及び７ｂの出力は、それぞれ第１及び第２のカウンタ回路９ａ及び９ｂに入力される。第１及び第２のカウンタ回路９ａ及び９ｂには、それぞれクロックパルス発生回路３からクロックパルス信号ＣＰが入力される。第１及び第２のカウンタ回路９ａ及び９ｂは、それぞれアンド回路ＡＮＤａ及びＡＮＤｂとカウント手段ＣＭａ及びとＣＭｂとから構成されている。第１のカウンタ回路９ａのアンド回路ＡＮＤａには第１のコンパレータ７ａからの比較信号Ｓ０とクロックパルス発生回路３から出力された周期Ｔｓ（＜Ｔ０）のクロックパルス信号ＣＰが入力される。アンド回路ＡＮＤａの出力信号は図２（Ｄ）のような波形になる。即ち、第１のコンパレータ７ａは、論理値１の状態にある時間Ｔref内だけクロックパルス発生回路３から出力されるクロックパルス信号ＣＰを出力する。そしてカウント手段ＣＭａは、この間に発生するパルス数Ｆrefをカウントし、これをデジタル値として出力する。このＦrefは次式のように表現することができる。
【００２０】
Ｆref＝［（Ｖ２−Ｖ１）／（Ａ・Ｔｓ）］（１）
また第２のカウンタ回路９ｂのアンド回路ＡＮＤｂには第２のコンパレータ７ｂからの比較信号Ｓ１とクロックパルス発生回路３からのクロックパルス信号ＣＰとが入力される。アンド回路ＡＮＤｂの出力信号は図２（Ｅ）のような波形になる。即ち、第２のコンパレータ７ｂから入力される比較信号Ｓ１が論理値１の状態にある時間Ｔｍの間だけ、クロックパルス信号ＣＰがアンド回路ＡＮＤｂから出力される。カウント手段ＣＭｂは、この時間Ｔｍの間にアンド回路ＡＮＤｂから出力されるクロックパルスの数Ｆｍをカウントして、デジタル値として出力する。ここでパルス数Ｆｍは次式のように表現することができる。
【００２１】
Ｆｍ＝［（Ｖｍ−Ｖ１）／（Ａ・Ｔｓ）］（２）
第１及び第２のカウンタ回路９ａ、９ｂの出力Ｆref、Ｆｍは積分回路１の１周期Ｔ０の間保持される。積分回路１の１周期が終了し、三角波形の出力電圧Ｖが０になると第１及び第２のカウンタ回路９ａ及び９ｂの出力は０にリセットされる。なおこの例では、第１のコンパレータ７ａと第１のカウンタ回路９ａとにより第１のカウンタ１０ａが構成され、第２のコンパレータ７ｂと第２のカウンタ回路９ｂとにより第２のカウンタ１０ｂが構成されている。
【００２２】
第１及び第２のカウンタ回路９ａ及び９ｂの出力は、ゲートアレイによって構成された演算回路１１に入力される。演算回路１１は、第２のカウンタ回路９ｂでカウントしたカウント値Ｆｍを第１のカウンタ回路９ａがカウントしたカウント値Ｆrefにより除した値Ｆｍ／Ｆrefまたはこれに係数ｋを乗算した値（Ｆｍ／Ｆref）×ｋ、あるいは値Ｆrefを値Ｆｍにより除した値Ｆref／Ｆｍまたはこれに係数ｋを乗算した値（Ｆref／Ｆｍ）×ｋをアナログ電圧Ｖｍのデジタル変換値として積分回路１の１サイクル内に出力する。
【００２３】
ここでＡＤ変換の出力としてＦｍ／Ｆref（またはＦref／Ｆｍ）の比を用いる理由を説明する。ＦｍとＦrefの値は、部品の性能のバラツキにより、（１）式、（２）式に示すように積分回路１の定数Ａとクロックパルス発生回路３の出力の周期Ｔｓが変わると変動する。しかしながら、Ｆｍ／Ｆrefの比をとるとこれらの定数は消去され、部品の性能のバラツキにより定数Ａと周期Ｔｓが変動しても演算結果は変わらない。以上の関係を用いると、
Ｖｍ−Ｖ１≒（Ｆｍ／Ｆref）（Ｖ２−Ｖ１）（３）
の関係が成立する。第１及び第２の基準電圧Ｖ１、Ｖ２が変動しないとすれば、Ｖｍの変換値は正しい。ここで「ほぼ等しい」の意味の等式≒の左辺と右辺の式は一見デジタル数とアナログ変数が混合した式になっている。そこで等式の中のアナログ変数をデジタル数と同じ有効数字の桁数の数値で書いたものとする。そうすると、左辺と右辺はデジタル数になって、これらの間の等式が近似的に成立する。以下全ての等号≒はそのような意味を表現しているものとする。ここで例えば（Ｖ２−Ｖ１）≒ｋのように（Ｖ２−Ｖ１）をデジタル値ｋで表すと
Ｖｍ−Ｖ１≒ｋ（Ｆｍ／Ｆref）（４）
よりＶ１を基準とするＶｍのデジタル変換値が求まる。この変換値には積分回路の定数Ａとクロック回路の周期Ｔｓの変動に起因する誤差は含まれない。
【００２４】
図３は本発明の第２の実施の形態の構成を示すブロック図である。この実施の形態では、図１のＡ／Ｄ変換器に温度センサ１３の信号をＡ／Ｄ変換する回路と温度補償を行う演算機能を備えた演算回路１１´を備えている。その他の回路構成は図１に示したものと同じであるため、同じ機能を果す回路ブロックに対しては図１に付した符号と同じ符号を付して説明を省略する。
【００２５】
温度センサ１３は、半導体圧力センサ６のセンサ素子を構成する半導体基板上に形成された拡散抵抗体により構成されるものであり、半導体基板の温度変化に応じてその抵抗値が変わることにより、温度の変化に応じたアナログ信号を出力する。温度センサ１３の出力端子は、スイッチ回路ＳＷ３の一方の接点に接続されている。スイッチ回路ＳＷ３の他方の接点には、基準電圧発生回路５から出力される第１の基準電圧Ｖ１が入力される。スイッチ回路ＳＷ３は、スイッチ回路ＳＷ１及びＳＷ２と同期して、基準電圧発生回路５から出力される第１の基準電圧Ｖ１と温度センサ１３からの出力電圧Ｖｔとを切り替える。スイッチ回路ＳＷ３もスイッチ回路ＳＷ１と同様に積分回路１の出力と同期して切り替わり、スイッチ回路ＳＷ１と一緒に第１の基準電圧Ｖ１を選択する。但し、スイッチ回路ＳＷ３は積分回路１の出力電圧Ｖが第１の基準電圧Ｖ１に達した後は、直ちに切換動作を行って温度センサ１３の出力を第３のコンパレータ７ｃに出力する。第３のコンパレータ７ｃは、積分回路１の出力電圧［図４（Ａ）］とスイッチ回路ＳＷ３の出力を入力とする。第３のコンパレータ７ｃは、積分回路１の出力電圧Ｖとスイッチ回路ＳＷ３から入力される信号（Ｖ１，Ｖｔ）とを比較し、積分回路１の出力Ｖが基準電圧Ｖ１を超えてから温度センサ１３の出力電圧Ｖｔに達するまでの間に論理値１を意味する比較信号Ｓ２を出力し、それ以外の時間は論理値０の信号を出力する。積分回路の１周期Ｔ０内で比較信号Ｓ２が論理値１の状態にある時間Ｔｔは、Ｔｔ＝（Ｖｔ−Ｖ１）／Ａで求められる。
【００２６】
第３のコンパレータ７ｃの出力は第３のカウンタ回路９ｃ入力される。第３のカウンタ回路９ｃは、第１及び第２のカウンタ回路９ａ及び９ｂと同様にアンド回路とＡＮＤｃとカウント手段ＣＭｃとから構成されている。そして第３のカウンタ回路９ｃも第１及び第２のカウンタ回路９ａ、９ｂと同様の働きをする。第３のカウンタ回路９ｃのアンド回路ＡＮＤｃにはコンパレータ７ｃから出力される比較信号Ｓ２とクロックパルス発生回路３から出力される周期Ｔｓのクロックパルス信号ＣＰとが入力される。アンド回路ＡＮＤｃの出力信号は図４（Ｃ）のような出力波形になる。即ち、コンパレータ７ｃから出力される比較信号Ｓ２が論理値１の状態にある時間Ｔｔ内だけクロックパルス発生回路３から入力されるパルス信号を出力する。カウント手段ＣＭｃは、この時間Ｔｔ内に発生するパルス数Ｆｔをカウントする。このパルス数Ｆｔは、次式のように表現することができる。
【００２７】
Ｆｔ＝［（Ｖｔ−Ｖ１）／（Ａ・Ｔｓ）］
第１乃至第３のカウンタ回路９ａ〜９ｃの出力Ｆref、Ｆｍ、Ｆｔは積分回路１の出力の１周期Ｔ０の間保持される。積分回路１の出力の１周期が終了し、積分回路１の三角波形の出力電圧Ｖが０になるとカウンタ回路９ａ〜９ｃの出力は０にリセットされる。なおこの例では、第３のコンパレータ７ｃと第３のカウンタ回路９ｃとから第３のカウンタ１０ｃが構成されている。
【００２８】
ゲートアレイから構成された演算回路１１´は、Ｆｍ／ＦrefとＦｔ／Ｆrefの計算をする。それによって積分回路１のパラメータＡとクロックパルス発生回路３の周期Ｔｓに起因するＡ／Ｄ変換の誤差が消去される。この点は図１の実施の形態の半導体圧力センサの出力の処理と同じである。半導体圧力センサ６の特性が温度の関数として変動するときはＦｍ／Ｆrefも温度の関数になる。Ｆｔ／Ｆrefは温度に対応しているからこのような温度依存性をＦｔ／Ｆrefを用いて、温度によって圧力センサのデジタル変換値が変動しないように補償することができる。特に狭い温度範囲では、Ｆｔ／ＦrefもＦｍ／Ｆrefも温度変化に関してリニアな関数になるから、Ｆｍ／Ｆref±ｋ×Ｆｔ／Ｆref、またはｋ×Ｆｍ／Ｆref±Ｆｔ／Ｆrefの形で温度補償を実現できる。
【００２９】
【発明の効果】
本発明によれば、共通の１つの積分回路の出力とクロックパルス発生回路の出力を用いて第１及び第２のカウンタでカウント動作を行い、しかも演算回路でＦｍ／ＦrefまたはＦref／Ｆｍの除算を行うため、共通の積分回路及びクロックパルス発生回路が原因となって発生する誤差または出力のバラツキを除算動作によって除去することができる。したがってアナログ回路から構成される積分回路及びクロックパルス発生回路を用いても、両回路の構成及び使用部品が原因になって発生するＡ／Ｄ変換器の出力のバラツキを小さくすることができる。
【図面の簡単な説明】
【図１】本発明のＡ／Ｄ変換器を用いた半導体圧力センサ装置の実施の形態の一例の構成を示すブロック図である。
【図２】（Ａ）〜（Ｅ）は図１の各部の出力波形を示す図である。
【図３】本発明のＡ／Ｄ変換器を用いた半導体圧力センサ装置の第２の実施の形態の一例の構成を示すブロック図である。
【図４】（Ａ）〜（Ｅ）は図３の各部の出力波形を示す図である。
【符号の説明】
１積分回路
３クロックパルス発生回路
５基準電圧発生回路
６半導体圧力センサ
ＳＷ１、ＳＷ２、ＳＷ３第１乃至第３のスイッチ回路
７ａ〜７ｃ第１乃至第３のコンパレータ
９ａ〜９ｃ第１乃至第３のカウンタ回路
１０ａ〜１０ｃ第１乃至第３のカウンタ
１１、１１′ 演算回路
１３温度センサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an A / D converter using an integrating circuit constituted by an analog circuit and a clock pulse generating circuit, and a semiconductor pressure sensor device using the A / D converter.
[0002]
[Prior art]
It is known that the conversion accuracy of the A / D converter can be improved by using a microcomputer or a crystal oscillator. However, recent demands for lowering prices of electronic components and sensors are very strong, and in many cases, a microcomputer or a crystal oscillator cannot be used from the viewpoint of price. In order to meet such a demand, an A / D converter must be configured using a clock pulse generation circuit that does not use a crystal resonator such as an integration circuit of an analog circuit or a CR oscillation circuit.
[0003]
[Problems to be solved by the invention]
However, it is difficult to increase the conversion accuracy of analog circuit integration circuits, CR oscillation circuits, and the like because errors and variations occur in the output depending on the performance of the components used.
[0004]
An object of the present invention is to provide an A / D converter capable of improving conversion accuracy with a simple configuration without using a microcomputer.
[0005]
Another object of the present invention is to provide a semiconductor pressure sensor device that is highly accurate and inexpensive.
[0006]
[Means for Solving the Problems]
An A / D converter according to the present invention includes an integration circuit configured by an analog circuit and performing an integration operation, and a clock pulse generation circuit configured by an analog circuit without using a crystal resonator and generating a clock pulse having a predetermined period A reference voltage generating circuit for generating a predetermined first reference voltage V1 and a second reference voltage V2 higher than the first reference voltage, first and second counters, and a gate array Circuit.
[0007]
The first counter receives the output of the integration circuit, the output of the clock pulse generation circuit, and the output of the reference voltage generation circuit as inputs, and the second reference after the output of the integration circuit exceeds a predetermined first reference voltage V1. The number of clock pulses Fref output from the clock pulse generation circuit until the voltage V2 is reached is counted. The second counter receives the output of the integration circuit, the analog voltage Vm to be digitally converted that is smaller than the second reference voltage V2, and the output of the reference voltage generation circuit, and the output of the integration circuit is predetermined. The number Fm of clock pulses output from the clock pulse generation circuit from the time when the first reference voltage V1 is exceeded to the time when the analog voltage Vm is reached is counted. Then, the second counter outputs the value Fm / Fref obtained by dividing the count value Fm counted by the second counter by the count value Fref counted by the first counter or the count value Fref counted by the first counter. A value (Fm / Fref) × k or (Fref / Fm) × k obtained by multiplying the value Fref / Fm divided by the counted count value Fm by a coefficient k is output as a digital conversion value of the analog voltage Vm. If this arithmetic circuit is constituted by a gate array, necessary arithmetic can be executed without using a microcomputer, and the price of a device using an A / D converter can be reduced.
[0008]
In the present invention, the count operation is performed by the first and second counters using the output of one common integration circuit and the output of the clock pulse generation circuit, and the division of Fm / Fref or Fref / Fm is performed by the arithmetic circuit. Therefore, errors or output variations caused by the common integration circuit and clock pulse generation circuit can be eliminated by the division operation. Therefore, even if an integration circuit and a clock pulse generation circuit constituted by analog circuits are used, variation in the output of the A / D converter caused by the configuration of both circuits and the components used can be reduced. The coefficient k is a value that is arbitrarily determined by the integrating circuit and clock pulse circuit to be used.
[0009]
The application of the A / D converter of the present invention is arbitrary, but is particularly suitable for a signal processing circuit of a small and low-cost sensor. For example, when the A / D converter of the present invention is applied to a semiconductor pressure sensor device having an A / D converter that converts the analog output voltage Vm of the semiconductor pressure sensor into a digital value and outputs it, the price of the device is greatly increased. Can be lowered.
[0010]
In the semiconductor pressure sensor device, the output of the semiconductor pressure sensor varies due to temperature variations. Therefore, temperature compensation is generally performed on the sensor output. Therefore, the output accuracy of the sensor can be further improved by applying the present invention even when the output of the temperature sensor is A / D converted. In that case, the temperature of the semiconductor pressure sensor is measured and the measurement result is output as a voltage value, the output of the integration circuit, the output of the clock pulse generation circuit, and the output voltage of the temperature sensor are input, and the integration circuit A third counter is provided that counts the number Ft of clock pulses output from the clock pulse generation circuit from when the output exceeds the predetermined first reference voltage V1 until the output voltage of the temperature sensor is reached. Then, the arithmetic circuit including the gate array has a value (Fm / Fref) multiplied by a coefficient k multiplied by a value Fm / Fref obtained by dividing the count value Fm counted by the second counter by the count value Fref counted by the first counter × k, and outputs a value Ft counted by the third counter as a digital conversion value of the analog voltage Vm corrected by using the first counter value Ft / Fref divided by the count value Fref which has counted. In this way, the measurement value of the temperature sensor is also corrected, so that the measurement accuracy of the semiconductor pressure sensor device is further improved.
[0011]
The temperature correction method is arbitrary, but a value obtained by adding / subtracting the value Ft / Fref to the value (Fm / Fref) × k may be output as a digital conversion value of the output of the semiconductor pressure sensor device. In this way, temperature correction can be easily performed.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an example of an embodiment of a semiconductor pressure sensor device of the present invention to which an A / D converter of the present invention is applied will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an example of an embodiment of the present invention. In the figure, reference numeral 1 denotes an integration circuit which is constituted by an analog circuit and repeats the integration operation at a predetermined constant period T0. As the integration circuit 1, for example, a known circuit configured by combining an operational amplifier, a capacitor, and a resistor can be used. The integrating circuit 1 generates a periodic triangular wave as shown in FIG. The output voltage V of the integrating circuit 1 increases approximately linearly from V = 0 to Vmax between t = 0 and T0 as a function of time t, and returns to V = 0 at t = T0. The output of the integrating circuit 1 repeats this process periodically. The constant A of Vmax = A · T0 is the rising slope of the linear relationship between the voltage V and the time t.
[0013]
In FIG. 1, reference numeral 3 denotes a clock pulse generating circuit that is constituted by an analog circuit without using a crystal resonator and generates a clock pulse having a period Ts. As the clock pulse generation circuit 3 that does not use this crystal resonator, for example, a known LC oscillation circuit or CR oscillation circuit can be used.
[0014]
Reference numeral 5 denotes a reference voltage generation circuit that generates a predetermined first reference voltage V1 and a second reference voltage V2 higher than the first reference voltage V1. The reference voltage generating circuit 5 is composed of, for example, a voltage dividing circuit in which a plurality of resistors are connected in series, and outputs two types of reference voltages V1 and V2 from two voltage dividing points. The two types of reference voltages V1 and V2 define a lower limit value and an upper limit value of the analog voltage Vm to be subjected to digital conversion.
[0015]
A known semiconductor pressure sensor 6 outputs an analog voltage Vm to be subjected to A / D conversion. The switch circuit SW1 selects the first and second reference voltages V1 and V2 output from the reference voltage generation circuit 5 and supplies them to the first comparator 7a, and is constituted by a semiconductor switch circuit such as a transistor. Is done. The switch circuit SW1 switches in synchronization with the output of the integration circuit 1, and selects the first reference voltage V1 before the output voltage of the integration circuit 1 reaches V1 during the period T0. The second reference voltage V2 is selected after the output voltage V reaches V1, and the first reference voltage V1 is selected after the output voltage V of the integrating circuit 1 reaches the second reference voltage. Yes.
[0016]
The switch circuit SW2 selects an output terminal for outputting the first reference voltage V1 of the reference voltage generation circuit 5 and an output terminal of the semiconductor pressure sensor 6, and selectively outputs each output to the second comparator 7b. To do. Similarly to the switch circuit SW1, the switch circuit SW2 is switched in synchronization with the output of the integrating circuit 1, and selects the first reference voltage V1 together with the switch circuit SW1. However, after the output voltage V of the integrating circuit 1 reaches the first reference voltage V1, the switch circuit SW2 immediately performs a switching operation and outputs the output of the semiconductor pressure sensor 6 to the second comparator 7b. The switch circuit SW2 selects the first reference voltage V1 in synchronization with the switching of the switch circuit SW1 from the selection of the second reference voltage V2 to the selection of the first reference voltage V1.
[0017]
The first comparator 7a receives the output voltage V of the integrating circuit 1 and the signals (first and second reference voltages V1 and V2) from the switch circuit SW1, and compares them, as shown in FIG. Such a rectangular wave comparison signal is output as S0. That is, the first comparator 7a outputs the comparison signal S0 that means the logical value 1 until the output voltage V of the integrating circuit 1 exceeds the first reference voltage V1 and reaches the second reference voltage V2. During other times, a signal of logical value 0 is output. The time Tref in which the comparison signal S0 is in the logic 1 state within one cycle T0 of the output of the integrating circuit 1 is obtained by Tref = (V2−V1) / A.
[0018]
The output voltage V of the integrating circuit 1 and the voltage signals (V1, Vm) selected by the switch circuit SW2 are input to the second comparator 7b. The second comparator 7b compares the two input voltages and outputs a comparison signal S1 as shown in FIG. That is, the second comparator 7b outputs the comparison signal S1 having a logical value 1 until the output voltage V of the integrating circuit 1 exceeds the reference voltage V1 and reaches the analog voltage Vm. A 0 signal is output. The time Tm during which the comparison signal S1 is in the logic value 1 state within one cycle T0 of the output of the integration circuit 1 is obtained by Tm = (Vm−V1) / A.
[0019]
The outputs of the first and second comparators 7a and 7b are input to the first and second counter circuits 9a and 9b, respectively. The clock pulse signal CP from the clock pulse generation circuit 3 is input to the first and second counter circuits 9a and 9b, respectively. The first and second counter circuits 9a and 9b are composed of AND circuits ANDa and ANDb and counting means CMa and CMb, respectively. The AND circuit ANDa of the first counter circuit 9a receives the comparison signal S0 from the first comparator 7a and the clock pulse signal CP of the cycle Ts (<T0) output from the clock pulse generation circuit 3. The output signal of the AND circuit ANDa has a waveform as shown in FIG. That is, the first comparator 7a outputs the clock pulse signal CP output from the clock pulse generation circuit 3 only during the time Tref in the state of the logical value 1. The counting means CMa counts the number of pulses Fref generated during this time and outputs this as a digital value. This Fref can be expressed as:
[0020]
Fref = [(V2−V1) / (A · Ts)] (1)
The AND circuit ANDb of the second counter circuit 9b receives the comparison signal S1 from the second comparator 7b and the clock pulse signal CP from the clock pulse generation circuit 3. The output signal of the AND circuit ANDb has a waveform as shown in FIG. That is, the clock pulse signal CP is output from the AND circuit ANDb only during the time Tm when the comparison signal S1 input from the second comparator 7b is in the logic value 1 state. The count means CMb counts the number Fm of clock pulses output from the AND circuit ANDb during this time Tm and outputs it as a digital value. Here, the pulse number Fm can be expressed as follows.
[0021]
Fm = [(Vm−V1) / (A · Ts)] (2)
The outputs Fref and Fm of the first and second counter circuits 9a and 9b are held for one cycle T0 of the integrating circuit 1. When one cycle of the integrating circuit 1 is completed and the output voltage V of the triangular waveform becomes zero, the outputs of the first and second counter circuits 9a and 9b are reset to zero. In this example, the first counter 10a is constituted by the first comparator 7a and the first counter circuit 9a, and the second counter 10b is constituted by the second comparator 7b and the second counter circuit 9b. ing.
[0022]
The outputs of the first and second counter circuits 9a and 9b are input to an arithmetic circuit 11 constituted by a gate array. The arithmetic circuit 11 is a value Fm / Fref obtained by dividing the count value Fm counted by the second counter circuit 9b by the count value Fref counted by the first counter circuit 9a, or a value obtained by multiplying this by a coefficient k (Fm / Fref ) × k, or a value Fref / Fm obtained by dividing the value Fref by the value Fm, or a value obtained by multiplying this by a coefficient k (Fref / Fm) × k within one cycle of the integration circuit 1 as a digital conversion value of the analog voltage Vm. Output.
[0023]
Here, the reason why the ratio of Fm / Fref (or Fref / Fm) is used as the output of AD conversion will be described. The values of Fm and Fref fluctuate when the constant A of the integration circuit 1 and the output period Ts of the clock pulse generation circuit 3 change as shown in the equations (1) and (2) due to variations in the performance of components. However, if the ratio of Fm / Fref is taken, these constants are erased, and even if the constant A and the period Ts vary due to variations in the performance of the parts, the calculation result does not change. Using the above relationship,
Vm-V1≈ (Fm / Fref) (V2-V1) (3)
The relationship is established. If the first and second reference voltages V1 and V2 do not fluctuate, the converted value of Vm is correct. Here, the equation on the left side and the right side of the equation ≈meaning “substantially equal” appears to be a mixture of digital numbers and analog variables. Therefore, it is assumed that the analog variable in the equation is written with the same number of significant digits as the digital number. Then, the left side and the right side become digital numbers, and the equation between them is approximately established. In the following, all equal signs ≒ represent such meanings. Here, when (V2-V1) is expressed by a digital value k, for example, (V2-V1) ≈k, Vm-V1≈k (Fm / Fref) (4)
Thus, a digital conversion value of Vm with V1 as a reference is obtained. This conversion value does not include errors due to fluctuations in the constant A of the integration circuit and the cycle Ts of the clock circuit.
[0024]
FIG. 3 is a block diagram showing the configuration of the second exemplary embodiment of the present invention. In this embodiment, the A / D converter of FIG. 1 includes a circuit for A / D converting the signal of the temperature sensor 13 and an arithmetic circuit 11 ′ having an arithmetic function for performing temperature compensation. Since the other circuit configuration is the same as that shown in FIG. 1, the same reference numerals as those shown in FIG.
[0025]
The temperature sensor 13 is constituted by a diffusion resistor formed on a semiconductor substrate that constitutes the sensor element of the semiconductor pressure sensor 6, and the resistance value changes according to the temperature change of the semiconductor substrate. An analog signal corresponding to the change in the output is output. The output terminal of the temperature sensor 13 is connected to one contact of the switch circuit SW3. The first reference voltage V1 output from the reference voltage generation circuit 5 is input to the other contact of the switch circuit SW3. The switch circuit SW3 switches between the first reference voltage V1 output from the reference voltage generation circuit 5 and the output voltage Vt from the temperature sensor 13 in synchronization with the switch circuits SW1 and SW2. Similarly to the switch circuit SW1, the switch circuit SW3 switches in synchronization with the output of the integration circuit 1, and selects the first reference voltage V1 together with the switch circuit SW1. However, after the output voltage V of the integration circuit 1 reaches the first reference voltage V1, the switch circuit SW3 performs a switching operation immediately and outputs the output of the temperature sensor 13 to the third comparator 7c. Third comparator over data 7c outputs the voltage of the integration circuit 1 [FIG. 4 (A)] and the input to the output of the switch circuit SW3. The third comparator 7c compares the output voltage V of the integration circuit 1 with the signals (V1, Vt) input from the switch circuit SW3, and the temperature sensor 13 after the output V of the integration circuit 1 exceeds the reference voltage V1. Until the output voltage Vt is reached, a comparison signal S2 having a logical value 1 is output, and a signal having a logical value 0 is output at other times. The time Tt during which the comparison signal S2 is in the logic value 1 state within one cycle T0 of the integration circuit is obtained by Tt = (Vt−V1) / A.
[0026]
The output of the third comparator 7c is input to the third counter circuit 9c. Similar to the first and second counter circuits 9a and 9b, the third counter circuit 9c includes an AND circuit, ANDc, and count means CMc. The third counter circuit 9c functions in the same manner as the first and second counter circuits 9a and 9b. The AND circuit ANDc of the third counter circuit 9c receives the comparison signal S2 output from the comparator 7c and the clock pulse signal CP having the cycle Ts output from the clock pulse generation circuit 3. The output signal of the AND circuit ANDc has an output waveform as shown in FIG. That is, the pulse signal input from the clock pulse generation circuit 3 is output only during the time Tt when the comparison signal S2 output from the comparator 7c is in the state of the logical value 1. The counting means CMc counts the number of pulses Ft generated within this time Tt. This pulse number Ft can be expressed as follows.
[0027]
Ft = [(Vt−V1) / (A · Ts)]
The outputs Fref, Fm, and Ft of the first to third counter circuits 9a to 9c are held for one cycle T0 of the output of the integrating circuit 1. When one cycle of the output of the integrating circuit 1 is completed and the triangular waveform output voltage V of the integrating circuit 1 becomes 0, the outputs of the counter circuits 9a to 9c are reset to 0. In this example, a third counter 10c is composed of the third comparator 7c and the third counter circuit 9c.
[0028]
The arithmetic circuit 11 ′ composed of the gate array calculates Fm / Fref and Ft / Fref. As a result, the A / D conversion error caused by the parameter A of the integrating circuit 1 and the cycle Ts of the clock pulse generating circuit 3 is eliminated. This is the same as the output processing of the semiconductor pressure sensor of the embodiment of FIG. When the characteristics of the semiconductor pressure sensor 6 fluctuate as a function of temperature, Fm / Fref also becomes a function of temperature. Since Ft / Fref corresponds to the temperature, such temperature dependence can be compensated by using Ft / Fref so that the digital conversion value of the pressure sensor does not fluctuate depending on the temperature. In particular, in a narrow temperature range, Ft / Fref and Fm / Fref are linear functions with respect to temperature change. Therefore, temperature compensation is performed in the form of Fm / Fref ± k × Ft / Fref or k × Fm / Fref ± Ft / Fref. realizable.
[0029]
【The invention's effect】
According to the present invention, the count operation is performed by the first and second counters using the output of one common integration circuit and the output of the clock pulse generation circuit, and the arithmetic circuit divides Fm / Fref or Fref / Fm. Therefore, the error or output variation caused by the common integration circuit and clock pulse generation circuit can be eliminated by the division operation. Therefore, even if an integration circuit and a clock pulse generation circuit constituted by analog circuits are used, variation in the output of the A / D converter caused by the configuration of both circuits and the components used can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an example of an embodiment of a semiconductor pressure sensor device using an A / D converter of the present invention.
2A to FIG. 2E are diagrams showing output waveforms of respective parts in FIG.
FIG. 3 is a block diagram showing a configuration of an example of a second embodiment of a semiconductor pressure sensor device using an A / D converter of the present invention.
4A to 4E are diagrams illustrating output waveforms of respective units in FIG. 3;
[Explanation of symbols]
First integration circuit 3 clock pulse generating circuit 5 the reference voltage generating circuit 6 semiconductor pressure sensor SW1, SW2, SW3 first to third switch circuits 7a~7c first to third comparator 9a~9c first to third Counter circuit 10a to 10c First to third counters 11, 11 'arithmetic circuit 13 temperature sensor

Claims

アナログ回路によって構成されて所定の周期Ｔ０で積分動作を行う積分回路と、
水晶振動子を用いずにアナログ回路によって構成されて所定の周期のクロックパルスを発生するクロックパルス発生回路と、
予め定めた第１の基準電圧Ｖ１と前記第１の基準電圧よりも高い第２の基準電圧を発生する基準電圧発生回路と、
前記積分回路の出力、前記クロックパルス発生回路の出力及び前記基準電圧発生回路の出力を入力として、前記積分回路の出力が予め定めた前記第１の基準電圧Ｖ１を超えてから前記第２の基準電圧Ｖ２に達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆrefをカウントする第１のカウンタと、
前記積分回路の出力、前記第２の基準電圧Ｖ２よりも小さいデジタル変換の対象とするアナログ電圧Ｖｍ及び前記基準電圧発生回路の出力とを入力として、前記積分回路の出力が予め定めた前記第１の基準電圧Ｖ１を超えてから前記アナログ電圧Ｖｍに達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆｍをカウントする第２のカウンタと、
前記第２のカウンタでカウントしたカウント値Ｆｍを前記第１のカウンタがカウントしたカウント値Ｆrefにより除した値Ｆｍ／Ｆrefまたは前記第１のカウンタでカウントしたカウント値Ｆrefを前記第２のカウンタがカウントしたカウント値Ｆｍにより除した値Ｆref／Ｆｍに係数ｋを乗算した値（Ｆｍ／Ｆref）×ｋまたは（Ｆref／Ｆｍ）×ｋを前記アナログ電圧Ｖｍのデジタル変換値として出力するゲートアレイからなる演算回路と、
前記積分回路１の出力と同期して切り替わり、前記所定の周期Ｔ０の間で前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１に達する前には前記第１の基準電圧Ｖ１を選択し、前記積分回路１の出力電圧Ｖが前記第１の基準電圧Ｖ１に達した後は前記第２の基準電圧Ｖ２を選択し、前記積分回路の出力電圧Ｖが前記第２の基準電圧に達した後は前記第１の基準電圧Ｖ１を選択するように構成された第１のスイッチ回路と、
前記積分回路の出力と同期して切り替わり、前記第１のスイッチ回路と一緒に前記第１の基準電圧Ｖ１を選択するが、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１に達した後は、直ちに切換動作を行って前記アナログ電圧Ｖｍの出力を第２のカウンタに出力し、さらに前記第１のスイッチ回路が前記第２の基準電圧Ｖ２の選択から前記第１の基準電圧Ｖ１の選択に切り替わるときに、それに同期して前記第１の基準電圧Ｖ１を選択する第２のスイッチ回路とを具備し、
前記第１のカウンタは、前記積分回路の出力電圧Ｖ及び前記第１のスイッチ回路からの信号を入力として両者を比較し、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１を超えてから前記第２の基準電圧Ｖ２に達するまでの間、比較信号Ｓ０を出力する第１のコンパレータと、前記第１のコンパレータからの前記比較信号Ｓ０と前記クロックパルス発生回路から出力された前記クロックパルスとが入力されて、前記第１のコンパレータから前記比較信号Ｓ０が出力されている時間Ｔref内だけ、前記クロックパルス発生回路から出力される前記クロックパルスをカウントして、その数Ｆrefをデジタル値として出力する第１のカウンタ回路とを備え、
前記第２のカウンタは、前記積分回路の出力電圧Ｖ及び前記第２のスイッチ回路が選択した電圧信号（Ｖ１，Ｖｍ）を２つの入力電圧とし、前記２つの入力電圧を比較して前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１を超えてから前記アナログ電圧Ｖｍに達するまでの間、比較信号Ｓ１を出力する第２のコンパレータと、前記比較信号Ｓ１と前記クロックパルスとを入力として、前記第２のコンパレータが前記比較信号Ｓ１を出力している時間Ｔｍの間だけ、前記クロックパルスの数Ｆｍをカウントして、その値をデジタル値として出力する第２のカウンタ回路とを備えていることを特徴とするＡ／Ｄ変換器。An integration circuit configured by an analog circuit and performing an integration operation at a predetermined period T0 ;
A clock pulse generation circuit configured to generate a clock pulse having a predetermined cycle by an analog circuit without using a crystal unit;
A reference voltage generation circuit that generates a first reference voltage V1 that is set in advance and a second reference voltage that is higher than the first reference voltage;
Using the output of the integration circuit, the output of the clock pulse generation circuit, and the output of the reference voltage generation circuit as inputs, the second reference after the output of the integration circuit exceeds the predetermined first reference voltage V1. a first counter for counting the number Fref of the clock pulse output from the clock pulse generator until it reaches the voltage V2,
Using the output of the integration circuit, the analog voltage Vm to be subjected to digital conversion smaller than the second reference voltage V2, and the output of the reference voltage generation circuit as inputs, the output of the integration circuit is determined in advance as the first. A second counter that counts the number Fm of the clock pulses output from the clock pulse generation circuit between the time when the reference voltage V1 is exceeded and the time the analog voltage Vm is reached.
The second counter counts the value Fm / Fref obtained by dividing the count value Fm counted by the second counter by the count value Fref counted by the first counter or the count value Fref counted by the first counter. An arithmetic operation comprising a gate array that outputs a value (Fm / Fref) × k or (Fref / Fm) × k obtained by multiplying the value Fref / Fm divided by the counted value Fm by a coefficient k as a digital conversion value of the analog voltage Vm. Circuit ,
Switching is performed in synchronization with the output of the integration circuit 1, and the first reference voltage V1 is selected before the output voltage V of the integration circuit reaches the first reference voltage V1 during the predetermined period T0. After the output voltage V of the integration circuit 1 reaches the first reference voltage V1, the second reference voltage V2 is selected, and the output voltage V of the integration circuit reaches the second reference voltage. A first switch circuit configured to select the first reference voltage V1;
Switching is performed in synchronization with the output of the integration circuit, and the first reference voltage V1 is selected together with the first switch circuit. However, the output voltage V of the integration circuit has reached the first reference voltage V1. After that, the switching operation is immediately performed to output the output of the analog voltage Vm to the second counter, and the first switch circuit selects the second reference voltage V1 from the selection of the second reference voltage V2. A second switch circuit for selecting the first reference voltage V1 in synchronization with the selection,
The first counter compares the output voltage V of the integration circuit and the signal from the first switch circuit as inputs, and the output voltage V of the integration circuit exceeds the first reference voltage V1. Until the second reference voltage V2 is reached, the first comparator that outputs the comparison signal S0, the comparison signal S0 from the first comparator, and the clock pulse output from the clock pulse generation circuit And the clock pulse output from the clock pulse generation circuit is counted only during the time T ref when the comparison signal S0 is output from the first comparator , and the number F ref is digitally calculated. A first counter circuit that outputs as a value,
The second counter uses the output voltage V of the integration circuit and the voltage signal (V1, Vm) selected by the second switch circuit as two input voltages, compares the two input voltages, and compares the two input voltages. The second comparator for outputting the comparison signal S1, the comparison signal S1 and the clock pulse as inputs during the period from when the output voltage V exceeds the first reference voltage V1 until the output voltage V reaches the analog voltage Vm. A second counter circuit that counts the number Fm of the clock pulses and outputs the value as a digital value only during the time Tm during which the second comparator outputs the comparison signal S1. a / D converter, characterized in that there.

半導体圧力センサのアナログ電圧Ｖｍをデジタル値に変換して出力するＡ／Ｄ変換器を備えた半導体圧力センサ装置であって、
前記Ａ／Ｄ変換器が、
アナログ回路によって構成されて所定の周期Ｔ０で積分動作を行う積分回路と、
水晶振動子を用いずにアナログ回路によって構成されて所定の周期のクロックパルスを発生するクロックパルス発生回路と、
予め定めた第１の基準電圧Ｖ１と前記第１の基準電圧よりも高い第２の基準電圧を発生する基準電圧発生回路と、
前記積分回路の出力、前記クロックパルス発生回路の出力及び前記基準電圧発生回路の出力を入力として、前記積分回路の出力が予め定めた前記第１の基準電圧Ｖ１を超えてから前記第２の基準電圧Ｖ２に達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆrefをカウントする第１のカウンタと、
前記積分回路の出力、前記第２の基準電圧Ｖ２よりも小さいデジタル変換の対象とするアナログ電圧Ｖｍ及び前記基準電圧発生回路の出力とを入力として、前記積分回路の出力が予め定めた前記第１の基準電圧Ｖ１を超えてから前記アナログ電圧Ｖｍに達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆｍをカウントする第２のカウンタと、
前記第２のカウンタでカウントしたカウント値Ｆｍを前記第１のカウンタがカウントしたカウント値Ｆrefにより除した値Ｆｍ／Ｆrefまたは前記第１のカウンタでカウントしたカウント値Ｆrefを前記第２のカウンタがカウントしたカウント値Ｆｍにより除した値Ｆref／Ｆｍに係数ｋを乗算した値（Ｆｍ／Ｆref）×ｋまたは（Ｆref／Ｆｍ）×ｋを前記アナログ電圧Ｖｍのデジタル変換値として出力するゲートアレイからなる演算回路と、
前記積分回路の出力と同期して切り替わり、前記所定の周期Ｔ０の間で前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１に達する前には前記第１の基準電圧Ｖ１を選択し、前記積分回路１の出力電圧Ｖが前記第１の基準電圧Ｖ１に達した後は前記第２の基準電圧Ｖ２を選択し、前記積分回路の出力電圧Ｖが前記第２の基準電圧に達した後は前記第１の基準電圧Ｖ１を選択するように構成された第１のスイッチ回路と、
前記積分回路の出力と同期して切り替わり、前記第１のスイッチ回路と一緒に前記第１の基準電圧Ｖ１を選択するが、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１に達した後は、直ちに切換動作を行って前記半導体圧力センサから出力される前記アナログ電圧Ｖｍを第２のカウンタに出力し、さらに前記第１のスイッチ回路が前記第２の基準電圧Ｖ２の選択から前記第１の基準電圧Ｖ１の選択に切り替わるときに、それに同期して前記第１の基準電圧Ｖ１を選択する第２のスイッチ回路とを具備し、
前記第１のカウンタは、前記積分回路の出力電圧Ｖ及び前記第１のスイッチ回路からの信号を入力として両者を比較し、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１を超えてから前記第２の基準電圧Ｖ２に達するまでの間、比較信号Ｓ０を出力する第１のコンパレータと、前記第１のコンパレータからの前記比較信号Ｓ０と前記クロックパルス発生回路から出力された前記クロックパルスとが入力されて、前記第１のコンパレータから前記比較信号Ｓ０が出力されている時間Ｔref内だけ、前記クロックパルス発生回路から出力される前記クロックパルスをカウントして、その数Ｆrefをデジタル値として出力する第１のカウンタ回路とを備え、
前記第２のカウンタは、前記積分回路の出力電圧Ｖ及び前記第２のスイッチ回路が選択した電圧信号（Ｖ１，Ｖｍ）を２つの入力電圧とし、前記２つの入力電圧を比較して前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１を超えてから前記アナログ電圧Ｖｍに達するまでの間、比較信号Ｓ１を出力する第２のコンパレータと、前記比較信号Ｓ１と前記クロックパルスとを入力として、前記第２のコンパレータが前記比較信号Ｓ１を出力している時間Ｔｍの間だけ、前記クロックパルスの数Ｆｍをカウントして、その値をデジタル値として出力する第２のカウンタ回路とを備えていることを特徴とする半導体圧力センサ装置。A semiconductor pressure sensor device including an A / D converter for converting the analog voltage Vm of the semiconductor pressure sensor into a digital value,
The A / D converter is
An integration circuit configured by an analog circuit and performing an integration operation at a predetermined period T0 ;
A clock pulse generation circuit configured to generate a clock pulse having a predetermined cycle by an analog circuit without using a crystal unit;
A reference voltage generation circuit that generates a first reference voltage V1 that is set in advance and a second reference voltage that is higher than the first reference voltage;
Using the output of the integration circuit, the output of the clock pulse generation circuit, and the output of the reference voltage generation circuit as inputs, the second reference after the output of the integration circuit exceeds the predetermined first reference voltage V1. A first counter that counts the number Fref of the clock pulses output from the clock pulse generation circuit until the voltage V2 is reached;
Using the output of the integration circuit, the analog voltage Vm to be subjected to digital conversion smaller than the second reference voltage V2, and the output of the reference voltage generation circuit as inputs, the output of the integration circuit is determined in advance as the first. A second counter that counts the number Fm of the clock pulses output from the clock pulse generation circuit between the time when the reference voltage V1 is exceeded and the time the analog voltage Vm is reached.
The second counter counts the value Fm / Fref obtained by dividing the count value Fm counted by the second counter by the count value Fref counted by the first counter or the count value Fref counted by the first counter. An arithmetic operation comprising a gate array that outputs a value (Fm / Fref) × k or (Fref / Fm) × k obtained by multiplying the value Fref / Fm divided by the counted value Fm by a coefficient k as a digital conversion value of the analog voltage Vm. Circuit ,
The first reference voltage V1 is selected before the output voltage V of the integration circuit reaches the first reference voltage V1 during the predetermined period T0. After the output voltage V of the integration circuit 1 reaches the first reference voltage V1, the second reference voltage V2 is selected, and after the output voltage V of the integration circuit reaches the second reference voltage Is a first switch circuit configured to select the first reference voltage V1, and
Switching is performed in synchronization with the output of the integration circuit, and the first reference voltage V1 is selected together with the first switch circuit. However, the output voltage V of the integration circuit has reached the first reference voltage V1. Thereafter, the switching operation is immediately performed to output the analog voltage Vm output from the semiconductor pressure sensor to the second counter, and further, the first switch circuit selects the second reference voltage V2 from the selection of the second reference voltage V2. A second switch circuit that selects the first reference voltage V1 in synchronization with the selection of the first reference voltage V1;
The first counter compares the output voltage V of the integration circuit and the signal from the first switch circuit as inputs, and the output voltage V of the integration circuit exceeds the first reference voltage V1. Until the second reference voltage V2 is reached, the first comparator that outputs the comparison signal S0, the comparison signal S0 from the first comparator, and the clock pulse output from the clock pulse generation circuit And the clock pulse output from the clock pulse generation circuit is counted only during the time Tref when the comparison signal S0 is output from the first comparator, and the number Fref is used as a digital value. A first counter circuit for outputting,
The second counter uses the output voltage V of the integration circuit and the voltage signal (V1, Vm) selected by the second switch circuit as two input voltages, compares the two input voltages, and compares the two input voltages. The second comparator for outputting the comparison signal S1, the comparison signal S1 and the clock pulse as inputs during the period from when the output voltage V exceeds the first reference voltage V1 until the output voltage V reaches the analog voltage Vm. A second counter circuit that counts the number Fm of the clock pulses and outputs the value as a digital value only during the time Tm during which the second comparator outputs the comparison signal S1. the semiconductor pressure sensor device, characterized in that there.

半導体圧力センサのアナログ電圧Ｖｍをデジタル値に変換して出力するＡ／Ｄ変換器を備えた半導体圧力センサ装置であって、
前記Ａ／Ｄ変換器が、
アナログ回路によって構成されて所定の周期Ｔ０で積分動作を行う積分回路と、
水晶振動子を用いずにアナログ回路によって構成されて所定の周期のクロックパルスを発生するクロックパルス発生回路と、
予め定めた第１の基準電圧Ｖ１と前記第１の基準電圧よりも高い第２の基準電圧を発生する基準電圧発生回路と、
前記半導体圧力センサの温度を測定して測定結果を電圧値として出力する温度センサと、
前記積分回路の出力、前記クロックパルス発生回路の出力及び前記基準電圧発生回路の出力を入力として、前記積分回路の出力が予め定めた前記第１の基準電圧Ｖ１を超えてから前記第２の基準電圧Ｖ２に達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆrefをカウントする第１のカウンタと、
前記積分回路の出力、前記第２の基準電圧Ｖ２よりも小さいデジタル変換の対象とする前記アナログ電圧Ｖｍ及び前記基準電圧発生回路の出力とを入力として、前記積分回路の出力が予め定めた前記第１の基準電圧Ｖ１を超えてから前記アナログ電圧Ｖｍに達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆｍをカウントする第２のカウンタと、
前記積分回路の出力、前記クロックパルス発生回路の出力及び前記温度センサの出力電圧Ｖｔを入力として、前記積分回路の出力が予め定めた前記第１の基準電圧Ｖ１を超えてから前記温度センサの前記出力電圧Ｖｔに達するまでの間に前記クロックパルス発生回路から出力される前記クロックパルスの数Ｆｔをカウントする第３のカウンタと、
前記第２のカウンタでカウントしたカウント値Ｆｍを前記第１のカウンタがカウントしたカウント値Ｆrefにより除した値Ｆｍ／Ｆrefに係数ｋを乗算した値（Ｆｍ／Ｆref）×ｋを、前記第３のカウンタでカウントした値Ｆｔを前記第１のカウンタがカウントしたカウント値Ｆrefにより除した値Ｆｔ／Ｆrefを用いて補正して前記アナログ電圧Ｖｍのデジタル変換値として出力するゲートアレイからなる演算回路と、
前記積分回路の出力と同期して切り替わり、前記所定の周期Ｔ０の間で前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１に達する前には前記第１の基準電圧Ｖ１を選択し、前記積分回路１の出力電圧Ｖが前記第１の基準電圧Ｖ１に達した後は前記第２の基準電圧Ｖ２を選択し、前記積分回路の出力電圧Ｖが前記第２の基準電圧に達した後は前記第１の基準電圧Ｖ１を選択するように構成された第１のスイッチ回路と、
前記積分回路の出力と同期して切り替わり、前記第１のスイッチ回路と一緒に前記第１の基準電圧Ｖ１を選択するが、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１に達した後は、直ちに切換動作を行って前記半導体圧力センサから出力される前記アナログ電圧Ｖｍの出力を第２のカウンタに出力し、さらに前記第１のスイッチ回路が前記第２の基準電圧Ｖ２の選択から前記第１の基準電圧Ｖ１の選択に切り替わるときに、それに同期して前記第１の基準電圧Ｖ１を選択する第２のスイッチ回路と、
前記積分回路の出力と同期して切り替わり、前記第１のスイッチ回路と一緒に前記第１の基準電圧Ｖ１を選択するが、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１に達した後は、直ちに切換動作を行って前記温度センサの出力を第３のカウンタに出力し、さらに前記第１のスイッチ回路が前記第２の基準電圧Ｖ２の選択から前記第１の基準電圧Ｖ１の選択に切り替わるときに、それに同期して前記第１の基準電圧Ｖ１を選択する第３のスイッチ回路とを具備し、
前記第１のカウンタは、前記積分回路の出力電圧Ｖ及び前記第１のスイッチ回路からの信号を入力として両者を比較し、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１を超えてから前記第２の基準電圧Ｖ２に達するまでの間、比較信号Ｓ０を出力する第１のコンパレータと、前記第１のコンパレータからの前記比較信号Ｓ０と前記クロックパルス発生回路から出力された前記クロックパルスとが入力されて、前記第１のコンパレータから前記比較信号Ｓ０が出力されている時間Ｔref内だけ、前記クロックパルス発生回路から出力される前記クロックパルスをカウントして、その数Ｆrefをデジタル値として出力する第１のカウンタ回路とを備え、
前記第２のカウンタは、前記積分回路１の出力電圧Ｖ及び前記第２のスイッチ回路が選択した電圧信号（Ｖ１，Ｖｍ）を２つの入力電圧とし、前記２つの入力電圧を比較して前記積分回路１の出力電圧Ｖが前記第１の基準電圧Ｖ１を超えてから前記アナログ電圧Ｖｍに達するまでの間、比較信号Ｓ１を出力する第２のコンパレータと、前記比較信号Ｓ１と前記クロックパルスとを入力として、前記第２のコンパレータが前記比較信号Ｓ１を出力している時間Ｔｍの間だけ、前記クロックパルスの数Ｆｍをカウントして、その値をデジタル値として出力する第２のカウンタ回路とを備え、
前記第３のカウンタは、前記積分回路の出力電圧Ｖ及び前記第３のスイッチ回路から入力される電圧信号（Ｖ１、Ｖｔ）を比較し、前記積分回路の出力電圧Ｖが前記第１の基準電圧Ｖ１を超えてから前記温度センサの前記出力電圧Ｖｔに達するまでの間、比較信号Ｓ２を出力する第３のコンパレータと、前記第３のコンパレータからの前記比較信号Ｓ２と前記クロックパルス発生回路から出力された前記クロックパルスとが入力されて、前記第３のコンパレータから前記比較信号Ｓ２が出力されている時間Ｔｔ内だけ、前記クロックパルス発生回路から出力される前記クロックパルスをカウントして、その数Ｆｔをデジタル値として出力する第３のカウンタ回路とを備えていることを特徴とする半導体圧力センサ装置。A semiconductor pressure sensor device including an A / D converter for converting the analog voltage Vm of the semiconductor pressure sensor into a digital value,
The A / D converter is
An integration circuit configured by an analog circuit and performing an integration operation at a predetermined period T0 ;
A clock pulse generation circuit configured to generate a clock pulse having a predetermined cycle by an analog circuit without using a crystal unit;
A reference voltage generation circuit that generates a first reference voltage V1 that is set in advance and a second reference voltage that is higher than the first reference voltage;
A temperature sensor that measures the temperature of the semiconductor pressure sensor and outputs the measurement result as a voltage value;
Using the output of the integration circuit, the output of the clock pulse generation circuit, and the output of the reference voltage generation circuit as inputs, the second reference after the output of the integration circuit exceeds the predetermined first reference voltage V1. A first counter that counts the number Fref of the clock pulses output from the clock pulse generation circuit until the voltage V2 is reached;
As inputs and outputs of the analog voltage Vm and the reference voltage generating circuit for outputting, to the second small object digital conversion than the reference voltage V2 of the integrating circuit, the first output of the integrating circuit is predetermined A second counter that counts the number Fm of the clock pulses output from the clock pulse generation circuit between the time when the reference voltage V1 of 1 is exceeded and the time the analog voltage Vm is reached;
Using the output of the integration circuit, the output of the clock pulse generation circuit, and the output voltage Vt of the temperature sensor as inputs, the output of the integration circuit exceeds the predetermined first reference voltage V1 before the output of the temperature sensor. A third counter that counts the number of clock pulses Ft output from the clock pulse generation circuit until the output voltage Vt is reached;
Said second count the count value a value obtained by multiplying a coefficient k to a value obtained by dividing Fm / Fref Fm by the first counter count value Fref counted by the counter (Fm / Fref) × k, the third computing circuit wherein the counted value Ft first counter consists of a gate array output as a digital conversion value of the analog voltage Vm is corrected using the value Ft / Fref divided by the count value Fref counted by the counter and,
The first reference voltage V1 is selected before the output voltage V of the integration circuit reaches the first reference voltage V1 during the predetermined period T0. After the output voltage V of the integration circuit 1 reaches the first reference voltage V1, the second reference voltage V2 is selected, and after the output voltage V of the integration circuit reaches the second reference voltage Is a first switch circuit configured to select the first reference voltage V1, and
Switching is performed in synchronization with the output of the integration circuit, and the first reference voltage V1 is selected together with the first switch circuit. However, the output voltage V of the integration circuit has reached the first reference voltage V1. Thereafter, the switching operation is immediately performed to output the output of the analog voltage Vm output from the semiconductor pressure sensor to the second counter, and the first switch circuit further selects the second reference voltage V2. A second switch circuit that selects the first reference voltage V1 in synchronization with the selection of the first reference voltage V1,
Switching is performed in synchronization with the output of the integration circuit, and the first reference voltage V1 is selected together with the first switch circuit. However, the output voltage V of the integration circuit has reached the first reference voltage V1. Thereafter, the switching operation is immediately performed to output the output of the temperature sensor to the third counter, and the first switch circuit selects the first reference voltage V1 from the selection of the second reference voltage V2. And a third switch circuit that selects the first reference voltage V1 in synchronization with the switching to
The first counter compares the output voltage V of the integration circuit and the signal from the first switch circuit as inputs, and the output voltage V of the integration circuit exceeds the first reference voltage V1. Until the second reference voltage V2 is reached, the first comparator that outputs the comparison signal S0, the comparison signal S0 from the first comparator, and the clock pulse output from the clock pulse generation circuit And the clock pulse output from the clock pulse generation circuit is counted only during the time Tref when the comparison signal S0 is output from the first comparator, and the number Fref is used as a digital value. A first counter circuit for outputting,
The second counter uses the output voltage V of the integration circuit 1 and the voltage signal (V1, Vm) selected by the second switch circuit as two input voltages, compares the two input voltages, and performs the integration. The second comparator that outputs the comparison signal S1, the comparison signal S1, and the clock pulse from the time when the output voltage V of the circuit 1 exceeds the first reference voltage V1 to the time when the output voltage V reaches the analog voltage Vm. As an input, a second counter circuit that counts the number Fm of the clock pulses only during the time Tm during which the second comparator outputs the comparison signal S1, and outputs the value as a digital value. Prepared,
The third counter compares the output voltage V of the integration circuit and the voltage signals (V1, Vt) input from the third switch circuit, and the output voltage V of the integration circuit is the first reference voltage. From the time V1 is exceeded until the output voltage Vt of the temperature sensor is reached, the third comparator outputs a comparison signal S2, the comparison signal S2 from the third comparator, and the clock pulse generation circuit outputs The clock pulses output from the clock pulse generation circuit are counted only during the time Tt during which the comparison signal S2 is output from the third comparator. A semiconductor pressure sensor device comprising: a third counter circuit that outputs Ft as a digital value .

前記演算回路は、前記値（Ｆｍ／Ｆref）×ｋに前記値Ｆｔ／Ｆrefを加減算した値を前記デジタル変換値として出力することを特徴とする請求項３に記載の半導体圧力センサ装置。 4. The semiconductor pressure sensor device according to claim 3, wherein the arithmetic circuit outputs a value obtained by adding / subtracting the value Ft / Fref to the value (Fm / Fref) × k as the digital conversion value.