JP4421830B2 - Method for manufacturing nitride-based III-V compound semiconductor device - Google Patents

Method for manufacturing nitride-based III-V compound semiconductor device Download PDF

Info

Publication number
JP4421830B2
JP4421830B2 JP2003085126A JP2003085126A JP4421830B2 JP 4421830 B2 JP4421830 B2 JP 4421830B2 JP 2003085126 A JP2003085126 A JP 2003085126A JP 2003085126 A JP2003085126 A JP 2003085126A JP 4421830 B2 JP4421830 B2 JP 4421830B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
nitride
iii
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003085126A
Other languages
Japanese (ja)
Other versions
JP2004296636A (en
Inventor
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003085126A priority Critical patent/JP4421830B2/en
Publication of JP2004296636A publication Critical patent/JP2004296636A/en
Application granted granted Critical
Publication of JP4421830B2 publication Critical patent/JP4421830B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、窒化物系III−Ｖ族化合物半導体装置の製造方法に関し、特に、窒化物系III−Ｖ族化合物半導体層を備えた半導体レーザ、発光ダイオードまたはＨＥＭＴ（高電子移動度トランジスタ）等の窒化物系III−Ｖ族化合物半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、窒化物系III−Ｖ族化合物半導体装置としては、基板材料としてサファイアを用いたもの（例えば、特許文献１参照）や、基板材料としてSiCを用いたもの（例えば、特許文献２参照）がある。これらの窒化物系III−Ｖ族化合物半導体装置は、夫々の基板の上方に、窒化物系III−Ｖ族化合物半導体を有するヘテロ構造を備えている。尚、サファイア基板上に窒化物系III−Ｖ族化合物半導体を成長させる場合、通常はC面が用いられるが、A面・R面・M面を用いた場合でも、その上の窒化物系III−Ｖ族化合物半導体はC面成長することが明らかとなっている。これは、窒化物系III−Ｖ族化合物半導体の結晶構造が六方晶系（ウルツ鉱構造）であることから、窒化物系III−Ｖ族化合物半導体がエネルギー的に安定なC軸配向（C面成長）する傾向が強いためである。
【０００３】
また、他の窒化物系III−Ｖ族化合物半導体装置としては、基板材料としてSiを用いたものがあり、特に、Si基板と窒化物系III−Ｖ族化合物半導体の間にSiCを挿入する装置が一般的になっている（例えば、特許文献３参照）。また、基板材料としてSiを用いた別の装置としては、Si基板と窒化物系III−Ｖ族化合物半導体の間に多結晶のSiを挿入する装置もある（例えば、特許文献４参照）。
【０００４】
窒化物系III−Ｖ族化合物半導体装置では、上記サファイア基板、SiC基板またはSi基板を用いた装置に限らず、どのような基板を用いた装置でも、基板と窒化物系III−Ｖ族化合物半導体の間の格子定数差、熱膨張係数差または結晶構造の違いを緩和するために、基板と窒化物系III−Ｖ族化合物半導体の間に、低温成長させたGaNやAlN（AlNの場合、高温成長も可能）等から成るバッファ層を形成している。
【０００５】
また、更なる窒化物系III−Ｖ族化合物半導体装置としては、基板上に窒化物系III−Ｖ族化合物半導体を成長させた後、基板を除去して窒化物系III−Ｖ族化合物半導体を新たな基板材料にした装置がある（例えば、特許文献５参照）。
【０００６】
【特許文献１】
米国特許５,２９６,３９５号明細書
【特許文献２】
特開２００１−１７７１８９号公報
【特許文献３】
特開２００１−１７１９０号公報
【特許文献４】
特開２００１−７３９６号公報
【特許文献５】
特開平１０−７００７９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１〜４に示された窒化物系III−Ｖ族化合物半導体装置では、上記GaNやAlNから成るバッファ層に、一般的に転位が多数存在するため、この多数の転位が、バッファ層上の窒化物系III−Ｖ族化合物半導体の結晶構造に影響を及ぼして、窒化物系III−Ｖ族化合物半導体の結晶構造が悪くなり、窒化物系III−Ｖ族化合物半導体装置の移動度等の電気的特性が悪くなるという問題がある。
【０００８】
例えば、MOCＶD（有機金属気相成長法）またはGSMBE（ガスソース分子線エピタキシー法）を用いて、バッファ層の上に窒化物系III−Ｖ族化合物半導体を高温で成長させた場合、この窒化物系III−Ｖ族化合物半導体の成長モードが、グレイン成長モードになって、バッファ層の多数の転位の影響が、バッファ層上の窒化物系III−Ｖ族化合物半導体に及び易くなり、多数のグレインが、窒化物系III−Ｖ族化合物半導体に生じるという問題がある。そして、この多数のグレインの横方向の成長が進んで、異なるグレインの融合面がずれて、バッファ層上の窒化物系III−Ｖ族化合物半導体に多数の転位が生じ、窒化物系III−Ｖ族化合物半導体装置の移動度等の電気的特性がいっそう悪化するという問題がある。尚、詳細には、MOCＶDを使用して、窒化物系III−Ｖ族化合物半導体を成長させると、この窒化物系III−Ｖ族化合物半導体の転位密度が、108cm-2から109cm-2程度の大きな値になることがわかっており、RF-MBE（高周波を用いる分子線エピタキシー法）またはECR-MBE（電子サイクロトロン共鳴を用いる分子線エピタキシー法）を使用して、窒化物系III−Ｖ族化合物半導体を成長させると、この窒化物系III−Ｖ族化合物半導体の転位密度が、109cm-2から1010cm-2程度の更に大きな値になることがわかっている。
【０００９】
一方、特許文献５に示された装置の場合においても、除去される前の基板の性質および各層の成長方法で、窒化物系III−Ｖ族化合物半導体層の転位密度が決まっているために、バッファ層上の窒化物系III−Ｖ族化合物半導体の転位密度が、108cm-2から109cm-2程度になり、サファイア基板、SiC基板またはSi基板を用いた場合と同様に、窒化物系III−Ｖ族化合物半導体装置の移動度等の電気的特性が悪くなるという問題がある。
【００１０】
そこで、本発明の目的は、バッファ層上の窒化物系III−Ｖ族化合物半導体の転位密度が小さくて優れた電気的特性を有する窒化物系III−Ｖ族化合物半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
【００１２】
【００１３】
【００１４】
上記目的を達成するため、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法は、基板上に窒化物系III−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層上にGa層を堆積させるGa堆積工程と、上記Ga層上に第１の窒化物系III−Ｖ族化合物半導体層を成長させる第１化合物半導体成長工程と、上記第１化合物半導体成長工程の後に、前記第１の窒化物系III−Ｖ族化合物半導体層の成長温度よりも高い温度で熱処理を行って、前記Ga層のGaを前記第１の窒化物系III−Ｖ族化合物半導体層の転位を通じて表面から蒸発させる熱処理を行う熱処理工程と、上記熱処理工程の後に、第２の窒化物系III−Ｖ族化合物半導体層を成長させる第２化合物半導体成長工程とを有することを特徴としている。
【００１５】
上記発明において、バッファ層形成工程で基板上に形成した転位のあるバッファ層上に、Ga堆積工程でGaを堆積し、引き続いて、第１化合物半導体成長工程で、上記Ga層上にGaN等の第１の窒化物系III−Ｖ族化合物半導体層を成長させる。更に熱処理工程で、Ga堆積工程で堆積させたGaをGaN等の窒化物系III−Ｖ族化合物半導体層の転位を通じて表面から蒸発させて、この後、第２化合物半導体成長工程で、第２の窒化物系III−Ｖ族化合物半導体層を成長させる。
【００１６】
上記発明によれば、熱処理工程で熱処理を行うので、Ga層の余分なGaが転位部分を通って表面から蒸発するまで、Ga層中のGaを上方の第１の窒化物III−Ｖ族化合物半導体層の方に移動させることができて、Ga層の残りのGaを、Ga層上の第１の窒化物III−Ｖ族化合物半導体層の転位付近に移動させて留めることができる。したがって、この留まったGaによって、第１の窒化物III−Ｖ族化合物半導体層の転位を消滅させることができて、第１の窒化物III−Ｖ族化合物半導体層の結晶性を、転位の少ない良質なものにできる。このことから、第２化合物半導体成長工程で、この転位の少ない良質な第１の窒化物III−Ｖ族化合物半導体層の上に形成される第２の窒化物系III−Ｖ族化合物半導体層の転位の数が、第１の窒化物III−Ｖ族化合物半導体層の転位の数よりも更に少なくなり、第１の窒化物III−Ｖ族化合物半導体層の上に形成される第２の窒化物系III−Ｖ族化合物半導体層の結晶性が、第１の窒化物III−Ｖ族化合物半導体層の結晶性よりも良質なものになる。したがって、窒化物系III−Ｖ族化合物半導体装置の移動度等の電気的特性が優れたものになる。
【００１７】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、Ga堆積工程では、0.1nm以上かつ10nm以下の厚さを有するGa層を堆積させることを特徴としている。
【００１８】
上記実施形態によれば、Ga堆積工程で、層の厚さが0.1nm以上かつ10nm以下のGaを堆積するので、Ga層上の窒化物系III−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ga層上の窒化物系III−Ｖ族化合物半導体の結晶性も良質なものにすることができる。
【００１９】
本発明者は、Ga層の厚さを変え、その上に窒化物系III−Ｖ族化合物半導体を成長し、窒化物系III−Ｖ族化合物半導体の結晶性と転位密度を透過型電子顕微鏡（TEM）によって評価した。
【００２０】
このとき、上記Ga堆積工程で堆積されるGa層の厚さが0.1nmよりも薄いとGa堆積層上の窒化物系III−Ｖ族化合物半導体の転位を十分に消滅させることができず、また、Ga堆積工程で堆積されるGaの厚さが10nmよりも厚いと、Ga層上の窒化物系III−Ｖ族化合物半導体の結晶性が悪化した。一方、上記Ga堆積工程で堆積されるGaの厚さが0.1nm以上かつ10nm以下である場合、Ga層上の窒化物系III−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ga層上の窒化物系III−Ｖ族化合物半導体の結晶性が良質なものになった。
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
また、一実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法は、上記熱処理工程の温度は、熱処理工程よりも前に形成された窒化物系III−Ｖ族化合物半導体層の成長温度よりも大きく、かつ、上記成長温度に200℃を加えた温度よりも小さいことを特徴としている。
【００２６】
上記実施形態によれば、上記熱処理工程では、熱処理工程よりも前に形成された窒化物系III−Ｖ族化合物半導体層の成長温度よりも高く、かつ、熱処理工程よりも前の窒化物系III−Ｖ族化合物半導体層の成長温度に200℃を加えた温度よりも低い温度で、熱処理を行うので、窒化物系III−Ｖ族化合物半導体層の転位を減少させて転位密度を低減できる。
【００２７】
本発明者は、熱処理工程の温度を成長温度と同じ、成長温度±１００℃、±２００℃、成長温度＋２５０℃で行い、その転位密度と結晶性がどのように変化するかをTEMによって評価した。また、熱処理後の表面状態を走査型電子顕微鏡（SEM）により評価した。
【００２８】
このとき、上記熱処理工程の熱処理温度が、熱処理工程よりも前に形成された窒化物系III−Ｖ族化合物半導体層の成長温度よりも低い温度になると、熱処理工程の前にGa層の堆積と窒化物系III−Ｖ族化合物半導体層の成長を行う場合には、この熱処理工程で、積層されたGa層のGaを窒化物系III−Ｖ族化合物半導体層に十分に拡散させて、窒化物系III−Ｖ族化合物半導体層の転位を消滅させることができず、また、熱処理工程の前にイオン打ち込み工程を行う場合には、イオンを打ち込むことによって、生成した上記アモルファス層上の窒化物系III−Ｖ族化合物半導体層の再結晶化を十分に行うことができず、この窒化物系III−Ｖ族化合物半導体層の転位を十分に減少させることができなかった。一方、熱処理工程の熱処理温度が、熱処理工程よりも前に形成された窒化物系III−Ｖ族化合物半導体層の成長温度に200℃を加えた温度よりも高い温度になると、窒化物系III−Ｖ族化合物半導体層の蒸発が発生した。
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００４２】
先ず、図１〜図３を用いて三通り窒化物系III−Ｖ族化合物半導体装置の製造方法の原理を簡単に説明する。
【００４３】
図１は、第１の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の原理を説明するための図であり、図２は本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法の原理を説明するための図であり、図３は第２の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の原理を説明するための図である。図１〜図３では、転位を模式的に縦線で表す。尚、図１〜図３では、バッファ層以下の層の図示を省略している。また、図１〜図３と、以下に示す図４〜図８および図１０は模式図であり、図１〜図８および図１０に示される各層の膜厚は、実際の装置における各層の膜厚と異なっている。
【００４４】
第１の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法は、図１（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層１上にGa層２を堆積し、その後、Ga層２の上方から窒素源（以下、N源という）を照射する。このとき、上記Ｎ源の照射によって、上記Ga層２が再構築され、図１（Ｂ）に示すGaN層３として再結晶化する。このとき、上記GaN層３は、ランダムに結晶化するのではなく下地のバッファ層１の影響を受けて下地と同じ構造で再結晶化するが、GaN層の下層部４ではGa原子が転位を終焉させるため、バッファ層１の転位情報がGaN層の上層部５に伝えられることがない。このことから、GaN層の上層部５の上に成長させる窒化物系III−Ｖ族化合物半導体層の転位密度を減少させることができて、上記窒化物系III−Ｖ族化合物半導体層の結晶構造を、移動度等の電気的特性に優れた良好なものにすることができる。
【００４５】
また、本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法は、図２（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層２１上にGa層２２を堆積し、さらに引き続いてGa層２２上に、例えばGaN等の窒化物系III−Ｖ族化合物半導体層２３を成長させる。次に、熱処理を行って、Ga層２２の余分なGaが転位部分を通って表面から蒸発するまで、Ga層２２中のGaを上方の窒化物III−Ｖ族化合物半導体層２３の方に移動させて、Ga層２２中の蒸発しなかったGaを、窒化物III−Ｖ族化合物半導体層２３の転位付近に留まらせる。そして、上記窒化物III−Ｖ族化合物半導体層２３の転位付近に留まらせたGaで、GaN等の窒化物III−Ｖ族化合物半導体層２３の転位を消滅させて、図２（Ｂ）に示すように、Ga層２２および窒化物III−Ｖ族化合物半導体層２３を、転位が少なくて電気的特性に優れた良質な窒化物III−Ｖ族化合物半導体層２５にする。
【００４６】
また、第２の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法は、図３（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層３１上にバッファ層３１よりも少ないものの多くの転位を内包しているGaN等の窒化物系III−Ｖ族化合物半導体層３２を形成し、次に、上記バッファ層３１と窒化物系III−Ｖ族化合物半導体層３２との界面付近にイオンを注入して、図３（Ｂ）に示すように、上記界面付近にアモルファス層３５を形成する。次に、熱処理を行って、アモルファス層３５の一部およびアモルファス層３５上の窒化物系III−Ｖ族化合物半導体層３２とを再結晶化して、図３（Ｃ）に示すように、熱処理の後も残留しているアモルファス層３５上の再結晶層３７の転位を減少させて、この再結晶層３７の結晶性を電気的特性に優れた良質なものにする。
【００４７】
以下に、上記第１の参考例を、第１参考例で、本発明を、第１実施形態で、上記第２の参考例を、第２参考例で詳細に説明することにする。
【００４８】
（第１参考例）
図４に、第１参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を示す。尚、図４においても図１〜図３と同様に、転位を縦線で模式的に示すものとする。
【００４９】
先ず、基板酸化膜除去工程で、SiC基板４１の基板温度を約1000℃まで上げて、SiC基板４１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を800℃、Alビーム強度を2.0×10-7Torr、RF入力電力を200W、窒素流量を1.4sccmに夫々設定して、図４（A）に示すように、上記表面酸化膜が除去されたSiC基板４１上に、膜厚が20nmのAlNのバッファ層４２を形成する。
【００５０】
次に、Ga堆積工程を行う。このGa堆積工程では、Gaビームの強度を6.0×10-7Torrに設定して、Gaビームを10秒間AlNのバッファ層４２に照射することにより、図４（B）に示すように、AlNのバッファ層４２上に膜厚が1nmのGa層４３を形成する。尚、図４で、バッファ層４２およびGa層４３等に引かれた縦線は、バッファ層４２およびGa層４３等に存在する転位（ダングリングボンド（線欠陥））を模式的に表わしたものである。図４（B）において、Ga層４３に引かれた縦線の数は、バッファ層４２に引かれた縦線の数よりも少なくなっており、かつ、Ga層４３に引かれた縦線は、バッファ層４２に引かれた縦線につながっている。これは、Ga層４３に生じる転位は、バッファ層４２に生じる転位よりも少なく、かつ、バッファ層４２の転位に引きずられて生成することを模式的に示すものである。
【００５１】
引き続いて、RF入力電力を300W、窒素流量を2.0sccm、基板温度を略750℃に夫々設定して、結晶化工程を行う。この結晶化工程では、図４（B）に示すGa層４３の上方から窒素をGa層４３に照射してGa層４３を結晶化する。
【００５２】
このことにより、結晶化工程の前に、図４（B）で参照番号４３で示されたGa層は、結晶化工程後に、図４（C）に示すように、GaN層の下層部４４と、GaN層の上層部４５に再構築される。結晶化工程でN源を照射して結晶化が行われたことにより、GaN層の下層部４４の転位の数は、少なくなり（図４（B）でGa層４３に４つ存在していた転位を、図４（C）に示すGaN層の下層部４４では２つにし、このことを模式的に示している）、また、GaN層の上層部４５は、転位の数がGaN層の下層部４４の転位の数よりも更に少ない結晶構造が優れた層になる（図４（Ｃ）に示すGaN層の上層部４５では、転位を０とし、このことを模式的に示している）。結晶化工程の後、GaN層の下層部４４と、GaN層の上層部４５のGa元素と窒素元素の化学量論比（Ga元素／窒素元素）は、１以上かつ１.５以下の値になっている。
【００５３】
最後に、化合物半導体成長工程を行う。この化合物半導体成長工程では、基板温度を750℃、Gaビーム強度を6.0×10-7Torr、RF入力電力を450W、窒素流量を2.2sccmに夫々設定して、GaN層の上層部４５に、Gaビームと窒素を照射して、図４（Ｄ）に示すように、GaN層の上層部４５上に膜厚が2μmのGaN層４６を形成して、第１参考例の窒化物系III−Ｖ族化合物半導体装置の要部の製造を完了する。
【００５４】
上記第１参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて、GaN層を備えた窒化物系III−Ｖ族化合物半導体装置を作製した場合と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（RF-MBE法）を用いて、バッファ層上にGaN層を直接成長させた窒化物系III−Ｖ族化合物半導体装置を作成した場合の２通りについて、窒化物系III−Ｖ族化合物半導体装置のGaN層の電気的特性と転位密度を比較する実験を行った。
【００５５】
その実験の結果、通常の方法でGaNを成長させた場合には、GaNの転位密度が2×1010cm-2前後の値になり、キャリア濃度が1×1019cm-3の場合に、移動度が98cm2／Ｖsの前後の値になった。また、キャリア濃度が1×1016cm-3の場合に、移動度が30cm2／Ｖsの前後の値になった。
【００５６】
一方、上記第１参考例の方法でGaN層を成長させた場合には、GaN層の転位密度が、3×104cm-2前後の値になって、通常の方法でGaNを成長させた場合の2×1010cm-2前後の値よりも大幅に小さくなり、GaN層の結晶構造が結晶性に優れたものになった。また、上記第１参考例の方法でGaN層を成長させた場合には、キャリア濃度が1×1019cm-3の場合には、GaN層の移動度が100cm2／Ｖsになって、GaN層が通常の方法で形成されたGaN層の電気的特性と同等の電気的特性を示す一方、キャリア濃度が1×1016cm-3の場合には、移動度が1500cm2／Ｖsと非常に大きな値になって、上記第１参考例の方法で形成されたGaN層の電気特性が、通常の方法で形成されたGaN層と比べてはるかに優れたものになった。
【００５７】
上記第１参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、バッファ層形成工程でSiC基板４１上に形成した転位のあるAlNのバッファ層４２に、Ga堆積工程でGa層４３を堆積して、更に、結晶化工程でGa層４３の表面にN源を照射してGa層４３の結晶化を行うので、N源の照射を行う結晶化工程の後、バッファ層４２上に形成されるGaN層の下層部４４の結晶構造が、転位（ダングリングボンド（線欠陥））が消滅した高品質な結晶構造になる。したがって、GaN層の下層部４４のGaNの結晶構造が、ダングリングボンドが解消された高品質なものになるため、GaN層の上層部４５まで、バッファ層４２のダングリングボンドの情報が到達して転位情報が及ぶことを防止でき、GaN層の上層部４５に、下地のバッファ層４２の転位情報以外の情報のみを伝達することができる。つまり、GaN層の上層部４５の結晶構造を転位がないバッファ層４２の結晶構造と略同一な構造にすることができる。したがって、化合物半導体成長工程で、この転位が少ない良質のGaN層の上層部４５の上に、転位密度が低いGaN層４６を形成することができて、上記第１参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて形成した窒化物系III−Ｖ族化合物半導体装置の移動度等の電気的特性を優れたものにすることができる。
【００５８】
また、上記第１参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、Ga堆積工程で堆積されるGa層４３の厚さを、1nmにしたので、Ga層４３上のGaN層４６の転位を十分に消滅させることができると共に、Ga層４３上のGaN層４６の結晶性を良質なものにすることができる。
【００５９】
尚、上記第１参考例では、SiC基板４１を用いたが、SiC基板の代わりにサファイア基板やSi基板等のSiC基板以外の基板を用いても良い。
【００６０】
また、上記第１参考例では、SiC基板４１にAlNのバッファ層４２を成長させたが、AlNのバッファ層に限らず、基板上にGaNのバッファ層やInNのバッファ層等の窒化物系III−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００６１】
また、上記第１参考例では、化合物半導体成長工程で、結晶化したGaN層の上層部４５上にGaN層４６を成長させたが、化合物半導体成長工程では、GaN層に限らず、結晶化したGaN層の上層部上にAlN層やInN層等の窒化物系III−Ｖ族化合物半導体層を成長させても良い。
【００６２】
また、上記第１参考例では、Ga堆積工程で、AlNのバッファ層４２上に膜厚が1nmのGa層４３を形成したが、Ga堆積工程で、窒化物系III−Ｖ族化合物半導体のバッファ層上に、膜厚が0.1nm以上かつ10nm以下の厚さを有するGa層を形成しても良い。尚、窒化物系III−Ｖ族化合物半導体のバッファ層上に、膜厚が0.1nm以上かつ10nm以下の厚さを有するGa層を形成した場合においても、膜厚が1nmのGa層４３を形成した場合と同様に、Ga層上の窒化物系III−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ga層上の窒化物系III−Ｖ族化合物半導体の結晶性を良質なものにすることができる。
【００６３】
（第１実施形態）
図５および図６に、本発明の第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法を示す。尚、図５および図６おいても図４と同様に、転位を縦線で模式的に示すものとする。
【００６４】
先ず、基板酸化膜除去工程で、SiC基板５１の基板温度を1000℃まで上げて、SiC基板５１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を800℃、Alビーム強度を2.0×10-7Torr、RF入力電力を200W、窒素流量を1.4sccmに夫々設定して、図５（A）に示すように、上記表面酸化膜が除去されたSiC基板５１上に、膜厚が20nmのAlNのバッファ層５２を形成する。
【００６５】
次に、Ga堆積工程を行う。このGa堆積工程では、Gaビームの強度を6.0×10-7Torrに設定して、このGaビームを10秒間AlNのバッファ層５２に照射することにより、図５（B）に示すように、AlNのバッファ層５２上に膜厚が1nmのGa層５３を形成する。
【００６６】
引き続いて、第１化合物半導体成長工程を行う。この第１化合物半導体成長工程では、基板温度を750℃、Gaビーム強度を6.0×10-7Torr、RF入力電力を450W、窒素流量を2.2sccmに夫々設定して、図５（C）に示すように、Ga層５３上に厚さが20nmのGaN層５４を形成する。
【００６７】
次に、基板温度800℃まで上げて熱処理工程を行う。この熱処理工程では、Ga堆積工程で堆積させたGaを、図５（C）に示すGaN層５４の転位を介してGaN層５４の転位部分に移動させ、余分なGaをこの転位部分を通じてGaN層５４の表面から蒸発させる。このとき、Ga堆積工程で堆積させたGaのうちで、表面から蒸発しなかったGaは、図５（C）に示すGaN層５４の転位部分付近に留まる。そして、この図５（C）に示すGaN層５４の転位部分付近に留まったGaは、図５（C）に示すGaN層５４の転位を消滅させ、図５（C）に示すGaN層５４を、図６（A）に示す転位が少ない良質なGaN層５５にかえる。尚、上記熱処理工程では、Ga堆積工程で堆積させたGaを、GaN層５４に移動させるので、熱処理工程の後、Ga層５３は、消滅することになる。上記熱処理工程の後、上記転位が少なく良質なGaN層５５のGa元素と窒素元素の化学量論比（Ga元素／窒素元素）は、１以上かつ１.５以下の値になっている。
【００６８】
最後に、第２化合物半導体成長工程を行う。この第２化合物半導体成長工程では、基板温度を750℃、Gaビーム強度を6.0×10-7Torr、RF入力電力を450W、窒素流量を2.2sccmに夫々設定して、図６（B）に示すように、上記転位が少ない良質なGaN層５５上に厚さが2μmのGaN層５６を成長させて、第１実施形態の窒化物系III−Ｖ族化合物半導体装置の要部の製造を終了する。
【００６９】
上記第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて作成した窒化物系III−Ｖ族化合物半導体装置の要部のGaN層５６の電気的特性および転位密度と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（RF-MBE法）を用いてバッファ層上に直接成長させたGaN層の電気的特性および転位密度とを比較する実験を行った。
【００７０】
上記実験の結果、上記第１実施形態の方法でGaN層５６を成長させた場合には、GaN５６の転位密度が、2×104cm-2前後の値になって、通常の方法でGaNを成長させた場合の転位密度の値である2×1010cm-2前後の値よりも大幅に小さくなった。
【００７１】
また、上記第１実施形態の方法でGaN層５６を成長させた場合には、GaN層５６のキャリア濃度が1×1019cm-3のときに、GaN層５６の移動度が95cm2／Ｖsになって、GaN層５６の電気的特性が通常の方法で形成されたGaN層の電気的特性と略同等の電気的特性を示す一方、GaN層５６のキャリア濃度が1×1016cm-3のときに、GaN層５６の移動度が1450cm2／Ｖsと非常に大きな値になって、GaN層５６の電気的特性が、通常の方法で形成されたGaN層の電気的特性と比較してはるかに優れたものになった。
【００７２】
上記第１実施形態によれば、熱処理工程で熱処理を行うので、Ga堆積層のGaの一部を、図５（C）に示すGaN層５４の転位部分を通って表面から蒸発させることができると共に、Ga層のGaの残りを、図５（C）に示すGaN層５４の転位付近に移動させて、図５（C）に示すGaN層５４の転位を消滅させることができる。すなわち、図５（C）に示す転位が多いGaN層５４を、図６（A）に示す転位の少ない良質なGaN層５５に再構築できるので、第２化合物半導体成長工程で、この転位の少ない良質なGaN層５５上に形成するGaN層５６の結晶性を、転位が少ない良質なものにできる。したがって、窒化物系III−Ｖ族化合物半導体装置の移動度等の電気的特性を優れたものにできる。
【００７３】
また、上記第１実施形態によれば、Ga堆積工程で堆積されるGa層５３の厚さを1nmにしたので、Ga層５３の上方のGaN層５６の転位を十分に消滅させることができると共に、Ga層５３の上方のGaN層５６の結晶性を良質なものにすることができる。
【００７４】
また、上記第１実施形態によれば、熱処理工程では、第１化合物半導体成長工程の基板温度である750℃よりも高く、かつ、第１化合物半導体成長工程の基板温度である750℃に200℃を加えた温度である950℃よりも低い800℃で熱処理を行うので、GaN層５４の蒸発が起きない状態で、Gaの拡散を十分に行うことができて、GaN層５４の再結晶化を十分に行うことができる。したがって、熱処理を行ったGaN層５４の転位を十分に減少させてGaN層５４の転位密度を大幅に低減できる。
【００７５】
尚、上記第１実施形態では、SiC基板５１を用いたが、SiC基板５１の代わりにサファイア基板やSi基板等のSiC基板以外の基板を用いても良い。
【００７６】
また、上記第１実施形態では、SiC基板５１上にAlNのバッファ層５２を成長させたが、AlNのバッファ層に限らず、基板上にGaNのバッファ層やInNのバッファ層等の窒化物系III−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００７７】
また、上記第１実施形態では、熱処理工程の後に、GaN層５６を成長させたが、GaN層に限らず、熱処理工程の後に、AlN層やInN層等の窒化物系III−Ｖ族化合物半導体層を成長させても良い。
【００７８】
また、上記第１実施形態では、Ga堆積工程で、AlNのバッファ層５２上に膜厚が1nmのGa層５３を形成したが、Ga堆積工程で、窒化物系III−Ｖ族化合物半導体のバッファ層上に、膜厚が0.1nm以上かつ10nm以下の厚さを有するGa層を形成しても良い。そして、窒化物系III−Ｖ族化合物半導体のバッファ層上に、膜厚が0.1nm以上かつ10nm以下の厚さを有するGa層を形成した場合においても、膜厚が1nmのGa層５３を形成した場合と同様に、Ga層上の窒化物系III−Ｖ族化合物半導体の転位を十分に消滅させることができると共に、Ga層上の窒化物系III−Ｖ族化合物半導体の結晶性を良質なものにすることができる。
【００７９】
また、上記第１実施形態では、基板温度を800℃まで上げて熱処理工程を行ったが、第１化合物半導体成長工程の基板温度である750℃よりも大きくて、かつ、第１化合物半導体成長工程の基板温度である750℃に200℃を加えた950℃よりも小さい温度に基板温度を設定して熱処理工程を行っても、基板温度を800℃まで上げて熱処理工程を行った場合と同様の作用効果を奏することが確認されている。尚、950℃以上の温度に基板温度を設定して熱処理工程を行うと、GaN層５４の蒸発が起こって、窒化物系III−Ｖ族化合物半導体装置の品質が低下することになり、750℃以下の温度に基板温度を設定して熱処理工程を行うと、Gaの拡散を十分に行うことができなくなる。
【００８０】
（第２参考例）
図７および図８に、第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を示す。尚、図７および図８においても図４、図５および図６と同様に、転位を縦線で模式的に示すものとする。
【００８１】
先ず、基板酸化膜除去工程で、SiC基板７１の基板温度を1000℃まで上げて、SiC基板７１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を800℃、Alビーム強度を2.0×10-7Torr、RF入力電力を200W、窒素流量を1.4sccmに夫々設定して、図７（A）に示すように、SiC基板７１上に、膜厚が20nmのAlNのバッファ層７２を形成する。
【００８２】
次に、化合物半導体成長工程を行う。この化合物半導体成長工程では、基板温度を750℃、Gaビーム強度を6.0×10-7Torr、RF入力電力を450W、窒素流量を2.2sccmに夫々設定して、図７（B）に示すようように、AlNのバッファ層７２上に厚さが20nmのGaN層７３を成長させる。
【００８３】
引き続いて、イオン打ち込み工程を行う。このイオン打ち込み工程では、イオン注入原子としてGaを用い、このGaイオンの加速電圧20keＶ、このGaイオンの注入量を1×1018cm-3に設定して、AlNのバッファ層７２とGaN層７３の界面近傍に、Gaイオンを打ち込んで、図７（C）に示すように、AlNのバッファ層７２とGaN層７３の界面付近にアモルファスの層７４を形成して、アモルファスの層７４によりAlNのバッファ層７２とGaN層７３とを切り離す。
【００８４】
次に、熱処理工程を行う。この熱処理工程では、基板温度を800℃まで上げて熱処理を行うことにより、図７（C）に示すアモルファスの層７４の上のGaN層７３を再結晶化して、図８（Ａ）に示すように、転位が少ないGaN層７５層を形成する。この熱処理工程を行った後、Gaイオンが打ち込まれて形成されたアモルファスの層７４の膜厚は、図８（A）に示すように、小さくはなるが一部は残留する。図８（A）に示すこの残留したアモルファスの層７４では、Ga元素と窒素の化学量論比（Ga元素／窒素）が１以上かつ１.５以下の値になっている。
【００８５】
最後に、第２化合物成長工程を行う。この第２化合物成長工程では、基板温度を750℃、Gaビーム強度を6.0×10-7Torr、RF入力電力を450W、窒素流量を2.2sccmに夫々設定して、図８（B）に示すように、転位が少ないGaN層７５層上に厚さが2μmのGaN層７６を成長させる。このようにして、第２参考例の窒化物系III−Ｖ族化合物半導体装置の要部の製造を終了する。
【００８６】
上記第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて作成した窒化物系III−Ｖ族化合物半導体装置の要部のGaN層７６の電気的特性および転位密度と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（RF-MBE法）を用いてバッファ層上に直接成長させたGaN層の電気的特性および転位密度とを比較する実験を行った。
【００８７】
上記実験の結果、上記第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法でGaNを成長させた場合には、GaNの転位密度が、4×104cm-2前後の値になって、通常の方法でGaNを成長させた場合の2×1010cm-2前後の値よりも大幅に小さくなった。
【００８８】
また、上記第２参考例の方法でGaN層７６を成長させた場合には、GaN層７６のキャリア濃度が1×1019cm-3のときに、GaN層７６の移動度が103cm2／Ｖsになって、GaN層７６の電気的特性が通常の方法で形成されたGaN層の電気的特性と略同等の電気的特性を示す一方、GaN層７６のキャリア濃度が1×1016cm-3のときに、GaN層７６の移動度が1480cm2／Ｖsと非常に大きな値になって、GaN層７６の電気的特性が、通常の方法で形成されたGaN層の電気的特性と比べてはるかに優れたものになった。
【００８９】
上記第２参考例によれば、上記バッファ層形成工程で、SiC基板７１上に形成したAlNからなるバッファ層７２と、上記化合物半導体成長工程でAlNのバッファ層７２上に成長させたGaN層７３との界面付近に、イオン打ち込み工程で、Gaイオンを打ち込むので、AlNのバッファ層７２とGaN層７３の界面付近にアモルファスの層７４を形成できて、AlNのバッファ層７２とGaN層７３とを切り離して、AlNのバッファ層７２の転位情報が、GaN層７３に伝わらないようにすることができる。また、次に行われる熱処理工程で、熱処理を行うことで、アモルファスの層７４上のGaN層７３を再結晶化して、図７（C）に示す転位が多いGaN層７３を図８（A）に示す転位が少ないGaN層７５に作りかえることができる。したがって、この転位が少ないGaN層７５上に結晶性が良いGaN層７６を形成できて、第２参考例の窒化物系III−Ｖ族化合物半導体装置の要部を用いて作成された窒化物系III−Ｖ族化合物半導体装置の電気的特性を優れたものにできる。
【００９０】
また、上記第２参考例よれば、上記イオン打ち込み工程で、AlNのバッファ層７２とGaN層７３との界面付近にGaイオンを打ち込んだので、AlNのバッファ層とGaN層との界面付近にSiイオンを注入した場合のように、界面付近に高濃度のｎ型層ができることがない。したがって、例えば、上記第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて電界効果トランジスタを製造しても、AlNのバッファ層７２とGaN層７３との界面に高濃度のｎ型層ができることがなくて、このｎ型層が、電流が流れる通路であるチャネル層とパラレル伝導を引き起こすことがない。このことから、上記第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いて製造された窒化物系III−Ｖ族化合物半導体装置の大電流化を実現できる。
【００９１】
また、上記第２参考例によれば、熱処理工程では、第１化合物半導体成長工程の基板温度である750℃より高く、かつ、第１化合物半導体成長工程の基板温度である750℃に200℃を加えた950℃よりも低い800℃で熱処理を行うので、GaN層７３の再蒸発が起きない状態で、アモルファスの層７４上のGaN層７３の再結晶化を十分に行うことができて、再結晶化を行って形成したGaN層７５の転位密度を低減できる。したがって、GaN層７５上に形成したGaN層７６の結晶性を更に優れたものにできる。
【００９２】
尚、上記第２参考例では、SiC基板７１を用いたが、SiC基板７１の代わりにサファイア基板やSi基板等のSiC基板以外の基板を用いても良い。
【００９３】
また、上記第２参考例では、SiC基板７１上にAlNのバッファ層７２を成長させたが、AlNのバッファ層に限らず、基板上にGaNのバッファ層やInNのバッファ層等の窒化物系III−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００９４】
また、上記第２参考例では、化合物半導体成長工程で、AlNのバッファ層７２上にGaN層７３を成長させたが、GaN層に限らず、化合物半導体成長工程で、AlN等の窒化物系III−Ｖ族化合物半導のバッファ層上にAlN層やInN層等の窒化物系III−Ｖ族化合物半導体層を成長させても良い。
【００９５】
また、上記第２参考例では、イオン打ち込み工程で、AlNのバッファ層７２とGaN層７３の界面近傍に、Gaイオンを注入して、アモルファスの層７４を形成したが、Gaイオンの代わりに、Cイオン、Nイオン、Mgイオン、Alイオン、ZnイオンおよびInイオンの内の１つを打ち込んでも、Gaイオンを打ち込んだときと同様の作用効果を奏する。また、Cイオン、Nイオン、Mgイオン、Alイオン、Znイオン、GaイオンおよびInイオンの内の任意の２つ以上のイオンを打ち込んでもGaイオンを打ち込んだときと同様の作用効果を奏する。
【００９６】
また、上記第２参考例では、基板温度を800℃まで上げて熱処理工程を行ったが、熱処理工程で使用される基板温度は、800℃に限定されるものではなくて、熱処理工程で使用される基板温度は、AlNの成長温度である750℃よりも高く、かつ、AlNの成長温度である750℃に200℃を加えた温度である950℃よりも低い温度であれば、どのような温度であっても良い。そして、この範囲の基板温度で、熱処理工程を行えば、基板温度を800℃まで上げて熱処理工程を行った場合と同様の作用効果を奏することが確認されている。尚、950℃以上の温度に基板温度を設定して熱処理工程を行うと、GaN層７３の蒸発が起こって、窒化物系III−Ｖ族化合物半導体装置の品質が低下することになり、750℃以下の温度に基板温度を設定して熱処理工程を行うと、GaN層７３の再結晶化を十分に行うことができなくなる。
【００９７】
表１に、通常の窒化物系III−Ｖ族化合物半導体装置の製造方法と、第１参考例、第１実施形態および第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法で作製された４通りの窒化物系III−Ｖ族化合物半導体装置の要部における最上層のGaN層の転位密度と、キャリア濃度が1×1019cm-3のときの上記GaN層の移動度と、キャリア濃度が1×1016cm-3のときの上記GaN層の移動度を示す。
【００９８】
【表１】

Figure 0004421830
【００９９】
表１に示すように、1×1019cm-3の高キャリア濃度の場合、どの方法で窒化物系III−Ｖ族化合物半導体装置を形成しても、GaN層の移動度は、略100cm2／Ｖs前後の値になり、４つの方法でGaN層の電気的特性に違いが見られない。一方、1×1016cm-3の低キャリア濃度の場合、通常の方法で製作されたGaN層の移動度と、他の３つの方法（すなわち、第１参考例、第１実施形態および第２参考例の方法）で製作されたGaN層の移動度との間に、顕著な違いが見られる。
【０１００】
図９に、通常の窒化物系III−Ｖ族化合物半導体装置の製造方法と、第１参考例、第１実施形態および第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法で作製された４通りの窒化物系III−Ｖ族化合物半導体装置のGaN層のキャリア濃度と移動度との関係を示す。
【０１０１】
図９に示す丸印は、通常の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いた場合の計測点であり、表１の結果をプロットしたものである。一方、図９に示す四角印は、第１参考例、第１実施形態および第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法を用いた場合の計測点であり、表１の結果をプロットしたものである（図９の縮尺の尺度では、第１参考例、第１実施形態および第２参考例の違いを示せず、３つの発明は図上で同じ点をさす）。
【０１０２】
図９に示すように、キャリア濃度が1×1017.3cm-3以上の領域においては、同じキャリア濃度に対する移動度が、４つの方法で同等になっており、キャリア濃度が下がるにつれて、移動度が増加していることがわかる。
【０１０３】
一方、キャリア濃度が下がって1×1017.3cm-3に達すると、図９に示すように、通常の方法の移動度と、上記３つの発明の方法の移動度とが分岐することがわかる。詳細には、キャリア濃度が1×1015cm-3以上で1×1017.3cm-3未満の領域においては、通常の方法では、キャリア濃度が下がるにつれて、移動度も減少するのに対し、上記３つの方法では、キャリア濃度が下がるにつれて、移動度が増加していることがわかる。つまり、通常の方法と上記３つの方法で、移動度の振る舞いに大きな違いが生じていることがわかる。
【０１０４】
これは、GaN層の移動度μが、以下の式（１）に示すように、キャリア濃度ｎの1.5乗と転位密度Ndisl.により決定されるからである。
【０１０５】
【数１】
Figure 0004421830
【０１０６】
詳細には、キャリア濃度が大きい場合には、キャリア濃度ｎの1.5乗の値が大きくなるので、GaNの移動度μは、上記式（１）により、主にキャリア濃度ｎの1.5乗の因子によって決定される。これは、キャリア濃度が大きくなるとキャリア同士の衝突が頻繁に起こって、キャリア‐キャリア散乱で移動度μが決定されることを意味している。つまり、キャリア濃度が1×1019cm-3等の大きな領域では、移動度μは、ｎの1.5乗の値だけで略決定され、転位密度Ndislの影響を受けにくくなる。これが、キャリア濃度が1×1019cm-3で、移動度μが、いずれの方法でも100cm2／Ｖs前後の値になることの理由である。
【０１０７】
一方、キャリア濃度が1×1016cm-3等の小さい領域では、式（１）の分子の値が小さくなり、移動度μは転位密度Ndislの影響を大きく受けることになる。これが、キャリア濃度が1×1016cm-3では、転位が多い通常の成長法では移動度が30cm2／Ｖs程度にしかならない一方、転位が少ない本発明の方法では移動度が1500cm2／Ｖs程度の大きな値になることの理由である。つまり、本発明の方法で作成したGaN層では、通常の成長法とは異なり、キャリア濃度が1012cm-3程度以下にならないと転位が支配的な領域には入らないのである。すなわち、本発明の方法を用いれば、転位が少ないGaN層を形成できるので、キャリア濃度が小さい領域においても、大きな移動度μを得ることができるのである。
【０１０８】
図１０に、窒化物系III−Ｖ族化合物半導体装置の一例としてのHEMT（高電子移動度トランジスタ）の構造を示す。
【０１０９】
図１０において、１０１はサファイア基板の（0001）面、１０２は低温成長させた膜厚20nmのGaNバッファ層、１０３はGaN層（バックグラウンドキャリア濃度1016cm-3以下、膜厚3μm）、１０４はAl0.25Ga0.75N層（膜厚30nm）、１０５はHf（ハフニウム）ソース／ドレイン電極、１０６はPd（パラジウム）ゲート電極である。
【０１１０】
次に、図１０に示す層構造を有するHEMT（高電子移動度トランジスタ）を、MOCＶD法を用いた通常の方法およびMOCＶD法を用いた第１参考例、第１実施形態および第２参考例の方法で作成し、４つのHEMTのヘテロ構造特性およびHEMT特性を比較した。
【０１１１】
以下に、４つのHEMTの作製法について要点のみ簡単に述べる。
【０１１２】
初めに、通常の場合には、先ず、水素雰囲気中でサファイア基板の基板温度を1100℃にして、サファイア基板の酸化膜を除去するクリーニングを10分間行った後、サファイア基板の基板温度を500℃、Ga原料流量（トリメチルガリウムTMG）の流量を10sccm、HN3の流量を5slmに夫々設定してGaNバッファ層を成長させる。
【０１１３】
次に、基板温度を1000℃、Ga原料（トリメチルガリウムTMG）の流量を40sccmに設定して、GaN層を成長させた後、基板温度を1000℃、トリメチルアルミニウム（TMA）流量を5sccm、TMGの流量を25sccm、NH3の流量を6slmに夫々設定してAl0.25Ga0.75N層を成長させる。
【０１１４】
最後に、Al0.25Ga0.75N層にHf（ハフニウム）ソース／ドレイン電極、Pd（パラジウム）ゲート電極を形成してHEMTが作製される。
【０１１５】
次に、第１参考例の方法では、GaNバッファ層成長後にTMGのみを流してGaを堆積して温度を上げながら窒素源としてのNH3を流してGaを結晶化する。
【０１１６】
また、本発明の第１実施形態の方法では、バッファ層成長後にTEGのみを流してGaを堆積した後、引き続いて成長温度を500℃にして20nm程度のGaN層を形成する。その後、基板温度を上げてGaNを成長させて、成長中断後に基板温度を1050℃に上げて1分間熱処理し、引き続いて1000℃でへテロ構造を成長させる。
【０１１７】
最後に、第２参考例の方法では、低温バッファ層成長後にGaN層を成長させた後、イオン注入を行う。その後、1050℃で1分間の熱処理を行い、この熱処理に引き続いて1000℃でヘテロ構造を形成する。
【０１１８】
尚、上記４つの方法では、ゲート長Lgが0.1μm、ゲート幅Wgが200μmのHEMTを製造した。
【０１１９】
表２に、従来の方法と、第１参考例、第１実施形態および第２参考例の方法で製造した４つのHEMTの特性比較結果を示す。
【０１２０】
【表２】
Figure 0004421830
【０１２１】
尚、表２において、DC／RF分散率は、直流印加時の特性と高周波印加時の特性の変化率であり、この値が小さいと、HEMT特性は、高周波応用に優れたものになる。
【０１２２】
表２に示すように、通常の方法と上記３つの方法（第１参考例、第１実施形態および第２参考例の方法）では、転位密度が２桁程度異なっているが、ヘテロ構造の電気的特性を示す移動度、HEMT特性である相互コンダクタンスgmおよび最大発信周波数fmaxに大きな違いは見られない。しかしながら、トラップとして働いていた転位密度が小さくなるため、上記３つの方法（第１参考例、第１実施形態および第２参考例の方法）では、通常の方法と比較して、DC／RF分散率が30%から10%以下に大きく減少し、HEMT特性が大きく改善されている。
【０１２３】
尚、上記HEMTを形成するにあたって、各層をMOCＶD法を用いて成長させたが、RF-MBE法以外の分子線エキタピシー装置を用いた結晶成長法でもMOCＶD法と同様の改善が見られることが確認されている（RF-MBE法を用いた成長方法では、転位が多いために移動度が極端に小さくて、十分なHEMT特性が出ないことが確認されている）。
【０１２４】
【発明の効果】
以上より明らかなように、第１の参考例、本発明および第２の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法によれば、窒化物系III−Ｖ族化合物半導体からなるバッファ層の上方の窒化物系III−Ｖ族化合物半導体層の転位を小さくできて、このバッファ層の上方の窒化物系III−Ｖ族化合物半導体層の移動度等の電気的特性を優れたものにすることができる。したがって、この転位が小さくて電気的特性に優れた窒化物系III−Ｖ族化合物半導体層を有するHFET等の窒化物系III−Ｖ族化合物半導体装置の移動度や高周波特性等の電気的特性を優れたものにすることができる。
【０１２５】
【０１２６】
【図面の簡単な説明】
【図１】 第１の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図２】 本発明の窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図３】 第２の参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図４】 第１参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程を示す図である。
【図５】 本発明の第１実施形態の窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図６】 図５に続く窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図７】 第２参考例の窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図８】 図７に続く窒化物系III−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図９】 窒化物系III−Ｖ族化合物半導体装置のキャリア濃度と移動度との関係を示す図である。
【図１０】 窒化物系III−Ｖ族化合物半導体装置の一例としてのHEMT（高電子移動度トランジスタ）の構造を示す図である。
【符号の説明】
１,２１,３１ バッファ層
２,２２,４３,５３ Ga層
３,４６,５４,５５,５６,７３,７５,７６,１０３ GaN層
４,４４ GaN層の下層部
５,５５ GaN層の上層部
２３,２５,３２ 窒化物系III−Ｖ族化合物半導体層
３５,７４ アモルファスの層
４１,５１,７１ SiC基板
４２,５２,７２ AlNのバッファ層
１０１ サファイア基板
１０２ GaNバッファ層
１０４ AlGaN層
１０５ ソース／ドレイン電極
１０６ ゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a nitride III-V compound semiconductor device, and in particular, a semiconductor laser, a light emitting diode, or a HEMT (High Electron Mobility Transistor) including a nitride III-V compound semiconductor layer. The present invention relates to a method for manufacturing a nitride-based III-V compound semiconductor device.
[0002]
[Prior art]
Conventional nitride-based III-V compound semiconductor devices include those using sapphire as a substrate material (see, for example, Patent Document 1) and those using SiC as a substrate material (see, for example, Patent Document 2). is there. These nitride-based III-V compound semiconductor devices have a heterostructure having a nitride-based III-V group compound semiconductor above each substrate. When a nitride III-V compound semiconductor is grown on a sapphire substrate, the C-plane is usually used, but even when the A-plane, R-plane, and M-plane are used, the nitride III-III on the C-plane is used. It has been clarified that the group V compound semiconductor grows in the C plane. This is because the nitride-based III-V compound semiconductor has a hexagonal crystal structure (wurtzite structure), so that the nitride-based III-V compound semiconductor has an energetically stable C-axis orientation (C-plane). This is because there is a strong tendency to grow.
[0003]
Other nitride III-V compound semiconductor devices include those using Si as a substrate material. In particular, a device for inserting SiC between a Si substrate and a nitride III-V compound semiconductor. Has become common (see, for example, Patent Document 3). As another apparatus using Si as a substrate material, there is an apparatus for inserting polycrystalline Si between a Si substrate and a nitride III-V compound semiconductor (see, for example, Patent Document 4).
[0004]
The nitride III-V compound semiconductor device is not limited to the device using the sapphire substrate, the SiC substrate, or the Si substrate, and the substrate and the nitride III-V compound semiconductor can be used in any device using any substrate. In order to alleviate the difference in lattice constant, thermal expansion coefficient, or crystal structure between the GaN and AlN (AlN in the case of AlN) grown at a low temperature between the substrate and the nitride III-V compound semiconductor The buffer layer is formed.
[0005]
Further, as a further nitride III-V compound semiconductor device, a nitride III-V compound semiconductor is grown on a substrate, and then the substrate is removed to obtain a nitride III-V compound semiconductor. There is an apparatus using a new substrate material (see, for example, Patent Document 5).
[0006]
[Patent Document 1]
US Pat. No. 5,296,395
[Patent Document 2]
JP 2001-177189 A
[Patent Document 3]
JP 2001-17190 A
[Patent Document 4]
JP 2001-7396 A
[Patent Document 5]
Japanese Patent Laid-Open No. 10-70079
[0007]
[Problems to be solved by the invention]
However, in the nitride-based III-V compound semiconductor devices disclosed in Patent Documents 1 to 4, since there are generally many dislocations in the buffer layer made of GaN or AlN, these many dislocations are The crystal structure of the nitride III-V compound semiconductor on the buffer layer is affected, the crystal structure of the nitride III-V compound semiconductor is deteriorated, and the nitride III-V compound semiconductor device moves. There is a problem that electrical characteristics such as degree deteriorate.
[0008]
For example, when a nitride III-V compound semiconductor is grown on a buffer layer at a high temperature using MOCVD (metal organic chemical vapor deposition) or GSMBE (gas source molecular beam epitaxy), this nitride The growth mode of the group III-V compound semiconductor becomes the grain growth mode, and the influence of a large number of dislocations in the buffer layer easily reaches the nitride group III-V group compound semiconductor on the buffer layer. However, there is a problem that it occurs in a nitride III-V compound semiconductor. Then, the lateral growth of the large number of grains progresses, the fusion planes of the different grains shift, and a large number of dislocations occur in the nitride-based III-V compound semiconductor on the buffer layer, so that the nitride-based III-V There is a problem that electrical characteristics such as mobility of the group compound semiconductor device are further deteriorated. Specifically, when a nitride III-V compound semiconductor is grown using MOCVD, the dislocation density of the nitride III-V compound semiconductor is 10 8 cm -2 To 10 9 cm -2 Nitride III-V using RF-MBE (molecular beam epitaxy method using radio frequency) or ECR-MBE (molecular beam epitaxy method using electron cyclotron resonance). When a group III compound semiconductor is grown, the dislocation density of the nitride III-V group compound semiconductor is 10 9 cm -2 To 10 Ten cm -2 It has been found that the value is even greater.
[0009]
On the other hand, even in the case of the apparatus shown in Patent Document 5, the dislocation density of the nitride III-V compound semiconductor layer is determined by the properties of the substrate before removal and the growth method of each layer. The dislocation density of the nitride III-V compound semiconductor on the buffer layer is 10 8 cm -2 To 10 9 cm -2 As in the case of using a sapphire substrate, a SiC substrate, or a Si substrate, there is a problem that electrical characteristics such as mobility of the nitride III-V compound semiconductor device are deteriorated.
[0010]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a nitride III-V compound semiconductor device having a low dislocation density of a nitride III-V compound semiconductor on a buffer layer and having excellent electrical characteristics. There is.
[0011]
[Means for Solving the Problems]
[0012]
[0013]
[0014]
In order to achieve the above object, a method of manufacturing a nitride III-V compound semiconductor device according to the present invention includes a buffer layer forming step of forming a buffer layer made of a nitride III-V compound semiconductor on a substrate, A Ga deposition step of depositing a Ga layer on the buffer layer; a first compound semiconductor growth step of growing a first nitride III-V compound semiconductor layer on the Ga layer; and the first compound semiconductor growth. After the process Heat treatment is performed at a temperature higher than the growth temperature of the first nitride-based III-V compound semiconductor layer, and Ga in the Ga layer is transferred through dislocations in the first nitride-based III-V compound semiconductor layer. Evaporate from the surface A heat treatment step for performing heat treatment, and a second compound semiconductor growth step for growing a second nitride-based III-V compound semiconductor layer after the heat treatment step are characterized.
[0015]
In the above invention, Ga is deposited in the Ga deposition step on the dislocation buffer layer formed on the substrate in the buffer layer formation step, and subsequently, in the first compound semiconductor growth step, GaN or the like is deposited on the Ga layer. A first nitride III-V compound semiconductor layer is grown. Further, in the heat treatment process, Ga deposited in the Ga deposition process is evaporated from the surface through dislocation of the nitride III-V compound semiconductor layer such as GaN, and then in the second compound semiconductor growth process, the second A nitride III-V compound semiconductor layer is grown.
[0016]
According to the above invention, since the heat treatment is performed in the heat treatment step, the Ga in the Ga layer is removed from the first nitride III-V compound above until the excess Ga in the Ga layer evaporates from the surface through the dislocation portion. The remaining Ga in the Ga layer can be moved toward the semiconductor layer, and can be moved and retained in the vicinity of dislocations in the first nitride III-V compound semiconductor layer on the Ga layer. Therefore, the retained Ga can eliminate dislocations in the first nitride III-V compound semiconductor layer, and the crystallinity of the first nitride III-V compound semiconductor layer can be reduced. Can be of good quality. Therefore, in the second compound semiconductor growth step, the second nitride-based III-V compound semiconductor layer formed on the first nitride III-V compound semiconductor layer having a good quality with few dislocations. The number of dislocations is further less than the number of dislocations in the first nitride III-V compound semiconductor layer, and the second nitride formed on the first nitride III-V compound semiconductor layer The crystallinity of the system III-V compound semiconductor layer becomes better than the crystallinity of the first nitride III-V compound semiconductor layer. Therefore, the nitride-based III-V group compound semiconductor device has excellent electrical characteristics such as mobility.
[0017]
In addition, the method for manufacturing a nitride III-V compound semiconductor device according to an embodiment is characterized in that a Ga layer having a thickness of 0.1 nm or more and 10 nm or less is deposited in the Ga deposition step.
[0018]
According to the above embodiment, Ga having a layer thickness of 0.1 nm or more and 10 nm or less is deposited in the Ga deposition step, so that the dislocations of the nitride III-V compound semiconductor on the Ga layer are sufficiently eliminated. In addition, the crystallinity of the nitride III-V compound semiconductor on the Ga layer can be improved.
[0019]
The inventor changes the thickness of the Ga layer, grows a nitride III-V compound semiconductor on the Ga layer, and determines the crystallinity and dislocation density of the nitride III-V compound semiconductor by a transmission electron microscope ( TEM).
[0020]
At this time, if the thickness of the Ga layer deposited in the Ga deposition step is less than 0.1 nm, the dislocations of the nitride III-V compound semiconductor on the Ga deposition layer cannot be sufficiently eliminated, When the thickness of Ga deposited in the Ga deposition process is greater than 10 nm, the crystallinity of the nitride-based III-V compound semiconductor on the Ga layer deteriorated. On the other hand, when the thickness of Ga deposited in the Ga deposition step is 0.1 nm or more and 10 nm or less, dislocations in the nitride-based III-V compound semiconductor on the Ga layer can be sufficiently eliminated, The crystallinity of the nitride-based III-V compound semiconductor on the Ga layer was improved.
[0021]
[0022]
[0023]
[0024]
[0025]
In one embodiment of the method for manufacturing a nitride III-V compound semiconductor device, the temperature of the heat treatment step is the growth temperature of the nitride III-V compound semiconductor layer formed before the heat treatment step. It is characterized by being larger than the temperature and lower than the temperature obtained by adding 200 ° C. to the growth temperature.
[0026]
According to the embodiment, in the heat treatment step, the nitride III-V is higher than the growth temperature of the nitride III-V compound semiconductor layer formed before the heat treatment step and before the heat treatment step. Since the heat treatment is performed at a temperature lower than the temperature obtained by adding 200 ° C. to the growth temperature of the −V group compound semiconductor layer, the dislocation density can be reduced by reducing the dislocations in the nitride III-V compound semiconductor layer.
[0027]
The present inventor performed the heat treatment process at the same growth temperature as the growth temperature ± 100 ° C., ± 200 ° C., and growth temperature + 250 ° C., and evaluated the dislocation density and crystallinity by TEM. . Moreover, the surface state after heat processing was evaluated with the scanning electron microscope (SEM).
[0028]
At this time, if the heat treatment temperature of the heat treatment step is lower than the growth temperature of the nitride III-V compound semiconductor layer formed before the heat treatment step, the Ga layer is deposited before the heat treatment step. In the case of growing a nitride III-V compound semiconductor layer, in this heat treatment step, Ga in the laminated Ga layer is sufficiently diffused into the nitride III-V compound semiconductor layer, and nitride is obtained. In the case where the dislocation of the III-V compound semiconductor layer cannot be eliminated, and the ion implantation step is performed before the heat treatment step, the nitride system on the amorphous layer formed by ion implantation is used. The recrystallization of the III-V compound semiconductor layer could not be performed sufficiently, and the dislocations in the nitride III-V compound semiconductor layer could not be reduced sufficiently. On the other hand, when the heat treatment temperature of the heat treatment step becomes higher than the temperature obtained by adding 200 ° C. to the growth temperature of the nitride-based III-V compound semiconductor layer formed before the heat treatment step, the nitride-based III- Evaporation of the group V compound semiconductor layer occurred.
[0029]
[0030]
[0031]
[0032]
[0033]
[0034]
[0035]
[0036]
[0037]
[0038]
[0039]
[0040]
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
[0042]
First, the principle of a method for manufacturing a three-nitride group III-V compound semiconductor device will be briefly described with reference to FIGS.
[0043]
FIG. 1 is a diagram for explaining the principle of a method for manufacturing a nitride-based III-V compound semiconductor device according to a first reference example, and FIG. 2 is a nitride-based III-V compound semiconductor device according to the present invention. FIG. 3 is a diagram for explaining the principle of the manufacturing method of the nitride III-V compound semiconductor device of the second reference example. 1 to 3, dislocations are schematically represented by vertical lines. In FIG. 1 to FIG. 3, illustration of layers below the buffer layer is omitted. 1 to 3 and FIGS. 4 to 8 and 10 shown below are schematic views, and the thickness of each layer shown in FIGS. 1 to 8 and 10 is the film of each layer in an actual apparatus. It is different from the thickness.
[0044]
As shown in FIG. 1A, the manufacturing method of the nitride III-V compound semiconductor device of the first reference example is performed on a buffer layer 1 having dislocations formed above a substrate (not shown). A Ga layer 2 is deposited, and then a nitrogen source (hereinafter referred to as N source) is irradiated from above the Ga layer 2. At this time, the Ga layer 2 is reconstructed by irradiation with the N source and recrystallized as a GaN layer 3 shown in FIG. At this time, the GaN layer 3 is not crystallized at random, but is recrystallized in the same structure as the base due to the influence of the base buffer layer 1. Therefore, the dislocation information of the buffer layer 1 is not transmitted to the upper layer portion 5 of the GaN layer. Accordingly, the dislocation density of the nitride III-V compound semiconductor layer grown on the upper layer portion 5 of the GaN layer can be reduced, and the crystal structure of the nitride III-V compound semiconductor layer can be reduced. Can be made excellent in electrical characteristics such as mobility.
[0045]
Further, in the method for manufacturing a nitride III-V compound semiconductor device of the present invention, as shown in FIG. 2A, a Ga layer is formed on a buffer layer 21 having dislocations formed above a substrate (not shown). A layer 22 is deposited, and then a nitride III-V compound semiconductor layer 23 such as GaN is grown on the Ga layer 22. Next, heat treatment is performed, and Ga in the Ga layer 22 is moved toward the upper nitride III-V compound semiconductor layer 23 until excess Ga in the Ga layer 22 evaporates from the surface through the dislocation portion. Thus, the Ga that has not evaporated in the Ga layer 22 remains in the vicinity of the dislocations in the nitride III-V compound semiconductor layer 23. Then, dislocations in the nitride III-V compound semiconductor layer 23 such as GaN are eliminated by Ga remaining in the vicinity of the dislocations in the nitride III-V compound semiconductor layer 23, as shown in FIG. As described above, the Ga layer 22 and the nitride III-V compound semiconductor layer 23 are made to be a high-quality nitride III-V compound semiconductor layer 25 with few dislocations and excellent electrical characteristics.
[0046]
Further, in the method of manufacturing the nitride-based III-V compound semiconductor device of the second reference example, as shown in FIG. 3A, the buffer layer 31 with dislocations formed above the substrate (not shown). A nitride-based III-V group compound semiconductor layer 32 such as GaN containing many dislocations but less than the buffer layer 31 is formed thereon, and then the buffer layer 31 and the nitride-based III-V group Ions are implanted near the interface with the compound semiconductor layer 32 to form an amorphous layer 35 near the interface as shown in FIG. Next, heat treatment is performed to recrystallize a part of the amorphous layer 35 and the nitride III-V compound semiconductor layer 32 on the amorphous layer 35, and as shown in FIG. The dislocation of the recrystallized layer 37 on the remaining amorphous layer 35 is reduced to make the crystallinity of the recrystallized layer 37 excellent in electrical characteristics.
[0047]
The first reference example, the first reference example, the present invention, the first embodiment, the second reference example, and the second reference example will be described in detail below.
[0048]
(First Reference Example)
FIG. 4 shows a method for manufacturing the nitride III-V compound semiconductor device of the first reference example. In FIG. 4, dislocations are schematically shown by vertical lines as in FIGS.
[0049]
First, in the substrate oxide film removing step, the substrate temperature of the SiC substrate 41 is raised to about 1000 ° C. to remove the surface oxide film of the SiC substrate 41, and then the buffer layer forming step is performed. In this buffer layer formation process, the growth temperature is 800 ° C and the Al beam intensity is 2.0 × 10 -7 Torr and RF input power are set to 200 W and the nitrogen flow rate is set to 1.4 sccm, respectively. As shown in FIG. A buffer layer 42 is formed.
[0050]
Next, a Ga deposition process is performed. In this Ga deposition process, the intensity of the Ga beam is set to 6.0 × 10 -7 By setting the Torr and irradiating the AlN buffer layer 42 with a Ga beam for 10 seconds, a Ga layer 43 having a thickness of 1 nm is formed on the AlN buffer layer 42 as shown in FIG. 4B. . In FIG. 4, vertical lines drawn in the buffer layer 42, the Ga layer 43, and the like schematically represent dislocations (dangling bonds (line defects)) existing in the buffer layer 42, the Ga layer 43, and the like. It is. 4B, the number of vertical lines drawn on the Ga layer 43 is smaller than the number of vertical lines drawn on the buffer layer 42, and the vertical lines drawn on the Ga layer 43 are , Connected to a vertical line drawn in the buffer layer 42. This schematically shows that the dislocations generated in the Ga layer 43 are less than the dislocations generated in the buffer layer 42 and are generated by being dragged by the dislocations in the buffer layer 42.
[0051]
Subsequently, the crystallization process is performed by setting the RF input power to 300 W, the nitrogen flow rate to 2.0 sccm, and the substrate temperature to about 750 ° C. In this crystallization step, the Ga layer 43 is crystallized by irradiating the Ga layer 43 with nitrogen from above the Ga layer 43 shown in FIG.
[0052]
Thus, before the crystallization step, the Ga layer indicated by reference numeral 43 in FIG. 4B is formed after the crystallization step with the lower layer portion 44 of the GaN layer as shown in FIG. The GaN layer is reconstructed in the upper layer part 45. Since the crystallization was performed by irradiating the N source in the crystallization step, the number of dislocations in the lower layer portion 44 of the GaN layer is reduced (there were four in the Ga layer 43 in FIG. 4B). The dislocation is reduced to two in the lower layer portion 44 of the GaN layer shown in FIG. 4 (C), which is schematically shown), and the upper layer portion 45 of the GaN layer has the number of dislocations in the lower layer portion of the GaN layer. The crystal structure that is smaller than the number of dislocations in the portion 44 becomes an excellent layer (in the upper layer portion 45 of the GaN layer shown in FIG. 4C, the dislocation is set to 0, which is schematically shown). After the crystallization step, the stoichiometric ratio (Ga element / nitrogen element) of the Ga element and the nitrogen element in the lower layer portion 44 of the GaN layer and the upper layer portion 45 of the GaN layer is a value of 1 or more and 1.5 or less. It has become.
[0053]
Finally, a compound semiconductor growth process is performed. In this compound semiconductor growth process, the substrate temperature is 750 ° C. and the Ga beam intensity is 6.0 × 10. -7 Torr and RF input power are set to 450 W and the nitrogen flow rate is set to 2.2 sccm, respectively, and the upper layer portion 45 of the GaN layer is irradiated with a Ga beam and nitrogen, and as shown in FIG. A GaN layer 46 having a thickness of 2 μm is formed on the portion 45 to complete the manufacture of the main part of the nitride-based III-V compound semiconductor device of the first reference example.
[0054]
Using the nitride-based III-V compound semiconductor device manufacturing method of the first reference example, a nitride-based III-V compound semiconductor device having a GaN layer is manufactured, and normal plasma excited nitrogen is used. Using the molecular beam epitaxy method (RF-MBE method) used, the nitride-based III-V compound semiconductor device in which a GaN layer is directly grown on the buffer layer is fabricated. An experiment was conducted to compare the electrical characteristics and dislocation density of the GaN layer of the -V group compound semiconductor device.
[0055]
As a result of the experiment, when GaN is grown by the usual method, the dislocation density of GaN is 2 × 10 Ten cm -2 It becomes the value before and after, carrier concentration is 1 × 10 19 cm -3 In the case of mobility is 98cm 2 The value was before and after / Vs. Carrier concentration is 1 × 10 16 cm -3 In case of mobility is 30cm 2 The value was before and after / Vs.
[0056]
On the other hand, when the GaN layer is grown by the method of the first reference example, the dislocation density of the GaN layer is 3 × 10. Four cm -2 2 × 10 when GaN is grown by the usual method, before and after Ten cm -2 The value was significantly smaller than the previous and next values, and the crystal structure of the GaN layer was excellent in crystallinity. In addition, when the GaN layer is grown by the method of the first reference example, the carrier concentration is 1 × 10. 19 cm -3 In this case, the mobility of the GaN layer is 100 cm 2 / Vs, while the GaN layer exhibits electrical characteristics equivalent to those of the GaN layer formed by the usual method, while the carrier concentration is 1 × 10 16 cm -3 In the case of mobility is 1500cm 2 As a result, the electrical characteristics of the GaN layer formed by the method of the first reference example were far superior to those of the GaN layer formed by the ordinary method.
[0057]
According to the manufacturing method of the nitride III-V compound semiconductor device of the first reference example, the AlN buffer layer 42 having dislocations formed on the SiC substrate 41 in the buffer layer forming step is formed on the Ga deposition step. Since the layer 43 is deposited and the Ga layer 43 is crystallized by irradiating the surface of the Ga layer 43 with the N source in the crystallization process, the buffer layer 42 is provided after the crystallization process in which the N source is irradiated. The crystal structure of the lower layer portion 44 of the GaN layer formed thereon becomes a high-quality crystal structure in which dislocations (dangling bonds (line defects)) have disappeared. Therefore, since the GaN crystal structure of the lower layer portion 44 of the GaN layer becomes a high-quality one from which the dangling bonds are eliminated, information on the dangling bonds of the buffer layer 42 reaches the upper layer portion 45 of the GaN layer. Thus, dislocation information can be prevented from reaching, and only information other than the dislocation information of the underlying buffer layer 42 can be transmitted to the upper layer portion 45 of the GaN layer. That is, the crystal structure of the upper layer portion 45 of the GaN layer can be made substantially the same as the crystal structure of the buffer layer 42 without dislocation. Therefore, in the compound semiconductor growth process, the GaN layer 46 having a low dislocation density can be formed on the upper layer portion 45 of the good quality GaN layer having few dislocations, and the nitride III- The electrical characteristics such as mobility of the nitride III-V compound semiconductor device formed by using the method for manufacturing the V group compound semiconductor device can be made excellent.
[0058]
Further, according to the method for manufacturing the nitride-based III-V compound semiconductor device of the first reference example, the thickness of the Ga layer 43 deposited in the Ga deposition step is set to 1 nm. The dislocations in the GaN layer 46 can be sufficiently eliminated, and the crystallinity of the GaN layer 46 on the Ga layer 43 can be improved.
[0059]
In the first reference example, the SiC substrate 41 is used, but a substrate other than the SiC substrate such as a sapphire substrate or an Si substrate may be used instead of the SiC substrate.
[0060]
In the first reference example, the AlN buffer layer 42 is grown on the SiC substrate 41. However, the present invention is not limited to the AlN buffer layer, and the nitride system III such as a GaN buffer layer or an InN buffer layer is formed on the substrate. A buffer layer of a −V group compound semiconductor may be grown.
[0061]
In the first reference example, the GaN layer 46 is grown on the upper layer portion 45 of the crystallized GaN layer in the compound semiconductor growth step. However, in the compound semiconductor growth step, the GaN layer is crystallized in addition to the GaN layer. A nitride III-V compound semiconductor layer such as an AlN layer or an InN layer may be grown on the upper layer portion of the GaN layer.
[0062]
In the first reference example, the Ga layer 43 having a film thickness of 1 nm is formed on the AlN buffer layer 42 in the Ga deposition process. However, in the Ga deposition process, the nitride III-V compound semiconductor buffer is formed. A Ga layer having a thickness of 0.1 nm or more and 10 nm or less may be formed on the layer. Even when a Ga layer having a thickness of 0.1 nm or more and 10 nm or less is formed on the buffer layer of the nitride III-V compound semiconductor, the Ga layer 43 having a thickness of 1 nm is formed. As in the case of the above, dislocations in the nitride III-V compound semiconductor on the Ga layer can be sufficiently eliminated, and the crystallinity of the nitride III-V compound semiconductor on the Ga layer is improved. Can be a thing.
[0063]
(First embodiment)
5 and 6 show a method for manufacturing a nitride-based III-V compound semiconductor device according to the first embodiment of the present invention. In FIGS. 5 and 6, dislocations are schematically shown by vertical lines as in FIG.
[0064]
First, in the substrate oxide film removing step, the substrate temperature of the SiC substrate 51 is raised to 1000 ° C. to remove the surface oxide film of the SiC substrate 51, and then the buffer layer forming step is performed. In this buffer layer formation process, the growth temperature is 800 ° C and the Al beam intensity is 2.0 × 10 -7 Torr, RF input power is set to 200 W, and nitrogen flow rate is set to 1.4 sccm. As shown in FIG. 5 (A), an AlN film having a thickness of 20 nm is formed on the SiC substrate 51 from which the surface oxide film has been removed. A buffer layer 52 is formed.
[0065]
Next, a Ga deposition process is performed. In this Ga deposition process, the intensity of the Ga beam is set to 6.0 × 10 -7 By setting this torr and irradiating the AlN buffer layer 52 with this Ga beam for 10 seconds, a Ga layer 53 having a thickness of 1 nm is formed on the AlN buffer layer 52 as shown in FIG. To do.
[0066]
Subsequently, a first compound semiconductor growth step is performed. In this first compound semiconductor growth process, the substrate temperature is 750 ° C. and the Ga beam intensity is 6.0 × 10 6. -7 Torr and RF input power are set to 450 W and the nitrogen flow rate is set to 2.2 sccm, respectively, and a GaN layer 54 having a thickness of 20 nm is formed on the Ga layer 53 as shown in FIG.
[0067]
Next, the substrate temperature is raised to 800 ° C. to perform a heat treatment process. In this heat treatment step, the Ga deposited in the Ga deposition step is moved to the dislocation portion of the GaN layer 54 via the dislocations of the GaN layer 54 shown in FIG. 5C, and excess Ga is passed through the dislocation portions to the GaN layer. Evaporate from surface 54. At this time, of the Ga deposited in the Ga deposition process, Ga that has not evaporated from the surface remains in the vicinity of the dislocation portion of the GaN layer 54 shown in FIG. The Ga remaining in the vicinity of the dislocation portion of the GaN layer 54 shown in FIG. 5C eliminates the dislocation of the GaN layer 54 shown in FIG. 5C, and the GaN layer 54 shown in FIG. FIG. 6A shows a good quality GaN layer 55 with few dislocations. In the heat treatment step, the Ga deposited in the Ga deposition step is moved to the GaN layer 54, so that the Ga layer 53 disappears after the heat treatment step. After the heat treatment step, the stoichiometric ratio (Ga element / nitrogen element) of the Ga element and the nitrogen element of the GaN layer 55 having a good quality with few dislocations is a value of 1 or more and 1.5 or less.
[0068]
Finally, a second compound semiconductor growth step is performed. In this second compound semiconductor growth process, the substrate temperature is 750 ° C. and the Ga beam intensity is 6.0 × 10 6. -7 Torr, RF input power is set to 450 W, and nitrogen flow rate is set to 2.2 sccm. As shown in FIG. 6B, a GaN layer 56 having a thickness of 2 μm is grown on the high-quality GaN layer 55 with few dislocations. Then, the manufacture of the main part of the nitride-based III-V compound semiconductor device of the first embodiment is completed.
[0069]
Electrical characteristics and dislocation density of the GaN layer 56 in the main part of the nitride-based III-V compound semiconductor device produced using the method for manufacturing a nitride-based III-V compound semiconductor device of the first embodiment, Experiments were conducted to compare the electrical properties and dislocation density of GaN layers grown directly on the buffer layer using the conventional molecular beam epitaxy method (RF-MBE method) using plasma-excited nitrogen.
[0070]
As a result of the experiment, when the GaN layer 56 is grown by the method of the first embodiment, the dislocation density of the GaN 56 is 2 × 10 6. Four cm -2 2 × 10, which is the value of dislocation density when GaN is grown by the usual method. Ten cm -2 It was much smaller than the previous and next values.
[0071]
When the GaN layer 56 is grown by the method of the first embodiment, the carrier concentration of the GaN layer 56 is 1 × 10 6. 19 cm -3 The mobility of the GaN layer 56 is 95 cm. 2 / Vs, while the electrical characteristics of the GaN layer 56 exhibit substantially the same electrical characteristics as those of the GaN layer formed by the usual method, while the carrier concentration of the GaN layer 56 is 1 × 10 6. 16 cm -3 The mobility of the GaN layer 56 is 1450 cm 2 As a result, the electrical characteristics of the GaN layer 56 are far superior to those of the GaN layer formed by the usual method.
[0072]
According to the first embodiment, since heat treatment is performed in the heat treatment step, part of Ga in the Ga deposition layer can be evaporated from the surface through the dislocation portion of the GaN layer 54 shown in FIG. At the same time, the remaining Ga in the Ga layer can be moved to the vicinity of the dislocations in the GaN layer 54 shown in FIG. 5C to eliminate the dislocations in the GaN layer 54 shown in FIG. That is, since the GaN layer 54 having many dislocations shown in FIG. 5C can be reconstructed into a high-quality GaN layer 55 having few dislocations shown in FIG. 6A, this dislocation is little in the second compound semiconductor growth step. The crystallinity of the GaN layer 56 formed on the high-quality GaN layer 55 can be made high-quality with few dislocations. Accordingly, the electrical characteristics such as mobility of the nitride III-V compound semiconductor device can be made excellent.
[0073]
In addition, according to the first embodiment, since the thickness of the Ga layer 53 deposited in the Ga deposition step is 1 nm, dislocations in the GaN layer 56 above the Ga layer 53 can be sufficiently eliminated. The crystallinity of the GaN layer 56 above the Ga layer 53 can be improved.
[0074]
Further, according to the first embodiment, in the heat treatment step, the temperature is higher than 750 ° C. which is the substrate temperature of the first compound semiconductor growth step, and is 200 ° C. to 750 ° C. which is the substrate temperature of the first compound semiconductor growth step. Since the heat treatment is performed at 800 ° C. which is lower than 950 ° C., which is the temperature to which GaN is added, Ga can be sufficiently diffused in a state where the GaN layer 54 does not evaporate, and the GaN layer 54 can be recrystallized. Well done. Therefore, the dislocation density of the GaN layer 54 can be significantly reduced by sufficiently reducing the dislocations of the GaN layer 54 that has been subjected to the heat treatment.
[0075]
Although the SiC substrate 51 is used in the first embodiment, a substrate other than the SiC substrate such as a sapphire substrate or a Si substrate may be used instead of the SiC substrate 51.
[0076]
In the first embodiment, the AlN buffer layer 52 is grown on the SiC substrate 51. However, the AlN buffer layer is not limited to the AlN buffer layer, and a nitride system such as a GaN buffer layer or an InN buffer layer is formed on the substrate. A buffer layer of a III-V compound semiconductor may be grown.
[0077]
In the first embodiment, the GaN layer 56 is grown after the heat treatment step. However, not only the GaN layer but also the nitride-based III-V group compound semiconductor such as an AlN layer or an InN layer after the heat treatment step. The layer may be grown.
[0078]
In the first embodiment, the Ga layer 53 having a film thickness of 1 nm is formed on the AlN buffer layer 52 in the Ga deposition process. However, in the Ga deposition process, the nitride III-V compound semiconductor buffer is formed. A Ga layer having a thickness of 0.1 nm or more and 10 nm or less may be formed on the layer. Then, even when a Ga layer having a thickness of 0.1 nm or more and 10 nm or less is formed on the buffer layer of the nitride III-V compound semiconductor, a Ga layer 53 having a thickness of 1 nm is formed. As in the case of the above, dislocations in the nitride III-V compound semiconductor on the Ga layer can be sufficiently eliminated, and the crystallinity of the nitride III-V compound semiconductor on the Ga layer can be improved. Can be a thing.
[0079]
In the first embodiment, the substrate temperature is raised to 800 ° C. and the heat treatment process is performed. However, the substrate temperature is higher than 750 ° C. which is the substrate temperature in the first compound semiconductor growth process, and the first compound semiconductor growth process is performed. Even if the substrate temperature is set to a temperature lower than 950 ° C, which is 200 ° C added to the substrate temperature of 750 ° C, and the heat treatment step is performed, the same as when the heat treatment step is performed by raising the substrate temperature to 800 ° C It has been confirmed that there are effects. When the substrate temperature is set to a temperature of 950 ° C. or higher and the heat treatment process is performed, the GaN layer 54 is evaporated, and the quality of the nitride-based III-V compound semiconductor device is deteriorated. When the substrate temperature is set to the following temperature and the heat treatment process is performed, Ga cannot be sufficiently diffused.
[0080]
(Second reference example)
7 and 8 show a method for manufacturing the nitride-based III-V compound semiconductor device of the second reference example. In FIGS. 7 and 8, dislocations are schematically shown by vertical lines as in FIGS.
[0081]
First, in the substrate oxide film removing step, the substrate temperature of the SiC substrate 71 is raised to 1000 ° C. to remove the surface oxide film of the SiC substrate 71, and then the buffer layer forming step is performed. In this buffer layer formation process, the growth temperature is 800 ° C and the Al beam intensity is 2.0 × 10 -7 Torr and RF input power are set to 200 W and the nitrogen flow rate is set to 1.4 sccm, respectively, and an AlN buffer layer 72 having a thickness of 20 nm is formed on the SiC substrate 71 as shown in FIG.
[0082]
Next, a compound semiconductor growth process is performed. In this compound semiconductor growth process, the substrate temperature is 750 ° C. and the Ga beam intensity is 6.0 × 10. -7 Torr and RF input power are set to 450 W and the nitrogen flow rate is set to 2.2 sccm, respectively, as shown in FIG. 7B, a GaN layer 73 having a thickness of 20 nm is grown on the AlN buffer layer 72.
[0083]
Subsequently, an ion implantation process is performed. In this ion implantation process, Ga is used as an ion implantation atom, the acceleration voltage of this Ga ion is 20 keV, and the implantation amount of this Ga ion is 1 × 10. 18 cm -3 Then, Ga ions are implanted in the vicinity of the interface between the AlN buffer layer 72 and the GaN layer 73, and an amorphous material is formed in the vicinity of the interface between the AlN buffer layer 72 and the GaN layer 73, as shown in FIG. The layer 74 is formed, and the AlN buffer layer 72 and the GaN layer 73 are separated by the amorphous layer 74.
[0084]
Next, a heat treatment step is performed. In this heat treatment step, the GaN layer 73 on the amorphous layer 74 shown in FIG. 7C is recrystallized by raising the substrate temperature to 800 ° C., as shown in FIG. 8A. In addition, a GaN layer 75 with few dislocations is formed. After this heat treatment step, the film thickness of the amorphous layer 74 formed by implanting Ga ions becomes small as shown in FIG. In the remaining amorphous layer 74 shown in FIG. 8A, the stoichiometric ratio of Ga element to nitrogen (Ga element / nitrogen) is a value of 1 or more and 1.5 or less.
[0085]
Finally, a second compound growth step is performed. In this second compound growth process, the substrate temperature is 750 ° C. and the Ga beam intensity is 6.0 × 10 6. -7 Torr and RF input power are set to 450 W and the nitrogen flow rate is set to 2.2 sccm, respectively, as shown in FIG. 8B, a GaN layer 76 having a thickness of 2 μm is grown on the GaN layer 75 having few dislocations. In this manner, the manufacture of the main part of the nitride-based III-V compound semiconductor device of the second reference example is completed.
[0086]
Electrical characteristics and dislocation density of the GaN layer 76 of the main part of the nitride III-V compound semiconductor device produced by using the method for manufacturing a nitride III-V compound semiconductor device of the second reference example, Experiments were conducted to compare the electrical properties and dislocation density of GaN layers grown directly on the buffer layer using the conventional molecular beam epitaxy method (RF-MBE method) using plasma-excited nitrogen.
[0087]
As a result of the above experiment, when GaN is grown by the method of manufacturing the nitride-based III-V compound semiconductor device of the second reference example, the dislocation density of GaN is 4 × 10 4. Four cm -2 2 × 10 when GaN is grown by the usual method, before and after Ten cm -2 It was much smaller than the previous and next values.
[0088]
When the GaN layer 76 is grown by the method of the second reference example, the carrier concentration of the GaN layer 76 is 1 × 10 6. 19 cm -3 The mobility of the GaN layer 76 is 10 Three cm 2 / Vs, while the electrical characteristics of the GaN layer 76 show substantially the same electrical characteristics as those of the GaN layer formed by the usual method, while the carrier concentration of the GaN layer 76 is 1 × 10 6. 16 cm -3 The mobility of the GaN layer 76 is 1480 cm 2 As a result, the electrical characteristics of the GaN layer 76 are far superior to those of the GaN layer formed by the usual method.
[0089]
According to the second reference example, the buffer layer 72 made of AlN formed on the SiC substrate 71 in the buffer layer forming step, and the GaN layer 73 grown on the AlN buffer layer 72 in the compound semiconductor growth step. Since Ga ions are implanted in the vicinity of the interface between the AlN buffer layer 72 and the GaN layer 73, an amorphous layer 74 can be formed near the interface between the AlN buffer layer 72 and the GaN layer 73. By separating, dislocation information of the AlN buffer layer 72 can be prevented from being transmitted to the GaN layer 73. Further, by performing heat treatment in the next heat treatment step, the GaN layer 73 on the amorphous layer 74 is recrystallized, and the GaN layer 73 with many dislocations shown in FIG. The GaN layer 75 with few dislocations shown in FIG. Therefore, the GaN layer 76 with good crystallinity can be formed on the GaN layer 75 with few dislocations, and the nitride system produced using the main part of the nitride-based III-V group compound semiconductor device of the second reference example. The electrical characteristics of the III-V compound semiconductor device can be made excellent.
[0090]
According to the second reference example, since Ga ions are implanted in the vicinity of the interface between the AlN buffer layer 72 and the GaN layer 73 in the ion implantation step, Si ions are formed in the vicinity of the interface between the AlN buffer layer and the GaN layer. Unlike the case where ions are implanted, a high concentration n-type layer is not formed near the interface. Therefore, for example, even if a field effect transistor is manufactured using the method for manufacturing a nitride-based III-V compound semiconductor device of the second reference example, a high concentration is present at the interface between the AlN buffer layer 72 and the GaN layer 73. Therefore, the n-type layer does not cause parallel conduction with the channel layer, which is a path through which current flows. From this, it is possible to realize a large current of the nitride III-V compound semiconductor device manufactured using the nitride III-V compound semiconductor device manufacturing method of the second reference example.
[0091]
According to the second reference example, in the heat treatment step, the substrate temperature is higher than 750 ° C. which is the substrate temperature of the first compound semiconductor growth step, and 200 ° C. is set to 750 ° C. which is the substrate temperature of the first compound semiconductor growth step. Since the heat treatment is performed at 800 ° C. which is lower than the added 950 ° C., the GaN layer 73 on the amorphous layer 74 can be sufficiently recrystallized in a state where the GaN layer 73 does not re-evaporate. The dislocation density of the GaN layer 75 formed by crystallization can be reduced. Therefore, the crystallinity of the GaN layer 76 formed on the GaN layer 75 can be further improved.
[0092]
In the second reference example, the SiC substrate 71 is used, but instead of the SiC substrate 71, a substrate other than the SiC substrate such as a sapphire substrate or an Si substrate may be used.
[0093]
In the second reference example, the AlN buffer layer 72 is grown on the SiC substrate 71. However, the AlN buffer layer is not limited to the AlN buffer layer, and nitride systems such as a GaN buffer layer and an InN buffer layer are formed on the substrate. A buffer layer of a III-V compound semiconductor may be grown.
[0094]
In the second reference example, the GaN layer 73 is grown on the AlN buffer layer 72 in the compound semiconductor growth step. However, the present invention is not limited to the GaN layer. A nitride III-V compound semiconductor layer such as an AlN layer or an InN layer may be grown on the -V compound semiconductor buffer layer.
[0095]
In the second reference example, in the ion implantation process, Ga ions are implanted near the interface between the AlN buffer layer 72 and the GaN layer 73 to form the amorphous layer 74. Instead of Ga ions, Even if one of C ions, N ions, Mg ions, Al ions, Zn ions, and In ions is implanted, the same effects as when Ga ions are implanted are produced. In addition, even if any two or more of C ions, N ions, Mg ions, Al ions, Zn ions, Ga ions, and In ions are implanted, the same effects as when Ga ions are implanted are produced.
[0096]
In the second reference example, the substrate temperature is raised to 800 ° C. and the heat treatment process is performed. However, the substrate temperature used in the heat treatment process is not limited to 800 ° C. and is used in the heat treatment process. Any substrate temperature can be used as long as it is higher than the AlN growth temperature of 750 ° C and lower than the AlN growth temperature of 750 ° C plus 200 ° C. It may be. It has been confirmed that if the heat treatment step is performed at a substrate temperature in this range, the same effects as those obtained when the heat treatment step is performed by raising the substrate temperature to 800 ° C. have been confirmed. When the substrate temperature is set to a temperature of 950 ° C. or higher and the heat treatment process is performed, the GaN layer 73 evaporates and the quality of the nitride-based III-V compound semiconductor device is deteriorated. When the substrate temperature is set to the following temperature and the heat treatment process is performed, the GaN layer 73 cannot be sufficiently recrystallized.
[0097]
Table 1 shows a method of manufacturing a normal nitride III-V compound semiconductor device and a method of manufacturing the nitride III-V compound semiconductor device of the first reference example, the first embodiment, and the second reference example. The dislocation density and carrier concentration of the uppermost GaN layer in the main part of the four types of nitride-based III-V compound semiconductor devices thus fabricated are 1 × 10 19 cm -3 Mobility of the GaN layer and carrier concentration of 1 × 10 16 cm -3 The mobility of the GaN layer at the time is shown.
[0098]
[Table 1]
Figure 0004421830
[0099]
As shown in Table 1, 1 × 10 19 cm -3 When the nitride-based III-V compound semiconductor device is formed by any method, the mobility of the GaN layer is approximately 100 cm. 2 The value is around / Vs, and there is no difference in the electrical characteristics of the GaN layer by the four methods. Meanwhile, 1 × 10 16 cm -3 In the case of the low carrier concentration, the mobility of the GaN layer manufactured by the usual method and the other three methods (that is, the method of the first reference example, the first embodiment, and the second reference example) were manufactured. There is a marked difference between the mobility of the GaN layer.
[0100]
FIG. 9 shows a method of manufacturing a normal nitride III-V compound semiconductor device and a method of manufacturing a nitride III-V compound semiconductor device of the first reference example, the first embodiment, and the second reference example. The relationship between the carrier concentration and mobility of the GaN layer of the produced four types of nitride III-V compound semiconductor devices is shown.
[0101]
The circles shown in FIG. 9 are measurement points in the case of using a normal method for manufacturing a nitride III-V compound semiconductor device, and the results in Table 1 are plotted. On the other hand, the square marks shown in FIG. 9 are measurement points when using the method for manufacturing the nitride-based III-V compound semiconductor device of the first reference example, the first embodiment, and the second reference example. (The scale of FIG. 9 does not show the difference between the first reference example, the first embodiment, and the second reference example, and the three inventions indicate the same points in the figure).
[0102]
As shown in FIG. 9, the carrier concentration is 1 × 10 17.3 cm -3 In the above region, the mobility for the same carrier concentration is equal by the four methods, and it can be seen that the mobility increases as the carrier concentration decreases.
[0103]
On the other hand, the carrier concentration decreases to 1 × 10 17.3 cm -3 9, it can be seen that, as shown in FIG. 9, the mobility of the normal method and the mobility of the methods of the three inventions are branched. Specifically, the carrier concentration is 1 × 10 15 cm -3 1 × 10 above 17.3 cm -3 It can be seen that in the region below, the mobility decreases as the carrier concentration decreases in the normal method, whereas the mobility increases as the carrier concentration decreases in the above three methods. That is, it can be seen that there is a big difference in the behavior of mobility between the normal method and the above three methods.
[0104]
This is because the mobility μ of the GaN layer is the 1.5th power of the carrier concentration n and the dislocation density N as shown in the following formula (1). disl. It is because it is determined by.
[0105]
[Expression 1]
Figure 0004421830
[0106]
Specifically, when the carrier concentration is high, the value of 1.5 of the carrier concentration n becomes large. Therefore, the mobility μ of GaN is mainly determined by the factor of 1.5 of the carrier concentration n according to the above equation (1). It is determined. This means that when the carrier concentration increases, collisions between carriers frequently occur and the mobility μ is determined by carrier-carrier scattering. That is, the carrier concentration is 1 × 10 19 cm -3 In such a large region, the mobility μ is substantially determined only by the value of n to the power of 1.5, and the dislocation density N disl It becomes difficult to be affected. This is a carrier concentration of 1 × 10 19 cm -3 And mobility μ is 100cm by any method. 2 This is the reason why the value becomes around / Vs.
[0107]
On the other hand, the carrier concentration is 1 × 10 16 cm -3 In such a small region, the value of the numerator of formula (1) is small, and the mobility μ is the dislocation density N disl It will be greatly influenced by. This is a carrier concentration of 1 × 10 16 cm -3 In the normal growth method with many dislocations, the mobility is 30cm 2 / Vs, while the mobility of the method of the present invention with few dislocations is 1500 cm. 2 This is the reason for the large value of about / Vs. In other words, in the GaN layer prepared by the method of the present invention, unlike the normal growth method, the carrier concentration is 10 12 cm -3 The dislocation does not enter the dominant region unless it is less than a certain degree. That is, if the method of the present invention is used, a GaN layer with few dislocations can be formed, so that a large mobility μ can be obtained even in a region where the carrier concentration is low.
[0108]
FIG. 10 shows the structure of a HEMT (High Electron Mobility Transistor) as an example of a nitride III-V compound semiconductor device.
[0109]
In FIG. 10, 101 is a (0001) plane of a sapphire substrate, 102 is a low-temperature grown GaN buffer layer having a thickness of 20 nm, and 103 is a GaN layer (background carrier concentration of 10 16 cm -3 Below, film thickness is 3μm), 104 is Al 0.25 Ga 0.75 N layer (thickness 30 nm), 105 is an Hf (hafnium) source / drain electrode, and 106 is a Pd (palladium) gate electrode.
[0110]
Next, the HEMT (high electron mobility transistor) having the layer structure shown in FIG. 10 is applied to the normal method using the MOCVD method and the first reference example, the first embodiment, and the second reference example using the MOCVD method. The heterostructure characteristics and HEMT characteristics of four HEMTs were compared.
[0111]
In the following, only the main points of the four HEMT fabrication methods are briefly described.
[0112]
First, in a normal case, first, the substrate temperature of the sapphire substrate is set to 1100 ° C. in a hydrogen atmosphere, cleaning is performed for 10 minutes to remove the oxide film of the sapphire substrate, and then the substrate temperature of the sapphire substrate is set to 500 ° C. , Ga raw material flow rate (trimethylgallium TMG) flow rate 10sccm, HN Three The GaN buffer layer is grown at a flow rate of 5 slm.
[0113]
Next, after setting the substrate temperature to 1000 ° C and the Ga material (trimethylgallium TMG) flow rate to 40 sccm and growing the GaN layer, the substrate temperature was 1000 ° C, the trimethylaluminum (TMA) flow rate was 5 sccm, and TMG Flow rate is 25sccm, NH Three Set each flow rate to 6slm and Al 0.25 Ga 0.75 Grow N layer.
[0114]
Finally, Al 0.25 Ga 0.75 HEMTs are fabricated by forming Hf (hafnium) source / drain electrodes and Pd (palladium) gate electrodes on the N layer.
[0115]
Next, in the method of the first reference example, NH is used as a nitrogen source while depositing Ga by flowing only TMG after growing the GaN buffer layer and raising the temperature. Three To crystallize Ga.
[0116]
Further, in the method of the first embodiment of the present invention, after depositing Ga by flowing only TEG after growing the buffer layer, the growth temperature is subsequently set to 500 ° C., and a GaN layer of about 20 nm is formed. Thereafter, the substrate temperature is raised to grow GaN. After the growth is interrupted, the substrate temperature is raised to 1050 ° C. and heat treatment is performed for 1 minute, and then a heterostructure is grown at 1000 ° C.
[0117]
Finally, in the method of the second reference example, ion implantation is performed after the GaN layer is grown after the growth of the low temperature buffer layer. Thereafter, heat treatment is performed at 1050 ° C. for 1 minute, and a heterostructure is formed at 1000 ° C. following this heat treatment.
[0118]
In the above four methods, a HEMT having a gate length Lg of 0.1 μm and a gate width Wg of 200 μm was manufactured.
[0119]
Table 2 shows the comparison results of characteristics of four HEMTs manufactured by the conventional method and the methods of the first reference example, the first embodiment, and the second reference example.
[0120]
[Table 2]
Figure 0004421830
[0121]
In Table 2, the DC / RF dispersion ratio is the rate of change between the characteristics when a direct current is applied and the characteristics when a high frequency is applied. When this value is small, the HEMT characteristics are excellent for high frequency applications.
[0122]
As shown in Table 2, the normal method and the above three methods (the method of the first reference example, the first embodiment, and the second reference example) differ in dislocation density by about two digits, but the heterostructure electricity Mobility, which shows the mechanical characteristics, and mutual conductance g, which is the HEMT characteristic m And maximum transmission frequency f max There is no big difference. However, since the dislocation density that worked as a trap is reduced, the above three methods (the methods of the first reference example, the first embodiment, and the second reference example) have a DC / RF dispersion as compared with a normal method. The rate is greatly reduced from 30% to less than 10%, and the HEMT characteristics are greatly improved.
[0123]
In forming the HEMT, each layer was grown using the MOCVD method, but it was confirmed that the same improvement as in the MOCVD method can be seen in the crystal growth method using a molecular beam epitaxy apparatus other than the RF-MBE method. (It has been confirmed that the growth method using the RF-MBE method has extremely low mobility due to many dislocations and does not provide sufficient HEMT characteristics).
[0124]
【The invention's effect】
As is clear from the above, according to the method for manufacturing the nitride-based III-V compound semiconductor device of the first reference example, the present invention, and the second reference example, the nitride-based III-V group compound semiconductor is used. Dislocations of the nitride III-V compound semiconductor layer above the buffer layer can be reduced, and the electrical characteristics such as mobility of the nitride III-V compound semiconductor layer above the buffer layer are excellent. Can be. Therefore, the electrical characteristics such as mobility and high-frequency characteristics of the nitride III-V compound semiconductor device such as HFET having a nitride III-V compound semiconductor layer having a small dislocation and excellent electrical characteristics can be obtained. It can be excellent.
[0125]
[0126]
[Brief description of the drawings]
FIG. 1 is a schematic diagram illustrating the principle of a manufacturing process of a manufacturing method of a nitride-based III-V compound semiconductor device according to a first reference example.
FIG. 2 is a schematic diagram for explaining the principle of the manufacturing process of the method for manufacturing a nitride III-V compound semiconductor device of the present invention.
FIG. 3 is a schematic diagram illustrating the principle of a manufacturing process of a method for manufacturing a nitride-based III-V compound semiconductor device according to a second reference example.
FIG. 4 is a diagram showing a manufacturing process of a method for manufacturing a nitride-based III-V compound semiconductor device according to a first reference example;
FIG. 5 is a diagram showing a part of the manufacturing process of the method for manufacturing the nitride-based III-V compound semiconductor device according to the first embodiment of the present invention.
6 is a view showing a part of the manufacturing process of the method for manufacturing the nitride-based III-V compound semiconductor device subsequent to FIG. 5. FIG.
FIG. 7 is a diagram showing a part of the manufacturing process of the manufacturing method of the nitride-based III-V compound semiconductor device of the second reference example.
8 is a diagram showing a part of the manufacturing process of the method for manufacturing the nitride-based III-V compound semiconductor device subsequent to FIG. 7. FIG.
FIG. 9 is a diagram showing a relationship between carrier concentration and mobility of a nitride-based III-V compound semiconductor device.
FIG. 10 is a diagram showing a structure of a HEMT (High Electron Mobility Transistor) as an example of a nitride III-V compound semiconductor device.
[Explanation of symbols]
1,21,31 Buffer layer
2, 22, 43, 53 Ga layer
3,46,54,55,56,73,75,76,103 GaN layer
4,44 Lower layer of GaN layer
5,55 Upper layer of GaN layer
23, 25, 32 Nitride III-V compound semiconductor layer
35,74 Amorphous layer
41, 51, 71 SiC substrate
42,52,72 AlN buffer layer
101 Sapphire substrate
102 GaN buffer layer
104 AlGaN layer
105 Source / drain electrodes
106 Gate electrode

Claims (3)

基板上に窒化物系III−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、
上記バッファ層上にGa層を堆積させるGa堆積工程と、
上記Ga層上に第１の窒化物系III−Ｖ族化合物半導体層を成長させる第１化合物半導体成長工程と、
上記第１化合物半導体成長工程の後に、前記第１の窒化物系III−Ｖ族化合物半導体層の成長温度よりも高い温度で熱処理を行って、前記Ga層のGaを前記第１の窒化物系III−Ｖ族化合物半導体層の転位を通じて表面から蒸発させる熱処理工程と、
上記熱処理工程の後に、第２の窒化物系III−Ｖ族化合物半導体層を成長させる第２化合物半導体成長工程とを有することを特徴とする窒化物系III−Ｖ族化合物半導体装置の製造方法。A buffer layer forming step of forming a buffer layer made of a nitride III-V compound semiconductor on the substrate;
A Ga deposition step of depositing a Ga layer on the buffer layer;
A first compound semiconductor growth step of growing a first nitride III-V compound semiconductor layer on the Ga layer;
After the first compound semiconductor growth step , heat treatment is performed at a temperature higher than the growth temperature of the first nitride-based III-V compound semiconductor layer, and Ga in the Ga layer is converted into the first nitride-based semiconductor. A heat treatment step of evaporating from the surface through dislocation of the III-V compound semiconductor layer ;
And a second compound semiconductor growth step for growing a second nitride-based III-V compound semiconductor layer after the heat treatment step. 請求項１に記載の窒化物系III−Ｖ族化合物半導体装置の製造方法において、
上記Ga堆積工程では、0.1nm以上かつ10nm以下の厚さを有するGa層を堆積させることを特徴とする窒化物系III−Ｖ族化合物半導体装置の製造方法。In the manufacturing method of the nitride type III-V compound semiconductor device according to claim 1,
In the Ga deposition step, a Ga layer having a thickness of 0.1 nm or more and 10 nm or less is deposited, and a method for producing a nitride III-V compound semiconductor device. 請求項１または２に記載の窒化物系III−Ｖ族化合物半導体装置の製造方法において、
上記熱処理工程の温度は、熱処理工程よりも前に形成された窒化物系III−Ｖ族化合物半導体層の成長温度よりも大きく、かつ、上記成長温度に200℃を加えた温度よりも小さいことを特徴とする窒化物系III−Ｖ族化合物半導体装置の製造方法。In the manufacturing method of the nitride type III-V compound semiconductor device according to claim 1 or 2,
The temperature of the heat treatment step is higher than the growth temperature of the nitride III-V compound semiconductor layer formed before the heat treatment step, and lower than the temperature obtained by adding 200 ° C. to the growth temperature. A method of manufacturing a nitride-based III-V compound semiconductor device characterized in that
JP2003085126A 2003-03-26 2003-03-26 Method for manufacturing nitride-based III-V compound semiconductor device Expired - Fee Related JP4421830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003085126A JP4421830B2 (en) 2003-03-26 2003-03-26 Method for manufacturing nitride-based III-V compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003085126A JP4421830B2 (en) 2003-03-26 2003-03-26 Method for manufacturing nitride-based III-V compound semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009168930A Division JP2009239315A (en) 2009-07-17 2009-07-17 Method of manufacturing nitride-based group iii-v compound semiconductor device

Publications (2)

Publication Number Publication Date
JP2004296636A JP2004296636A (en) 2004-10-21
JP4421830B2 true JP4421830B2 (en) 2010-02-24

Family

ID=33400121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003085126A Expired - Fee Related JP4421830B2 (en) 2003-03-26 2003-03-26 Method for manufacturing nitride-based III-V compound semiconductor device

Country Status (1)

Country Link
JP (1) JP4421830B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501816A (en) * 2005-03-25 2009-08-05 通快光子学公司 Laser facet passivation
KR100616686B1 (en) 2005-06-10 2006-08-28 삼성전기주식회사 Method for manufacturing nitride-based semiconductor device
JP2010092969A (en) * 2008-10-06 2010-04-22 Sharp Corp Wafer and manufacturing method thereof
JP5491116B2 (en) * 2009-09-25 2014-05-14 日本碍子株式会社 Epitaxial substrate for semiconductor element, semiconductor element, and manufacturing method of epitaxial substrate for semiconductor element
CN112164122B (en) * 2020-10-30 2022-08-23 哈尔滨理工大学 Rapid CS-MRI reconstruction method for generating countermeasure network based on depth residual error

Also Published As

Publication number Publication date
JP2004296636A (en) 2004-10-21

Similar Documents

Publication Publication Date Title
JP4249184B2 (en) Nitride semiconductor growth substrate
JP5792209B2 (en) Method for heteroepitaxial growth of high quality N-plane GaN, InN and AlN and their alloys by metalorganic chemical vapor deposition
CN108352306B (en) Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
JP4907691B2 (en) Method of forming nitride semiconductor by ion implantation and electronic device manufactured using the same
JP4860736B2 (en) Semiconductor structure and method of manufacturing the same
JP6896063B2 (en) Semiconductor material growth of high resistance nitride buffer layer using ion implantation
CN107403859B (en) III nitride semiconductor and its manufacturing method
WO2017077989A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements
US7750351B2 (en) Epitaxial substrate for field effect transistor
US20240071756A1 (en) Method for manufacturing group iii nitride semiconductor substrate
KR20090081879A (en) Fabrication method of nitride semiconductor substrate
JP4449357B2 (en) Method for manufacturing epitaxial wafer for field effect transistor
JP2004111848A (en) Sapphire substrate, epitaxial substrate using it, and its manufacturing method
JP4421830B2 (en) Method for manufacturing nitride-based III-V compound semiconductor device
JP2003178976A (en) Semiconductor device, and method for manufacturing it
JP2005303250A (en) Semiconductor device and its manufacturing method
JPH08264899A (en) Manufacture of gallium nitride semiconductor
JP4051311B2 (en) Nitride semiconductor crystal growth method
JP2009239315A (en) Method of manufacturing nitride-based group iii-v compound semiconductor device
WO2003056073A1 (en) Group iii nitride semiconductor substrate and its manufacturing method
JPH11163399A (en) Compound semiconductor substrate
WO2023007781A1 (en) Nitride semiconductor device, nitride semiconductor substrate, and method for manufacturing nitride semiconductor device
JP6714841B2 (en) Method for manufacturing nitride semiconductor device
JP2004014674A (en) Semiconductor structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees