JP4408690B2 - 半導体パッケージのテストシステム及びテスト方法 - Google Patents

半導体パッケージのテストシステム及びテスト方法 Download PDF

Info

Publication number
JP4408690B2
JP4408690B2 JP2003409992A JP2003409992A JP4408690B2 JP 4408690 B2 JP4408690 B2 JP 4408690B2 JP 2003409992 A JP2003409992 A JP 2003409992A JP 2003409992 A JP2003409992 A JP 2003409992A JP 4408690 B2 JP4408690 B2 JP 4408690B2
Authority
JP
Japan
Prior art keywords
package
test
tray
electrode
test system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003409992A
Other languages
English (en)
Other versions
JP2005172492A (ja
Inventor
浩二 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003409992A priority Critical patent/JP4408690B2/ja
Publication of JP2005172492A publication Critical patent/JP2005172492A/ja
Application granted granted Critical
Publication of JP4408690B2 publication Critical patent/JP4408690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体パッケージのテストシステム及びテスト方法に関する。
一般に半導体チップは、モールド材により密封されてパッケージ化された後、テスト(検査)が行なわれる。このテストには、主に半導体チップ上に形成される集積回路の動作に関する検査及びバーンインテストが含まれる。バーンインテストは、製品の信頼性を高めるために実施されるテストであり、高温状態でかつ高電圧印加状態で連続動作させることにより実行される。
図15に、従来の半導体パッケージ(以下、単にパッケージとする)のテストシステムの一例を示す。まず、トレイ106上に載置されたパッケージ1は、供給シャトル107によって真空吸着され、ソケット103内に搬送される。ソケット103は、図に示されるように、パッケージ1の形状に対応して凹部が形成され、その底部には、パッケージ1のボール電極11に対応する位置に電極が設けられている。パッケージ1は、当該ソケット103の凹部の底面に設けられた電極のそれぞれに対して、当該パッケージ1のボール電極11が接するようにして載置される。即ち、パッケージ1は、ボール電極11側が下方に位置するようにしてソケット103の凹部に載置される。このような状態において、ソケット103の上方に設けられたプッシャー108が下方に移動し、パッケージ1の上面を押圧する。これにより、パッケージ1のボール電極11とソケット103の凹部の電極との接触を確実にする。
尚、従来の半導体パッケージのテストシステムを開示する公知文献としては、特許文献1及び特許文献2がある。
図16を用いて、従来のバーンインシステムを説明する。まずテスト対象となるパッケージ1は、バーンインテスト板(BT板)109上に設けられた複数のソケット1091に差し込まれる。
尚、以下の説明において「BT」はバーンインテストの略である。かかるBT板109は、電極であるBT板差込部1092を備えている。バーンイン装置60はバーンイン炉601を有し、かかるバーンイン炉601の奥にはBT板差込口602が設けられている。このBT板差込口602にBT板109のBT板差込部1092が差し込まれた状態でバーンインテストが行なわれる。
特開平6−102311号公報 特開平11−3759号公報
従来のテストシステムでは、図15に示されるように供給シャトル107によってパッケージ1をソケット103の凹部内に搬送するが、かかる搬送機構の調整が正確でない場合には、パッケージ1のボール電極11等がソケット103の側壁等に衝突してソケット103の凹部に対して当該パッケージ1が斜めに傾いた状態で収納され、パッケージ1のボール電極11とソケット103の電極との接触不良が発生することがある。特にアナログ回路のテストの場合には、接触不良が直接テスト特性に悪影響を及ぼす。
また、バーンインテストは上述のようにパッケージ1をBT板109のソケット1091の差し込んだ状態で行なわれるが、一度にテストできるパッケージ1の数が少なく作業効率が低いという問題点があった。
本発明は、かかる問題を解消するためになされたものであり、接触不良を防止可能なテストシステム及びテスト方法を提供することを第1の目的とする。さらに、作業効率の良いバーンインテストを実行可能なテストシステム及びテスト方法を提供することを第2の目的とする。
本発明にかかるテストシステムは、一面に電極が配置された電極面を有し、当該電極面に対向する背面が平坦である半導体パッケージのテストシステムであって、前記複数の半導体パッケージを前記電極面を上方にして載置するトレイと、前記トレイの上方に設けられ、前記半導体パッケージの電極と接触してテストを実行するテスト装置とを備えたものである。
前記トレイは、前記複数の半導体パッケージを収容する複数の凹部が形成されていることが好ましい。
また、前記トレイは、上下に重ねられた状態において前記半導体パッケージを上下のトレイの間に形成された空間に収納することが望ましい。
また、前記トレイは、上下に重ねられた状態において前記半導体パッケージの電極が当該半導体パッケージの電極側に設けられたトレイに接触することを防止する受入部を有するとよい。
さらに、前記トレイは、位置決め機構を介してステージに固定され、当該ステージは、少なくとも前記テスト装置に対して移動可能であることが望まれる。
また、前記ステージは、温度調節機構を備えるとよい。
さらに、前記テスト装置は、前記パッケージを保持するパッケージ保持機構を備えることが望ましい。
さらに、また、前記トレイは、前記パッケージ保持機構の一部を受け入れる溝部を有することが望ましい。
好適な実施の形態におけるテスト装置は、バーンインテストを行なう機能を有する。
この場合は、少なくともバーインテスト中のパッケージを囲い、温度制御された炉を備えることが望ましい。
本発明にかかる半導体パッケージのテスト方法は、一面に電極が配置された電極面を有し、当該電極面に対向する背面が平坦である半導体パッケージのテスト方法であって、複数の前記半導体パッケージを電極面を上方に向けてトレイの凹部に載置するステップと、前記トレイを上方に移動させ、前記半導体パッケージの電極とテスト装置の電極とを接触させるステップと、前記テスト装置から前記半導体パッケージに対して信号を供給してテストを実行するステップとを備えたものである。
本発明にかかる他のテスト方法は、一面に電極が配置された電極面を有し、当該電極面に対向する背面が平坦である半導体パッケージのテスト方法であって、当該テスト方法は、通常の温度環境下における第1のテストを行なうステップと、高温下におけるバーンインテストである第2のテストを行なうステップとを備え、前記第1のテストを行なうステップは、複数の前記半導体パッケージが電極面を上方に向けて載置されたトレイを上方に移動させ、前記半導体パッケージの電極とテスト装置の電極とを接触させるステップと、前記テスト装置から前記半導体パッケージに対して信号を供給してテストを実行するステップとを有し、前記第2のテストを行なうステップは、第1のテストで用いられたトレイを上方に移動させ、当該トレイに載置された半導体パッケージの電極とバーンインテスト装置の電極とを接触させるステップと、前記バーンインテスト装置から少なくとも前記半導体パッケージに対して電源及び所定信号を供給してバーンインテストを実行するステップとを有するものである。
本発明によれば、接触不良を防止可能なテストシステム及びテスト方法を提供することができる。さらに、作業効率の良いバーンインテストを実行できる。
発明の実施の形態1.
図1に本発明の実施の形態1にかかるテストシステムの構成を示す。当該テストシステムにおいてテスト(検査)の対象となるパッケージ1は、一面に電極が構成され、当該電極面に対向する面は平坦面である表面実装タイプのパッケージである。例えば、半田等による球状バンプ(ボール電極)がアレイ状に配列されたBGA(Ball Grid Array)方式のパッケージである。但し、電極は、パッケージ1の電極面の全域に亘って配置されている必要はなく、周辺部分のみ配置されていてもよい。
当該テストシステムは、テスト装置2、トレイ3、ステージ4を備えている。
テスト装置2は、パッケージ1の電極11と接触してパッケージ1に収納された半導体チップ(図示せず)の集積回路をテストする手段であり、図示しない固定手段によって固定されている。
テスト装置2は、テスタ21、テストボード22、電極部23を備えている。テスタ21は、テストを実行するための回路や制御手段が格納されている。テストボード22は、パッケージや集積回路の種類に対応したテストを実行するために付加的に取り付けられる回路や制御手段を有する。当該テスタ21やテストボード22の構成は、従来の構成と同じであるため、詳細な説明は省略する。電極部23は、その下面に電極面231を有し、直接、パッケージ1のボール電極11と電気的な接触を行い、テスタ21やテストボード22とパッケージ1の集積回路との電気的な接続を実現するものである。当該電極面231には、パッケージ1に設けられたボール電極11の配置に対応する位置に複数の電極が設けられている。
また、本発明の実施の形態におけるテスト装置2は、パッケージホールドアーム24を備えている。このパッケージホールドアーム24によってパッケージ1を保持し、これによりパッケージ1の移動が規制されるので、電極部23とパッケージ1のボール電極11間の電気的な接触を確実にすることができる。
トレイ3は、トレイ位置決め機構31によりステージ4上に固定され、テスト装置2の下方に設けられる。トレイ位置決め機構31は、この例では、トレイ3の下面から突出する凸部により構成され、ステージ4の上面の凹部と嵌合する。但し、トレイ位置決め機構31は、このような構成に限らず、凹部であってもよい。この場合にはステージ4の上面の凸部と嵌合する。
トレイ3は、テストの際にパッケージ1の固定を行なう可搬手段である。また、トレイ3は、複数のパッケージ1を固定することができる複数の凹部を備えており、これにより、例えば200個のパッケージ1を固定することができる。好適な実施の形態においては、かかるトレイ3は、当該テスト装置2を用いたテストのみならず、バーンインテストを行なう際にも用いられ、さらには、出荷の際にも用いられる。
トレイ3は、耐熱性を有する例えばPP(ポリプロピレン)樹脂、PS(ポリスチレン)樹脂、PPE(ポリフェニレンエーテル)樹脂等の合成樹脂等により構成され、パッケージ1が収納される凹部が形成されている。そのため、当該凹部は、パッケージ1よりも広い空間を形成している。パッケージ1は、トレイ3の凹部において、ボール電極11が設けられた電極面が上を向くようにして載置される。即ち、パッケージ1は載置状態において、電極面に対向する背面がトレイ3の凹部底面に接触する。トレイ3の具体的な構成については、後に詳述する。
ステージ4は、トレイ3が固定され、パッケージ1の主面と平行な方向にステージ移動機構(図示せず)によって移動可能である。当該ステージ移動機構は、例えばステッピングモータやリニアモータ等を備えている。さらにステージ4は、当該ステージ移動機構によって、上方向、即ち、テスト装置2の方向に対して移動可能である。ステージ4は、温度調節機構(図示せず)を備えている。温度調節機構は、電熱ヒータ等の加熱手段のみならず、ペルチェ素子や液体窒素等の冷媒や冷却機による冷却手段も含まれる。さらに温度調節機構は、温度センサを含み、かかる温度センサにより検出されたステージ4の温度に基づいて加熱手段や冷却手段をフィードバック制御することが可能となる。
ここで、図1を用いて、本発明の実施の形態1におけるテスト方法について説明する。まず、パッケージ1を図示しない搬送手段によりトレイ3の凹部に載置する。本発明の実施の形態1では、パッケージ1は、電極面が上側に位置し、平坦な背面がトレイ3の凹部底面に接触するようにして配置されるので、搬送時にボール電極11がトレイ3の側壁等に衝突する可能性が殆どない。そのため、パッケージ1がトレイ3に斜めに傾いた状態で収納されることも殆どないため、正確にパッケージ1をトレイ3に対して位置決めすることができる。
その後、ステージ移動機構によってパッケージ1と固定されたステージ4をテスト装置2の下方にまで移動させる。このとき、パッケージホールドアーム24によってパッケージ1を保持する。次にステージ移動機構によって、パッケージ1と固定されたステージ4を上方、即ちテスト装置2側に移動させる。かかる移動は、パッケージ1のボール電極11がテスト装置2の電極部23の電極が接触するまで行なわれ、接触後移動は停止する。
次に、パッケージ1のボール電極11とテスト装置2の電極部23の電極が接触した状態において、各種のテストが実行される。具体的には、テスト装置2から半導体パッケージ1に対して各種のテストパターンに従った信号が供給され、これらの信号に対する出力信号をテスト装置2が検出すること等によってテストが行なわれる。テストが終了した場合には、パッケージホールドアーム24によるパッケージ1の保持を解除し、ステージ移動機構によりステージ4を下方、即ちテスト装置2から離れる方向に移動させる。そして、インデックス動作を行い、同様にして別のパッケージ1のテストを行なう。テストは、トレイ3に載置されたパッケージ1全てについて実施される。
テスト装置2は、各パッケージ1に対するテスト結果を不良MAP(マップ)情報としてメモリ等の記憶手段に格納する。この不良MAP情報においては、トレイ3におけるパッケージ1の位置情報と、各パッケージ1のテスト結果情報を互いに関連付けている。テスト結果情報には、欠陥の種類情報(不良内容情報)を含むようにするとよい。パッケージ1をトレイ3上での位置を変更せずにそのままの状態でテストし、テスト後も同じ位置に配置されているため、パッケージ1の位置情報はテストの前後において同じままである。その後、欠陥のあり、なしに応じてパッケージ1を選別することも可能であり、さらに欠陥の種類に応じて細かく選別することも可能である。
トレイ3に載置されたパッケージ1の全てにつきテストが終了した場合には、ステージ4に固定されたトレイ3は、さらにバーンインテスト等の他の工程を実行するための装置に搬送される。その後、最終的に複数のパッケージ1が載置された状態のトレイ3がそのまま出荷される。
図2乃至図5はそれぞれトレイ3の一部を示す。図2はトレイ3の断面図、図3はトレイ3の上面図、図4はトレイ3の下面図、図5(a)はトレイ3の上面側からみた斜視図、図5(b)はトレイ3の下面側からみた斜視図である。尚、以下の説明において、図2に示される状態において図上の上側をトレイ3の上側とし、図上の下側をトレイ3の下側として説明する。
トレイ3には、上述のようにパッケージ1が収納される凹部が形成されている。当該パッケージ1の凹部は、上面から視るとパッケージ1の側面に対応する4角形状に陥没した形状を有する。その窪みは、パッケージ1の厚みとほぼ同じである。パッケージ1の凹部は、その周囲に突出部32が構成されることにより形成されている。この例では、パッケージ1の四隅において当該パッケージ1をガイドするようにして凹部1個に対して4つの突出部32が設けられている。
凹部の底面33には、パッケージ1の底面(電極面と対向する面)が接する。かかる底面33の中央部には空洞34が設けられている。空洞34は、上面から視ると、4角形がくり貫かれた形状を有する。空洞34は、下面から視ても4角形がくり貫かれた形状を有するが、パッケージ1の上面側に近づくにつれて空洞が狭くなるように形成されている。換言すると、空洞34は、パッケージ1をトレイ3に載置した状態において、下側にいくほど、空洞が広くなるように形成されている。空洞34の広さは、下側からパッケージ1の電極面に設けられたボール電極11が挿入されうる程度である。
凹部の4辺のそれぞれの中央部近傍には、さらに凹部底面33よりもさらに低い面35を有する溝部36が形成されている。図3に示されるように溝部36は隣接する凹部を跨って形成される。溝部36は、テスト装置2のパッケージホールドアーム24の先端部が挿入される。即ち、溝部36は、パッケージホールドアーム24がパッケージ1を保持する動作を行う上でその先端部がトレイ3に接触することがないように設けられている。隣接する溝部36の間の距離は、パッケージ1の対向側面間の距離よりも短い。これにより、パッケージホールドアーム24は、パッケージ1を保持する際にトレイ3との接触を確実に回避できる。
図5(b)に示されるように、トレイ3の下面37にも突出部38が空洞34を囲むようにしてその4辺の中央部付近の4箇所に設けられている。この突出部38は、四角柱状の凸部であり、複数のトレイ3を重ねた状態において、下に位置するトレイ3の上面にある隣接する突出部32の間に嵌合して、両トレイ3の位置合わせがされる。
図6はトレイ3の一部を上面側から視た斜視図であり、図7はトレイ3の一部を下面側から視た斜視図である。図6に示す領域では、パッケージ1を6個搭載することが可能である。
図8は、出荷時のトレイ3の一部を示す断面図である。図に示されるように、出荷時には、複数のトレイ3が上下に重ねられる。複数のトレイ3は、重ねられた状態において突出部32が下側に位置するトレイ3の面37に接することにより、パッケージ1が収容される空間が形成される。このとき、下側のトレイ3の面37から突出した突出部38は、上側のトレイ3の面33より突出した突出部32の間において当該面33と接する。上下のトレイ3の間に形成された空間にパッケージ1が収容される。このとき、パッケージ1のボール電極11は、空洞34の広い側から挿入された状態にある。このとき当該空洞34はボール電極11の受入部として機能する。このようにボール電極11が下側に位置するトレイ3の空洞34に挿入され、当該トレイ3と接触しない状態において収容されているため、当該ボール電極11は損傷を受けにくい。これにより、製品の歩留りを向上させることが可能となる。尚、空洞34は必ずしもトレイ3の上面と下面を貫通する必要はなく、少なくともボール電極11の受入部を構成するものであればよい。従って、貫通する空洞でなくとも凹部であってもよい。
続いて、パッケージホールドアーム24によるパッケージ1の保持について説明する。図1に示されるように、パッケージホールドアーム24は、電極部23の先端部の側方において、下方向に延在している4本の棒状部材を備えている。かかるパッケージホールドアーム24によって、パッケージ1を保持する。
図9は、トレイ3の上面図である。図に示されるように4つのパッケージホールドアーム24は、トレイ3に設けられた溝部36内を移動して、パッケージ1を保持する。
図10に当該パッケージホールドアーム24の詳細構成を示す。同図(a)は、パッケージホールドアーム24の上面図である。パッケージホールドアーム24は、図に示された矢印方向、即ち内側に移動する移動機構(図示せず)を備えている。同図(b)は、パッケージホールドアーム24の側面図である。図に示されるように、先端部は、鋭角に加工されている。
図11に基づき、パッケージホールドアーム24の動作について説明する。同図(a)に示されるように、パッケージ1がトレイ3(図示省略)上に載置され、ステージ移動機構によってステージ4が上方に移動した状態において、パッケージ1を挟み込むように当該パッケージホールドアーム24が内側に移動する。同図(b)に示されるように、パッケージ1をパッケージホールドアーム24が四方から保持した状態でさらにステージ4を上方に移動させる。パッケージ1のボール電極11が図示しない電極部23の電極に接触するまで、ステージ4を上方に移動させる。ステージ4を上方に移動させる際、パッケージ1は、パッケージホールドアーム24の内側面を摺動し、位置規制された状態で電極接続が行なわれる。このため、精度良く電極接続を行なうことができ、接触不良を未然に防止できる。
上述のように本発明の実施の形態1にかかるテストシステムにおいては、パッケージ1は電極面と対向する背面が接するようにしてトレイ3上に固定されるため、安定して固定することができる。また、テスト時のパッケージ1毎に搬送を行なう必要がないため、いわゆる斜め入りによる電極接触の不具合が生じない。これにより、電極接触の不具合が発生する可能性を低減でき、安定してテストを行なうことができる。
また、当該テストシステムにおいては、ソケットを開発する必要がなくなるため、汎用性があり費用削減に効果がある。また、パッケージホールドアーム24によってパッケージ1を保持した状態で電極同士の接触を実現するため、トレイ3に対するパッケージ1の位置決め精度はあまり高くなくても良い。このため、トレイ3の成形精度はあまり高くなくてもよいので、安価にトレイ3を製造することができ、費用削減できる。
また、トレイ3上にパッケージ1を載置した状態でテストを実行するため、パッケージ1のテスト終了から次のパッケージ1のテストを開始するまでの時間であるインデックスタイムを短縮することが可能となる。
さらに、上述のようにテスト結果を不良マップにより管理することとすれば、欠陥種類ごとにパッケージ1を分別することができ、不良解析を容易に行なうことができる。また、不良パッケージの分別を他のトレイテストの時に並列処理することで、テスト時はインデックス動作のみとすることができ、さらにトレイからソケットへの搬送工程が不要となり、作業効率を高めることが可能となる。
発明の実施の形態2.
本発明の実施の形態2にかかるテストシステムは、半導体の性能を評価するための耐候試験であるバーンインテストを実行するものである。例えば、バーンインテストでは、パッケージ1に対して高温下(125℃)で電圧を8時間乃至40時間印加する。これにより、パッケージ1内の集積回路の初期不良を検出することが可能となる。図12に当該テストシステムの構成を示す。このテストシステムにおいて用いられるトレイ3及びステージ4は、発明の実施の形態1において説明したトレイ3及びステージ4の構成と同じであるため、説明を省略する。
トレイ3の上方には、バーンイン装置5が設けられている。バーンイン装置5は、パッケージ1の電極11と接触してパッケージ1に収納された半導体チップ(図示せず)に対してバーンインテストを実行する手段であり、図示しない固定手段によって固定されている。ここで、バーインテストは、パッケージ1に対して高温下で高電圧を所定時間を印加することをいい、その後にパッケージ1が正常に動作するかどうかを確認するテストは図12に示すテストシステム以外のシステムによって実行される。
具体的にはバーンイン装置5は、装置本体51、バーンイン板(BT板)52、電極部53を備えている。装置本体51は、バーンインテストを実行するための回路や制御手段が格納されている。BT板52は、パッケージや集積回路の種類に対応したテストを実行するために付加的に取り付けられる回路や制御手段を有する。電極部53は、その下面に電極面531を有し、直接、パッケージ1のボール電極11と電気的な接触を行い、装置本体51やBT板52とパッケージ1の集積回路との電気的な接続を実現するものである。当該電極面531には、パッケージ1に設けられたボール電極11の配置に対応する位置に複数の電極が設けられている。尚、電極面531の電極は、全てのボール電極11に対応して設ける必要はない。例えば、ダイナミックバーインテストの場合には、クロック信号端子、入力信号端子、電源信号端子、グランド端子のそれぞれに対応する電極のみ設ければよい。例えば、出力信号端子に対応する電極は設ける必要がない。
また、本発明の実施の形態におけるバーンイン装置5は、パッケージホールドアーム54を備えている。パッケージホールドアーム54は、弾性体であるクッションバネ55を介してBT板52或いは装置本体51に弾性支持されている。このため、パッケージホールドアーム54に外力が加えられた場合には、所定の弾性挙動を示す。このパッケージホールドアーム54によって、パッケージ1の移動が規制され、これにより電極部23とパッケージ1のボール電極11間の電気的な接触を確実にする。
バーンインテストを実行するためには、パッケージ1に対する温度制御を行う必要がある。かかる温度制御を行う手段の一つとして、トレイ3を固定するステージ4に温度調節機構41を備える方法がある。温度調節機構41は、例えば電熱ヒータ等の加熱手段である。さらに温度調節機構41は、温度センサを含み、かかる温度センサにより検出されたステージ4の温度に基づいて加熱手段をフィードバック制御することが可能となる。ステージ4が当該温度調節機構41によって所定の温度に保たれると、当該ステージ4に接触するトレイ3も略同じ温度に保つことが可能となる。これにより、テスト精度に悪影響を及ぼすことなく、テストを行なう際の温度条件を正確に設定できる。特に、本発明の実施の形態2では、パッケージ1の背面がトレイ3に接触する構成を有するので、トレイ3からパッケージ1への熱伝達効率が高いため、より正確に温度条件を設定できる。
さらに、バーンイン装置5、トレイ3を少なくとも収容する箱状の筐体からなるBT炉を設けてもよい。かかるBT炉内を所定の温度に設定することにより、パッケージ1の温度制御が可能となる。図13にBT炉を有するバーンインテスト(BT)システム6の構成を示す。図に示されるようにBT炉61内に装置本体51、BT板52、電極部53、トレイ3、ステージ4が収容されている。さらにBT炉61の前面には、図示しない扉が設けられており、密閉空間が形成される。このような構成により、さらに正確な温度制御が可能となる。
さらに図14に示されるように、複数のBTシステム6A、6B、6Cを隣接して横並びに設置し、搬送手段であるローダー7によって多数のパッケージ1を載置したトレイ3を各BTシステム6A、6B、6Cに対して搬送して、並列的にバーンインテストを実行するようにしてもよい。これにより、さらに効率が高められる。
ここで、図12を用いて、本発明の実施の形態2におけるバーンインテスト方法について説明する。まず、パッケージ1を図示しない搬送手段によりトレイ3の凹部に載置する。
本発明の実施の形態2では、パッケージ1は、電極面が上側に位置し、平坦な背面がトレイ3の凹部底面に接触するようにして配置されるので、搬送時にボール電極11がトレイ3の側壁等に衝突する可能性が殆どない。そのため、パッケージ1がトレイ3に斜めに傾いた状態で収納されることも殆どないため、正確にパッケージ1をトレイ3に対して位置決めすることができる。
その後、ステージ移動機構によって、ステージ4をバーンイン装置5の下方にまで移動させる。さらに、ステージ移動機構によって、ステージ4を上方、即ちバーンイン装置5側に移動させる。このときパッケージ1はパッケージホールドアーム54によってその移動が規制される。かかる移動は、パッケージ1のボール電極11がバーンイン装置5の電極部53の電極が接触するまで行なわれ、接触後移動は停止する。
次に、パッケージ1のボール電極11とバーンイン装置5の電極部23の電極が接触した状態において、バーンインテストが実行される。かかるバーンインテストが実行される状態においては、パッケージ1は所定の温度制御が行われる。バーンインテストが終了した場合には、ステージ移動機構によりステージ4を下方、即ちバーンイン装置5から離れる方向に移動させる。さらにトレイ3は、他の工程を実行するための装置に搬送される。例えば、高温化で高電圧を所定時間印加されたパッケージ1の動作テストを実行し、不良品を選別する装置に搬送される。その後、最終的に複数のパッケージ1が載置された状態のトレイ3がそのまま出荷される。
上述のように本発明の実施の形態2にかかるテストシステムにおいては、トレイ3上でテストを実行することができるため、ソケットが必要ない。これにより費用削減が可能となる。
また、バーンイン装置5の電極部53は、トレイ3に対して位置決めすればよく、パッケージ1との位置合わせを簡略化でき、電極面531の構造を小さくできる。このため、小さなスペースでテストを行なうことができる。
さらに、トレイ3の形状の精度を高めることにより、パッケージ1のボール電極11とバーンイン装置5の電極部53の電極との位置合わせをトレイ3に対する位置合わせのみにより行なうことができる。
また、トレイ3は、パッケージサイズが同じであれば、異なる電極構造を有するパッケージ1であっても同じものを用いることができるため、汎用的に使用できる。
その他の発明の実施の形態.
上述の例では、パッケージ1はトレイ3により出荷されることとして説明したが、他の安価なトレイに積み替えて出荷するようにしてもよい。
本発明にかかるテストシステムの構成を示す図である。 本発明にかかるテストシステムにおいて用いられるトレイの一部断面図である。 本発明にかかるテストシステムにおいて用いられるトレイの一部上面図である。 本発明にかかるテストシステムにおいて用いられるトレイの一部下面図である。 本発明にかかるテストシステムにおいて用いられるトレイの一部斜視図である。 本発明にかかるテストシステムにおいて用いられるトレイの一部斜視図である。 本発明にかかるテストシステムにおいて用いられるトレイの一部斜視図である。 本発明にかかるテストシステムにおいて用いられるトレイの出荷状態を示す断面図である。 本発明にかかるテストシステムにおいて用いられるトレイの一部断面図である。 本発明にかかるテストシステムにおいて用いられるパッケージホールドアームの構成を示す図である。 本発明にかかるテストシステムにおいて用いられるパッケージホールドアームのホールド動作を示す図である。 本発明にかかるバーンインテストシステムの構成を示す図である。 本発明にかかるバーンインテストシステムの構成を示す図である。 本発明にかかるバーンインテストシステムの構成を示す図である。 従来のテストシステムの構成を示す図である。 従来のバーンインテストシステムの構成を示す図である。
符号の説明
1 パッケージ
2 テスト装置
3 トレイ
4 ステージ
5 バーンイン装置
6 トレイ
7 供給シャトル
8 プッシャー
11 ボール電極
21 テスタ
22 テストボード
23 電極部
24 パッケージホールドアーム
41 温度調節機構

Claims (9)

  1. 電極が配置された電極面を有し、当該電極面に対向する背面が平坦である半導体パッケージのテストシステムであって、
    前記複数の半導体パッケージを前記電極面を上方にして載置するトレイと、
    前記トレイの上方に設けられ、前記半導体パッケージの電極と接触してテストを実行するテスト装置とを備え、
    前記トレイは、上下に重ねられた状態において前記半導体パッケージを収容する空間が上下のトレイの間に形成されると共に、一の前記半導体パッケージの前記背面と接触する底面の周囲から延在して当該底面の内側にまで到達する溝部が形成されているテストシステム。
  2. 前記トレイは、前記複数の半導体パッケージを収容する複数の凹部が形成されると共に、前記溝部は、一の凹部に形成され一の前記半導体パッケージの前記背面が接触する底面の内側から他の一の凹部に形成され他の一の前記半導体パッケージの前記背面が接触する底面の内側まで延在していることを特徴とする請求項1記載のテストシステム。
  3. 前記トレイは、上下に重ねられた状態において前記半導体パッケージの電極が当該半導体パッケージの電極側に設けられたトレイに接触することを防止する受入部を有し、前記受入部の開口を形成している連続する四辺が一の前記半導体パッケージの前記電極面を支えることを特徴とする請求項1記載のテストシステム。
  4. 前記トレイは、位置決め機構を介してステージに固定され、当該ステージは、少なくとも前記テスト装置に対して移動可能であることを特徴とする請求項1記載のテストシステム。
  5. 前記ステージは、温度調節機構を備えたことを特徴とする請求項4記載のテストシステム。
  6. 前記テスト装置は、前記パッケージを保持するパッケージ保持機構を備えたことを特徴とする請求項1記載のテストシステム。
  7. 前記トレイは、前記パッケージ保持機構の一部を受け入れる溝部を有することを特徴とする請求項6記載のテストシステム。
  8. 前記テスト装置は、バーンインテストを行なう機能を有することを特徴とする請求項1記載のテストシステム。
  9. 少なくともバーインテスト中のパッケージを囲い、温度制御された炉を備えたことを特徴とする請求項8記載のテストシステム。
JP2003409992A 2003-12-09 2003-12-09 半導体パッケージのテストシステム及びテスト方法 Expired - Fee Related JP4408690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003409992A JP4408690B2 (ja) 2003-12-09 2003-12-09 半導体パッケージのテストシステム及びテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003409992A JP4408690B2 (ja) 2003-12-09 2003-12-09 半導体パッケージのテストシステム及びテスト方法

Publications (2)

Publication Number Publication Date
JP2005172492A JP2005172492A (ja) 2005-06-30
JP4408690B2 true JP4408690B2 (ja) 2010-02-03

Family

ID=34731183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003409992A Expired - Fee Related JP4408690B2 (ja) 2003-12-09 2003-12-09 半導体パッケージのテストシステム及びテスト方法

Country Status (1)

Country Link
JP (1) JP4408690B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2926890B1 (fr) * 2008-01-30 2011-01-07 St Microelectronics Grenoble Procede et dispositif de transport de modules electroniques et equipements de manipulation et de test de modules electroniques
KR101081595B1 (ko) 2010-05-24 2011-11-08 주식회사디아이 엘이디 모듈 번인 테스트 장치
KR102041183B1 (ko) * 2013-08-13 2019-11-06 세메스 주식회사 반도체 패키지의 검사 장치 및 방법
JP6402644B2 (ja) * 2015-02-18 2018-10-10 富士通株式会社 評価試験システム、評価試験制御装置及び評価試験制御方法
CN116338358B (zh) * 2023-03-29 2024-06-04 无锡美科微电子技术有限公司 一种显示模组高低温老化测试方法及设备

Also Published As

Publication number Publication date
JP2005172492A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100748483B1 (ko) 반도체 소자 테스트 핸들러의 소자 접속장치
KR102123989B1 (ko) 테스터 및 이를 구비하는 반도체 소자 검사 장치
KR100708629B1 (ko) 집적회로 시험장치
US20080186046A1 (en) Test socket for testing semiconductor chip, test apparatus including the test socket and method for testing semiconductor chip
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
KR20210111681A (ko) 검사 장치
CN104603626A (zh) 试验用夹具、检查装置、载置装置以及试验装置
WO1995034825A1 (fr) Sabot pour manipulateur de circuits integres
JP4408690B2 (ja) 半導体パッケージのテストシステム及びテスト方法
KR101957961B1 (ko) 소켓 보드 조립체
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
JP2000055983A (ja) Icデバイスのテスト用キャリアボ―ド
KR101105866B1 (ko) 멀티 스택 패키지용 검사 장치
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
US11525859B2 (en) Insertion/extraction mechanism and method for replacing block member
TW202136791A (zh) 檢查治具、基板檢查裝置以及檢查裝置
JP2913344B2 (ja) 半導体素子の検査装置及び検査方法。
US7556518B2 (en) Burn-in socket having loading plate with uneven seating surface
JP2015055511A (ja) 半導体デバイスの検査ユニット
US20200011925A1 (en) Inspection system
KR20030016060A (ko) 모듈 아이씨 테스트 핸들러용 픽커
KR102352456B1 (ko) 전자 부품 시험 장치용 캐리어
KR20040076391A (ko) 칩 스케일 패키지(csp)용 인서트
US20060043989A1 (en) Film-type testing jig and testing method
JP4558310B2 (ja) 半導体パッケージのテストシステム及びテスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees