JP4407673B2 - バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法 - Google Patents

バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法 Download PDF

Info

Publication number
JP4407673B2
JP4407673B2 JP2006188925A JP2006188925A JP4407673B2 JP 4407673 B2 JP4407673 B2 JP 4407673B2 JP 2006188925 A JP2006188925 A JP 2006188925A JP 2006188925 A JP2006188925 A JP 2006188925A JP 4407673 B2 JP4407673 B2 JP 4407673B2
Authority
JP
Japan
Prior art keywords
layer
pattern
bank
bank structure
wettability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006188925A
Other languages
English (en)
Other versions
JP2008016756A (ja
Inventor
リー シュンプ
ニューサム クリストファー
チュー ダピン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006188925A priority Critical patent/JP4407673B2/ja
Priority to US11/763,092 priority patent/US8413576B2/en
Publication of JP2008016756A publication Critical patent/JP2008016756A/ja
Application granted granted Critical
Publication of JP4407673B2 publication Critical patent/JP4407673B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、バンク構造の製造方法に関し、特に、インクジェットプロセスを用いた電子デバイスの製造に好適なバンク構造の製造方法に関する。
バンクパターンで縁取られた領域上にインクジェット法で配線パターンを形成することが知られている（特許文献１）。また、微細なパターンを形成する技術としてナノインプリント技術が知られている（非特許文献２）。
特開２００６−６６６７３号公報（図６） 松井信二、「ナノインプリント技術」、表面化学、第２５巻、第１０号、２００４年、ｐ６２８−６３４
従来のバンクパターンは、フォトリソグラフィー技術で形成される。ここで、フォトリソグラフィー技術は高価な露光装置を必要とするため、バンクパターンの製造コストを下げる際のボトルネックになっている。一方で、マイクロエンボス法は、良好なパターン品質と、高解像度と、低製造コストと、を提供する。
本発明は上記課題を鑑みてなされ、その目的の一つは、インクジェット法によるパターン形成に適したバンク構造を低製造コストで製造する方法を提供することである。
本発明のある態様によれば、バンク構造の製造方法が、下地表面上に第１の層を形成する工程（ａ）と、前記第１の層上に濡れ性改質層を形成する工程（ｂ）と、前記濡れ性改質層上に第２の層を形成する工程（ｃ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｄ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｅ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｅ）の後で、前記第２の層を取り除く工程（ｆ）と、を包含している。ここで、前記工程（ｄ）は、前記第２の層上でバンクパターンを規定する凸部と凹部とを形成することを含んでよいし、前記工程（ｅ）は、前記第２の層をマスクとして用いて、前記第１の層と前記濡れ性改質層とをエッチングすることを含んでよい。
本発明のある態様によれば、バンク構造の製造方法が、基体上に第１の層を形成する工程（ａ）と、前記第１の層上に濡れ性改質層を形成する工程（ｂ）と、前記濡れ性改質層上に第２の層を形成する工程（ｃ）と、前記第２の層にエンボス処理を施すことにより、前記第２の層にバンクパターンを規定する凸部と凹部とを形成する工程（ｄ）と、前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写してバンク構造を形成する工程（ｅ）と、前記濡れ性改質層の表面を露出して前記バンク構造の上面になるように、前記工程（ｅ）の後で、前記第２の層を取り除く工程（ｆ）と、を包含している。
本発明の他の態様によれば、前記濡れ性改質層の撥液性は前記第１の層の撥液性よりも高い。
本発明の他の態様によれば、前記バンク構造の前記凹領域を縁取る側面と、前記上面と、の間で濡れ性の差異が生じるように、前記工程（ｅ）と（ｆ）との間で前記側面の親液性を向上させる工程（ｇ）をさらに包含してもよい。
本発明の他の態様によれば、前記凹領域の深さは２μｍ以上である。
本発明のある態様によれば、パターン形成方法が、下地表面上に第１の層を形成する工程（ａ）と、前記第１の層上に濡れ性改質層を形成する工程（ｂ）と、前記濡れ性改質層上に第２の層を形成する工程（ｃ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｄ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｅ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｅ）の後で、前記第２の層を取り除く工程（ｆ）と、前記凹領域に所定材料を含有した機能液を配置して、前記凹領域内に前記所定材料を含んだパターンを形成する工程（ｇ）と、を包含している。
本発明のある態様によれば、パターン形成方法が、基体上に第１の層を形成する工程（ａ）と、前記第１の層上に濡れ性改質層を形成する工程（ｂ）と、前記濡れ性改質層上に第２の層を形成する工程（ｃ）と、前記第２の層にエンボス処理を施すことにより、前記第２の層にバンクパターンを規定する凸部と凹部とを形成する工程（ｄ）と、前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写して凹領域を縁取るバンク構造を形成する工程（ｅ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｅ）の後で、前記第２の層を取り除く工程（ｆ）と、前記凹領域にノズルから液滴として吐出されうる流動性を備える機能液を配置して、前記凹領域内に前記機能液を含んだパターンを形成する工程（ｇ）と、を包含している。
本発明の他の態様では、前記工程（ｇ）は、インクジェットヘッドから前記機能液を吐出して、前記凹領域に前記機能液を配置する工程（ｇ１）を含んでいる。
本発明の他の態様では、前記工程（ｇ）は、インクジェットヘッドの前記ノズルから前記機能液を吐出して、前記凹領域に前記機能液を配置する工程（ｇ１）を含んでいる。
本発明の他の態様によれば、前記所定材料は導電性材料であり、前記工程（ｇ）によって導電性パターンが形成される。
本発明の他の態様によれば、前記所定材料が強誘電体材料であり、前記工程（ｇ）によって強誘電体パターンが形成される。
本発明の他の態様によれば、前記所定材料が半導体材料であり、前記工程（ｇ）によって半導体パターンが形成される。
本発明の他の態様によれば、前記所定材料が誘電体材料であり、前記工程（ｇ）によって誘電体パターンが形成される。
本発明の他の態様によれば、前記所定材料は電気発光材料であり、前記工程（ｇ）によって電気発光体パターンが形成される。
本発明の他の態様によれば、電子回路の製造方法が上記パターン形成方法を包含している。
本発明の他の態様によれば、電子デバイスの製造方法が、上記パターン形成方法を包含している。
本発明の他の態様によれば、前記凹領域の深さは２μｍ以上である。
本発明のある態様によれば、バンク構造が、下地表面上に第１の層を形成する工程（ａ）と、前記第１の層上に濡れ性改質層を形成する工程（ｂ）と、前記濡れ性改質層上に第２の層を形成する工程（ｃ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｄ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｅ）と、前記濡れ性改質層の表面が露出して前記バンクパターンの上面になるように、前記工程（ｅ）の後で、前記第２の層を取り除く工程（ｆ）と、を包含した製造方法によって製造されている。
本発明の他の態様によれば、電子回路が、バンク構造と、前記凹領域に設けられた導電性パターン、強誘電体パターン、半導体パターン、誘電体パターン、および電気発光体パターンの少なくとも一つと、を備えている。
本発明の他の態様によれば、電子デバイスが、上記バンク構造と、前記凹領域に設けられた導電性パターン、強誘電体パターン、半導体パターン、誘電体パターン、および電気発光体パターンの少なくとも一つと、を備えている。
本発明のある態様によれば、バンク構造の製造方法が、下地表面上に濡れ性改質層で覆われた第１の層を形成する工程（ａ）と、前記濡れ性改質層上に第２の層を形成する工程（ｂ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｃ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｄ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、を包含している。
本発明のある態様によれば、バンク構造の製造方法が、濡れ性改質層で覆われた第１の層を基体上に形成する工程（ａ）と、前記濡れ性改質層上に第２の層を形成する工程（ｂ）と、前記第２の層にエンボス処理を施すことにより、前記第２の層にバンクパターンを規定する凸部と凹部とを形成する工程（ｃ）と、前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写してバンク構造を形成する工程（ｄ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、を包含している。
本発明の他の態様によれば、前記工程（ｃ）は、前記第２の層上でバンクパターンを規定する凸部と凹部とを形成することを含み、前記工程（ｄ）は、前記第２の層をマスクとして用いて、前記第１の層と前記濡れ性改質層とをエッチングすることを含んでいる。
本発明の他の態様によれば、前記工程（ａ）は、前記第１の層の材料と界面活性剤とを含有した溶液を前記下地表面上に配置することと、前記第１の層の前記材料と前記界面活性剤とからそれぞれ前記第１の層と前記濡れ性改質層とが得られるように、前記配置された溶液を焼成することと、を含んでいる。
本発明の他の態様によれば、前記工程（ａ）は、前記第１の層の材料と界面活性剤とを含有した溶液を前記基体上に配置することと、前記第１の層の前記材料と前記界面活性剤とからそれぞれ前記第１の層と前記濡れ性改質層とが得られるように、前記配置された溶液を加熱することと、を含んでいる。
本発明の他の態様によれば、前記工程（ａ）は、前記第１の層の材料と前記濡れ性改質層の材料とを含有した溶液を前記下地表面上に配置して、相分離によって前記第１の層の前記材料と前記濡れ性改質層の前記材料とからそれぞれ前記第１の層と前記濡れ性改質層を得ることを含んでいる。
本発明の他の態様によれば、前記工程（ａ）は、前記第１の層の材料と前記濡れ性改質層の材料とを含有した溶液を前記基体上に配置して、前記第１の層の前記材料と前記濡れ性改質層の前記材料とからそれぞれ前記第１の層と前記濡れ性改質層を相分離によって得ることを含んでいる。
本発明の他の態様によれば、前記工程（ａ）は、前記下地表面上に前記第１の層を形成することと、前記濡れ性改質層が得られるように前記第１の層に物理処理または化学処理を施すことと、を含んでいる。
本発明の他の態様によれば、前記工程（ａ）は、前記基体上に前記第１の層を形成することと、前記濡れ性改質層が得られるように前記第１の層に物理処理または化学処理を施すことと、を含んでいる。
本発明の他の態様によれば、前記下地表面は、ＩＴＯ層または基板上に形成された自己組織化分子層によって実現されている。
本発明の他の態様によれば、前記基体表面は、ＩＴＯ層または基板上に形成された自己組織化分子層によって実現されている。
本発明の他の態様によれば、前記凹領域の深さは２μｍ以上である。
本発明のある態様によれば、パターン形成方法が、下地表面上に濡れ性改質層で覆われた第１の層を形成する工程（ａ）と、前記濡れ性改質層上に第２の層を形成する工程（ｂ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｃ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｄ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、前記凹領域に所定材料を含有した機能液を配置して、前記凹領域内に前記所定材料を含んだパターンを形成する工程（ｆ）と、を包含している。
本発明のある態様によれば、パターン形成方法が、濡れ性改質層で覆われた第１の層を基体上に形成する工程（ａ）と、前記濡れ性改質層上に第２の層を形成する工程（ｂ）と、前記第２の層にバンクパターンを規定する凸部と凹部とを形成するように、前記第２の層にエンボス処理を施す工程（ｃ）と、凹領域を縁取るバンク構造が得られるように、前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｄ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、前記凹領域にノズルから液滴として吐出されうる流動性を備える機能液を配置して、前記凹領域内に前記所定材料を含んだパターンを形成する工程（ｆ）と、を包含している。
本発明の他の態様によれば、前記工程（ｆ）は、インクジェットヘッドから前記機能液を吐出して、前記凹領域に前記機能液を配置する工程（ｆ１）を含んでいる。
本発明の他の態様によれば、前記工程（ｆ）は、インクジェットヘッドの前記ノズルから前記機能液を吐出して、前記凹領域に前記機能液を配置する工程（ｆ１）を含んでいる。
本発明の他の態様によれば、前記所定材料は導電性材料であり、前記工程（ｆ）によって導電性パターンが形成される。
本発明の他の態様によれば、前記所定材料は強誘電体材料であり、前記工程（ｆ）によって強誘電体パターンが形成される。
本発明の他の態様によれば、前記所定材料は半導体材料であり、前記工程（ｆ）によって半導体パターンが形成される。
本発明の他の態様によれば、前記所定材料は誘電体材料であり、前記工程（ｆ）によって誘電体パターンが形成される。
本発明の他の態様によれば、前記所定材料は電気発光材料であり、前記工程（ｆ）によって電気発光体パターンが形成される。
本発明の他の態様によれば、電子回路の製造方法が上記パターン形成方法を包含している。
本発明の他の態様によれば、電子デバイスの製造方法が上記パターン形成方法を包含している。
本発明の他の態様によれば、前記凹領域の深さは２μｍ以上である。
本発明のある態様によれば、バンク構造が、下地表面上に濡れ性改質層で覆われた第１の層を形成する工程（ａ）と、前記濡れ性改質層上に第２の層を形成する工程（ｂ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｃ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｄ）と、前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、を包含した製造方法で製造されている。
本発明の他の態様によれば、電子回路が、上記バンク構造と、前記凹領域に設けられた導電性パターン、強誘電体パターン、半導体パターン、誘電体パターン、および電気発光体パターンの少なくとも一つと、を備えている。
本発明の他の態様によれば、電子デバイスが、上記バンク構造と、前記凹領域に設けられた導電性パターン、強誘電体パターン、半導体パターン、誘電体パターン、および電気発光体パターンの少なくとも一つと、を備えている。
本発明のある態様によれば、バンク構造の製造方法が、下地表面上に第１の層を形成する工程（ａ）と、前記第１の層上に第２の層を形成する工程（ｂ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｃ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記第１の層へ転写する工程（ｄ）と、前記第１の層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、を包含している。
本発明の他の態様によれば、前記工程（ｃ）は、前記第２の層上でバンクパターンを規定する凸部と凹部とを形成することを含み、前記工程（ｄ）は、前記第２の層をマスクとして用いて、前記第１の層をエッチングすることを含んでいる。
本発明の他の態様によれば、前記凹領域の深さは２μｍ以上である。
本発明のある態様によれば、パターン形成方法が、下地表面上に第１の層を形成する工程（ａ）と、前記第１の層上に第２の層を形成する工程（ｂ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｃ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記第１の層へ転写する工程（ｄ）と、前記第１の層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、前記凹領域に所定材料を含有した機能液を配置して、前記凹領域内に前記所定材料を含んだパターンを形成する工程（ｆ）と、を包含している。
本発明の他の態様によれば、前記工程（ｆ）は、インクジェットヘッドから前記機能液を吐出して、前記凹領域に前記機能液を配置する工程（ｆ１）を含んでいる。
本発明の他の態様によれば、前記所定材料は導電性材料であり、前記工程（ｆ）によって導電性パターンが形成される。
本発明の他の態様によれば、前記所定材料は強誘電体材料であり、前記工程（ｆ）によって強誘電体パターンが形成される。
本発明の他の態様によれば、前記所定材料は半導体材料であり、前記工程（ｆ）によって半導体パターンが形成される。
本発明の他の態様によれば、前記所定材料は誘電体材料であり、前記工程（ｆ）によって誘電体パターンが形成される。
本発明の他の態様によれば、前記所定材料は電気発光材料であり、前記工程（ｆ）によって電気発光体パターンが形成される。
本発明のある態様によれば、電子回路の製造方法が、上記パターン形成方法を包含している。
本発明の他の態様によれば、電子デバイスの製造方法が上記パターン形成方法を包含している。
本発明の他の態様によれば、前記凹領域の深さは２μｍ以上である。
本発明のある態様によれば、バンク構造が、下地表面上に第１の層を形成する工程（ａ）と、前記第１の層上に第２の層を形成する工程（ｂ）と、前記第２の層にバンクパターンを与えるように、前記第２の層にエンボス処理を施す工程（ｃ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記第１の層へ転写する工程（ｄ）と、前記第１の層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、を包含した製造方法で製造されている。
本発明の他の態様によれば、電子回路が、上記バンク構造と、前記凹領域に設けられた導電性パターン、強誘電体パターン、半導体パターン、誘電体パターン、および電気発光体パターンの少なくとも一つと、を備えている。
本発明の他の態様によれば、電子デバイスが、上記バンク構造と、前記凹領域に設けられた導電性パターン、強誘電体パターン、半導体パターン、誘電体パターン、および電気発光体パターンの少なくとも一つと、を備えている。
本発明のある態様によれば、バンク構造の製造方法が、少なくとも最上層と最下層とを有した多層構造を下地表面上に形成する工程（ａ）と、前記最上層にバンクパターンを与えるように、前記最上層にエンボス処理を施す工程（ｂ）と、凹領域を縁取るバンク構造が得られるように、前記バンクパターンを前記最下層へ転写する工程（ｃ）と、前記工程（ｃ）の後で、前記最上層を取り除く工程（ｄ）と、を包含している。
本実施形態のバンク構造の製造工程は、電子デバイスの製造工程の一部として実現されている。ここで、電子デバイスとは、例えば、強誘電メモリデバイス、発光ダイオード、薄膜トランジスタ、電気化学セル、光電装置、液晶表示装置、プラズマ表示装置、有機ＥＬ表示装置、電気泳動表示装置、等を包含する用語である。
以下では、「エンボス処理」は、例えば、マイクロエンボス処理、ナノインプリント処理、等を包含する用語である。あるいは、後述するように、「エンボス処理」は、例えば、ホットエンボス処理、室温エンボス処理、光エンボス処理、等を包含する用語である。さらに、「インクジェット法」は、インクジェット印刷法を包含する用語である。そして、「インクジェットプロセス」とは、インクジェット印刷法、すなわちインクジェット法、に基づいたプロセスを意味している。
本実施形態のバンク構造の製造方法は、例えば２層構造および３層構造に代表される多層構造にエンボス処理を施す工程を包含している。以下では、バンク構造の製造方法の理解を容易にする目的で、まず、バンク構造とその種類とについて概略を説明する。
（Ａ．バンク構造の形状の概略）
図１（ａ）および（ｂ）に示すそれぞれのバンク構造１は、どちらも所定の厚さを有した少なくとも一つのバンク２を備えている。ここで、バンク２は、上面２ａと複数の側面２ｂとを有している。バンク２は、後に述べるように、１層だけで構成される場合もあるし、複数の層から構成される場合もある。なお、バンク２の側面２ｂは「バンク構造の側面２ｂ」とも表記される。
バンク構造１が下地物体４上に設けられた場合には、上面２ａよりも低いレベルの表面、例えば、下地物体４の表面４ａ上の一部の範囲が、側面２ｂの少なくとも一つによって縁取られて凹領域３を構成する。なお、図１（ａ）の凹領域３は側面２ｂ以外の部分で開いていて、図１（ｂ）の凹領域は、側面２ｂによって周囲を包囲されている。
一方で、図１（ｃ）に示すように、バンク構造１は、互いから分離した２つ以上のバンク２を備えることもある。このようなバンク構造１が表面４ａ上に設けられる場合には、隣合う２つのバンク２の間で、それぞれの側面２ｂによって凹領域３が縁取られる。この場合の凹領域３は「溝」を構成するが、「溝」の底面は表面４ａであるとは限らない。なお、「溝」は、グルーヴまたはチャネルを包含する用語である。そして、本実施形態によれば、溝の寸法、例えば幅および深さは、いずれもサブミクロンメータからミリメータのオーダの範囲になる。また、溝の深さは２μｍ以上にもなり得る。
凹領域３が「溝」を構成する場合には、凹領域３の底面の形状は例えばライン状である。ただし、凹領域３が他の形状を有する場合には、凹領域３の底面の形状は、例えば、ほぼ矩形であり得るし、ほぼ円形であり得るし、平行四辺形であり得るし、ほぼ６角形であり得るし、これら形状の２つ以上の組み合わせでもあり得る。
また、上述のようにバンク構造１は、所定の厚さを有している。このため、下地物体４上にバンク構造１が形成されれば、バンク構造１に対応した「厚さのコントラスト」が下地物体４上に得られる。このことから、バンク構造１は厚さのコントラストを有するとも表現される。また、この点において、バンク構造１は、自己組織化分子層などの表面エネルギーコントラストバンクとは異なる。
以下では、図１（ｃ）のバンク構造１を例に取って説明を進める。ただし、その説明は図１（ａ）および（ｂ）のバンク構造１にも基本的に当てはまる。
（Ｂ．濡れ性に基づくバンク構造の分類）
インクジェット印刷法への応用という観点から、バンク構造１は、２つのタイプに分類され得る。その一方のタイプによれば、バンク構造１の上面２ａの濡れ性と、バンク構造１の側面２ｂの濡れ性と、が互いに異なる。例えば、上面２ａが撥水性を有し、側面２ｂが親水性を有し得る。このようなタイプのバンク構造１は、「濡れ性のコントラストを有するバンク構造」とも呼ばれる。他方のタイプによれば、上面２ａと側面２ｂとの間に濡れ性の差異がない。このようなタイプのバンク構造１は、「均一な濡れ性を有するバンク構造」とも呼ばれる。
（Ｂ１．濡れ性のコントラストを有するバンク構造）
「濡れ性のコントラストを有するバンク構造」の重要な性質の一つは、少なくとも一つの側面２ｂによって縁取られたチャネル内に配置された液状材料が、チャネル内で流れやすいことである。この性質は、上面２ａの撥液性の程度と側面２ｂの撥液性の程度とが互いに異なることに起因する。そして、このような性質があるために、「濡れ性のコントラストを有するバンク構造」は、高解像度のインクジェット印刷法にとって有用である。なお上述のように、チャネルは、凹領域３の一例である。
「濡れ性のコントラストを有するバンク構造」を製造する方法は、基本的に、エンボス処理によって上部層にバンクパターンを形成するプロセスと、そのバンクパターンを上部層から下部層へ転写するプロセスと、を包含している。後のセクションでは、そのようなバンク構造１を実現する３つの異なる場合を説明する。それらのうち２つの場合では、図２（ａ）に示すような３層構造１０４に対してエンボス処理が施される。また、残りの１つの場合では、図３（ａ）に示すような２層構造２０４にエンボス処理が施される。
（Ｂ２．均一な濡れ性を有するバンク構造）
「均一な濡れ性を有するバンク構造」の場合には、配置された液状材料の流れは、よく濡れた溝の底面によってのみ駆動される。そして、この流れは、「濡れ性のコントラストを有するバンク構造」に起因する流れと比較すると、効果的ではない。ただし、「均一な濡れ性を有するバンク構造」の製造工程はシンプルである。
「均一な濡れ性を有するバンク構造」を製造する方法も、基本的に、エンボス処理によって上部層にバンクパターンを形成するプロセスと、そのバンクパターンを上部層から下部層へ転写するプロセスと、を包含している。ここで、エンボス処理においては、例えば図３に示すような２層構造２０４に対してエンボス処理が施される。
この方法は、広い面積に亘って、薄い（数十ナノメータ）または厚い（数十ミクロンメータ）バンク構造１を製造するために好適に用いられ得る。薄いバンク構造は、数ナノメータから数十ナノメータの厚さしか持たない場合がある。そのようなバンク構造は、インクジェット印刷法で印刷された材料の形状に影響を与えないので、印刷された材料にダメージを与え得るバンク除去プロセスを省略できる。
ここで、３層構造１０４に対するエンボス処理を含む製造方法は「３層プロセス」の一例である。また、２層構造２０４に対するエンボス処理を含む製造方法は「２層プロセス」の一例である。
本実施形態の３層プロセスまたは２層プロセスによれば、バンク構造１を構成する材料が、高い融点または高いガラス転移温度を有していても、容易にバンク構造１を製造できる。例えば、高融点を有する材料からなるバンク構造１は、低融点を有する材料の層に与えられたバンクパターンを、高融点を有する材料の層へと転写することで実現され得る。
（Ｃ．３層プロセスと２層プロセスの概略）
図２を参照しながら、３層プロセスの原理を説明する。３層プロセスによれば、まず、図２（ａ）に示すような３層構造１０４を準備する。３層構造１０４は、下部層１０１と、下部層１０１上に位置する濡れ性改質層１０２と、濡れ性改質層１０２上に位置する上部層１０３と、を備えている。なお、下部層１０１は、基板１００上に設けられている。
そして、上部層１０３にバンクパターン１０５が与えられるように、スタンプ（不図示）を用いて、上部層１０３にエンボス処理を施す（図２（ｂ））。ここで、バンクパターン１０５は、凹部１０５ａと凸部１０５ｂとによって規定されている。なお、凹部１０５ａは、凸部１０５ｂによって縁取られた部分でもある。また、上部層１０３にバンクパターン１０５を与えるスタンプの表面は、バンクパターン１０５に対して反転したパターンを有している。
次に、バンクパターン１０５を濡れ性改質層１０２を介して上部層１０３から下部層１０１に転写する。本実施形態では、上部層１０３をマスクとして用いながら、上部層１０３と、濡れ性改質層１０２と、下部層１０１と、を貫通するようにプラズマエッチングを施す。ここで、凹部１０５ａでの上部層１０３の厚さは、凸部１０５ｂでの厚さより薄い。このため、凹部１０５ａに対応する部分のエッチングが凸部１０５ｂに対応する部分でのエッチングよりも速く進む。そしてこのことで、バンクパターン１０５が、濡れ性改質層１０２を介して下部層１０１へ転写される。なお、図示はされていないが、この転写によって、凹領域３を縁取る側面２ｂを有したバンク構造１が得られる。
その後、図２（ｃ）に示すように、残っている上部層１０３を溶媒を用いて取り除く。そうすると、濡れ性改質層１０２の表面がバンク構造１の上面２ａとして露出される。
その後、図示はされていないが、インクジェット印刷法を用いて凹領域３に機能液を配置する。
ここで、濡れ性改質層１０２は、用途に応じて、撥液性（撥水性または撥油性）であってもよいし、親液性（親水性または親油性）であってもよい。ただし、濡れ性改質層１０２が撥液性を有するか親液性を有するかの違いに応じて、残っている上部層１０３を取り除く前に行われる処理が異なり得る。例えば、濡れ性改質層１０２が撥水性を有する場合には、エッチングされた後の３層構造１０４に、凹領域３の底面と側面とに親水性を与えるために、Ｏ2プラズマ処理が施されてよい。反対に、ＳｉＯ2層や、Ｓｉ層などのように、濡れ性改質層１０２が親水性を有する場合には、凹領域３に撥水生を与えるために、上部層１０３を取り除く前に、エッチングされた後の３層構造１０４にＣＦ4プラズマ処理が施されてもよい。後者の場合には、インクジェット印刷法で印刷された水性の材料は、バンク構造１の上面２ａに留まり得る。そして、このようなバンク構造１は多くの応用にとって有用である。
次に、図３を参照しながら、２層プロセスの原理を説明する。２層プロセスによれば、まず、図３（ａ）に示すような２層構造２０４を準備する。２層構造２０４は、下部層２０１と、下部層２０１上に位置する上部層２０３と、を備えている。なお、下部層２０１は、基板２００上に設けられている。
そして、上部層２０３にバンクパターン２０５が与えられるように、スタンプ（不図示）を用いて、上部層２０３にエンボス処理を施す（図３（ｂ））。ここで、上部層２０３に形成されるバンクパターン２０５は、凹部２０５ａと凸部２０５ｂとによって規定されている。なお、凹部２０５ａは、凸部２０５ｂによって縁取られた部分でもある。また、上部層２０３にバンクパターン２０５を与えるスタンプの表面は、バンクパターン２０５とは反転したパターンを有している。
次に、バンクパターン２０５を上部層２０３から下部層２０１へ転写する。本実施形態では、上部層２０３をマスクとして用いながら、上部層２０３と、下部層２０１と、を貫通するようにプラズマエッチングを施す。ここで、凹部２０５ａでの上部層２０３の厚さは凸部２０５ｂでの厚さより薄いので、凹部２０５ａに対応する部分のエッチングが凸部２０５ｂに対応する部分でのエッチングよりも速く進む。そしてこのことで、バンクパターン２０５が下部層２０１へ転写される。図示はされていないが、この転写によって、凹領域３を縁取る側面２ｂを有したバンク構造１が得られる。
その後、図３（ｃ）に示すように、残っている上部層２０３を溶媒を用いて取り除く。そうすると、下部層２０１の表面がバンク構造１の上面２ａとして露出される。
さらにその後、図示はされていないが、インクジェット印刷法を用いて凹領域３に機能液を配置する。
図３の２層プロセスは、「濡れ性コントラストを有するバンク構造」も「濡れ性が均一なバンク構造」も製造する。例えば、下部層２０１を構成する材料それ自体が十分に撥液性を有する場合には、溝の底面と側面との濡れ性を増大させるために、上部層２０３を取り除く前にバンク構造１を化学的または物理的に処理すれば、「濡れ性コントラストを有するバンク構造」が得られる。なお、「化学的または物理的な処理」とは、例えば、プラズマ処理、紫外光照射処理、自己組織化分子層の形成処理を包含する用語である。
図４および図５を参照しながら、３層プロセスによる「濡れ性コントラストを有するバンク構造」の製造方法の一例をより詳細に説明する。
まず、図４（ａ）のシリコン基板１０上にスピンコート法で、ポリメチルグルタルイミド（ｐｏｌｙｍｅｔｈｙｌｇｌｕｔａｒｉｍｉｄｅ：ＰＭＧＩ）を含んだ材料を塗布して、ＰＭＧＩを含んだ前駆層を形成する。ここでの前駆層の厚さは約１μｍである。そして、約２１０℃の温度で約１０分間、前駆層を焼成して、ＰＭＧＩ層からなる下部層１１を形成する（図４（ｂ））。ここで、シリコン基板１０は「下地物体」の一例である。また、シリコン基板１０の表面は下部層１１にとっての「下地表面」である。なお、全実施例を通して、下地物体と、下地物体上に形成された少なくとも１層と、を含む構造が「基体」とも表記されている。
その後、下部層１１上にスピンコート法で、ポリ（ビニリデンフルオライドトリフルオロエチレン）（ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅｆｌｕｏｒｉｄｅ−ｔｒｉｆｌｕｏｒｏｅｔｈｙｅｎｅ）：以下ＰＶＤＦ−ＴｒＦＥ）コポリマーを含有した材料を塗布して、ＰＶＤＦ−ＴｒＦＥコポリマ−を含んだ前駆層を形成する。ここでの前駆層の厚さは約３００ｎｍである。その後、約１２０℃の温度で約１０分間、前駆層を焼成して、ＰＶＤＦ−ＴｒＦＥコポリマ−層からなる濡れ性改質層１２を形成する（図４（ｃ））。
そして、濡れ性改質層１２上にスピンコート法で、ポリスチレンを含有した材料を塗布して、ポリスチレンを含んだ前駆層を形成する。この前駆層の厚さは約２μｍである。その後、約１００℃の温度で約１０分間、前駆層を焼成して、ポリスチレン層からなる上部層１３を形成する。この段階で、下部層１１と、濡れ性改質層１２と、上部層１３と、を含んだ３層構造１０４が得られる。
次に、図５（ａ）に示すように、上部層１３にバンクパターン１５を与えるように、上部層１３に対してエンボス処理を施す。本実施例では、約１２０℃の温度と約３０Ｐａの圧力とで、バンクパターン１５の反転パターンが設けられたシリコンスタンプ５１を上部層１３に押し付ける。その後、上部層１３の温度が室温まで下がったら、上部層１３からシリコンスタンプ５１を引き抜く。このことで、上部層１３において、バンクパターン１５を規定する凹部１５ａと凸部１５ｂとが与えられる。得られたバンクパターン１５は、図１３（ａ）の平面図にも示されている。
次に、図５（ｂ）に示すように、バンクパターン１５を濡れ性改質層１２を介して上部層１３から下部層１１に転写する。この際に本実施例では、上部層１３をエッチングマスクとして用いながら、Ｏ2とＣＦ4とが３：２の割合で混合されたガスを用いて３層構造１０４にプラズマ処理を施す。そうすると、上部層１３の凹部１５ａに対応する部分で、上部層１３と、濡れ性改質層１２と、下部層１１と、が取り除かれる。一方で、上部層１３の凸部１５ｂに対応する部分で、濡れ性改質層１２と、下部層１１と、は残る。そしてこのことで、凹領域３を縁取る側面２ｂを有したバンク構造１が得られる。なお、凹領域３は、上部層１３の凹部１５ａに対応している。
次に、図５（ｃ）に示すように、側面２ｂの親液性を増大させるように、短い時間期間だけ、バンク構造１にＯ2プラズマ処理を施す。その後で、残っている上部層１３をトルエン中で取り除く。そうすると、図５（ｄ）に示すように、濡れ性改質層１２の表面がバンク構造１の上面２ａとして露出する。この段階でのバンクパターン１は、図１３（ｂ）の平面図にも示されている。
露出された濡れ性改質層１２は約１００°の接触角を呈した。一方で、Ｏ2プラズマ処理を受けた下部層１１の表面と、シリコン基板１０の表面とは、どちらも１５°未満の接触角を呈した。露出された濡れ性改質層１２は上面２ａであり、また、Ｏ2プラズマ処理を受けた下部層１１の表面は側面２ｂなので、本実施例によれば、側面２ｂの濡れ性と上面２ａの濡れ性との間に差があるバンク構造１が得られる。
次に、図５（ｅ）に示すように、インクジェット印刷法で、凹領域３に、所定材料を含有した機能液１１１を配置する。本実施例では、ピエゾ素子を有したインクジェットヘッド８１から機能液１１１の液滴を凹領域３へ吐出することで、凹領域３に機能液１１１を配置する。
さらに、「機能液」とは、インクジェットヘッド８１のノズルから液滴として吐出されうる粘度を有する液状体をいう。ここで、「機能液」が水性であると油性であるとを問わない。ノズル８１から吐出可能な流動性（低い粘度）を備えていれば十分で、固体物質が混入していても全体として流動体であればよい。ここで、「機能液」の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であるのが好ましい。粘度が１ｍＰａ・ｓ以上である場合には、「機能液」の液滴を吐出する際にノズル８１の周辺部が「機能液」で汚染されにくい。一方、粘度が５０ｍＰａ・ｓ以下である場合は、ノズル８１における目詰まりの頻度が小さく、このため円滑な液滴の吐出を実現できる。
ここで、機能液が含有する所定材料は、例えば、導電性材料、強誘電体材料、半導体材料、誘電体材料、有機ＥＬ材料などの電気発光材料、などである。機能液が導電性材料を含有する場合には、導電性パターンが得られる。機能液が半導体材料を含有する場合には、半導体パターンが得られる。機能液が誘電体材料を含有する場合には、誘電体パターンが得られる。また、機能液が電気発光材料を含有する場合には、電気発光体パターンが得られる。
以上説明したように、本実施例によれば、エンボス処理によって得られたバンクパターン１５が転写されることでバンク構造１が縁取られる。そしてこのことから、バンク構造１を製造する際にフォトリソ工程がなくてよい。つまり、フォトリソ工程にともなう露光工程を省略できるので、製造コストを低くできる。
ところで、上部層１３が厚ければ厚いほど、シリコンスタンプ５１を上部層１３から引き抜く際の困難さが増大し得るので、上部層１３の厚さはあまり大きくない方が好ましい。一方、下部層１１にはシリコンスタンプ５１が接しないので、下部層１１の厚さは大きくてよい。本実施例によれば、エンボス処理によって得られるバンクパターン１５の深さ（凹部１５ａの深さ）が小さくても、そのバンクパターン１５が下部層１１に転写されるので、最終的に得られるバンク構造１によって縁取られる凹領域３の深さが、上部層１３に設けられた凹部１５ａの深さよりも大きくなり得る。
さらに、本実施例では、このような製造方法で製造されたバンク構造１によって縁取られる凹領域３に、インクジェット印刷法で機能液が配置されるので、低い製造コストで高解像度のパターンを形成することができる。
（実施例１の変形例）
濡れ性改質層１２は、フルオロアルキルシラン（以下ＦＡＳ）膜であってもよい。例えば、ＦＡＳ膜を気相から形成する方法は次の通りである。原料化合物（つまりＦＡＳ）と、下部層１１が設けられた基体と、を同一の密閉容器中に入れておき、室温の場合は２〜３日程度の間放置する。そうすると、下部層１１上に自己組織化分子層、つまりＦＡＳ膜が形成される。また、密閉容器全体を１００℃に保持する場合には、３時間程度で下部層１１上にＦＡＳ膜が形成される。なお、上述のように「基体」とは、下地物体と、下地物体上に形成された少なくとも１層と、を含んだ構造のことである。
また例えば、ＦＡＳ膜を液相から形成する方法は次の通りである。まず、下部層１１の表面に紫外光を照射したり、溶媒により洗浄したりして、前処理を施す。そして、原料化合物（つまりＦＡＳ）を含む溶液中に、下部層１１が設けられた基体を浸積し、洗浄、乾燥すると、下部層１１上に自己組織化分子層（ＦＡＳ膜）が得られる。なお、下部層１１の表面への紫外光の照射と溶媒による洗浄とは、適宜省略してもよい。
図６および図７を参照しながら、３層プロセスによる「濡れ性コントラストを有するバンク構造」の製造方法の他の一例を説明する。ここでは、濡れ性改質層は界面活性剤によって構成される。
本実施例の製造方法は、下部層を構成することになる材料と界面活性剤とを含有した溶液を下地表面へ配置することを包含している。そして、本実施例によれば、下地表面上に下部層が得られる際に、界面活性剤が下部層の表面へと移動する。そしてこのことで、下部層を覆う薄い濡れ性改質層が形成される。
まず、図６（ａ）に示すような、約１００ｎｍの厚さのＩＴＯ（インジウム−スズ酸化物：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層２０ａで覆われたガラス基板２０を溶媒で洗浄する。さらに、ＩＴＯ層２０ａの表面にＯ2プラズマ処理を施す。その後、このガラス基板２０を、約０．０１ｍｏｌ／ｌの濃度の３−アミノプロピルトリエトキシシラン（３−ａｍｉｎｏｐｒｏｐｙｌｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）のテトラデカン溶液に１分間浸して、ＩＴＯ層２０ａ上に３−アミノプロピルトリエトキシシランの自己組織化分子層２０ｂ（図６（ｂ））を形成する。この自己組織化分子層２０ｂは、引き続き塗布されるコポリマーと、コポリマーにとっての下地表面、つまりＩＴＯ層２０ａの表面と、の間の接着性を向上させる機能を有する。なお、本実施例の自己組織化分子層２０ｂは単分子層であるが、自己組織化分子層２０ｂは単分子以上の層にもなり得る。
次に、図６（ｂ）に示すように、自己組織化分子層２０ｂの表面上にスピンコート法で、ＰＭＧＩ樹脂と表面活性剤とを含有した溶液を塗布して、塗布された溶液からなる前駆層Ｐを形成する。ここでの前駆層Ｐの厚さは約１μｍである。そして、前駆層Ｐを、約１２０℃の温度で約３０分間、焼成する。そうすると、このプロセス中で、ＰＭＧＩ樹脂とともに溶液中に含有されていた表面活性剤が、前駆層Ｐの表面に向けて拡散する。そしてその結果、ＰＭＧＩ層からなる下部層２１と、下部層２１を覆うとともに界面活性剤層からなる濡れ性改質層２２とが得られる（図６（ｃ））。ここで、濡れ性改質層２２の水に対する接触角は、約６２°であった。なお、上述の自己組織化分子層２０ｂの表面は、下部層２１にとっての「下地表面」である。
次に、濡れ性改質層２２上にスピンコート法で、ポリスチレンを含有した材料を塗布して、ポリスチレンを含んだ前駆層を形成する。ここでの前駆層の厚さは約１μｍである。その後、約１００℃の温度で約１０分間、前駆層を焼成して、ポリスチレン層からなる上部層２３を形成する（図６（ｄ））。なお、この段階で、下部層２１と、濡れ性改質層２２と、上部層２３と、を含んだ３層構造１０４が得られる。
次に、図７（ａ）に示すように、上部層２３にバンクパターン２５を与えるように、上部層２３に対してエンボス処理を施す。この際に本実施例では、約１１０℃の温度と約３０Ｐａの圧力とで、バンクパターン２５の反転パターンが設けられたシリコンスタンプ５２を上部層２３に押し付ける。その後、上部層２３の温度が室温まで下がったら、上部層２３からシリコンスタンプ５２を引き抜く。そうすると、上部層２３において、バンクパターン２５を規定する凹部２５ａと凸部２５ｂとが与えられる。
次に、図７（ｂ）に示すように、バンクパターン２５を、濡れ性改質層２２を介して上部層２３から下部層２１に転写する。本実施例では、上部層２３をエッチングマスクとして用いながら、Ｏ2とＣＦ4とが３：２の割合で混合されたガスを用いて３層構造１０４にプラズマ処理を施す。そうすると、上部層２３の凹部２５ａに対応する部分で、上部層２３と、濡れ性改質層２２と、下部層２１と、自己組織化分子層２０ｂと、が取り除かれる。一方で、上部層２３の凸部２５ｂに対応する部分で、濡れ性改質層２２と、下部層２１と、自己組織化分子層２０ｂと、が残る。
この結果、３層構造１０４と自己組織化分子層２０ｂとを貫く開口部が開き、この開口部によってＩＴＯ層２０ａの表面が部分的に露出する。さらにこのことで、凹領域３を縁取る側面２ｂを有したバンク構造１が得られる。なお、凹領域３は、上部層２３の凹部２５ａに対応している。
次に、図７（ｃ）に示すように、側面２ｂの濡れ性を向上させるように、バンク構造１にほぼ純粋なＯ2プラズマ処理を施す。このプラズマ処理は、バンクパターン２５を転写する際に用いられる装置と同じ装置を用いて、バンクパターン２５の転写プロセスから連続して行われてもよい。
その後、残っている上部層２３をトルエン中で取り除く。そうすると、図７（ｄ）に示すように、濡れ性改質層２２の表面がバンク構造１の上面２ａとして現れる。なお、この段階でのバンク構造１は、図１４の平面図にも示されている。
このようにして得られたバンク構造１の上面２ａの濡れ性と、側面２ｂの濡れ性と、の間には、差がある。濡れ性の程度を示す数値の一つは接触角であるが、本実施例の場合には、上面２ａの接触角は約５２°であり、側面２ｂの接触角は約１５°である。つまり、上面２ａの接触角と側面２ｂの接触角との間に約３７°の差がある。なお、接触角が大きければ撥液性が大きい。
約３７°の接触角の差は、顕著な印刷結果を生じ得る。そのような接触角の差は、下部層２１の材料、および表面活性剤などを選択することによって、より向上し得る。
本実施例で製造されるバンク構造１は、パターン化された電気化学セルにとって典型的な構造であり、そのような電気化学セルには、インクジェット印刷法で電解物質が配置され得る。
（表１）は、上述のプロセスのそれぞれの段階でのそれぞれの表面の接触角を示している。（ａ）に示すように、スピンコート法による前駆層の塗布と、前駆層の焼成と、によって、下部層２１と濡れ性改質層２２とを得た場合には、濡れ性改質層２２の表面の接触角は約６２°である。一方、（ｂ）に示すように、濡れ性改質層２２上に上部層２３を形成し、さらに上部層２３を取り除いた場合には、濡れ性改質層２２の接触角は約５２°である。また、（ｃ）に示すように、下部層２１の表面にＯ2プラズマ処理を施した場合には、下部層２１の表面の接触角は約１５°である。さらに（ｄ）に示すように、下部層２１の表面にＯ2プラズマ処理を施した後で下部層２１をトルエン中に浸した場合でも、下部層２１の表面の接触角は約１５°である。
なお、上述の約３７°の接触角の差は、（表１）の（ｂ）の接触角と（ｄ）の接触角との差である。
以上説明したように、本実施例によれば、エンボス処理によって得られたバンクパターン２５が転写されることでバンク構造１が縁取られる。そしてこのことから、バンク構造１を製造する際にフォトリソ工程がなくてよい。つまり、フォトリソ工程にともなう露光工程を省略できるので、製造コストを低くすることができる。
ところで、上部層２３が厚ければ厚いほど、シリコンスタンプ５２を上部層２３から引き抜く際の困難さが増大し得る。このため、上部層２３の厚さはあまり大きくない方が好ましい。一方、下部層２１にはシリコンスタンプ５２が接しないので、下部層２１の厚さは大きくてよい。本実施例によれば、エンボス処理によって得られるバンクパターン２５の深さ（凹部２５ａの深さ）が小さくても、そのバンクパターン２５が下部層２１に転写されるので、最終的に得られるバンク構造１によって縁取られる凹領域３の深さが、上部層２３に設けられた凹部２５ａの深さよりも大きくなり得る。
さらに、本実施例では、このような製造方法で製造されたバンク構造１によって縁取られる凹領域３に、インクジェット印刷法で機能液が配置されるので、低い製造コストで高解像度のパターンを形成することができる。
（実施例２の変形例）
本実施例の濡れ性改質層２２の形成方法は、上述の方法に限定されない。例えば、下部層２１を構成することになる材料と、濡れ性改質層２２を構成することになる材料と、の混合物を含有した溶液を下地表面へ配置して、配置された溶液を相分離させることでも、濡れ性改質層２２は形成される。例えば、これら混合物を含有した溶液は、ポリアリルアミン（ｐｏｌｙａｒｙｌａｍｉｎｅ：以下ＰＡＡ）と、ポリ（９，９’−ジオクチルフルオレン−コベンゾチアジアゾ−ル）（ｐｏｌｙ（９，９’−ｄｉｏｃｔｙｌｆｌｕｏｒｅｎ−ｃｏ−ｂｅｎｚｏｔｈｉａｄｉａｚｏｌｅ：以下Ｆ８ＢＴ）と、を、メシチレンを含んだ適切な溶媒に共溶解させることで得られる。そして、下地表面にスピンコート法でこの溶液を塗布して乾燥させると、ＰＡＡ層からなる下部層２１と、Ｆ８ＢＴ層からなる濡れ性改質層２２と、が得られる。
図８および図９を参照しながら、２層プロセスによる「濡れ性コントラストを有するバンク構造」の製造方法を説明する。以下で述べるように、本実施例によれば、上面２ａの濡れ性と、側面２ｂの濡れ性とが、実施例１，２の場合に対して反転している。また、本実施例によれば、垂直な短いギャップが得られる。
まず、図８（ａ）のガラス基板３０上にスピンコート法で、ポリ（４−ビニルフェノール）（ｐｏｌｙ（４−ｖｉｎｙｌｐｈｅｎｏｌ）：以下ＰＶＰ）を含有した材料を塗布して、ＰＶＰを含んだ前駆層を形成する。ここでの前駆層の厚さは約１μｍである。その後、約１２０℃の温度で前駆層を焼成して、ＰＶＰ層からなる下部層３１を形成する（図８（ｂ））。ここで、ガラス基板３０の表面は、下部層３１にとっての「下地表面」である。
その後、下部層３１上にスピンコート法で、ポリスチレンを含有した材料を塗布して、ポリスチレンを含んだ前駆層を形成する。ここでの前駆層の厚さは約１μｍである。次に、約１００℃の温度で約１０分間、前駆層を焼成して、ポリスチレン層からなる上部層３３を形成する（図８（ｃ））。そして、この段階で、下部層３１と上部層３３とを含んだ２層構造２０４が得られる。
次に、図８（ｄ）に示すように、上部層３３にバンクパターン３５を与えるように、上部層３３に対してエンボス処理を施す。本実施例では、約１１０℃の温度と約３０Ｐａの圧力とで、バンクパターン３５の反転パターンが設けられたシリコンスタンプ５３を上部層３３に押し付ける。その後、上部層３３の温度が室温まで下がったら、上部層３３からシリコンスタンプ５３を引き抜く。そうすると、上部層３３において、バンクパターン３５を規定する凹部３５ａと凸部３５ｂとが与えられる。
次に、図９（ａ）に示すように、バンクパターン３５を上部層３３から下部層３１へ転写する。この際に本実施例では、上部層３３をマスクとして用いながら、Ｏ2とＣＦ4とが３：２の割合で混合されたガスを用いて２層構造２０４にプラズマ処理を施す。具体的には、凹部３５ａに対応する部分で、下部層３１の厚さが１００ｎｍになるまで下部層３１を取り除く。一方で、凸部３５ｂに対応する部分では、下部層３１は残る。そうすると、凹領域３を縁取る側面２ｂを有したバンク構造１が得られる。なお、凹領域３は、上部層３３の凹部３５ａに対応している。
次に、図９（ｂ）に示すように、側面２ｂの撥液性を増大させるように、バンク構造１にほぼ純粋なＣＦ4プラズマ処理を施す。なお、撥液性を向上させるＣＦ4プラズマ処理は、バンクパターン３５を転写する際に用いた装置と同じ装置を用いて、バンクパターン３５の転写に引続いて連続的に行われてもよい。
その後、残っている上部層３３をトルエン中で取り除く。この結果、図９（ｃ）に示すように、下部層３１の表面がバンク構造１の上面２ａとして露出される。
このようにして得られた上面２ａの接触角は約５０°であり、側面２ｂの接触角は約１０５°である。この段階では、実施例１，２のそれぞれのバンク構造１とは異なり、バンク構造１の上面２ａの親液性は、側面２ｂの親液性よりも高い。
（表２）は、上述のプロセスのそれぞれの段階での表面の接触角の測定結果を示している。（ａ）に示すように、スピンコート法による前駆層の形成と前駆層の焼成とによって、ＰＶＰ層からなる下部層３１を得た場合には、下部層３１の表面の接触角は、約５０°であった。また、（ｂ）に示すように、スピンコート法による前駆層の形成と前駆層の焼成とによって、ポリスチレン層からなる上部層３３を下部層３１上に形成し、上部層３３をトルエン中で取り除いた場合にも、下部層３１の表面の接触角は約５０°であった。そして、（ｃ）に示すように、下部層３１の表面にＣＦ4プラズマ処理を施した場合には、下部層３１の接触角は約１０５°であった。さらに、（ｄ）に示すように、下部層３１にＣＦ4プラズマ処理を施した後で下部層３１をトルエンに浸した場合でも、下部層３１の表面の接触角は、約１０５°であった。
なお、上面２ａの接触角は（ｂ）に対応し、側面２ｂの接触角は（ｄ）に対応する。
次に、水をベースとするＰＥＤＯＴ−ＰＳＳコロイド懸濁液を、インクジェットプロセスで、上面２ａに配置し、配置された懸濁液を１００℃の温度で１０分間、乾燥させる。そうすると、ＰＥＤＯＴ−ＰＳＳからなる導電性ライン６０が上面２ａ上に得られる（図９（ｄ））。なお、ＰＥＤＯＴはポリエチレンジオキシチオフェンの略であり、ＰＳＳはポリスチレンスルフォン酸の略である。また、ＰＥＤＯＴ−ＰＳＳは、導電性材料の一例である。なお、水をベースとするＰＥＤＯＴ−ＰＳＳコロイド懸濁液は、上述の機能液の一例である。
さて、ＰＥＤＯＴ−ＰＳＳは、エッチング処理に対して高い耐性を備えている。そこで、図１０（ａ）に示すように、導電性ライン６０をマスクとして用いて、凹領域３に対応する部分でガラス基板３０の表面が露出するように、Ｏ2プラズマ処理によって下部層３１をエッチングする。その後、図１０（ｂ）に示すように、ガラス基板３０の表面の親水性が増大するように、露出したガラス基板３０の表面にＣＦ4プラズマ処理を施す。ここで、このＣＦ4プラズマ処理によって、バンク構造１の側面２ｂ、すなわちＰＶＰからなる表面には高い撥水性が与えられる。その後、図１０（ｃ）に示すように、水をベースにしたＰＥＤＯＴ−ＰＳＳコロイド懸濁液を、他のインクジェットプロセスで、ガラス基板３０を底として有する凹領域３の内部に配置する。そうすると、凹領域３の内部に導電性ライン６１が得られる。
以上のような方法によって、上面２ａと、凹領域３の内部とに、それぞれＰＥＤＯＴを含んだ導電性ライン６０，６１が得られる。上面２ａと、凹領域３のとの間には、下部層３１の厚さに相当するギャップが存在する。このため、ガラス基板３０の平面に平行な面上での導電性ライン６０，６１の密度を高くできる。
以上説明したように、本実施例によれば、エンボス処理によって得られたバンクパターン３５が転写されることでバンク構造１が縁取られる。そしてこのことから、バンク構造１を製造する際にフォトリソ工程がなくてよい。つまり、フォトリソ工程にともなう露光工程を省略できるので、製造コストを低くできる。
ところで、上部層３３が厚ければ厚いほど、シリコンスタンプ５３を上部層３３から引き抜く際の困難さが増大し得る。このため、上部層３３の厚さはあまり大きくない方が好ましい。一方、下部層３１にはシリコンスタンプ５３が接しないので、下部層３１の厚さは大きくてよい。本実施例によれば、エンボス処理によって得られるバンクパターン３５の深さ（凹部３５ａの深さ）が小さくても、そのバンクパターン３５が下部層３１に転写されるので、最終的に得られる凹領域３の深さが、上部層３３に設けられた凹部３５ａの深さよりも大きくなり得る。
さらに、本実施例では、このような製造方法で製造されたバンク構造１によって縁取られる凹領域３に、インクジェット印刷法で機能液が配置される。このため、低い製造コストで高解像度のパターンを形成することができる。
図１１および図１２を参照しながら、２層プロセスによる「均一な濡れ性バンク構造」の製造方法の一例を説明する。
まず、図１１（ａ）のガラス基板４０上にスピンコート法で、ＰＭＧＩを含有した材料を塗布して、ＰＭＧＩを含んだ前駆層を形成する。ここでの前駆層の厚さは約５０ｎｍである。その後、約２１０℃の温度で約１０分間、前駆層を焼成して、ＰＭＧＩ層からなる下部層４１を形成する（図１１（ｂ））。ここで、ガラス基板４０の表面は、下部層４１にとっての「下地表面」である。
なお、図示はされていないが、本実施例では、もう一つのガラス基板４０上にも、ＰＭＧＩを含んだ前駆層を形成した。ただしこの場合の前駆層の厚さは約２５ｎｍである。そして、５０ｎｍの前駆層と同様に約２１０℃の温度で約１０分間、２５ｎｍの前駆層を焼成して、下部層４１よりも薄い下部層を形成した。以下では、厚い下部層４１についてのみ説明するが、薄い下部層にも下部層４１と同じ処理がされている。
次に、下部層４１上にスピンコート法で、ポリ（メチルメタクリレート）（ｐｏｌｙ（ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）：以下ＰＭＭＡ）を含有した材料を塗布して、ＰＭＭＡを含んだ前駆層を形成する。ここでの前駆層の厚さは約１μｍである。そして、約１２０℃の温度で約１０分間、前駆層を焼成して、ＰＭＭＡ層からなる上部層４３を形成した（図１１（ｃ））。そして、この段階で、２層構造２０４が得られる。
次に、図１１（ｄ）に示すように、上部層４３にバンクパターン４５を与えるように、上部層４３に対してエンボス処理を施す。この際に本実施例では、約１６０℃の温度かつ約３０Ｐａの圧力で、バンクパターン４５の反転パターンが設けられたシリコンスタンプ５４を上部層４３に押し付ける。その後、上部層４３の温度が室温まで下がったら、上部層４３からシリコンスタンプ５４を引き抜く。そうすると、上部層４３において、バンクパターン４５を規定する凹部４５ａと凸部４５ｂとが与えられる。
次に、図１２（ａ）に示すように、バンクパターン４５を上部層４３から下部層４１に転写する。この際に本実施例では、上部層４３をマスクとして用いながら２層構造２０４をエッチングする。そうすると、凹部４５ａに対応する部分で、下部層４１が取り除かれる。一方で、凸部４５ｂに対応する部分では、下部層４１は残る。この結果、凹領域３を縁取る側面２ｂを有したバンク構造１が得られる。なお、凹領域３は、上部層４３の凹部４５ａに対応している。
次に、残った上部層４３をアセトン中で取り除く。そうすると、図１２（ｂ）に示すように、下部層４１の表面がバンク構造１の上面２ａとして露出する。
その後、図１２（ｃ）に示すように、バンク構造１にＣＦ4プラズマ処理を施す。ここで、上面２ａと側面２ｂとは、どちらもＰＭＧＩ層からなる下部層４１の表面なので、ＣＦ4プラズマに曝されることで、上面２ａと側面２ｂとは撥水化される。一方、側面２ｂによって縁取られた凹領域３の底面はガラス基板４０の表面なので、ＣＦ4プラズマに曝されることで親水化される。このため、上面２ａと側面２ｂとの間に濡れ性の差はないが、一方で、上面２ａまたは側面２ｂと、凹領域３の底面と、の間に濡れ性の差が生じる。
そして、水をベースにした銀のコロイド懸濁液を凹領域３内に配置して、図１２（ｄ）に示すように、銀を含んだ導電性ライン６３を形成した。導電性ライン６３の最終的な厚さは、厚い下部層４１から得られたバンク構造１の場合に約６０ｎｍであり、薄い下部層から得られたバンク構造の場合に約２０ｎｍである。ここで、水をベースにした銀のコロイド懸濁液は、上述の機能液の他の一例である。
図１５は、本実施例の２層プロセスを用いて得られた導電性ライン６３を示している。図１５から明らかなように、導電性ライン６３は良好に縁取られている。実施例４の方法は、薄いバンク構造または厚いバンク構造を、広い面積に亘って製造するのに好適であり、そして、そのようなバンク構造１は、１層構造をエンボス処理することでは、容易に得られない。
なお、本実施例の凹領域３は、約４０μｍの幅を有した溝を構成している。所定の表面上にインクジェット印刷法で、直径２０μｍ程度の液滴の形態で導電性材料が配置されると、本実施形態のバンク構造１がない場合には、配置された液滴は表面上で５０μｍ程度の範囲に広がる。しかしながら、本実施例によれば、導電性ライン６３が設けられる範囲がバンク構造１によって縁取られた凹領域３を構成しているので、液滴が濡れ拡がる範囲の幅よりも小さい幅を有した導電性ライン６３が得られる。
以上説明したように、本実施例によれば、エンボス処理によって得られたバンクパターン４５が転写されることでバンク構造１が縁取られる。そしてこのことから、バンク構造１を製造する際にフォトリソ工程がなくてよい。つまり、フォトリソ工程にともなう露光工程を省略できるので、製造コストを低くすることができる。
また、本実施例では、このような製造方法で製造されたバンク構造１によって縁取られる凹領域３に、インクジェット印刷法で機能液が配置されるので、低い製造コストで高解像度のパターンを形成できる。
さらに、実施例１，２，３とは異なり、本実施例では、下部層４１の厚さが上部層４３よりも薄い。このように、バンク構造１の厚さの大きな割合を占め得る下部層の厚さは、実施例１，２，３の場合のように上部層よりも厚くてもよいし、本実施例の場合のように薄くてもよい。
以上の実施例１から４のそれぞれについて、以下のような改変を行っても、上述の効果と基本的に同じ効果が得られる。
（変形例１）
実施例１から４によれば、多層構造のそれぞれの層を構成する材料を配置する方法としてスピンコート法が用いられる。ただし、スピンコート法に代えて、例えば、ドクターブレード法、印刷法（例えば、スクリーン印刷法、オフセット印刷法、フレキソ印刷法、パッド印刷法、インクジェット印刷法、など）、蒸着法、スパッタ法、ＣＶＤ法、ディップコーティング法、スプレーコーティング法、電解めっき法、などが用いられてもよい。
（変形例２）
実施例１から４によれば、多層構造をエッチングする技術としてプラズマ処理が用いられる。ただし、プラズマ処理に代えて、例えば、レーザアブレーション、コロナ放電処理、紫外光・オゾン処理、溶媒溶解または化学溶解を含む湿式化学エッチング、などが用いられてもよい。
（変形例３）
実施例１から４は、広い面積に亘った電子回路の製造および電子デバイスの製造にとって特に好適である。そして、実施例１から４のバンク構造１に縁取られる凹領域３内にインクジェット法で配置される材料は、例えば、導電性材料、誘電体材料、半導体、ポリマー溶液、コロイド懸濁液、または無機材料のコロイド懸濁液であり得る。
（変形例４）
実施例１から４によれば、バンク構造１の側面２ｂの濡れ性を改質するためにプラズマ処理が用いられる。ただし、プラズマ処理に代えて、例えば、紫外光を照射する処理が用いられてもよいし、表面にフルオロアルキルシラン（ＦＡＳ）膜を形成する処理が用いられてもよい。
（変形例５）
実施例１から４によれば、上部層にシリコンスタンプを押し付ける際に、上部層の温度をガラス転移温度以上の温度に加熱させる。ただし、上部層にシリコンスタンプを押し付ける際の加熱を省略してもよい。
例えば、まず、紫外光に対して透過性を有するスタンプを準備する。このスタンプの表面には、実施例１のシリコンスタンプ５１のパターンと同じパターンを設けておく。
そして、スピンコート法で下部層上に、光硬化性樹脂を塗布して、光硬化性樹脂を含んだ前駆層を形成する。そして、上述のスタンプを前駆層に押し付ける。さらに、スタンプを前駆層に押し付けたままで、前駆層が硬化するように、前駆層に紫外光を照射する。そうすると、前駆層は、スタンプ上のパターンにしたがって硬化して上部層になる。その後、上部層からスタンプを取り除く。そしてこのことで、上部層にバンクパターンが与えられる。
本変形例では、スタンプが光透過性を有するので、スタンプ側からスタンプを介して前駆層に光を照射する。ただし、下地の下部層と、濡れ性改質層と、基板と、が紫外光に対して透過性を有している場合には、基板側から光を照射してもよい。
このような本変形例によれば、シリコンスタンプを押し付ける際の加熱と、それに伴う冷却とのセットを省略できる。そしてこのため、バンク構造を製造するのに必要な時間を短くできる。
（変形例６）
実施例１から４によれば、上部層にシリコンスタンプを押し付ける際に、上部層の温度をガラス転移温度以上の温度に加熱させる。ただし、上部層にシリコンスタンプを押し付ける際の加熱を省略してもよい。
例えば、実施例４のＰＭＭＡの代わりに、Ｄｏｗ Ｃｏｒｎｉｎｇ社から入手可能なＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）が用いられればよい。この場合、下部層４１上にスピンコート法でＨＳＱを塗布して、ＨＳＱを含んだ前駆層を形成する。その後、前駆層を約５０℃でプリベークして、上部層として機能するＨＳＱ層を形成する。このような上部層を用いれば、スタンプを上部層に押し当てる際に、上部層を加熱しなくても、例えば室温で、上部層にバンクパターンを与えることができる。
このような本変形例によれば、シリコンスタンプを押し付ける際の加熱と、それに伴う冷却とのセットを省略できる。そしてこのため、バンク構造を製造するのに必要な時間を短くできる。なお、ＨＳＱの代わりに、東京応化工業（株）から入手可能なＳＯＧ（Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ）が用いられても、同様な結果が得られる。
（ａ）から（ｃ）は本実施形態のバンク構造を説明する模式図である。 （ａ）から（ｃ）は本実施形態の３層プロセスの概略図である。 （ａ）から（ｃ）は本実施形態の２層プロセスの概略図である。 （ａ）から（ｄ）は実施例１の製造方法を説明する模式図である。 （ａ）から（ｅ）は実施例１の製造方法を説明する模式図である。 （ａ）から（ｄ）は実施例２の製造方法を説明する模式図である。 （ａ）から（ｄ）は実施例２の製造方法を説明する模式図である。 （ａ）から（ｄ）は実施例３の製造方法を説明する模式図である。 （ａ）から（ｄ）は実施例３の製造方法を説明する模式図である。 （ａ）から（ｃ）は実施例３の製造方法を説明する模式図である。 （ａ）から（ｄ）は実施例４の製造方法を説明する模式図である。 （ａ）から（ｄ）は実施例４の製造方法を説明する模式図である。 （ａ）は、エンボス処理が施された実施例１の３層構造の上面を示す図であり、（ｂ）は、最終的に得られるバンク構造１の上面を示す図である。 実施例２のバンク構造の上面を示す図。 実施例４の導電性ラインの上面を示す図。
符号の説明
１…バンク構造、２…バンク、２ａ…上面、２ｂ…側面、３…凹領域、４…下地物体、４ａ…表面、１０…シリコン基板、１１…下部層、１２…濡れ性改質層、１３…上部層、１０５…バンクパターン、１０５ａ…凹部、１０５ｂ…凸部、２０…ガラス基板、２０ａ…ＩＴＯ層、２０ｂ…自己組織化分子層、２１…下部層、２２…濡れ性改質層、２３…上部層、２５…バンクパターン、２５ａ…凹部、２５ｂ…凸部、３０…ガラス基板、３１…下部層、３３…上部層、３５…バンクパターン、３５ａ…凹部、３５ｂ…凸部、４０…ガラス基板、４１…下部層、４３…上部層、４５…バンクパターン、４５ａ…凹部、４５ｂ…凸部、５１〜５４…シリコンスタンプ。

Claims (30)

  1. 基体上に第１の層を形成する工程（ａ）と、
    前記第１の層上に濡れ性改質層を形成する工程（ｂ）と、
    前記濡れ性改質層上に第２の層を形成する工程（ｃ）と、
    前記第２の層にエンボス処理を施すことにより、前記第２の層にバンクパターンを規定する凸部と凹部とを形成する工程（ｄ）と、
    前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写してバンク構造を形成する工程（ｅ）と、
    前記濡れ性改質層の表面を露出して前記バンク構造の上面になるように、前記工程（ｅ）の後で、前記第２の層を取り除く工程（ｆ）と、
    を包含したバンク構造の製造方法。
  2. 請求項１記載のバンク構造の製造方法であって、
    前記濡れ性改質層の撥液性は前記第１の層の撥液性よりも高い、バンク構造の製造方法。
  3. 請求項２記載のバンク構造の製造方法であって、
    凹領域を縁取る前記バンク構造の側面と、前記上面と、の間で濡れ性の差異が生じるように、前記工程（ｅ）と（ｆ）との間で前記側面の親液性を向上させる工程（ｇ）をさらに包含したバンク構造の製造方法。
  4. 請求項１記載のバンク構造の製造方法であって、
    凹領域を縁取る前記バンク構造の凹領域の深さは２μｍ以上である、バンク構造の製造方法。
  5. 基体上に第１の層を形成する工程（ａ）と、
    前記第１の層上に濡れ性改質層を形成する工程（ｂ）と、
    前記濡れ性改質層上に第２の層を形成する工程（ｃ）と、
    前記第２の層にエンボス処理を施すことにより、前記第２の層にバンクパターンを規定する凸部と凹部とを形成する工程（ｄ）と、
    前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写して凹領域を縁取るバンク構造を形成する工程（ｅ）と、
    前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｅ）の後で、前記第２の層を取り除く工程（ｆ）と、
    前記凹領域にノズルから液滴として吐出されうる流動性を備える機能液を配置して、前記凹領域内に前記機能液を含んだパターンを形成する工程（ｇ）と、
    を包含したパターン形成方法。
  6. 請求項５記載のパターン形成方法であって、
    前記工程（ｇ）は、インクジェットヘッドの前記ノズルから前記機能液を吐出して、前記凹領域に前記機能液を配置する工程（ｇ１）を含んでいる、パターン形成方法。
  7. 請求項５または６記載のパターン形成方法であって、
    前記所定材料は導電性材料であり、
    前記工程（ｇ）によって導電性パターンが形成される、パターン形成方法。
  8. 請求項５または６記載のパターン形成方法であって、
    前記所定材料は強誘電体材料であり、
    前記工程（ｇ）によって強誘電体パターンが形成される、
    パターン形成方法。
  9. 請求項５または６記載のパターン形成方法であって、
    前記所定材料は半導体材料であり、
    前記工程（ｇ）によって半導体パターンが形成される、
    パターン形成方法。
  10. 請求項５または６記載のパターン形成方法であって、
    前記所定材料は誘電体材料であり、
    前記工程（ｇ）によって誘電体パターンが形成される、
    パターン形成方法。
  11. 請求項５または６記載のパターン形成方法であって、
    前記所定材料は電気発光材料であり、
    前記工程（ｇ）によって電気発光体パターンが形成される、
    パターン形成方法。
  12. 請求項５または６記載のパターン形成方法を包含した電子回路の製造方法。
  13. 請求項５または６記載のパターン形成方法を包含した電子デバイスの製造方法。
  14. 請求項６から１１のいずれか一つに記載のバンク構造のパターン形成方法であって、
    前記凹領域の深さは２μｍ以上である、
    パターン形成方法。
  15. 濡れ性改質層で覆われた第１の層を基体上に形成する工程（ａ）と、
    前記濡れ性改質層上に第２の層を形成する工程（ｂ）と、
    前記第２の層にエンボス処理を施すことにより、前記第２の層にバンクパターンを規定する凸部と凹部とを形成する工程（ｃ）と、
    前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写してバンク構造を形成する工程（ｄ）と、
    前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、
    を包含したバンク構造の製造方法。
  16. 請求項１５記載のバンク構造の製造方法であって、
    前記工程（ａ）は、前記第１の層の材料と界面活性剤とを含有した溶液を前記基体上に配置することと、前記第１の層の前記材料と前記界面活性剤とからそれぞれ前記第１の層と前記濡れ性改質層とが得られるように、前記配置された溶液を加熱することと、を含んでいる、バンク構造の製造方法。
  17. 請求項１５記載のバンク構造の製造方法であって、
    前記工程（ａ）は、前記第１の層の材料と前記濡れ性改質層の材料とを含有した溶液を前記基体上に配置して、前記第１の層の前記材料と前記濡れ性改質層の前記材料とからそれぞれ前記第１の層と前記濡れ性改質層を相分離によって得ることを含んでいる、
    バンク構造の製造方法。
  18. 請求項１５記載のバンク構造の製造方法であって、
    前記工程（ａ）は、前記基体上に前記第１の層を形成することと、前記濡れ性改質層が得られるように前記第１の層に物理処理または化学処理を施すことと、を含んでいる、バンク構造の製造方法。
  19. 請求項１５記載のバンク構造の製造方法であって、
    前記基体表面は、ＩＴＯ層または基板上に形成された自己組織化分子層によって実現されている、バンク構造の製造方法。
  20. 請求項１５から１９のいずれか一つに記載のバンク構造の製造方法であって、
    凹領域を縁取る前記バンク構造の前記凹領域の深さは２μｍ以上である、バンク構造の製造方法。
  21. 濡れ性改質層で覆われた第１の層を基体上に形成する工程（ａ）と、
    前記濡れ性改質層上に第２の層を形成する工程（ｂ）と、
    前記第２の層にバンクパターンを規定する凸部と凹部とを形成するように、前記第２の層にエンボス処理を施す工程（ｃ）と、
    凹領域を縁取るバンク構造が得られるように、前記第２の層の凸部をマスクにしたエッチングにより、前記バンクパターンを前記濡れ性改質層を介して前記第１の層へ転写する工程（ｄ）と、
    前記濡れ性改質層の表面が露出して前記バンク構造の上面になるように、前記工程（ｄ）の後で、前記第２の層を取り除く工程（ｅ）と、
    前記凹領域にノズルから液滴として吐出されうる流動性を備える機能液を配置して、前記凹領域内に前記所定材料を含んだパターンを形成する工程（ｆ）と、
    を包含したパターン形成方法。
  22. 請求項２１記載のパターン形成方法であって、
    前記工程（ｆ）は、インクジェットヘッドの前記ノズルから前記機能液を吐出して、前記凹領域に前記機能液を配置する工程（ｆ１）を含んでいる、パターン形成方法。
  23. 請求項２１または２２記載のパターン形成方法であって、
    前記所定材料は導電性材料であり、
    前記工程（ｆ）によって導電性パターンが形成される、パターン形成方法。
  24. 請求項２１または２２記載のパターン形成方法であって、
    前記所定材料は強誘電体材料であり、
    前記工程（ｆ）によって強誘電体パターンが形成される、パターン形成方法。
  25. 請求項２１または２２記載のパターン形成方法であって、
    前記所定材料は半導体材料であり、
    前記工程（ｆ）によって半導体パターンが形成される、パターン形成方法。
  26. 請求項２１または２２記載のパターン形成方法であって、
    前記所定材料は誘電体材料であり、
    前記工程（ｆ）によって誘電体パターンが形成される、パターン形成方法。
  27. 請求項２１または２２記載のパターン形成方法であって、
    前記所定材料は電気発光材料であり、
    前記工程（ｆ）によって電気発光体パターンが形成される、パターン形成方法。
  28. 請求項２１または２２記載のパターン形成方法を包含した電子回路の製造方法。
  29. 請求項２１または２２記載のパターン形成方法を包含した電子デバイスの製造方法。
  30. 請求項２１から２７のいずれか一つに記載のパターン形成方法であって、
    前記凹領域の深さは２μｍ以上である、パターン形成方法。
JP2006188925A 2006-07-10 2006-07-10 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法 Expired - Fee Related JP4407673B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006188925A JP4407673B2 (ja) 2006-07-10 2006-07-10 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
US11/763,092 US8413576B2 (en) 2006-07-10 2007-06-14 Method of fabricating a structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006188925A JP4407673B2 (ja) 2006-07-10 2006-07-10 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法

Publications (2)

Publication Number Publication Date
JP2008016756A JP2008016756A (ja) 2008-01-24
JP4407673B2 true JP4407673B2 (ja) 2010-02-03

Family

ID=38918011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006188925A Expired - Fee Related JP4407673B2 (ja) 2006-07-10 2006-07-10 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法

Country Status (2)

Country Link
US (1) US8413576B2 (ja)
JP (1) JP4407673B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2462845B (en) * 2008-08-21 2011-07-27 Cambridge Display Tech Ltd Organic electronic devices and methods of making the same using solution processing techniques
JP2010182824A (ja) * 2009-02-04 2010-08-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法
US9497164B2 (en) 2010-05-27 2016-11-15 At&T Intellectual Property I, L.P. System and method of redirecting internet protocol traffic for network based parental controls
JP5537400B2 (ja) * 2010-12-22 2014-07-02 株式会社東芝 パターン形成方法及び装置
JP6237631B2 (ja) * 2012-09-12 2017-11-29 コニカミノルタ株式会社 Ｌｅｄ装置の製造方法
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
CN104703408B (zh) * 2015-03-10 2018-05-15 上海量子绘景电子股份有限公司 高密度覆铜线路板的制备方法
EP3291657B1 (en) * 2016-08-30 2023-09-27 Inventronics GmbH A method of manufacturing support structures for lighting devices
CN107046048B (zh) * 2016-09-30 2020-09-04 广东聚华印刷显示技术有限公司 像素界定层及其制备方法和应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
US7060634B2 (en) * 2002-01-17 2006-06-13 Silecs Oy Materials and methods for forming hybrid organic-inorganic dielectric materials for integrated circuit applications
US7001658B2 (en) * 2003-04-28 2006-02-21 Eastman Kodak Company Heat selective electrically conductive polymer sheet
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4954498B2 (ja) 2004-06-01 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3807425B2 (ja) 2004-08-27 2006-08-09 セイコーエプソン株式会社 配線パターン形成方法およびｔｆｔ用ゲート電極の形成方法
JP4718946B2 (ja) * 2004-09-27 2011-07-06 株式会社東芝 板状構造体の製造装置
KR100671813B1 (ko) * 2004-10-15 2007-01-19 세이코 엡슨 가부시키가이샤 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
JP3874003B2 (ja) * 2004-10-27 2007-01-31 セイコーエプソン株式会社 配線パターン形成方法、及び膜パターン形成方法
JP2006156426A (ja) * 2004-11-25 2006-06-15 Seiko Epson Corp 導電性パターンの形成方法
US7517211B2 (en) * 2005-12-21 2009-04-14 Asml Netherlands B.V. Imprint lithography
GB2436163A (en) * 2006-03-10 2007-09-19 Seiko Epson Corp Device fabrication by ink-jet printing materials into bank structures, and embossing tool
US8987085B2 (en) * 2006-08-01 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for improving uniformity of cap layers

Also Published As

Publication number Publication date
US20080006161A1 (en) 2008-01-10
US8413576B2 (en) 2013-04-09
JP2008016756A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
JP4407673B2 (ja) バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
TWI644809B (zh) 印刷版、印刷版之製造方法、功能性元件之製造方法及印刷裝置
JP4876981B2 (ja) 電子装置の製造方法
JP4876729B2 (ja) マイクロエンボス加工による電子装置の製造方法
US7615483B2 (en) Printed metal mask for UV, e-beam, ion-beam and X-ray patterning
JP2005354044A (ja) 電子機能材料からなる所望のパターンの製作方法
KR101264673B1 (ko) 소프트 몰드를 이용한 미세 패턴 형성방법
US9837390B1 (en) Systems and methods for creating fluidic assembly structures on a substrate
JP4363425B2 (ja) Ｔｆｔ、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法
JP4984416B2 (ja) 薄膜トランジスタの製造方法
JP4884227B2 (ja) 素子配置基板の製造方法
JP2005028276A (ja) 膜形成方法、デバイス製造方法、電気光学装置、並びに電子機器
KR101326127B1 (ko) 패턴 어레이 형성 방법 및 이를 사용하여 형성된 패턴어레이를 포함하는 유기 소자
WO2012161051A1 (ja) パターン構造体の製造方法
JP4458075B2 (ja) 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法
US20140138345A1 (en) Methods of forming conductive patterns using inkjet printing methods
JP2008053582A (ja) 電子装置の製造方法
JP2008288239A (ja) パターニング方法、およびｔｆｔの製造方法
JP5071643B2 (ja) 電子装置の製造方法
KR101248862B1 (ko) 액체 유동층을 매개로 하는 나노 전사 롤 투 롤 인쇄법을 이용한 미세 패턴 형성 방법
JP2015173260A (ja) 機能性部材の製造方法、および機能性部材製造装置
JP4449949B2 (ja) 表面エネルギー差バンクの形成方法、パターンの形成方法、バンク構造、電子回路、電子デバイス、電子機器、及びスタンプ
KR101460072B1 (ko) 고해상도 마이크로 패턴의 제조방법
JP6899552B2 (ja) 被印刷基材の表面構造及びその製造方法
CN109256477B (zh) 用于qled的空穴注入层的制作方法和qled显示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees