JP4405292B2 - 不揮発性半導体記憶装置及びその書き込み方法 - Google Patents
不揮発性半導体記憶装置及びその書き込み方法 Download PDFInfo
- Publication number
- JP4405292B2 JP4405292B2 JP2004081988A JP2004081988A JP4405292B2 JP 4405292 B2 JP4405292 B2 JP 4405292B2 JP 2004081988 A JP2004081988 A JP 2004081988A JP 2004081988 A JP2004081988 A JP 2004081988A JP 4405292 B2 JP4405292 B2 JP 4405292B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- page
- data
- circuit
- write operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
- G11C2029/3602—Pattern generator
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本発明の第1実施形態に係るフラッシュメモリ(不揮発性半導体記憶装置)について図4から図7を参照して詳細に説明する。図4は、本発明の第1実施形態に係るフラッシュメモリ(不揮発性半導体記憶装置)のメモリセルアレイ及び書き込み回路の構成を示す図である。図4において、前述した背景技術で示した図15と同一機能の構成要素には同一の符号を付けて、その詳細な説明を省略する。ここでは構成が異なる部分のみを説明する。
本発明の第2実施形態に係るフラッシュメモリ(不揮発性半導体記憶装置)について図8から図11を参照して詳細に説明する。第2実施形態は、第1実施形態で示した物理チェッカーパターンの書き込み動作を改良したものであり、2つのページのプログラム動作と同時ベリファイ動作の書き込み動作において、一方のページの書き込み動作が完了し、他方のページの書き込み動作が完了していない場合、書き込み動作が完了していないページと新たなページの書き込み動作を行い、データ書き込み動作の高速化をさらに図るものである。
本発明の第3実施形態に係るフラッシュメモリ(不揮発性半導体記憶装置)について図12から図14を参照して詳細に説明する。
20 ワード線ドライバ
21 単一/多重選択ワード線ドライバ
25 セレクトゲート
26 単一/多重選択セレクトドライバ
30 書き込み回路
40、41 ベリファイ判定回路
50 カラムゲート
60 カラムドライバ
70 センスアンプ
80 I/Oバッファ
90 制御回路
100 アドレスバッファ
110 電圧発生回路
201 コントロールゲート
202 絶縁膜(ONO膜)
203 フローティングゲート
204 トンネル酸化膜
205 ソース
206 ドレイン
207 Pウェル
208 ディープNウェル
209 基板
301 読み出しレベル
302 プログラム状態しきい値電圧分布
303 イレーズ状態しきい値電圧分布
Claims (8)
- 複数のワード線と複数のビット線の交点にマトリクス状に配置された複数のメモリセルを有するメモリセルアレイと、
各ビット線毎に配置され、前記複数のメモリセルから構成されるページへ書き込みデータの一括書き込み動作を行う書き込み手段と、
偶数番目のビット線に接続された第1グループのメモリセルへの書き込み動作を行う第1グループの書き込み手段及び奇数番目のビット線に接続された第2グループのメモリセルへの書き込み動作を行う第2グループの書き込み手段の少なくとも一方を活性化状態又は非活性化状態に設定する書き込み手段活性化状態設定手段と、
前記複数のワード線から1又は2のワード線を選択するワード線選択手段と、
前記メモリセルへの書き込み動作を制御する制御回路と、を備え、
前記制御回路は、
第1のワード線を選択し、前記第1グループの書き込み手段を活性化状態に設定して前記第1のワード線に接続された第1のページの書き込み動作を行い、
第2のワード線を選択し、前記第2グループの書き込み手段を活性化状態に設定して前記第2のワード線に接続された第2のページの書き込み動作を行い、
前記第1及び第2のワード線を選択し、前記第1及び第2グループの書き込み手段を活性化状態に設定して前記第1及び第2のページのベリファイ動作を行う不揮発性半導体記憶装置。 - 前記書き込み手段は、前記書き込みデータを格納するラッチ回路と、前記ラッチ回路と前記ビット線とを接続し、活性化状態又は非活性化状態に遷移するビット線接続回路と、を備える請求項1記載の不揮発性半導体記憶装置。
- 前記書き込みデータは、市松模様のパターンからなる物理チェッカーパターンである請求項1記載の不揮発性半導体記憶装置。
- 前記ワード線選択手段は、互いに隣接しないワード線を選択する請求項1記載の不揮発性半導体記憶装置。
- 前記第1グループのメモリセルへの書き込み動作及び前記第2グループのメモリセルへの書き込み動作に必要な電圧を継続して発生する電圧発生回路を備える請求項1記載の不揮発性半導体記憶装置。
- 前記第1グループの書き込み動作の完了を検知する第1検知手段と、前記第2グループの書き込み動作の完了を検知する第2検知手段と、前記第1及び第2検知手段の出力に基づいて、書き込み動作が完了したグループの書き込み手段へ新たなページの書き込みデータを設定する書き込みデータ設定手段と、を備える請求項1記載の不揮発性半導体記憶装置。
- 前記第1検知手段は、前記第1グループの書き込み手段のラッチ回路に格納されたデータを参照して書き込み動作の完了を検知し、前記第2検知手段は、前記第2グループの書き込み手段のラッチ回路に格納されたデータを参照して書き込み動作の完了を検知する請求項6記載の不揮発性半導体記憶装置。
- 前記第1グループの書き込み手段へ書き込みデータを一括設定する第1書き込みデータ設定手段と、前記第2グループの書き込み手段へ書き込みデータを一括設定する第2書き込みデータ設定手段と、前記第1書き込みデータ設定手段及び前記第2書き込みデータ設定手段の少なくとも一方を活性化状態又は非活性化状態に設定するデータ設定手段活性化状態設定手段と、を備える請求項1記載の不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004081988A JP4405292B2 (ja) | 2004-03-22 | 2004-03-22 | 不揮発性半導体記憶装置及びその書き込み方法 |
CNB2005100591017A CN100421180C (zh) | 2004-03-22 | 2005-03-22 | 非易失性半导体存储器器件及其写方法 |
US11/085,575 US7260016B2 (en) | 2004-03-22 | 2005-03-22 | Non-volatile semiconductor memory device and writing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004081988A JP4405292B2 (ja) | 2004-03-22 | 2004-03-22 | 不揮発性半導体記憶装置及びその書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005267811A JP2005267811A (ja) | 2005-09-29 |
JP4405292B2 true JP4405292B2 (ja) | 2010-01-27 |
Family
ID=34986112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004081988A Expired - Fee Related JP4405292B2 (ja) | 2004-03-22 | 2004-03-22 | 不揮発性半導体記憶装置及びその書き込み方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7260016B2 (ja) |
JP (1) | JP4405292B2 (ja) |
CN (1) | CN100421180C (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4734110B2 (ja) * | 2005-12-14 | 2011-07-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100806119B1 (ko) | 2006-10-23 | 2008-02-22 | 삼성전자주식회사 | 플래시 메모리 장치 및 플래시 메모리 장치의 멀티-페이지프로그램 방법 |
JP5018074B2 (ja) * | 2006-12-22 | 2012-09-05 | 富士通セミコンダクター株式会社 | メモリ装置,メモリコントローラ及びメモリシステム |
US8239731B1 (en) * | 2007-07-06 | 2012-08-07 | Marvell International Ltd. | Methods and apparatus for providing multilevel coset coding and probabilistic error correction |
KR101343597B1 (ko) * | 2007-08-09 | 2013-12-20 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
US7869273B2 (en) * | 2007-09-04 | 2011-01-11 | Sandisk Corporation | Reducing the impact of interference during programming |
US8078795B2 (en) | 2008-01-31 | 2011-12-13 | Dell Products L.P. | Methods and media for writing data to flash memory |
US8102712B2 (en) * | 2009-12-22 | 2012-01-24 | Intel Corporation | NAND programming technique |
US8218366B2 (en) | 2010-04-18 | 2012-07-10 | Sandisk Technologies Inc. | Programming non-volatile storage including reducing impact from other memory cells |
JP5416079B2 (ja) * | 2010-12-16 | 2014-02-12 | 株式会社日立製作所 | 半導体記憶装置、およびメモリモジュール |
JP5445500B2 (ja) * | 2011-03-30 | 2014-03-19 | 株式会社デンソー | 半導体記憶装置 |
TWI498898B (zh) * | 2013-04-30 | 2015-09-01 | Phison Electronics Corp | 資料寫入方法、記憶體控制器與記憶體儲存裝置 |
US9299438B2 (en) | 2013-06-12 | 2016-03-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
WO2015092879A1 (ja) * | 2013-12-18 | 2015-06-25 | 株式会社 東芝 | 半導体記憶装置 |
CN105513635B (zh) * | 2014-09-23 | 2019-08-06 | 群联电子股份有限公司 | 编程方法、存储器存储装置及存储器控制电路单元 |
CN105845175B (zh) * | 2015-01-14 | 2020-02-04 | 旺宏电子股份有限公司 | 存储器装置及应用其上的方法 |
CN108665932A (zh) * | 2017-04-01 | 2018-10-16 | 北京兆易创新科技股份有限公司 | 一种nand闪存的编程方法和装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950011965B1 (ko) * | 1992-02-19 | 1995-10-12 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
US5452251A (en) | 1992-12-03 | 1995-09-19 | Fujitsu Limited | Semiconductor memory device for selecting and deselecting blocks of word lines |
KR960000616B1 (ko) | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
JP3252306B2 (ja) * | 1993-08-10 | 2002-02-04 | 株式会社日立製作所 | 半導体不揮発性記憶装置 |
JPH10275500A (ja) * | 1997-04-01 | 1998-10-13 | Nec Corp | 半導体メモリのテスト方法及びテスト回路 |
JP4073525B2 (ja) * | 1997-09-05 | 2008-04-09 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JPH11203879A (ja) | 1998-01-19 | 1999-07-30 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JPH11328981A (ja) | 1998-05-12 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置,およびレギュレータ |
JP3344331B2 (ja) * | 1998-09-30 | 2002-11-11 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
KR100343285B1 (ko) | 2000-02-11 | 2002-07-15 | 윤종용 | 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치의프로그램 방법 |
JP4044755B2 (ja) | 2000-12-12 | 2008-02-06 | 三星電子株式会社 | 不揮発性半導体メモリ装置及びそれのプログラム方法 |
US6480419B2 (en) * | 2001-02-22 | 2002-11-12 | Samsung Electronics Co., Ltd. | Bit line setup and discharge circuit for programming non-volatile memory |
JP3940570B2 (ja) * | 2001-07-06 | 2007-07-04 | 株式会社東芝 | 半導体記憶装置 |
JP4005000B2 (ja) * | 2003-07-04 | 2007-11-07 | 株式会社東芝 | 半導体記憶装置及びデータ書き込み方法。 |
-
2004
- 2004-03-22 JP JP2004081988A patent/JP4405292B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-22 CN CNB2005100591017A patent/CN100421180C/zh not_active Expired - Fee Related
- 2005-03-22 US US11/085,575 patent/US7260016B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN1674157A (zh) | 2005-09-28 |
JP2005267811A (ja) | 2005-09-29 |
CN100421180C (zh) | 2008-09-24 |
US7260016B2 (en) | 2007-08-21 |
US20050207259A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI650758B (zh) | 半導體記憶裝置及其控制方法 | |
CN100421180C (zh) | 非易失性半导体存储器器件及其写方法 | |
JP5295708B2 (ja) | 不揮発性半導体記憶装置 | |
KR100967007B1 (ko) | 불휘발성 메모리 소자의 프로그램 검증 방법 | |
JP3940570B2 (ja) | 半導体記憶装置 | |
JP2010067327A (ja) | 不揮発性半導体記憶装置 | |
JP2013125576A (ja) | 不揮発性半導体記憶装置 | |
TWI517168B (zh) | 非揮發性半導體記憶體裝置及其讀出方法 | |
JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
JP2016110672A (ja) | 不揮発性半導体記憶装置 | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
JP2016110670A (ja) | 不揮発性半導体記憶装置 | |
JP2007310936A (ja) | 半導体記憶装置 | |
CN100511479C (zh) | 非易失性半导体存储器件及其记录方法 | |
JP2009272026A (ja) | 不揮発性半導体記憶装置 | |
JP2004355675A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
US20110158000A1 (en) | Semiconductor memory device and method of programming the same | |
JPWO2006059375A1 (ja) | 半導体装置および半導体装置の制御方法 | |
TWI482159B (zh) | 非揮發性半導體記憶裝置及其讀出方法 | |
JP2010086623A (ja) | Nand型フラッシュメモリ | |
JP3762416B2 (ja) | 不揮発性半導体記憶装置 | |
JP4794231B2 (ja) | 不揮発性半導体記憶装置 | |
JP3110395B2 (ja) | ベリファイ装置 | |
JP2001084788A (ja) | 不揮発性半導体記憶装置 | |
JP2006351112A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4405292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |