JP4404164B1 - Method for manufacturing a semiconductor light emitting device - Google Patents
Method for manufacturing a semiconductor light emitting device Download PDFInfo
- Publication number
- JP4404164B1 JP4404164B1 JP2009151268A JP2009151268A JP4404164B1 JP 4404164 B1 JP4404164 B1 JP 4404164B1 JP 2009151268 A JP2009151268 A JP 2009151268A JP 2009151268 A JP2009151268 A JP 2009151268A JP 4404164 B1 JP4404164 B1 JP 4404164B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium nitride
- based semiconductor
- light emitting
- nitride based
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【課題】歪みを内包する六方晶系III族窒化物からなる発光層を含みこの発光層からの電子の溢れを低減できる窒化物系半導体光素子を提供する。
【解決手段】窒化物系半導体光素子ＬＥ１では、歪みを内包した井戸層２１は、ｃ軸方向に延びる基準軸に直交する面に対して傾斜角αで傾斜した基準平面ＳＲ１に沿って延びる。傾斜角αは５９度より大きく８０度未満の範囲及び１５０度より大きく１８０度未満の範囲である。負のピエゾ電界を有する発光層ＳＰ−に隣接して、障壁層のバンドギャップより大きなバンドギャップを有する窒化ガリウム系半導体層Ｐが示されている。井戸層Ｗ３におけるピエゾ電界の向きはｎ層からｐ層への方向であり、窒化ガリウム系半導体層Ｐにおけるピエゾ電界の向きはｐ層からｎ層への方向である。このため、発光層ＳＰ−と窒化ガリウム系半導体層Ｐとの界面には、伝導帯ではなく価電子帯にディップが形成される。
【選択図】図３A nitride-based semiconductor optical device including a light-emitting layer made of hexagonal III-nitride containing a strain and capable of reducing overflow of electrons from the light-emitting layer is provided.
In a nitride-based semiconductor optical device LE1, a well layer including a strain extends along a reference plane SR1 inclined at an inclination angle α with respect to a plane orthogonal to a reference axis extending in the c-axis direction. The inclination angle α is in a range greater than 59 degrees and less than 80 degrees and in a range greater than 150 degrees and less than 180 degrees. A gallium nitride based semiconductor layer P having a band gap larger than the band gap of the barrier layer is shown adjacent to the light emitting layer SP− having a negative piezoelectric field. The direction of the piezoelectric field in the well layer W3 is from the n layer to the p layer, and the direction of the piezoelectric field in the gallium nitride based semiconductor layer P is from the p layer to the n layer. Therefore, a dip is formed in the valence band instead of the conduction band at the interface between the light emitting layer SP− and the gallium nitride based semiconductor layer P.
[Selection] Figure 3
Description
本発明は、窒化物系半導体光素子のためのエピタキシャルウエハ及び半導体発光素子を製造する方法に関する。 The present invention relates to an epitaxial wafer for a nitride based semiconductor optical device and a method for manufacturing a semiconductor light emitting device.
特許文献１には、半導体光素子が記載されている。半導体光素子では、［０００１］方向と約４０度、９０度、１４０度の角度を成す方向では、歪層内のピエゾ電界が全く発生しない。そこで、角度３０度−５０度、８０度−１００度、及び１３０度−１５０度の範囲に、面方位を選択している。このために、歪み量子井戸構造内にピエゾ電界が殆ど発生しない基板の面上に、エピタキシャル成長を行っている。 Patent Document 1 describes a semiconductor optical device. In the semiconductor optical device, no piezoelectric field is generated in the strained layer in the direction that forms an angle of about 40 degrees, 90 degrees, and 140 degrees with the [0001] direction. Therefore, the plane orientation is selected in the range of angles of 30 ° -50 °, 80 ° -100 °, and 130 ° -150 °. For this purpose, epitaxial growth is performed on the surface of the substrate where a piezoelectric field hardly occurs in the strained quantum well structure.
特許文献２には、半導体発光素子が記載されている。半導体発光素子は、非極性面上に作製されている。非極性面は、｛１１−２０｝面、｛１１−２０｝面から−５度以上＋５度の範囲で傾いた面等、或いは｛１−１００｝面、｛１−１００｝面から−５度以上＋５度の範囲で傾いた面である。
非特許文献１には、ウルツ鉱構造のＩｎＧａＮ／ＧａＮヘテロ構造におけるピエゾ効果の結晶方位依存性の理論的研究が記載されている。（０００１）から３９度及び９０度のオフ角において結晶方位に沿って成長された歪み層には、縦成分のピエゾ電界が誘起されない。また、非特許文献２には、ウルツ鉱構造のＩｎＧａＮ／ＧａＮ量子井戸の電気的な特性に関する結晶方位効果が記載されている。オフ角を増加すると、ＩｎＧａＮ／ＧａＮ量子井戸構造の内部電界は、５５度のオフ角あたりで符号を変える。
Non-Patent Document 1 describes a theoretical study of the crystal orientation dependence of the piezo effect in an InGaN / GaN heterostructure with a wurtzite structure. A vertical component piezoelectric field is not induced in the strained layer grown along the crystal orientation at an off angle of 39 degrees and 90 degrees from (0001). Non-Patent
窒化ガリウム系半導体の（０００１）面上に成長されたＩｎＧａＮ井戸層には、非常に大きなピエゾ電界が発生する。このピエゾ電界は、活性層内で電子と正孔の波動関数を空間的に分離させる。このため、発光素子の発光効率が低下する。また、この発光素子では、印加電流の増加に伴い、注入キャリアが、活性層内のピエゾ電界をスクリーニングする。このスクリーニングにより、印加電流の増加に伴い、発光波長のブルーシフトが生ずる。 A very large piezo electric field is generated in the InGaN well layer grown on the (0001) plane of the gallium nitride semiconductor. This piezo electric field spatially separates the wave functions of electrons and holes in the active layer. For this reason, the light emission efficiency of the light emitting element decreases. In this light emitting device, the injected carriers screen the piezo electric field in the active layer as the applied current increases. This screening causes a blue shift of the emission wavelength as the applied current increases.
特許文献２では、大きなブルーシフトを回避するために、（０００１）面と９０°をなす角である、｛１１−２０｝面、｛１−１００｝面上に活性層を形成している。
In
特許文献１では、大きなブルーシフトを回避するために、活性層の内部電界がゼロになる角度である４０度、１４０度のオフ角を用いる。非特許文献１では、内部電界がゼロになるオフ角を理論的な計算により見積もっている。 In Patent Document 1, in order to avoid a large blue shift, off-angles of 40 degrees and 140 degrees, which are angles at which the internal electric field of the active layer becomes zero, are used. In Non-Patent Document 1, the off angle at which the internal electric field becomes zero is estimated by theoretical calculation.
しかしながら、｛１１−２０｝面及び｛１０−１０｝面からなる主面、つまり、非極性の主面のウエハを作製するためには、（０００１）面方向に厚く成長したインゴットから、上記面方位の主面を得るように切り出して結晶片を作製する。この切り出しは、インゴットを縦方向に行われるので、切り出された結晶片の幅はたかだか１０ｍｍ程度である。 However, in order to fabricate a wafer having a {11-20} plane and a {10-10} plane, that is, a nonpolar main plane, the above-described plane is formed from an ingot that has been grown thick in the (0001) plane direction. A crystal piece is produced by cutting out so as to obtain a principal plane of orientation. Since this cutting is performed in the longitudinal direction of the ingot, the width of the cut crystal piece is about 10 mm at most.
特許文献１及び２では、ピエゾ電界をゼロまたはゼロに近づける面方位を利用している。特許文献１及び２の発明とは異なって、発明者らの検討によれば、有限な大きさのピエゾ電界を利用することによって、半導体発光素子の特性を向上できる。
In
本発明は、このような事情を鑑みて為されたものであり、歪みを内包する六方晶系III族窒化物からなる発光層を含む半導体発光素子を製造する方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide a method of manufacturing a semiconductor light emitting device including a light emitting layer composed of hexagonal group III nitride that strained .
本発明の一側面に係る窒化物系半導体光素子は、（ａ）第１の窒化ガリウム系半導体領域と、（ｂ）歪みを内包する六方晶系窒化ガリウム系半導体からなる井戸層と窒化ガリウム系半導体からなる障壁層とを含む発光層と、（ｃ）第２の窒化ガリウム系半導体領域とを備え、前記発光層は、前記第１の窒化ガリウム系半導体領域と前記第２の窒化ガリウム系半導体領域との間に設けられ、前記第１の窒化ガリウム系半導体領域は一又は複数のｎ型窒化ガリウム系半導体層を含み、前記第２の窒化ガリウム系半導体領域は、前記障壁層のバンドギャップよりも大きな窒化ガリウム系半導体層と、一又は複数のｐ型窒化ガリウム系半導体層とを含み、前記井戸層及び前記障壁層の各々は、ｃ軸方向に延びる基準軸に直交する面から５９度以上８０度未満の範囲及び１５０度より大きく１８０度未満の範囲の傾斜角で傾斜した基準平面に沿って延びており、前記発光層におけるピエゾ電界は、前記第２の窒化ガリウム系半導体領域から前記第１の窒化ガリウム系半導体領域へ向かう方向と逆向きの成分を有しており、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、前記発光層に隣接しており、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、電子ブロック層及びクラッド層のいずれか一方である。 A nitride-based semiconductor optical device according to one aspect of the present invention includes: (a) a first gallium nitride-based semiconductor region; (b) a well layer composed of a hexagonal gallium nitride-based semiconductor containing a strain; A light emitting layer including a barrier layer made of a semiconductor; and (c) a second gallium nitride based semiconductor region, wherein the light emitting layer includes the first gallium nitride based semiconductor region and the second gallium nitride based semiconductor. The first gallium nitride based semiconductor region includes one or a plurality of n-type gallium nitride based semiconductor layers, and the second gallium nitride based semiconductor region has a band gap of the barrier layer. A large gallium nitride based semiconductor layer and one or a plurality of p-type gallium nitride based semiconductor layers, and each of the well layer and the barrier layer is at least 59 degrees from a plane orthogonal to a reference axis extending in the c-axis direction. 80 Extending along a reference plane inclined at an inclination angle of less than 150 degrees and greater than 150 degrees and less than 180 degrees, and the piezoelectric field in the light emitting layer is from the second gallium nitride based semiconductor region to the first The gallium nitride based semiconductor layer of the second gallium nitride based semiconductor region is adjacent to the light emitting layer and has a component opposite to the direction toward the gallium nitride based semiconductor region. The gallium nitride based semiconductor layer in the gallium nitride based semiconductor region is one of an electron block layer and a cladding layer.
この窒化物系半導体光素子によれば、井戸層及び障壁層が上記の角度範囲の傾斜角で傾斜した基準平面に沿って延びるので、発光層におけるピエゾ電界は第２の窒化ガリウム系半導体領域から第１の窒化ガリウム系半導体領域へ向かう方向と逆向きの成分を有する。一方、この窒化ガリウム系半導体層におけるピエゾ電界は第２の窒化ガリウム系半導体領域から第１の窒化ガリウム系半導体領域へ向かう方向と同じ向きの成分を有する。第２の窒化ガリウム系半導体領域の窒化ガリウム系半導体層は発光層に隣接しているので、この窒化ガリウム系半導体層と発光層との界面では、伝導帯ではなく価電子帯にディップが生じる。したがって、ディップが伝導帯ではなく価電子帯に生じるので、電子のオーバフローを低減できる。 According to this nitride-based semiconductor optical device, the well layer and the barrier layer extend along the reference plane inclined at the inclination angle in the above-mentioned angular range, so that the piezoelectric field in the light-emitting layer is generated from the second gallium nitride-based semiconductor region. It has a component opposite to the direction toward the first gallium nitride based semiconductor region. On the other hand, the piezoelectric field in the gallium nitride based semiconductor layer has a component in the same direction as the direction from the second gallium nitride based semiconductor region to the first gallium nitride based semiconductor region. Since the gallium nitride semiconductor layer in the second gallium nitride semiconductor region is adjacent to the light emitting layer, a dip occurs in the valence band instead of the conduction band at the interface between the gallium nitride semiconductor layer and the light emitting layer. Therefore, since dip occurs in the valence band instead of the conduction band, the overflow of electrons can be reduced.
本発明に係る窒化物系半導体光素子では、前記井戸層はＩｎＧａＮであり、前記障壁層はＧａＮまたはＩｎＧａＮであることができる。この窒化物系半導体光素子によれば、ＩｎＮのａ軸及びｃ軸方向の格子定数はＧａＮのａ軸及びｃ軸方向の格子定数より大きいので、ＩｎＧａＮ井戸層は障壁層から応力を受けて、歪みを内包することになる。 In the nitride-based semiconductor optical device according to the present invention, the well layer may be InGaN, and the barrier layer may be GaN or InGaN. According to this nitride-based semiconductor optical device, since the lattice constant in the a-axis and c-axis directions of InN is larger than the lattice constant in the a-axis and c-axis directions of GaN, the InGaN well layer receives stress from the barrier layer, It will contain the distortion.
本発明に係る窒化物系半導体光素子は、前記傾斜角は、６２度以上８０度未満の範囲にあることができる。この窒化物系半導体光素子によれば、ブルーシフトを小さくできる。或いは、本発明に係る窒化物系半導体光素子では、前記傾斜角は、１５０度より大きく１７０度以下の範囲にあることができる。この窒化物系半導体光素子によれば、ブルーシフトを小さくできる。 In the nitride-based semiconductor optical device according to the present invention, the tilt angle may be in the range of 62 degrees to less than 80 degrees. According to this nitride semiconductor optical device, the blue shift can be reduced. Alternatively, in the nitride based semiconductor optical device according to the present invention, the tilt angle may be in a range of greater than 150 degrees and less than or equal to 170 degrees. According to this nitride semiconductor optical device, the blue shift can be reduced.
本発明に係る窒化物系半導体光素子は、六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなる基板を更に備えることができる。前記基板の前記主面は、該六方晶系半導体のｃ軸に直交する平面から５９度より大きく８０度未満の範囲及び１５０度より大きく１８０度未満の範囲の傾斜角で傾斜した平面に沿って延びており、前記第１の窒化ガリウム系半導体領域、前記発光層、及び前記第２の窒化ガリウム系半導体領域は、前記基板の前記主面上において所定の軸の方向に配列されている。 The nitride-based semiconductor optical device according to the present invention includes a substrate made of a hexagonal semiconductor In S Al T Ga 1- STN (0 ≦ S ≦ 1, 0 ≦ T ≦ 1, 0 ≦ S + T ≦ 1). Further, it can be provided. The main surface of the substrate is along a plane inclined at an inclination angle in a range greater than 59 degrees and less than 80 degrees and in a range greater than 150 degrees and less than 180 degrees from a plane orthogonal to the c-axis of the hexagonal semiconductor. The first gallium nitride based semiconductor region, the light emitting layer, and the second gallium nitride based semiconductor region are arranged in a predetermined axis direction on the main surface of the substrate.
この窒化物系半導体光素子によれば、この基板を用いることによって、発光層におけるピエゾ電界が第２の窒化ガリウム系半導体領域から第１の窒化ガリウム系半導体領域へ向かう方向と逆向きの成分を有する。 According to this nitride semiconductor optical device, by using this substrate, the piezoelectric electric field in the light emitting layer has a component opposite to the direction from the second gallium nitride semiconductor region toward the first gallium nitride semiconductor region. Have.
本発明に係る窒化物系半導体光素子では、前記基板は、ｃ軸方向に伸びる貫通転位の密度が第１の貫通転位密度より大きい複数の第１の領域と、ｃ軸方向に伸びる貫通転位の密度が第１の貫通転位密度より小さい複数の第２の領域とを含み、前記第１および第２の領域は交互に配置されており、前記基板の前記主面には前記第１および第２の領域が現れている。 In the nitride-based semiconductor optical device according to the present invention, the substrate includes a plurality of first regions in which threading dislocation density extending in the c-axis direction is larger than the first threading dislocation density, and threading dislocation extending in the c-axis direction. A plurality of second regions having a density smaller than the first threading dislocation density, wherein the first and second regions are alternately arranged, and the first and second regions are disposed on the main surface of the substrate. Area appears.
この窒化物系半導体光素子によれば、発光層が第２の領域上に設けられるので、貫通転位密度が発光特性に与える影響を低減できる。 According to this nitride-based semiconductor optical device, since the light emitting layer is provided on the second region, the influence of threading dislocation density on the light emission characteristics can be reduced.
本発明に係る窒化物系半導体光素子は、前記第２の領域の前記貫通転位の密度は１×１０７ｃｍ−２未満であることができる。この窒化物系半導体光素子によれば、良好な発光特性の発光層が提供される。 In the nitride-based semiconductor optical device according to the present invention, the threading dislocation density in the second region may be less than 1 × 10 7 cm −2 . According to this nitride-based semiconductor optical device, a light emitting layer having good light emission characteristics is provided.
本発明に係る窒化物系半導体光素子では、前記第１の窒化ガリウム系半導体領域、前記発光層及び前記第２の窒化ガリウム系半導体領域は、前記基板の前記主面上に搭載された半導体積層を構成し、前記基板は導電性を有する。当該六方晶系窒化物系半導体光素子は、前記半導体積層に設けられた第１の電極と、前記基板の裏面に設けられた第２の電極とを備えることができる。この窒化物系半導体光素子によれば、エピタキシャル積層の上面にアノード及びカソードの両電極を配置しない。 In the nitride based semiconductor optical device according to the present invention, the first gallium nitride based semiconductor region, the light emitting layer and the second gallium nitride based semiconductor region are mounted on the main surface of the substrate. The substrate has conductivity. The hexagonal nitride-based semiconductor optical device can include a first electrode provided in the semiconductor stack and a second electrode provided on the back surface of the substrate. According to this nitride-based semiconductor optical device, neither the anode nor the cathode electrode is disposed on the upper surface of the epitaxial stack.
本発明に係る窒化物系半導体光素子では、前記発光層は、第１及び第２の光ガイド層と量子井戸構造の活性層とを含み、前記量子井戸構造は前記井戸層及び前記障壁層を含み、前記活性層は、前記第１の光ガイド層と前記第２の光ガイド層との間に設けられていることができる。この窒化物系半導体光素子によれば、半導体レーザが提供される。 In the nitride-based semiconductor optical device according to the present invention, the light emitting layer includes first and second light guide layers and an active layer having a quantum well structure, and the quantum well structure includes the well layer and the barrier layer. The active layer may be provided between the first light guide layer and the second light guide layer. According to this nitride-based semiconductor optical device, a semiconductor laser is provided.
本発明に係る窒化物系半導体光素子は、前記基準平面はａ軸の方向に傾斜していることができる。この窒化物系半導体光素子によれば、傾斜がａ軸の方向なので、ｍ面劈開が可能である。 In the nitride-based semiconductor optical device according to the present invention, the reference plane may be inclined in the a-axis direction. According to this nitride semiconductor optical device, since the inclination is in the a-axis direction, m-plane cleavage is possible.
本発明に係る窒化物系半導体光素子は、前記基準平面はｍ軸の方向に傾斜していることができる。この窒化物系半導体光素子によれば、傾斜がｍ軸の方向であるので、ａ面劈開が可能である。 In the nitride-based semiconductor optical device according to the present invention, the reference plane may be inclined in the m-axis direction. According to this nitride semiconductor optical device, since the inclination is in the m-axis direction, a-plane cleavage is possible.
本発明に係る窒化物系半導体光素子は、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、少なくともＡｌを含むｐ型ＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０＜Ｘ≦１、0≦Ｙ≦１、０＜Ｘ＋Ｙ≦１）からなることができる。この窒化物系半導体光素子によれば、キャリアを効率よく発光層内に閉じ込めることができる。 In the nitride-based semiconductor optical device according to the present invention, the gallium nitride-based semiconductor layer in the second gallium nitride-based semiconductor region includes a p-type Al X Ga Y In 1- XYN (0 < X ≦ 1, 0 ≦ Y ≦ 1, 0 <X + Y ≦ 1). According to this nitride semiconductor optical device, carriers can be efficiently confined in the light emitting layer.
本発明の別の側面に係る発明は、窒化物系半導体光素子のためのエピタキシャルウエハである。このエピタキシャルウエハは、（ａ）第１の窒化ガリウム系半導体領域と、（ｂ）歪みを内包する六方晶系窒化ガリウム系半導体からなる井戸層と窒化ガリウム系半導体からなる障壁層とを含む発光層と、（ｃ）第２の窒化ガリウム系半導体領域と、（ｄ）六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなるウエハとを備え、前記発光層は、前記ウエハ上において前記第１の窒化ガリウム系半導体領域と前記第２の窒化ガリウム系半導体領域との間に設けられ、前記第１の窒化ガリウム系半導体領域は一又は複数のｎ型窒化ガリウム系半導体層を含み、前記第２の窒化ガリウム系半導体領域は、前記障壁層のバンドギャップよりも大きな窒化ガリウム系半導体層と、一又は複数のｐ型窒化ガリウム系半導体層とを含み、前記井戸層及び前記障
壁層の各々は、ｃ軸方向に延びる基準軸に直交する面から５９度以上８０度未満の範囲及び１５０度より大きく１８０度未満の範囲の傾斜角で傾斜した基準平面に沿って延びており、前記発光層におけるピエゾ電界は、前記第２の窒化ガリウム系半導体領域から前記第１の窒化ガリウム系半導体領域へ向かう方向と逆向きの成分を有しており、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、前記発光層に隣接しており、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、電子ブロック層及びクラッド層のいずれか一方であり、前記障壁層はＧａＮまたはＩｎＧａＮである。
The invention according to another aspect of the present invention is an epitaxial wafer for a nitride-based semiconductor optical device. The epitaxial wafer includes (a) a first gallium nitride semiconductor region, (b) a light emitting layer including a well layer made of a hexagonal gallium nitride semiconductor containing a strain and a barrier layer made of a gallium nitride semiconductor. If, (c) a second gallium nitride based semiconductor region, (d) hexagonal semiconductor in S Al T Ga 1-S -T N (0 ≦ S ≦ 1,0 ≦ T ≦ 1,0 ≦ S + T ≦ 1), and the light emitting layer is provided between the first gallium nitride semiconductor region and the second gallium nitride semiconductor region on the wafer, and the first gallium nitride is provided. The semiconductor region includes one or more n-type gallium nitride semiconductor layers, and the second gallium nitride semiconductor region includes a gallium nitride semiconductor layer larger than the band gap of the barrier layer, and one or more p-type semiconductor layers. Type Each of the well layer and the barrier layer has a range of 59 degrees to less than 80 degrees and a range of more than 150 degrees to less than 180 degrees from a plane orthogonal to the reference axis extending in the c-axis direction. The piezo electric field in the light emitting layer has a component opposite to the direction from the second gallium nitride semiconductor region to the first gallium nitride semiconductor region. The gallium nitride based semiconductor layer of the second gallium nitride based semiconductor region is adjacent to the light emitting layer, and the gallium nitride based semiconductor layer of the second gallium nitride based semiconductor region is One of the electron blocking layer and the cladding layer, and the barrier layer is GaN or InGaN.
本発明の別の側面に係る発明は、窒化物系半導体光素子のためのエピタキシャルウエハである。このエピタキシャルウエハは、（ａ）第１の窒化ガリウム系半導体領域と、（ｂ）歪みを内包する六方晶系窒化ガリウム系半導体からなる井戸層と窒化ガリウム系半導体からなる障壁層とを含む発光層と、（ｃ）第２の窒化ガリウム系半導体領域と、（ｄ）六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなるウエハとを備える。前記発光層は、前記ウエハ上において前記第１の窒化ガリウム系半導体領域と前記第２の窒化ガリウム系半導体領域との間に設けられ、前記第１の窒化ガリウム系半導体領域は一又は複数のｎ型窒化ガリウム系半導体層を含み、前記第２の窒化ガリウム系半導体領域は、前記障壁層のバンドギャップよりも大きな窒化ガリウム系半導体層と、一又は複数のｐ型窒化ガリウム系半導体層とを含み、前記井戸層及び前記障壁層の各々は、ｃ軸方向に延びる基準軸に直交する面から６２度以上８０度未満及び１５０度より大きく１８０度未満の範囲の傾斜角で傾斜した基準平面に沿って延びており、前記発光層におけるピエゾ電界は前記第２の窒化ガリウム系半導体領域から前記第１の窒化ガリウム系半導体領域へ向かう方向と逆向きの成分を有しており、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、前記発光層に隣接しており、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、電子ブロック層であると共に、前記窒化ガリウム系半導体層はＡｌＧａＮから成り、前記井戸層はＩｎＧａＮであり、前記障壁層はＧａＮまたはＩｎＧａＮである。 The invention according to another aspect of the present invention is an epitaxial wafer for a nitride-based semiconductor optical device. The epitaxial wafer includes (a) a first gallium nitride based semiconductor region, (b) a light emitting layer including a well layer composed of a hexagonal gallium nitride based semiconductor including a strain and a barrier layer composed of a gallium nitride based semiconductor. If, (c) a second gallium nitride based semiconductor region, (d) hexagonal semiconductor in S Al T Ga 1-S -T N (0 ≦ S ≦ 1,0 ≦ T ≦ 1,0 ≦ S + T ≦ 1). The light emitting layer is provided between the first gallium nitride based semiconductor region and the second gallium nitride based semiconductor region on the wafer, and the first gallium nitride based semiconductor region includes one or a plurality of n. The second gallium nitride semiconductor region includes a gallium nitride semiconductor layer larger than the band gap of the barrier layer and one or more p-type gallium nitride semiconductor layers. Each of the well layer and the barrier layer is along a reference plane inclined at an inclination angle ranging from 62 degrees to less than 80 degrees and from more than 150 degrees to less than 180 degrees from a plane orthogonal to the reference axis extending in the c-axis direction. The piezoelectric field in the light emitting layer has a component opposite to the direction from the second gallium nitride semiconductor region to the first gallium nitride semiconductor region. The gallium nitride based semiconductor layer of the second gallium nitride based semiconductor region is adjacent to the light emitting layer, and the gallium nitride based semiconductor layer of the second gallium nitride based semiconductor region is an electron block layer The gallium nitride based semiconductor layer is made of AlGaN, the well layer is InGaN, and the barrier layer is GaN or InGaN.
このエピタキシャルウエハによれば、井戸層及び障壁層が上記の角度範囲の傾斜角で傾斜した基準平面に沿って延びるので、発光層におけるピエゾ電界は第２の窒化ガリウム系半導体領域から第１の窒化ガリウム系半導体領域へ向かう方向と逆向きの成分を有する。一方、この窒化ガリウム系半導体層におけるピエゾ電界は第２の窒化ガリウム系半導体領域から第１の窒化ガリウム系半導体領域へ向かう方向と同じ向きの成分を有する。第２の窒化ガリウム系半導体領域の窒化ガリウム系半導体層は発光層に隣接しているので、この窒化ガリウム系半導体層と発光層との界面では、伝導帯ではなく価電子帯にディップが生じる。したがって、ディップが伝導帯ではなく価電子帯に生じるので、電子の溢れを低減できる。 According to this epitaxial wafer, since the well layer and the barrier layer extend along the reference plane inclined at the inclination angle in the above-mentioned angular range, the piezo electric field in the light emitting layer is generated from the second gallium nitride based semiconductor region to the first nitridation region. It has a component opposite to the direction toward the gallium semiconductor region. On the other hand, the piezoelectric field in the gallium nitride based semiconductor layer has a component in the same direction as the direction from the second gallium nitride based semiconductor region to the first gallium nitride based semiconductor region. Since the gallium nitride semiconductor layer in the second gallium nitride semiconductor region is adjacent to the light emitting layer, a dip occurs in the valence band instead of the conduction band at the interface between the gallium nitride semiconductor layer and the light emitting layer. Therefore, the dip occurs not in the conduction band but in the valence band, so that the overflow of electrons can be reduced.
本発明に係るエピタキシャルウエハでは、前記ウエハの前記主面は、該六方晶系半導体のｃ軸に直交する平面から６２度以上８０度未満及び１５０度より大きく１７０度以下の範囲の傾斜角で傾斜した平面に沿って延びていることができる。また、本発明に係るエピタキシャルウエハでは、前記傾斜角は７５度以上８０度未満の範囲にあることができる。本発明に係るエピタキシャルウエハでは、前記ウエハの主面は（２０−２１）面であることができる。本発明に係るエピタキシャルウエハでは、前記基準平面は（２０−２１）面であることができる。 In the epitaxial wafer according to the present invention, the main surface of the wafer is inclined at an inclination angle in the range of 62 degrees to less than 80 degrees and greater than 150 degrees to 170 degrees from the plane orthogonal to the c-axis of the hexagonal semiconductor. Can extend along a flat surface. In the epitaxial wafer according to the present invention, the tilt angle may be in a range of 75 degrees or more and less than 80 degrees. In the epitaxial wafer according to the present invention, the main surface of the wafer may be a (20-21) plane. In the epitaxial wafer according to the present invention, the reference plane may be a (20-21) plane.
本発明に係るエピタキシャルウエハでは、前記ウエハの前記主面は、該六方晶系半導体のｃ軸に直交する平面から５９度以上８０度未満の範囲及び１５０度より大きく１７０度以下の範囲の傾斜角で傾斜した平面に沿って延びていることができる。このエピタキシャルウエハによれば、ウエハ主面の傾斜角を適切に選択することによって、上記の角度範囲の傾斜角で傾斜した基準平面に沿って延びるように井戸層及び障壁層が設けられる。 In the epitaxial wafer according to the present invention, the main surface of the wafer has a tilt angle in a range of 59 degrees to less than 80 degrees and a range of greater than 150 degrees to 170 degrees from a plane orthogonal to the c-axis of the hexagonal semiconductor. It can extend along the inclined plane. According to this epitaxial wafer, the well layer and the barrier layer are provided so as to extend along the reference plane inclined by the inclination angle in the above-mentioned angle range by appropriately selecting the inclination angle of the wafer main surface.
本発明に係るエピタキシャルウエハでは、前記ウエハのエッジの２点間の距離の最大値は４５ｍｍ以上であることができる。このエピタキシャルウエハによれば、ａ面やｍ面の主面と異なり、大口径のウエハが提供される。また、本発明に係るエピタキシャルウエハでは、前記ウエハは導電性ＧａＮからなることができる。 In the epitaxial wafer according to the present invention, the maximum value of the distance between two points of the edge of the wafer may be 45 mm or more. According to this epitaxial wafer, a large-diameter wafer is provided unlike the main surfaces of the a-plane and m-plane. In the epitaxial wafer according to the present invention, the wafer may be made of conductive GaN.
本発明に係る方法では、前記第１の窒化ガリウム系半導体領域、前記発光層、及び前記第２の窒化ガリウム系半導体領域は、前記ウエハの前記主面上において所定の軸の方向に配列されており、前記基準軸は前記所定の軸と異なる方向に向いている。この方法によれば、積層の方向は所定の軸の方向であり、エピタキシャル成長は基準軸の方向に行われる。 In the method according to the present invention, the first gallium nitride based semiconductor region, the light emitting layer, and the second gallium nitride based semiconductor region are arranged in a predetermined axis direction on the main surface of the wafer. The reference axis is oriented in a direction different from the predetermined axis. According to this method, the stacking direction is the direction of the predetermined axis, and the epitaxial growth is performed in the direction of the reference axis.
本発明に係るエピタキシャルウエハでは、前記傾斜角は６２度以上８０度未満の範囲にあることができる。このエピタキシャルウエハによれば、小さいブルーシフトの窒化物系半導体光素子のためのエピタキシャルウエハが提供される。或いは、本発明に係るエピタキシャルウエハでは、前記傾斜角は１５０度より大きく１７０度未満の範囲にあることができる。このエピタキシャルウエハによれば、同じく小さいブルーシフトの窒化物系半導体素子のためのエピタキシャルウエハが提供される。 In the epitaxial wafer according to the present invention, the tilt angle may be in the range of 62 degrees or more and less than 80 degrees. This epitaxial wafer provides an epitaxial wafer for a small blue shift nitride semiconductor optical device. Alternatively, in the epitaxial wafer according to the present invention, the tilt angle may be in the range of greater than 150 degrees and less than 170 degrees. According to this epitaxial wafer, an epitaxial wafer for a nitride-based semiconductor device having a small blue shift is provided.
本発明の更なる別の側面は、歪みを内包する六方晶系III族窒化物からなる発光層を含む半導体発光素子を製造する方法である。この方法は、（ａ）前記発光層におけるピエゾ電界の向きを見積もるために発光層の面方位を選択する工程と、（ｂ）前記発光層におけるピエゾ電界の向きを見積もるための量子井戸構造を前記選択された面方位で形成すると共にｐ型及びｎ型窒化ガリウム半導体を成長して、基板生産物を準備する工程と、（ｃ）前記基板生産物にバイアスを印加しながら、フォトルミネッセンスのバイアス依存性を測定する工程と、（ｄ）前記測定されたバイアス依存性から、前記発光層におけるピエゾ電界の向きを見積もる工程と、（ｅ）前記選択された面方位で前記発光層を成長可能な主面を有するウエハを準備する工程と、（ｆ）前記半導体発光素子のための半導体積層を、前記ウエハの前記主面上に形成する工程とを備える。前記半導体積層は、第１の窒化ガリウム系半導体領域、前記発光層及び第２の窒化ガリウム系半導体領域を含み、前記発光層は窒化ガリウム系半導体からなる井戸層と窒化ガリウム系半導体からなる障壁層とを含み、前記発光層は、前記第１の窒化ガリウム系半導体領域と前記第２の窒化ガリウム系半導体領域との間に設けられ、前記第１の窒化ガリウム系半導体領域は一又は複数のｎ型窒化ガリウム系半導体層を含み、前記第２の窒化ガリウム系半導体領域は、前記障壁層のバンドギャップよりも大きな窒化ガリウム系半導体層と、一又は複数のｐ型窒化ガリウム系半導体層とを含み、前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、前記発光層に隣接しており、前記井戸層及び前記障壁層の各々は、ｃ軸、ａ軸及びｍ軸方向に延びる基準軸に直交する面から傾斜した基準平面に沿って延びており、前記ピエゾ電界の向きは、前記第２の窒化ガリウム系半導体領域から前記第１の窒化ガリウム系半導体領域へ向かう方向を基準にして規定される。 Yet another aspect of the present invention is a method of manufacturing a semiconductor light emitting device including a light emitting layer made of a hexagonal group III nitride containing a strain. The method includes (a) selecting a plane orientation of the light emitting layer to estimate the direction of the piezoelectric field in the light emitting layer, and (b) providing a quantum well structure for estimating the direction of the piezoelectric field in the light emitting layer. Forming a substrate product by forming p-type and n-type gallium nitride semiconductors with a selected plane orientation, and (c) biasing photoluminescence while applying a bias to the substrate product. (D) estimating the direction of the piezo electric field in the light emitting layer from the measured bias dependence; and (e) a main layer capable of growing the light emitting layer in the selected plane orientation. Providing a wafer having a surface; and (f) forming a semiconductor stack for the semiconductor light emitting element on the main surface of the wafer. The semiconductor stack includes a first gallium nitride based semiconductor region, the light emitting layer, and a second gallium nitride based semiconductor region, the light emitting layer being a well layer made of a gallium nitride based semiconductor and a barrier layer made of a gallium nitride based semiconductor. The light emitting layer is provided between the first gallium nitride based semiconductor region and the second gallium nitride based semiconductor region, and the first gallium nitride based semiconductor region includes one or a plurality of n. The second gallium nitride semiconductor region includes a gallium nitride semiconductor layer larger than the band gap of the barrier layer and one or more p-type gallium nitride semiconductor layers. The gallium nitride based semiconductor layer of the second gallium nitride based semiconductor region is adjacent to the light emitting layer, and each of the well layer and the barrier layer includes a c-axis, an a-axis, The piezoelectric electric field extends along a reference plane inclined from a plane orthogonal to the reference axis extending in the m-axis direction, and the direction of the piezoelectric field is from the second gallium nitride based semiconductor region to the first gallium nitride based semiconductor region. It is defined based on the direction of heading.
この方法によれば、バイアスを印加しながらフォトルミネッセンス（ＰＬ）スペクトルのバイアス依存性を測定するので、エレクトロルミネッセンス（ＥＬ）スペクトルにより発光が生じる印加電圧よりも小さい正及び負の電圧範囲におけるＰＬスペクトルを測定可能である。ＰＬスペクトルのバイアス依存性を用いて、発光層内の内部電界の大きさ及び向きを見積もることができる。これに基づき、所望のピエゾ電界の向き等を有する発光素子を作製できる。 According to this method, the bias dependence of the photoluminescence (PL) spectrum is measured while applying a bias. Therefore, the PL spectrum in the positive and negative voltage ranges smaller than the applied voltage at which light emission is caused by the electroluminescence (EL) spectrum. Can be measured. The magnitude and direction of the internal electric field in the light emitting layer can be estimated using the bias dependence of the PL spectrum. Based on this, a light-emitting element having a desired piezoelectric field direction and the like can be manufactured.
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
以上説明したように、本発明によれば、歪みを内包する六方晶系III族窒化物からなる発光層を含む半導体発光素子を製造する方法が提供される。 As described above, according to the present invention, there is provided a method for manufacturing a semiconductor light emitting element including a light emitting layer made of a hexagonal group III nitride containing a strain.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化物系半導体光素子、窒化物系半導体光素子のためのエピタキシャルウエハ、及び半導体発光素子を製造する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Next, embodiments of the nitride semiconductor optical device, the epitaxial wafer for the nitride semiconductor optical device, and the method for manufacturing the semiconductor light emitting device of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
図１は、本実施の形態に係る窒化物系半導体光素子の構造を概略的に示す図面である。窒化物系半導体光素子としては、例えば半導体レーザ、発光ダイオード等がある。図１を参照すると、座標系Ｓが示されている。基板１１の主面１１ａは、Ｚ軸の方向を向いており、またＸ方向及びＹ方向に延びている。Ｘ軸はａ軸の方向に向いている。引き続く説明では、例えば＜０００１＞軸に対して逆向きの結晶軸は、＜０００−１＞で表される。
FIG. 1 is a drawing schematically showing a structure of a nitride-based semiconductor optical device according to the present embodiment. Examples of the nitride-based semiconductor optical device include a semiconductor laser and a light emitting diode. Referring to FIG. 1, a coordinate system S is shown. The
窒化物系半導体光素子ＬＥ１は、発光ダイオードに好適な構造を有する。窒化物系半導体光素子ＬＥ１は、第１の窒化ガリウム系半導体領域１３と、発光領域１５と、第２の窒化ガリウム系半導体領域１７を備える。発光層１５は、活性層１９を含み、活性層１９は、交互に配列された井戸層２１及び障壁層２３とを含む。発光層１５は、第１の窒化ガリウム系半導体領域１３と第２の窒化ガリウム系半導体領域１７との間に設けられている。第１の窒化ガリウム系半導体領域１３は一又は複数のｎ型窒化ガリウム系半導体層（本実施例では、窒化ガリウム系半導体層２５、２７、２９）を含むことができる。第２の窒化ガリウム系半導体領域１７は、障壁層のバンドギャップよりも大きな窒化ガリウム系半導体層３１と、一又は複数のｐ型窒化ガリウム系半導体層（本実施例では、窒化ガリウム系半導体層３３、３５）とを含む。
The nitride-based semiconductor optical device LE1 has a structure suitable for a light-emitting diode. The nitride semiconductor optical device LE1 includes a first gallium
窒化物系半導体光素子ＬＥ１では、井戸層２１は、ｃ軸方向に延びる基準軸（ベクトルＶＣ１で示される）に直交する面に対して傾斜角αで傾斜した基準平面ＳＲ１に沿って延びている。傾斜角αは５９度以上８０度未満の範囲であることができる。また、傾斜角αは１５０度より大きく１８０度未満の範囲であることができる。井戸層２１は歪みを内包しており、井戸層２１におけるピエゾ電界は第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向と逆向きの成分を有する。第２の窒化ガリウム系半導体領域１７の窒化ガリウム系半導体層３１は発光層１５に隣接している。井戸層２１は六方晶系の窒化ガリウム系半導体からなり、井戸層２１は例えばＩｎＧａＮといった、インジウムを含む窒化ガリウム系半導体からなることができる。障壁層２３は
窒化ガリウム系半導体からなり、障壁層２３は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等であることができる。
In the nitride-based semiconductor optical device LE1, the
この窒化物系半導体光素子ＬＥ１によれば、井戸層２１及び障壁層２３が上記の角度範囲の傾斜角αで傾斜した基準平面ＳＲ１に沿って延びるので、井戸層２１におけるピエゾ電界は第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向と逆向きの成分（Ｚ軸の正の方向）を有する。一方、第２の窒化ガリウム系半導体領域１７の窒化ガリウム系半導体層３１におけるピエゾ電界は第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向と同じ向き（Ｚ軸の負の方向）の成分を有する。窒化ガリウム系半導体層３１は発光層１５に隣接しているので、この窒化ガリウム系半導体層３１と発光層１５との界面でＪ１では、伝導帯ではなく価電子帯にディップが生じる。したがって、ディップが伝導帯ではなく価電子帯に生じるので、電子のオーバフローを低減できる。
According to this nitride-based semiconductor optical device LE1, since the
第２の窒化ガリウム系半導体領域１７内の窒化ガリウム系半導体層３１は、電子ブロック層及びクラッド層のいずれか一方である。電子ブロック層は活性層からの電子をブロックし、クラッド層はキャリアの閉じ込め及び光の閉じ込めを行う。第２の窒化ガリウム系半導体領域１７の窒化ガリウム系半導体層３１は例えばｐ型ＡｌＧａＮからなることができる。
The gallium
ＩｎＮのａ軸及びｃ軸方向の格子定数はＧａＮのａ軸及びｃ軸方向の格子定数より大きいので、井戸層２１がＩｎＧａＮからなるとき、ＩｎＧａＮ井戸層は障壁層から応力（圧縮歪み）を受けて、歪みを内包することになる。
Since the lattice constant in the a-axis and c-axis directions of InN is larger than the lattice constant in the a-axis and c-axis directions of GaN, when the
傾斜角αは、６２度以上８０度未満の範囲にあることができる。この窒化物系半導体光素子によれば、ブルーシフトを小さくできる。また、傾斜角αは、１５０度より大きく１７０度以下の範囲にあることができる。この窒化物系半導体光素子によれば、ブルーシフトを小さくできる。 The inclination angle α can be in the range of 62 degrees to less than 80 degrees. According to this nitride semiconductor optical device, the blue shift can be reduced. In addition, the inclination angle α can be in the range of greater than 150 degrees and less than or equal to 170 degrees. According to this nitride semiconductor optical device, the blue shift can be reduced.
図２は、歪みを内包する発光層におけるピエゾ電界の向きを説明する図面である。図２（ａ）〜図２（ｃ）は、極性面（ｃ面）上に形成された発光層におけるピエゾ電界を説明する図面である。図２（ｄ）〜図２（ｅ）は、非極性面（ａ面、ｍ面）上に形成された発光層におけるピエゾ電界を説明する図面である。図２（ｆ）〜図２（ｇ）は、半極性面上に形成された発光層におけるピエゾ電界を説明する図面である。 FIG. 2 is a diagram for explaining the direction of the piezoelectric field in the light emitting layer containing the strain. FIG. 2A to FIG. 2C are diagrams illustrating a piezoelectric field in a light emitting layer formed on a polar surface (c surface). FIG. 2D to FIG. 2E are diagrams for explaining a piezoelectric field in a light emitting layer formed on a nonpolar plane (a plane, m plane). 2 (f) to 2 (g) are diagrams for explaining a piezoelectric field in a light emitting layer formed on a semipolar plane.
図２（ａ）を参照すると、発光層Ｐは、極性面（ｃ面）上に形成された障壁層Ｂ１、Ｂ２及び井戸層Ｗ１を含む。井戸層Ｗ１は障壁層Ｂ１、Ｂ２に挟まれている。井戸層Ｗ１におけるピエゾ電界ＥＰＺの向きは、ｐ層からｎ層への方向を向いている。井戸層では、伝導帯のバンド底及び価電子のバンド底がｎ層からｐ層への方向に下がっている。記号ＥＣ０は、伝導帯のバンド底と価電子のバンド底との間のエネルギ差を示している。図２（ｂ）を参照すると、発光層Ｐに小さな順方向電圧が印加されている。この発光層Ｐでは、伝導帯のバンド底及び価電子のバンド底の傾斜が電圧印加により大きくなっている。記号ＥＣ１は、伝導帯のバンド底と価電子のバンド底との間のエネルギ差を示しており、エネルギ差ＥＣ０は、エネルギ差ＥＣ１よりも大きい。図２（ｃ）を参照すると、発光層Ｐに大きな順方向電圧が印加されている。この発光層Ｐでは、伝導帯のバンド底及び価電子のバンド底の傾斜が、スクリーニングにより小さくなっている。記号ＥＣ２は、伝導帯のバンド底と価電子のバンド底との間のエネルギ差を示しており、エネルギ差ＥＣ２は、エネルギ差ＥＣ０よりも大きい。印加電圧により引き起こされるエネルギ差の変化が、ブルーシフトの原因である。 Referring to FIG. 2A, the light emitting layer P includes barrier layers B1 and B2 and a well layer W1 formed on a polar plane (c plane). The well layer W1 is sandwiched between the barrier layers B1 and B2. The direction of the piezoelectric field E PZ in the well layer W1 is the direction from the p layer to the n layer. In the well layer, the band bottom of the conduction band and the band bottom of the valence electron are lowered in the direction from the n layer to the p layer. The symbol E C0 indicates the energy difference between the band bottom of the conduction band and the band bottom of the valence electron. Referring to FIG. 2B, a small forward voltage is applied to the light emitting layer P. In the light emitting layer P, the slopes of the band bottom of the conduction band and the band bottom of the valence electrons are increased by voltage application. Symbol E C1 indicates the energy difference between the band bottom of the conduction band and the band bottom of the valence electron, and the energy difference E C0 is larger than the energy difference EC1. Referring to FIG. 2C, a large forward voltage is applied to the light emitting layer P. In the light emitting layer P, the inclination of the band bottom of the conduction band and the band bottom of the valence electron is reduced by screening. Symbol E C2 indicates the energy difference between the band bottom of the conduction band and the band bottom of the valence electron, and the energy difference E C2 is larger than the energy difference E C0 . The change in energy difference caused by the applied voltage is the cause of the blue shift.
図２（ｄ）を参照すると、発光層ＮＰは、非極性面（ａ面、ｍ面）上に形成された障壁層Ｂ３、Ｂ４及び井戸層Ｗ２を含む。井戸層Ｗ２は障壁層Ｂ３、Ｂ４に挟まれている。井戸層Ｗ２が非極性面上に形成されているので、ピエゾ電界ＥＰＺはゼロである。井戸層Ｗ２では、伝導帯のバンド底及び価電子のバンド底がｐ層からｎ層への方向に下がっている。記号ＥＮＰ０は、伝導帯のバンド底と価電子のバンド底との間のエネルギ差を示している。図２（ｅ）を参照すると、発光層ＮＰに順方向電圧が印加されている。この発光層ＮＰでは、伝導帯のバンド底及び価電子のバンド底の傾斜が電圧印加によりほとんどなくなっている。記号ＥＮＰ１は、伝導帯のバンド底と価電子のバンド底との間のエネルギ差を示しており、エネルギ差ＥＮＰ０はエネルギ差ＥＮＰ１よりも小さい。発光層ＮＰにはピエゾ電界がゼロであるので、井戸層のキャリア量が増加しても、スクリーニングが生じることもない。故に、印加電圧により引き起こされるエネルギ差の変化が無いので、ブルーシフトが観測されない。 Referring to FIG. 2D, the light emitting layer NP includes barrier layers B3 and B4 and a well layer W2 formed on a nonpolar plane (a plane and m plane). The well layer W2 is sandwiched between the barrier layers B3 and B4. Since the well layer W2 is formed on the nonpolar plane, the piezoelectric field E PZ is zero. In the well layer W2, the band bottom of the conduction band and the band bottom of the valence electron are lowered in the direction from the p layer to the n layer. The symbol E NP0 indicates the energy difference between the band bottom of the conduction band and the band bottom of the valence electron. Referring to FIG. 2 (e), a forward voltage is applied to the light emitting layer NP. In this light emitting layer NP, the slopes of the band bottom of the conduction band and the band bottom of the valence electron are almost eliminated by voltage application. The symbol E NP1 indicates the energy difference between the band bottom of the conduction band and the band bottom of the valence electron, and the energy difference E NP0 is smaller than the energy difference E NP1 . Since the piezo electric field is zero in the light emitting layer NP, screening does not occur even if the carrier amount of the well layer increases. Therefore, no blue shift is observed because there is no change in energy difference caused by the applied voltage.
図２（ｆ）を参照すると、発光層ＳＰ−は、特定のオフ角で傾斜した半極性面上に形成された障壁層Ｂ５、Ｂ６及び井戸層Ｗ３を含む。井戸層Ｗ３は障壁層Ｂ５、Ｂ６に挟まれている。井戸層Ｗ３が半極性面上に形成されているので、ピエゾ電界ＥＰＺは極性面上における値よりも小さい。井戸層Ｗ３では、伝導帯のバンド底及び価電子のバンド底がｐ層からｎ層への方向に下がっている。記号ＥＳＰ０は、伝導帯のバンド底と価電子のバンド底との間のエネルギ差を示している。図２（ｇ）を参照すると、発光層ＳＰ−に順方向電圧が印加されている。この発光層ＳＰ−では、伝導帯のバンド底及び価電子のバンド底の傾斜が電圧印加により小さくなっている。記号ＥＮＰ１は、伝導帯のバンド底と価電子のバンド底との間のエネルギ差を示しており、エネルギ差ＥＳＰ０はエネルギ差ＥＳＰ１よりも大きい。発光層ＳＰ−のピエゾ電界がｐ層からｎ層への方向と逆方向の成分を有するので、スクリーニングが生じることもない。故に、印加電圧により引き起こされるエネルギ差の変化が小さいので、ブルーシフトが非常に小さい。 Referring to FIG. 2F, the light emitting layer SP- includes barrier layers B5 and B6 and a well layer W3 formed on a semipolar surface inclined at a specific off angle. The well layer W3 is sandwiched between the barrier layers B5 and B6. Since the well layer W3 is formed on the semipolar plane, the piezoelectric field E PZ is smaller than the value on the polar plane. In the well layer W3, the band bottom of the conduction band and the band bottom of the valence electrons are lowered in the direction from the p layer to the n layer. The symbol E SP0 indicates the energy difference between the band bottom of the conduction band and the band bottom of the valence electron. Referring to FIG. 2G, a forward voltage is applied to the light emitting layer SP-. In the light emitting layer SP−, the slopes of the band bottom of the conduction band and the band bottom of the valence electron are reduced by voltage application. The symbol E NP1 indicates the energy difference between the band bottom of the conduction band and the band bottom of the valence electron, and the energy difference E SP0 is larger than the energy difference E SP1 . Since the piezoelectric field of the light emitting layer SP− has a component in the direction opposite to the direction from the p layer to the n layer, screening does not occur. Hence, the blue shift is very small because the change in energy difference caused by the applied voltage is small.
本実施の形態に係る傾斜角の面方位を有する井戸層（発光層ＳＰ−）は、図２（ｆ）及び図２（ｇ）に示されるように振る舞う。一方、本実施の形態に係る傾斜角の面方位と異なる半極性面上の井戸層（発光層ＳＰ＋）は、図２（ａ）〜図２（ｃ）に示されるように振る舞う。 The well layer (light emitting layer SP−) having the plane orientation of the inclination angle according to the present embodiment behaves as shown in FIG. 2 (f) and FIG. 2 (g). On the other hand, the well layer (light emitting layer SP +) on the semipolar plane different from the plane orientation of the tilt angle according to the present embodiment behaves as shown in FIGS. 2 (a) to 2 (c).
次いで、半極性面上に形成された発光層について更に説明する。図３は、歪みを内包する発光層におけるピエゾ電界の向きを説明する図面である。図３（ａ）及び図３（ｂ）は正のピエゾ電界を有する発光層ＳＰ＋を示している。発光層ＳＰ＋は、障壁層Ｂ７、Ｂ８及び井戸層Ｗ４を含む。井戸層Ｗ４は障壁層Ｂ７、Ｂ８に挟まれている。発光層ＳＰ＋に隣接して、障壁層のバンドギャップより大きなバンドギャップを有する窒化ガリウム系半導体層Ｐが示されている。窒化ガリウム系半導体層Ｐは、例えばｐ型電子ブロック層またはｐ型クラッド層であることができる。井戸層Ｗ４におけるピエゾ電界の向きはｐ層からｎ層への方向であり、窒化ガリウム系半導体層Ｐにおけるピエゾ電界の向きはｎ層からｐ層への方向である。このため、発光層ＳＰ＋と窒化ガリウム系半導体層Ｐとの界面には、伝導帯にディップＤＩＰ１が形成される。故に、ディップＤＩＰ１により、窒化ガリウム系半導体層Ｐの電子障壁が低くなる。ディップＤＩＰ１の大きさは、例えば０．２ｅＶ程度である。 Next, the light emitting layer formed on the semipolar surface will be further described. FIG. 3 is a drawing for explaining the direction of the piezoelectric field in the light emitting layer containing the strain. FIG. 3A and FIG. 3B show the light emitting layer SP + having a positive piezoelectric field. The light emitting layer SP + includes barrier layers B7 and B8 and a well layer W4. The well layer W4 is sandwiched between the barrier layers B7 and B8. A gallium nitride based semiconductor layer P having a band gap larger than that of the barrier layer is shown adjacent to the light emitting layer SP +. The gallium nitride based semiconductor layer P can be, for example, a p-type electron block layer or a p-type cladding layer. The direction of the piezoelectric field in the well layer W4 is from the p layer to the n layer, and the direction of the piezoelectric field in the gallium nitride based semiconductor layer P is from the n layer to the p layer. Therefore, a dip DIP1 is formed in the conduction band at the interface between the light emitting layer SP + and the gallium nitride based semiconductor layer P. Therefore, the electron barrier of the gallium nitride based semiconductor layer P is lowered by the dip DIP1. The size of the dip DIP1 is, for example, about 0.2 eV.
一方、図３（ｃ）及び図３（ｄ）は負のピエゾ電界を有する発光層ＳＰ−を示している。発光層ＳＰ−に隣接して、障壁層のバンドギャップより大きなバンドギャップを有する窒化ガリウム系半導体層Ｐが示されている。井戸層Ｗ３におけるピエゾ電界の向きはｎ層からｐ層への方向であり、窒化ガリウム系半導体層Ｐにおけるピエゾ電界の向きはｐ層からｎ層への方向である。このため、発光層ＳＰ−と窒化ガリウム系半導体層Ｐとの界面には、伝導帯ではなく価電子帯にディップが形成される。故に、発光層からの電子に対する障壁が伝導帯のディップＤＩＰ２により低くなることなく、窒化ガリウム系半導体層Ｐは、発光層からの電子を十分に阻止できる。ディップＤＩＰ２の大きさは例えば０．１ｅＶ程度である。 On the other hand, FIG. 3C and FIG. 3D show the light emitting layer SP− having a negative piezoelectric field. A gallium nitride based semiconductor layer P having a band gap larger than the band gap of the barrier layer is shown adjacent to the light emitting layer SP−. The direction of the piezoelectric field in the well layer W3 is from the n layer to the p layer, and the direction of the piezoelectric field in the gallium nitride based semiconductor layer P is from the p layer to the n layer. Therefore, a dip is formed in the valence band instead of the conduction band at the interface between the light emitting layer SP− and the gallium nitride based semiconductor layer P. Therefore, the gallium nitride based semiconductor layer P can sufficiently block electrons from the light emitting layer without the barrier against electrons from the light emitting layer being lowered by the conduction band dip DIP2. The size of the dip DIP2 is, for example, about 0.1 eV.
再び、図１を参照しながら、半導体発光素子ＬＥ１を説明する。第１の窒化ガリウム系半導体領域１３内のｎ型窒化ガリウム系半導体層２５は、Ｓｉドープｎ型ＡｌＧａＮバッファ層であり、その厚さは例えば５０ｎｍである。ｎ型窒化ガリウム系半導体層２７は、Ｓｉドープｎ型ＧａＮ層であり、その厚さは例えば２０００ｎｍである。ｎ型窒化ガリウム系半導体層２９は、Ｓｉドープｎ型ＩｎＧａＮ緩衝層であり、インジウム組成は例えば０．０２である。ｎ型窒化ガリウム系半導体層２９の厚さは例えば１００ｎｍである。
Again, the semiconductor light emitting device LE1 will be described with reference to FIG. The n-type gallium
また、第２の窒化ガリウム系半導体領域１７のｐ型窒化ガリウム系半導体層３１は、例えばＭｇドープｐ型ＡｌＧａＮ層であり、アルミニウム組成は例えば０．０７である。ｐ型窒化ガリウム系半導体層３１の厚さは例えば２０ｎｍである。ｐ型窒化ガリウム系半導体層３３は、Ｍｇドープｐ型ＧａＮ層であり、その厚さは例えば２５ｎｍである。ｐ型窒化ガリウム系半導体層３５は、Ｍｇドープｐ＋型ＧａＮコンタクト層であり、その厚さは例えば２５ｎｍである。
The p-type gallium
活性層１９上には、アンドープＧａＮ層３７を成長する。ＧａＮ層３７の厚さは例えば１５ｎｍである。
An undoped GaN layer 37 is grown on the
半導体積層（１３、１５、１７）上に電極を形成する。第１の電極（例えば、アノード電極）４１ａがコンタクト層３５上に形成されると共に、第２の電極（例えば、カソード電極）４１ｂが基板裏面１１ｂ上に形成される。これらの電極を介して活性層１９にキャリアが注入されると、光Ｌが生成される。活性層１９のピエゾ電界は小さいので、ブルーシフトが小さい。また、発光層１９と窒化ガリウム系半導体３１との界面において伝導帯にディップが形成されないので、発光素子ＬＥ１は、電子の閉じ込め性に優れる。
Electrodes are formed on the semiconductor stack (13, 15, 17). A first electrode (for example, an anode electrode) 41a is formed on the
窒化物系半導体光素子ＬＥ１は基板１１を更に備えることができる。基板１１は、六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなる。六方晶系半導体としては、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ等であることができる。基板１１の主面１１ａは、該六方晶系半導体のｃ軸（例えばベクトルＶＣ２で示される）に直交する平面から５９度以上８０度未満の範囲及び１５０度より大きく１８０度未満の範囲の傾斜角βで傾斜した平面に沿って延びている。傾斜角βは、発光層１５の歪みによる結晶軸のわずかな傾斜を除けば、傾斜角αに実質的に等しい。また、ベクトルＶＣ２は、発光層１５の歪みによる結晶軸のわずかな傾斜を除けば、ベクトルＶＣ１に実質的に等しい。
The nitride-based semiconductor optical device LE1 can further include a
第１の窒化ガリウム系半導体領域１３、発光層１５、及び第２の窒化ガリウム系半導体領域１７は、基板１１の主面１１ａ上において所定の軸Ａｘの方向（例えばＺ軸の方向）に配列されている。所定の軸Ａｘの方向は、基板１１のｃ軸の方向と異なる。
The first gallium nitride based
この基板１１を用いることによって、井戸層２１におけるピエゾ電界が第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向と逆向きの成分を有するように、発光層１５内の井戸層の面方位を向きづけることができる。
By using this
図４は、本実施の形態に係る窒化物系半導体光素子の構造を概略的に示す図面である。窒化物系半導体光素子ＬＤ１としては、例えば半導体レーザ等がある。図４を参照すると、座標系Ｓが示されている。基板１３の主面１３ａは、Ｚ軸の方向を向いており、またＸ方向及びＹ方向に延びている。Ｙ軸はｍ軸の方向に向いている。
FIG. 4 is a drawing schematically showing the structure of the nitride-based semiconductor optical device according to the present embodiment. Examples of the nitride semiconductor optical element LD1 include a semiconductor laser. Referring to FIG. 4, a coordinate system S is shown. The main surface 13a of the
窒化物系半導体光素子ＬＤ１は、半導体レーザに好適な構造を有する。窒化物系半導体光素子ＬＤ１は、第１の窒化ガリウム系半導体領域１３と、発光領域１５と、第２の窒化ガリウム系半導体領域１７を備える。発光層１５は、活性層１９を含み、活性層１９は、交互に配列された井戸層２１及び障壁層２３とを含む量子井戸構造を有する。発光層１５は、第１の窒化ガリウム系半導体領域１３と第２の窒化ガリウム系半導体領域１７との間に設けられている。第１の窒化ガリウム系半導体領域１３は一又は複数のｎ型窒化ガリウム系半導体層（本実施例では、窒化ガリウム系半導体層５５、５７）を含むことができる。第２の窒化ガリウム系半導体領域１７は、障壁層のバンドギャップよりも大きな窒化ガリウム系半導体層３１と、一又は複数のｐ型窒化ガリウム系半導体層（本実施例では、窒
化ガリウム系半導体層５１、５３）とを含む。
The nitride-based semiconductor optical device LD1 has a structure suitable for a semiconductor laser. The nitride based semiconductor optical device LD1 includes a first gallium nitride based
窒化物系半導体光素子ＬＤ１では、井戸層２１は、ｃ軸方向に延びる基準軸（ベクトルＶＣ１で示される）に直交する面に対して傾斜角αで傾斜した基準平面ＳＲ１に沿って延びている。傾斜角αは５９度以上８０度未満の範囲であることができる。また、傾斜角αは１５０度より大きく１８０度未満の範囲であることができる。井戸層２１は歪みを内包しており、井戸層２１におけるピエゾ電界は第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向と逆向きの成分を有する。第２の窒化ガリウム系半導体領域１７の窒化ガリウム系半導体層３１は発光層１５に隣接している。
In the nitride-based semiconductor optical device LD1, the
この窒化物系半導体光素子ＬＤ１によれば、井戸層２１及び障壁層２３が上記の角度範囲の傾斜角αで傾斜した基準平面ＳＲ１に沿って延びるので、井戸層２１におけるピエゾ電界は第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向と逆向きの成分（Ｚ軸の正の方向）を有する。一方、この窒化ガリウム系半導体層３１におけるピエゾ電界は第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向と同じ向き（Ｚ軸の負の方向）の成分を有する。第２の窒化ガリウム系半導体領域１７の窒化ガリウム系半導体層３１は発光層１５に隣接しているので、この窒化ガリウム系半導体層３１と発光層１５との界面でＪ２では、伝導帯ではなく価電子帯にディップが生じる。したがって、ディップが伝導帯ではなく価電子帯に
生じるので、電子の溢れを低減できる。
According to this nitride-based semiconductor optical device LD1, since the
半導体発光素子ＬＤ１では、第１の窒化ガリウム系半導体領域１３内のｎ型窒化ガリウム系半導体層５５は、例えばＳｉドープｎ型ＡｌＧａＮクラッド層であり、その厚さは例えば２３００ｎｍである。そのＡｌ組成は例えば０．０４である。ｎ型窒化ガリウム系半導体層５５は例えばＳｉドープｎ型ＧａＮ層であり、その厚さは例えば５０ｎｍである。発光層１５は、第１及び第２の光ガイド層５９ａ、５９ｂを含むことができる。活性層１９は光ガイド層５９ａ、５９ｂの間に設けられている。光ガイド層５９ａ、５９ｂは、例えばアンドープＩｎＧａＮからなることができ、インジウム組成は例えば０．０６である。光ガイド層５９ａ、５９ｂの厚さは、例えば１００ｎｍである。
In the semiconductor light emitting device LD1, the n-type gallium
また、第２の窒化ガリウム系半導体領域１７のｐ型窒化ガリウム系半導体層３１は、例えばＭｇドープｐ型ＡｌＧａＮ層であり、アルミニウム組成は例えば０．１８である。ｐ型窒化ガリウム系半導体層３１の厚さは例えば２０ｎｍである。ｐ型窒化ガリウム系半導体層５１は、Ｍｇドープｐ型ＡｌＧａＮクラッド層であり、アルミニウム組成は例えば０．０６である。Ｍｇドープｐ型窒化ガリウム系半導体層５１の厚さは例えば４００ｎｍである。ｐ型窒化ガリウム系半導体層５３はＭｇドープｐ＋型ＧａＮコンタクト層であり、その厚さは例えば５０ｎｍである。
The p-type gallium
活性層１９上には、アンドープＧａＮ層６１を成長する。ＧａＮ層６１の厚さは例えば５０ｎｍである。半導体積層（１３、１５、１７）上に、ストライプ窓を有する絶縁膜６３を形成する。絶縁膜６３及び半導体積層（１３、１５、１７）上に電極を形成する。第１の電極（例えば、アノード電極）６５がコンタクト層５３上に形成されると共に、第２の電極（例えば、カソード電極）６７が基板裏面１３ｂ上に形成される。これらの電極を介するキャリアの注入に応答して活性層１９はレーザ光を生成する。活性層１９のピエゾ電界は小さいので、ブルーシフトが小さい。また、発光層１９と窒化ガリウム系半導体３１との界面において伝導帯にディップが形成されないので、発光素子ＬＤ１は、電子の閉じ込め性に優れる。
An undoped GaN layer 61 is grown on the
窒化物系半導体光素子ＬＥ１、ＬＤ１では、基準平面ＳＲ１はａ軸の方向に傾斜していることができる。傾斜がａ軸の方向なので、ｍ面劈開が可能である。また、基準平面ＳＲ１はｍ軸の方向に傾斜していることができる。傾斜がｍ軸の方向であれば、ａ面劈開が可能である。 In the nitride-based semiconductor optical devices LE1 and LD1, the reference plane SR1 can be inclined in the a-axis direction. Since the inclination is in the a-axis direction, m-plane cleavage is possible. The reference plane SR1 can be inclined in the m-axis direction. If the inclination is in the m-axis direction, a-plane cleavage is possible.
図５〜図７は、本実施の形態に係る窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法における主要な工程を示す図面である。図５（ａ）に示されるように、工程Ｓ１０１では、窒化物系半導体光素及びエピタキシャルウエハを製造するための基板７１を準備する。基板７１は、例えば六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなることができる。基板７１は主面７１ａ及び裏面７１ｂを有する。図５（ａ）を参照すると、基板７１の六方晶系半導体のｃ軸方向を示すベクトルＶＣ及び主面７１ａの法線ベクトルＶＮが記載されており、ベクトルＶＣ２は｛０００１｝面の向きを示している。この基板７１によれば、成長用の主面が傾斜角（オフ角）βを有する半極性を提供できる。基板７１の主面７１ａの傾斜角は、該六方晶系半導体の｛０００１｝面を基準にして、５９度より大きく８０度未満の範囲及び１５０度より大きく１８０度未満の範囲である。主面７１ａの傾斜角が５９度以上８０度未満であるとき、または、１５０度より大きく、１８０度未満であるとき、基板７１の主面上に形成された窒化物系半導体光素子内の井戸層におけるピエゾ電界が第２の窒化ガリウム系半導体領域から第1の窒化ガリウム系半導体領域へ向かう方向と逆向きの成分を有し、第２の窒化ガリウム系半導体領域の窒化ガリウム系半導体層におけるピエゾ電界は第２の窒化ガリウム系半導体領域から第1の窒化ガリウム系半導体領域へ向かう方向と同じ向きの成分を有するので、電子の閉じ込め性に優れる窒化物系半導体光素子を製造可能である。
5 to 7 are drawings showing main steps in a method for manufacturing a nitride-based semiconductor optical device and a method for manufacturing an epitaxial wafer according to the present embodiment. As shown in FIG. 5A, in step S101, a
基板７１のエッジ上に２点間の距離の最大値Ｄｉａは４５ｍｍ以上であることができる。このような基板は例えばウエハと呼ばれている。基板７１の裏面１１ｂは、基板７１と実質的に平行であることができる。また、基板７１はＧａＮからなるとき、良好な結晶品質のエピタキシャル成長が可能である。
The maximum value Dia of the distance between two points on the edge of the
引き続く工程では、井戸層に負のピエゾ電界を発生させるように選択されたオフ角を有する基板７１の主面７１ａ上に、半導体結晶がエピタキシャルに成長される。上記の傾斜角の主面７１ａの基板７１は、活性層内に井戸層がｃ面から上記の角度範囲内で傾斜するように、エピタキシャル半導体領域を形成することを可能にする。
In the subsequent step, a semiconductor crystal is epitaxially grown on the
また、基板７１の主面７１ａの傾斜の方向に関しては、主面７１ａが基板７１の六方晶系半導体のａ軸方向に傾斜するとき、基板７１上に作製されたエピタキシャル基板は、ｍ面における劈開が可能になる。また、基板７１の主面７１ａが基板７１の六方晶系半導体のｍ軸方向に傾斜するとき、基板７１上に作製されたエピタキシャル基板は、ａ面における劈開が可能になる。また、主面７１ａが基板７１の六方晶系半導体のａ軸方向に傾斜するときのｍ軸方向のオフ角は−３度以上＋３度以下の範囲にあることが好ましい。また、主面７１ａが基板７１の六方晶系半導体のｍ軸方向に傾斜するときのａ軸方向のオフ角は−３度以上＋３度以下の範囲にあることが好ましい。この範囲であれば、窒化物系半導体光素子ＬＤ１におけるレーザキャビティの端面傾斜による反射率低下が小さいため、発振しきい値を小さくすることが出来る。
As for the direction of inclination of the
基板７１を成長炉１０に配置する。図５（ｂ）に示されるように、工程Ｓ１０２では、成膜に先立って、成長炉１０にガスＧ０を供給しながら基板７１に熱処理を行って、改質された主面７１ｃを形成する。この熱処理は、アンモニア及び水素を含むガスの雰囲気中で行われることができる。熱処理温度Ｔ０は、例えば摂氏８００度以上１２００度以下であることができる。熱処理時間は、例えば１０分程度である。この工程によれば、主面７１ａの傾斜によって、半極性の主面にはｃ面主面とは異なる表面構造が形成される。成膜に先立つ熱処理を基板７１の主面７１ａに施すことによって、ｃ面主面では得られない半導体主面に改質が生じる。窒化ガリウム系半導体からなるエピタキシャル成長膜が、基板７１の改質された主面７１ｃ上に堆積される。
The
図５（ｃ）に示されるように、工程Ｓ１０３では、熱処理の後に、第１導電型窒化ガリウム系半導体領域７３を基板７１の表面７１ｃ上にエピタキシャルに成長する。この成長のために有機金属気相成長法が用いられる。成長用の原料ガスとしては、ガリウム源、インジウム源、アルミニウム源及び窒素源が使用される。ガリウム源、インジウム源及び窒素源は、それぞれ、例えばＴＭＧ、ＴＭＩ、ＴＭＡ及びＮＨ３である。この成長のために、原料ガスＧ１を成長炉１０に供給する。窒化ガリウム系半導体領域７３の主面７３ａは、窒化ガリウム系半導体のｃ面から５９度以上８０度未満、または１５０度より大きく１８０度未満の範囲の角度で傾斜している。第１導電型窒化ガリウム系半導体領域７３ａは、一又は複数の窒化ガリウム系半導体層（例えば窒化ガリウム系半導体層２５、２７、２９）を含むことができる。例えば、窒化ガリウム系半導体層２５、２７、２９は、それぞれ、ｎ型ＡｌＧａＮ層、ｎ型ＧａＮ層およびｎ型ＩｎＧａＮ層であることができる。窒化ガリウム系半導体層２５、２７、２９は、基板７１の主面７１ｃ上に順にエピタキシャルに成長される。ｎ型ＡｌＧａＮ層２５は例えば基板７１の全表面を覆う中間層であり、例えば摂氏１１００度で成長される。ｎ型ＡｌＧａＮ層２５の例えば厚さは５０ｎｍである。ｎ型ＡｌＧａＮ層２５上にｎ型ＧａＮ層２７を摂氏９５０度で成長される。ｎ型ＧａＮ層２７は例えばｎ型キャリアを供給するための層であり、ｎ型ＧａＮ層２７の厚さは２０００ｎｍである。ｎ型ＧａＮ層２７上にｎ型ＩｎＧａＮ層２９を摂氏８４０度で成長される。ｎ型ＩｎＧａＮ層２９は例えば活性層のための緩衝層であり、ｎ型ＩｎＧａＮ層２９の厚さは１００ｎｍである。
As shown in FIG. 5C, in step S103, the first conductivity type gallium nitride based
次の工程では、図６〜図７に示されるように、窒化物系半導体発光素子の活性層７５を作製する。活性層７５は、３７０ｎｍ以上６５０ｎｍ以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられる。
In the next step, as shown in FIGS. 6 to 7, an
工程Ｓ１０４では、図６（ａ）に示されるように、窒化ガリウム系半導体からなり活性層７５の量子井戸構造のための障壁層７７を形成する。成長炉１０に原料ガスＧ２を供給して、障壁層７７は緩衝層上に成長温度ＴＢで成長される。この障壁層７７はＩｎＹＧａ１−ＹＮ（インジウム組成Ｙ：０≦Ｙ≦０．０５、Ｙは歪み組成）からなる。障壁層７７の成長は、例えば摂氏７００度以上摂氏１０００度以下の温度範囲内の成長温度ＴＢで行われる。本実施例では、ガリウム源及び窒素源を含む原料ガスＧ２を成長炉１０に供給してアンドープＧａＮを成長温度ＴＢで成長する。ＧａＮ障壁層の厚さは例えば１５ｎｍである。障壁層７７は、主面７３ａ上に成長されるので、障壁層７７の表面は、主面７３ａの表面構造を引き継ぐ。
In step S104, as shown in FIG. 6A, a
障壁層７７の成長終了後に、ガリウム原料の供給を停止して窒化ガリウム系半導体の堆積を停止させる。障壁層７７を成長した後に、井戸層を成長する前に成長温度ＴＢから成長温度ＴＷに成長炉の温度を変更する。この変更期間中に、例えばアンモニアといった窒素源ガスを成長炉１０に供給する。
After the growth of the
工程Ｓ１０５では、図５（ｂ）に示されるように、成長炉１０の温度を井戸層成長温度ＴＷに保ちながら、障壁層７７上に量子井戸構造のための井戸層７９を成長する。井戸層７９はＩｎＸＧａ１−ＸＮ（インジウム組成Ｘ：０＜Ｘ＜１、Ｘは歪み組成）といった、インジウムを含む窒化ガリウム系半導体からなる。井戸層７９は、障壁層７７のバンドギャップエネルギより小さいバンドギャップエネルギを有する。井戸層７９の成長温度ＴＷは成長温度ＴＢより低い。本実施例では、ガリウム源、インジウム源及び窒素源を含む原料ガスＧ３を成長炉１０に供給してアンドープＩｎＧａＮを成長する。井戸層７９の膜厚は、１ｎｍ以上１０ｎｍ以下であることができる。また、ＩｎＸＧａ１−ＸＮ井戸層７９のインジウム組成Ｘは、０．０５より大きいことができる。井戸層７９のＩｎＸＧａ１−ＸＮは０．５より小さいことができる。この範囲のインジウム組成のＩｎＧａＮの成長が可能となり、波長３７０ｎｍ以上６５０ｎｍ以下の発光素子を得ることができる。井戸層７９の成長は、例えば摂氏６００度以上摂氏９００度以下の温度範囲内の成長温度ＴＷで行われる。ＩｎＧａＮ井戸層の厚さは例えば３ｎｍである。井戸層７９の主面は、障壁層７７の主面上にエピタキシャルに成長されるので、井戸層７９の表面は、障壁層７７の表面構造を引き継ぐ。また、障壁層７７の主面の傾斜角に応じて、窒化ガリウム系半導体のｃ面から所定の範囲の角度で傾斜する。
In step S105, as shown in FIG. 5 (b), while maintaining the temperature in the
井戸層７９の成長が完了する後に、障壁層を成長する前に成長温度ＴＷから成長温度ＴＢに成長炉１０の温度を変更する。この変更期間中に、例えばアンモニアといった窒素源ガスを成長炉１０に供給する。成長炉１０の昇温が完了した後に、図５（ｃ）に示されるように、工程Ｓ１０６では、成長炉１０の温度を成長温度ＴＢに保ち、原料ガスＧ４を成長炉１０に供給しながら、窒化ガリウム系半導体からなる障壁層８１を成長する。本実施例では、障壁層８１は例えばＧａＮからなり、障壁層８１の厚さは例えば１５ｎｍである。障壁層８１の主面は、井戸層７９の主面上にエピタキシャルに成長されるので、障壁層８１の表面は、井戸層７９の表面構造を引き継ぐ。
After the growth of the
工程Ｓ１０７で同様に繰り返し成長を行って、図７（ａ）に示されるように量子井戸構造の活性層７５を成長する。活性層７５は３つの井戸層７９と４つの障壁層７７、８１を含む。この後に、工程Ｓ１０８では、原料ガスG５を供給して必要な半導体層を成長して発光層８３を形成する。活性層７５と第２導電型窒化ガリウム系半導体領域８５との間にある発光層８３内の半導体層のバンドギャップは、第２導電型窒化ガリウム系半導体領域８５内にあり発光層８３に隣接する窒化ガリウム系半導体層のバンドギャップより小さい。
In step S107, the same growth is repeated to grow an
図７（ｃ）に示されるように、工程Ｓ１０９では、発光層８３上に、原料ガスG６を供給して第２導電型窒化ガリウム系半導体領域８５をエピタキシャルに成長する。この成長は、成長炉１０を用いて行われる。第２導電型窒化ガリウム系半導体領域８４は、例えば電子ブロック層３１、第１のｐ型コンタクト層３３及び第２のｐ型コンタクト層３５を含むことができる。電子ブロック層３１は例えばＡｌＧａＮからなることができる。ｐ型コンタクト層３３、３５はｐ型ＧａＮからなることができる。第２のｐ型コンタクト層３５のドーパント濃度Ｎ３７は第１のｐ型コンタクト層３３のドーパント濃度Ｎ３５よりも大きい。本実施例では、電子ブロック層３１、ｐ型コンタクト層３３、３５の成長温度は、例えば摂氏１１００度である。第２導電型窒化ガリウム系半導体領域３１の形成の後に、図７（ｃ）に示されるエピタキシャルウエハＥが完成する。必要な場合には、半導体レーザの光ガイドのために一対の光ガイド層を成長することができる。一対の光ガイド層は活性層を挟む。これらの光ガイド層は、例えばＩｎＧａＮまたはＧａＮからなることができる。
As shown in FIG. 7C, in step S109, the source gas G6 is supplied onto the
エピタキシャルウエハＥにおいて、第１導電型窒化ガリウム系半導体領域７３、発光層８３、及び第２導電型窒化ガリウム系半導体層８５は、基板７１の主面７１ａの法線軸の方向に配列されていることができる。該六方晶系半導体のｃ軸の方向は基板７１の主面７１ａの法線軸の方向と異なる。エピタキシャル成長の成長方向はｃ軸方向である一方で、この成長方向は半導体層７３、８３、８５の積層方向と異なる。
In the epitaxial wafer E, the first conductivity type gallium
次の工程では、エピタキシャウエハＥ上に電極を形成する。第１の電極（例えば、アノード電極）がコンタクト層３５上に形成されると共に、第２の電極（例えば、カソード電極）が基板裏面７１ｂ上に形成される。
In the next step, an electrode is formed on the epitaxial wafer E. A first electrode (for example, an anode electrode) is formed on the
電極の形成の後に、劈開を行って共振器面として作製することができる。劈開によって形成された端面を共振器面とする半導体レーザの作製が可能となる。なお、基板７１の主面７１ａの傾斜の方向が窒化ガリウム系半導体のａ軸の方向であれば、ｍ面を劈開面として使用できる。また、基板７１の主面７１ａの傾斜の方向が窒化ガリウム系半導体のｍ軸の方向であれば、a面を劈開面として使用できる。
After the formation of the electrode, it can be cleaved to produce a resonator surface. A semiconductor laser having an end face formed by cleavage as a cavity surface can be manufactured. If the direction of inclination of the
図８は、実施の形態において使用可能なＧａＮ基板の一構造を示す図面である。基板１１は、ｃ軸方向に伸びる貫通転位密度が第１の貫通転位密度より大きい複数の第１の領域１２ａと、ｃ軸方向に伸びる貫通転位密度が第１の貫通転位密度より小さい複数の第２の領域１２ｂとを含むことができる。基板１１の主面１１ａには第１および第２の領域１２ａ、１２ｂが現れている。基板１１の主面１１ａにおいて、第１および第２の領域１２ａ、１２ｂの幅は、例えば５００マイクロメートル、５０００マイクロメートルである。第１および第２の領域１２ａ、１２ｂは所定の方向に交互に配置されている。基板が窒化ガリウムからなるとき、所定の方向は該窒化ガリウムのａ軸の方向であることができる。
FIG. 8 shows a structure of a GaN substrate that can be used in the embodiment. The
第１の領域１２ａは高転位密度の欠陥集中領域の半導体部であり、第２の領域１２ｂは低転位密度の欠陥低減領域の半導体部である。基板１１の低転位密度の領域に窒化物系半導体発光素子を作製することによって、発光素子の発光効率、信頼性を向上させることができる。第２の領域１２ｂの貫通転位密度は１×１０７ｃｍ−２未満であると、実用に十分な信頼性をもつ半導体レーザが得られる。
The
（実施例１）
いくつのかオフ角を有する主面の窒化ガリウム系半導体ウエハを準備して、発光層におけるピエゾ電界の向きを見積もる方法を行った。図９は、井戸層のピエゾ電界の向き及び大きさの見積もり手順を示す工程フローを示す図面である。
Example 1
A method of estimating the direction of the piezoelectric field in the light emitting layer was prepared by preparing gallium nitride semiconductor wafers having several off angles on the main surface. FIG. 9 is a drawing showing a process flow showing a procedure for estimating the direction and magnitude of the piezoelectric field in the well layer.
引き続く説明では、ＧａＮウエハを用いる。工程Ｓ２０１では、発光層におけるピエゾ電界の向きを見積もるために発光層の面方位を選択する。 In the following description, a GaN wafer is used. In step S201, the plane orientation of the light emitting layer is selected in order to estimate the direction of the piezoelectric field in the light emitting layer.
工程Ｓ２０２では、発光層におけるピエゾ電界の向きを見積もるための量子井戸構造を、選択された面方位で形成すると共にｐ型及びｎ型窒化ガリウム半導体を成長して、エピタキシャルウエハを作製した。これらのウエハ上に、該成長の後にカソード電極及びアノード電極を形成して基板生産物を作製した。 In step S202, an epitaxial wafer was fabricated by forming a quantum well structure for estimating the direction of the piezoelectric field in the light emitting layer with a selected plane orientation and growing p-type and n-type gallium nitride semiconductors. On these wafers, after the growth, a cathode electrode and an anode electrode were formed to produce a substrate product.
例えば、ＧａＮのｃ面（デバイス名：Ｃ）、ｍ軸方向に７５度オフ面（デバイス名：Ｍ７５＿１、Ｍ７５＿２）、ａ軸方向に５８度オフ面（デバイス名：Ａ５８＿１、Ａ５８＿２、Ａ５８＿３）のＧａＮウエハ上に、図１に示される構造の発光素子を成長した。ｍ軸方向に７５度オフ面は（２０−２１）面である。ａ軸方向に５８度オフ面は（１１−２２）面である。
作製された基板生産物の構造例ウエハ：ｎ型ＧａＮ単結晶
ＳｉドープＡｌ０．１２Ｇａ０．８８Ｎ：５０ｎｍ、
ＳｉドープＧａＮ層：２０００ｎｍ、
ＳｉドープＩｎ０．０２Ｇａ０．９８Ｎ層：１００ｎｍ、
アンドープＩｎ０．２０Ｇａ０．８０Ｎ井戸層：３ｎｍ
アンドープＧａＮ障壁層：１５ｎｍ、
ＭｇドープＡｌ０．１６Ｇａ０．８４Ｎ層：２０ｎｍ、
ＭｇドープＧａＮ層：２５ｎｍ、
高ＭｇドープＧａＮ層：２５ｎｍ。
For example, GaN c-plane (device name: C), 75-degree off-plane (device names: M75_1, M75_2) in the m-axis direction, and 58-degree off-plane (device names: A58_1, A58_2, A58_3) in the a-axis direction A light emitting device having the structure shown in FIG. 1 was grown on the wafer. The 75-degree off-plane in the m-axis direction is the (20-21) plane. The 58-degree off-plane in the a-axis direction is the (11-22) plane.
Structure example of produced substrate product Wafer: n-type GaN single crystal Si-doped Al 0.12 Ga 0.88 N: 50 nm,
Si-doped GaN layer: 2000 nm,
Si-doped In 0.02 Ga 0.98 N layer: 100 nm,
Undoped In 0.20 Ga 0.80 N well layer: 3 nm
Undoped GaN barrier layer: 15 nm
Mg-doped Al 0.16 Ga 0.84 N layer: 20 nm
Mg-doped GaN layer: 25 nm,
High Mg-doped GaN layer: 25 nm.
工程Ｓ２０３で、作製したデバイスにバイアスを印加しながらＰＬスペクトルを測定可能なＰＬ測定装置を準備した。図１０（ａ）は、ＰＬ測定装置の一構造例を示す図面である。ＰＬ測定装置は、デバイスＤＥＶに励起光を照射する励起光源９３、デバイスＤＥＶからのフォトルミネッセンスを検出するＰＬ検出器９５、デバイスＤＥＶに可変バイアスを印加する装置９７を含む。
In step S203, a PL measurement apparatus capable of measuring a PL spectrum while applying a bias to the manufactured device was prepared. FIG. 10A is a drawing showing an example of the structure of a PL measuring device. The PL measurement apparatus includes an
工程Ｓ２０４では、基板生産物にバイアスを印加しながら、フォトルミネッセンスのバイアス依存性を測定した。バイアス依存性を測定結果は、例えば図１０（ｂ）に示されるグラフ上の特性線になる。ある程度の大きさの順方向のバイアス電圧が印加されると、デバイスＤＥＶは、エレクトロルミネッセンスを発する。エレクトロルミネッセンスは、小さい順バイアス及び逆バイアスの電圧では生じない。 In step S204, the bias dependence of photoluminescence was measured while applying a bias to the substrate product. The measurement result of the bias dependence is, for example, a characteristic line on a graph shown in FIG. When a certain amount of forward bias voltage is applied, the device DEV emits electroluminescence. Electroluminescence does not occur at small forward and reverse bias voltages.
ある範囲のオフ角を有する半極性面及びＧａＮウエハのｃ面上に作製されるデバイスは、発光層に正のピエゾ電界が生じる。このデバイスの特性は、図９（ｂ）の特性線ＰＬＢ（＋）によって表される。ＰＬ発光のピーク波長は、ＥＬ発光電圧まではバイアスが増加するにつれて長波長にシフトする。ＥＬ発光電圧を超えると、バイアスが増加するにつれて短波長にシフトする。 Devices fabricated on a semipolar plane with a range of off angles and the c-plane of a GaN wafer generate a positive piezoelectric field in the light emitting layer. The characteristics of this device are represented by a characteristic line PLB (+) in FIG. The peak wavelength of PL emission shifts to a longer wavelength as the bias increases up to the EL emission voltage. Beyond the EL emission voltage, it shifts to shorter wavelengths as the bias increases.
ＧａＮウエハの非極性面上に作製されるデバイスは、発光層のピエゾ電界はゼロである。このデバイスの特性は、図１０（ｂ）の特性線ＰＬＢ（ＮＰ）によって表される。ＰＬ発光のピーク波長は、ゼロバイアス電圧までは、わずかであるがバイアスが増加するにつれて短波長にシフトする。正のバイアスでは、ピーク波長のシフトはほとんど生じない。 A device fabricated on a non-polar surface of a GaN wafer has zero piezo electric field in the light emitting layer. The characteristics of this device are represented by a characteristic line PLB (NP) in FIG. The peak wavelength of PL emission is slightly up to the zero bias voltage, but shifts to a shorter wavelength as the bias increases. With a positive bias, there is little shift in peak wavelength.
本実施の形態に係る特定のオフ角範囲を有する半極性面上に作製されるデバイスは、発光層に負のピエゾ電界が生じる。このデバイスの特性は、図１０（ｂ）の特性線ＰＬＢ（−）によって表される。ＰＬ発光のピーク波長は、ＥＬ発光電圧までは、バイアスが増加するにつれて僅かに短波長にシフトする。 In a device manufactured on a semipolar plane having a specific off-angle range according to this embodiment, a negative piezoelectric field is generated in the light emitting layer. The characteristic of this device is represented by a characteristic line PLB (−) in FIG. The peak wavelength of PL emission shifts slightly to a shorter wavelength as the bias increases up to the EL emission voltage.
工程２０５では、測定されたバイアス依存性から、発光層におけるピエゾ電界の向きを見積もる。発光層におけるピエゾ電界の向きは、図１０（ｂ）に基づいて判定される。 In step 205, the direction of the piezoelectric field in the light emitting layer is estimated from the measured bias dependency. The direction of the piezoelectric field in the light emitting layer is determined based on FIG.
工程２０６では、選択されや面方位で発光層を作製可能な主面を有するウエハを準備する。工程Ｓ２０７では、このウエハ主面上に、半導体発光素子のための半導体積層を形成する。半導体積層は、図１及び図４に示されるように、第１の窒化ガリウム系半導体領域１３、発光層１５及び第２の窒化ガリウム系半導体領域１７を含むことができる。発光層１５は井戸層及び障壁層とを含む。井戸層及び障壁層の各々は、ｃ軸、ａ軸及びｍ軸方向に延びる基準軸に直交する面から傾斜した基準平面に沿って延びている。発光層１５は、第１の窒化ガリウム系半導体領域１３と第２の窒化ガリウム系半導体領域１７との間にある。ピエゾ電界の向きは、第２の窒化ガリウム系半導体領域１７から第１の窒化ガリウム系半導体領域１３へ向かう方向を基準にして規定される。バイアスを印加しながらＰＬスペクトルのバイアス依存性を測定するので、エレクトロルミネッセンスにより発光が生じる印加電圧よりも小さい正及び負の電圧範囲におけるフォトルミネッセンスを測定可能である。フォトルミネッセンスのバイアス依存性を用いて、発光層内の内部電界の大きさ及び向きを見積もることができる。
In step 206, a wafer having a principal surface that can be selected and can produce a light emitting layer in a plane orientation is prepared. In step S207, a semiconductor stack for semiconductor light emitting elements is formed on the main surface of the wafer. As shown in FIGS. 1 and 4, the semiconductor stack may include a first gallium nitride based
図１１は、実施例において作製された半導体発光素子のＥＬスペクトルの測定結果を示す。図１１を参照すると、ＧａＮｃ面（デバイス名：Ｃ）の１２０ｍＡまでのブルーシフト量は３０ｎｍ程度であり、ｍ軸方向に７５度オフ面（デバイス名：Ｍ７５＿１、Ｍ７５＿２）のブルーシフト量は４〜７ｎｍ程度である。ａ軸方向に５８度オフ面（デバイス名：Ａ５８＿１、Ａ５８＿２、Ａ５８＿３）のブルーシフト量は７〜１６ｎｍ程度である。 FIG. 11 shows the measurement results of the EL spectrum of the semiconductor light emitting device fabricated in the example. Referring to FIG. 11, the blue shift amount up to 120 mA on the GaNc plane (device name: C) is about 30 nm, and the blue shift amount on the 75-degree off-plane (device names: M75_1, M75_2) in the m-axis direction is 4˜4. It is about 7 nm. The blue shift amount of the 58-degree off-plane (device names: A58_1, A58_2, A58_3) in the a-axis direction is about 7 to 16 nm.
ｃ面上のデバイスは非常に大きなブルーシフトを示すのに対し、ｍ方向７５度オフ面上やａ方向５８度オフ面上のブルーシフト量は小さい。ｍ方向７５度オフ面上では、特にブルーシフトを小さくできる。したがって発光ダイオードの色調が電流によって変化しないことや、レーザダイオードの発振波長を長波化する上で有利である。 While the device on the c-plane shows a very large blue shift, the amount of blue shift on the 75-degree off-plane in the m direction and the 58-degree off-plane in the a direction is small. In particular, the blue shift can be reduced on the 75-degree off-plane in the m direction. Therefore, it is advantageous in that the color tone of the light emitting diode does not change with the current and the oscillation wavelength of the laser diode is increased.
ｃ面、ｍ軸方向７５度オフ面、ａ軸方向５８度オフ面を準備し、上記同様の発光ダイオード（ＬＥＤ）を作製した。ＬＥＤに通電しながらＬＥＤの温度を変化させ、ＥＬスペクトルを測定した。 A c-plane, a 75-degree off-plane in the m-axis direction, and a 58-degree off-plane in the a-axis direction were prepared, and a light emitting diode (LED) similar to the above was fabricated. The EL spectrum was measured by changing the temperature of the LED while energizing the LED.
図１２に示されるように、積分強度の温度依存性では、ｃ面上ＬＥＤ（特性線：ｃ）においては温度１５０Ｋ以下で急激に減少する。一方、ｍ軸方向７５度オフ面上のＬＥＤ（特性線：ｍ７５）とａ軸方向５８度オフ面上のＬＥＤ（特性線：ａ５０）では、低温における積分強度の低下は見られない。ＥＬスペクトルを比較すると、図１３に示されるように、温度３００Ｋでは３種類（図１３における３つの特性線をｍ７５（３００）、ａ５８（３００）、ｃ（３００）として参照する）とも発光層での発光のみのシングルピークを示す。これに対し、図１４に示されるように、温度１０Ｋでも３種類（図１４における３つの特性線をｍ７５（１０）、ａ５８（１０）、ｃ（１０）として参照する）が示されており、ｃ面上ＬＥＤのみ３８０ｎｍ付近に別のピークが現れる。このピークは、発光層からオーバーフローした電子がｐ型層でホールと再結合して発光が生ずることを示している。すなわち、ｃ面上ＬＥＤでは低温でアクセプタの活性化率が下がるので、発光層とｐ型層の界面における伝導体のディップがより深くなり、電子のオーバーフローが顕著となっている。ｍ軸方向７５度オフ面上ＬＥＤとａ軸方向５８度オフ面上のＬＥＤでは、このような現象は観測されず、電子のオーバーフローが少ない。 As shown in FIG. 12, in the temperature dependence of the integrated intensity, in the c-plane LED (characteristic line: c), it rapidly decreases at a temperature of 150K or less. On the other hand, in the LED on the 75-degree off-plane in the m-axis direction (characteristic line: m75) and the LED on the 58-degree off-plane in the a-axis direction (characteristic line: a50), there is no decrease in the integrated intensity at low temperatures. Comparing the EL spectra, as shown in FIG. 13, at the temperature of 300 K, all three types (refer to the three characteristic lines in FIG. 13 as m75 (300), a58 (300), and c (300)) are the light emitting layers. A single peak of only luminescence is shown. On the other hand, as shown in FIG. 14, three types (refer to the three characteristic lines in FIG. 14 as m75 (10), a58 (10), and c (10)) are shown even at a temperature of 10K. Only the LED on the c-plane has another peak around 380 nm. This peak indicates that the electrons overflowed from the light emitting layer recombine with holes in the p-type layer to emit light. That is, in the c-plane LED, the acceptor activation rate decreases at a low temperature, so that the conductor dip at the interface between the light-emitting layer and the p-type layer becomes deeper and the overflow of electrons becomes significant. In the LED on the 75-degree off-plane in the m-axis direction and the LED on the off-plane in the a-axis direction of 58 degrees, such a phenomenon is not observed and there is little overflow of electrons.
（実施例２）
図１５に示す構造を有する半導体レーザＬＤ０を作製した。ｍ軸方向に７５度オフしたＧａＮウエハ９０を準備した。ＧａＮウエハ９０を成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏１１００度であり、熱処理時間は約１０分であった。
(Example 2)
A semiconductor laser LD0 having the structure shown in FIG. 15 was produced. A
熱処理の後に、ＴＭＧ（９８．７μｍｏｌ／分）、ＴＭＡ（８．２μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、ＳｉＨ４を成長炉に供給して、クラッド層のためのｎ型ＡｌＧａＮ層９１をＧａＮウエハ９０上に摂氏１１５０度で成長した。ｎ型ＡｌＧａＮ層９１の厚さは２３００ｎｍであった。ｎ型ＡｌＧａＮ層９１の成長速度は４６．０ｎｍ／分であった。ｎ型ＡｌＧａＮ層９１のＡｌ組成は０．０４であった。
After the heat treatment, TMG (98.7 μmol / min), TMA (8.2 μmol / min), NH 3 (6 slm), SiH 4 are supplied to the growth furnace, and the n-
次いで、ＴＭＧ（９８．７μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）、ＳｉＨ４を成長炉に供給して、ｎ型ＡｌＧａＮ層９１上にｎ型ＧａＮ層９２を摂氏１１５０度で成長した。ｎ型ＧａＮ層９２の厚さは５０ｎｍであった。ｎ型ＧａＮ層９２の成長速度は５８．０ｎｍ／分であった。
Next, TMG (98.7 μmol / min), NH 3 (5 slm), and SiH 4 were supplied to the growth reactor, and the n-
ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＩ（４．６μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、光ガイド層のためのアンドープＩｎＧａＮ層９３ａをｎ型ＧａＮ層９４上に摂氏８４０度で成長した。ｎ型ＩｎＧａＮ層９３ａの厚さは６５ｎｍであった。ｎ型ＩｎＧａＮ層９３ａの成長速度は６．７ｎｍ／分であった。アンドープＩｎＧａＮ層９３ａのＩｎ組成は０．０５であった。
TMG (24.4 μmol / min), TMI (4.6 μmol / min), NH 3 (6 slm) was supplied to the growth reactor, and an
次いで活性層９４を形成した。ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（２９．０μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ井戸層を摂氏７４５度で成長した。ＩｎＧａＮ層の厚さは３ｎｍであった。ＩｎＧａＮ層の成長速度は３．１ｎｍ／分であった。
Next, an
次いで、成長炉の温度を摂氏７４５度に維持しながら、ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（０．３μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層をＩｎＧａＮ層上に摂氏７４５度で成長した。ＧａＮ層の厚さは１ｎｍであった。ＧａＮ層の成長速度は３．１ｎｍ／分であった。アンドープＧａＮ層を成長した後に、成長炉の温度を摂氏７４５度から摂氏８７０度に変更した。ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＩ（１．６μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、障壁層のためのアンドープＩｎＧａＮ層をアンドープＩｎＧａＮ井戸層上に摂氏８７０度で成長した。ＩｎＧａＮ層の厚さは１５ｎｍであった。ＩｎＧａＮ層の成長速度は６．７ｎｍ／分であった。アンドープＩｎＧａＮ層のＩｎ組成は０．０２であった。 Next, while maintaining the temperature of the growth furnace at 745 degrees Celsius, TMG (15.6 μmol / min), TMI (0.3 μmol / min), NH 3 (8 slm) was supplied to the growth furnace, and the undoped GaN layer was formed. Grown on the InGaN layer at 745 degrees Celsius. The thickness of the GaN layer was 1 nm. The growth rate of the GaN layer was 3.1 nm / min. After growing the undoped GaN layer, the temperature of the growth furnace was changed from 745 degrees Celsius to 870 degrees Celsius. TMG (24.4 μmol / min), TMI (1.6 μmol / min), NH 3 (6 slm) was supplied to the growth reactor, and an undoped InGaN layer for the barrier layer was formed on the undoped InGaN well layer at 870 degrees Celsius. grown. The thickness of the InGaN layer was 15 nm. The growth rate of the InGaN layer was 6.7 nm / min. The In composition of the undoped InGaN layer was 0.02.
次いで、成長炉の温度を摂氏８７０度から摂氏７４５度に変更した。この後に、ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（２９．０μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ井戸層をＩｎＧａＮ層上に摂氏７４５度で成長した。ＩｎＧａＮ層の厚さは３ｎｍであった。ＩｎＧａＮ層の成長速度は３．１ｎｍ／分であった。アンドープＩｎＧａＮ層のＩｎ組成は０．２５であった。 Next, the temperature of the growth furnace was changed from 870 degrees Celsius to 745 degrees Celsius. Thereafter, TMG (15.6 μmol / min), TMI (29.0 μmol / min), and NH 3 (8 slm) were supplied to the growth reactor, and an undoped InGaN well layer was grown on the InGaN layer at 745 degrees Celsius. The thickness of the InGaN layer was 3 nm. The growth rate of the InGaN layer was 3.1 nm / min. The In composition of the undoped InGaN layer was 0.25.
井戸層、保護層及び障壁層の成長を２回繰り返し３回目は保護層まで形成した。この後に、ＴＭＧ（１３．０μｍｏｌ／分）、ＴＭＩ（４．６μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、光ガイド層のためのアンドープＩｎＧａＮ層９３ｂを活性層９４上に摂氏８４０度で成長した。ＩｎＧａＮ層９３ｂの厚さは６５ｎｍであった。ＩｎＧａＮ層９３ｂの成長速度は６．７ｎｍ／分であった。次いで、ＴＭＧ（９８．７μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層９６をＩｎＧａＮ層９３ｂ上に摂氏１１００度で成長した。ＧａＮ層９６の厚さは５０ｎｍであった。ＧａＮ層９６の成長速度は５８．０ｎｍ／分であった。アンドープＩｎＧａＮ層９３ｂのＩｎ組成は０．０５であった。
The growth of the well layer, the protective layer, and the barrier layer was repeated twice, and the third layer was formed up to the protective layer. Thereafter, TMG (13.0 μmol / min), TMI (4.6 μmol / min), and NH 3 (6 slm) are supplied to the growth reactor, and an
次いで、ＴＭＧ（１６．６μｍｏｌ／分）、ＴＭＡ（２．８μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＡｌＧａＮ層９７をＧａＮ層９６上に摂氏１１００度で成長した。ＡｌＧａＮ層９７の厚さは２０ｎｍであった。ＡｌＧａＮ層９７の成長速度は４．９ｎｍ／分であった。ｐ型ＡｌＧａＮ層９７のＡｌ組成は０．１５であった。
Next, TMG (16.6 μmol / min), TMA (2.8 μmol / min), NH 3 (6 slm), and Cp 2 Mg are supplied to the growth reactor, and the p-
ＴＭＧ（３６．６μｍｏｌ／分）、ＴＭＡ（３．０μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＡｌＧａＮ層９８をｐ型ＡｌＧａＮ層９７上に摂氏１１００度で成長した。ＡｌＧａＮ層９８の厚さは４００ｎｍであった。Ａｌの組成は０．０６であった。ＡｌＧａＮ層９８の成長速度は１３．０ｎｍ／分であった。また、ＴＭＧ（３４．１μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＧａＮ層９９をｐ型ＡｌＧａＮ層９８上に摂氏１１００度で成長した。ＧａＮ層９９の厚さは５０ｎｍであった。ｐ型ＧａＮ層９９の成長速度は１８．０ｎｍ／分であった。これらの工程によってエピタキシャルウエハが作製された。このエピタキシャルウエハ上にアノード及びカソードを形成した。図に示される半導体ダイオードが得られた。アノード電極は、１０マイクロメートル幅のストライプ窓を有する絶縁膜を介してｐ型ＧａＮ層に電気的に接続される。アノード電極はＮｉ／Ａｕからなり、カソードはＴｉ／Ａｌ／Ｔｉ／Ａｕからなる。ａ面において劈開して、６００マイクロメートル長のレーザバーを作製した。発振波長は５２０ｎｍであり、しきい値電流は９００ｍＡであった。
TMG (36.6 μmol / min), TMA (3.0 μmol / min), NH 3 (6 slm), and Cp 2 Mg are supplied to the growth reactor, and the p-
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
以上説明したように、本発明の一側面によれば、歪みを内包する六方晶系III族窒化物からなる発光層を含みこの発光層からの電子のオーバーフローを低減できる窒化物系半導体光素子が提供される。また、本発明の別の側面によれば、この窒化物系半導体光素子のためのエピタキシャルウエハが提供される。さらに、本発明の更なる別の側面によれば、歪みを内包する六方晶系III族窒化物からなる発光層を含む半導体発光素子を製造する方法が提供される。 As described above, according to one aspect of the present invention, there is provided a nitride-based semiconductor optical device that includes a light-emitting layer made of hexagonal group III-nitride that includes strain, and that can reduce the overflow of electrons from the light-emitting layer. Provided. According to another aspect of the present invention, an epitaxial wafer for the nitride based semiconductor optical device is provided. Furthermore, according to still another aspect of the present invention, there is provided a method for manufacturing a semiconductor light emitting device including a light emitting layer made of a hexagonal group III nitride containing a strain.
ＬＥ１、ＬＤ１…窒化物系半導体光素子、１３…第１の窒化ガリウム系半導体領域、１５…発光領域、１７…第２の窒化ガリウム系半導体領域、１９…活性層、２１…井戸層、２３…障壁層、２５、２７、２９…窒化ガリウム系半導体層、３１…窒化ガリウム系半導体層、３３、３５…窒化ガリウム系半導体層、α、β…傾斜角、ＳＲ１…基準平面、Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５、Ｂ６…障壁層、Ｗ１、Ｗ２、Ｗ３…井戸層、Ｐ、ＮＰ、ＳＰ＋、ＳＰ−…発光層、３７…アンドープＧａＮ層（Ｎ２−ＧａＮ層）、３９…アンドープＧａＮ層、４１ａ、４１ｂ…電極、ＶＣ１、ＶＣ２…ｃ軸方向のベクトル、５１、５３…窒化ガリウム系半導体層、５５、５７…窒化ガリウム系半導体層、５９ａ、５９ｂ…光ガイド層、６１…アンドープＧａＮ層、６３…絶縁膜、６５、６７…電極 LE1, LD1 ... nitride semiconductor optical device, 13 ... first gallium nitride semiconductor region, 15 ... light emitting region, 17 ... second gallium nitride semiconductor region, 19 ... active layer, 21 ... well layer, 23 ... Barrier layer, 25, 27, 29 ... Gallium nitride based semiconductor layer, 31 ... Gallium nitride based semiconductor layer, 33, 35 ... Gallium nitride based semiconductor layer, α, β ... Tilt angle, SR1 ... Reference plane, B1, B2, B3 , B4, B5, B6 ... barrier layer, W1, W2, W3 ... well layers, P, NP, SP +, SP- ... light-emitting layer, 37 ... undoped GaN layer (N 2 -GaN layer), 39 ... undoped GaN layer, 41a, 41b ... electrodes, VC1, VC2 ... c-axis direction vector, 51, 53 ... gallium nitride semiconductor layer, 55, 57 ... gallium nitride semiconductor layer, 59a, 59b ... light guide layer, 61 ... undoped Ga Layer, 63 ... insulating film, 65, 67 ... electrode
Claims (1)
前記発光層におけるピエゾ電界の向きを見積もるために発光層の面方位を選択する工程と、
前記発光層におけるピエゾ電界の向きを見積もるための量子井戸構造を前記選択された面方位で形成すると共にｐ型及びｎ型窒化ガリウム半導体を成長して、基板生産物を準備する工程と、
前記基板生産物にバイアスを印加しながら、フォトルミネッセンスのバイアス依存性を測定する工程と、
前記測定されたバイアス依存性から、前記発光層におけるピエゾ電界の向きを見積もる工程と、
前記選択された面方位で前記発光層を成長可能な主面を有するウエハを準備する工程と、
前記半導体発光素子のための半導体積層を前記ウエハの前記主面上に形成する工程と
を備え、
前記半導体積層は、第１の窒化ガリウム系半導体領域、前記発光層及び第２の窒化ガリウム系半導体領域を含み、
前記発光層は窒化ガリウム系半導体からなる井戸層と窒化ガリウム系半導体からなる障壁層とを含み、
前記発光層は、前記第１の窒化ガリウム系半導体領域と前記第２の窒化ガリウム系半導体領域との間に設けられ、
前記第１の窒化ガリウム系半導体領域は一又は複数のｎ型窒化ガリウム系半導体層を含み、
前記第２の窒化ガリウム系半導体領域は、前記障壁層のバンドギャップよりも大きな窒化ガリウム系半導体層と、一又は複数のｐ型窒化ガリウム系半導体層とを含み、
前記第２の窒化ガリウム系半導体領域の前記窒化ガリウム系半導体層は、前記発光層に隣接しており、
前記井戸層及び前記障壁層の各々は、ｃ軸、ａ軸及びｍ軸方向に延びる基準軸に直交する面から傾斜した基準平面に沿って延びており、
前記ピエゾ電界の向きは、前記第２の窒化ガリウム系半導体領域から前記第１の窒化ガリウム系半導体領域へ向かう方向を基準にして規定される、ことを特徴とする方法。 A method of manufacturing a semiconductor light emitting device including a light emitting layer made of hexagonal group III nitride containing a strain,
Selecting the plane orientation of the light emitting layer to estimate the direction of the piezoelectric field in the light emitting layer;
Forming a quantum well structure for estimating the direction of a piezoelectric field in the light emitting layer with the selected plane orientation and growing a p-type and n-type gallium nitride semiconductor to prepare a substrate product;
Measuring the bias dependence of photoluminescence while applying a bias to the substrate product;
Estimating the direction of the piezoelectric field in the light emitting layer from the measured bias dependence;
Providing a wafer having a principal surface capable of growing the light emitting layer in the selected plane orientation;
Forming a semiconductor stack for the semiconductor light emitting element on the main surface of the wafer,
The semiconductor stack includes a first gallium nitride based semiconductor region, the light emitting layer, and a second gallium nitride based semiconductor region,
The light emitting layer includes a well layer made of a gallium nitride based semiconductor and a barrier layer made of a gallium nitride based semiconductor,
The light emitting layer is provided between the first gallium nitride based semiconductor region and the second gallium nitride based semiconductor region,
The first gallium nitride based semiconductor region includes one or more n-type gallium nitride based semiconductor layers,
The second gallium nitride based semiconductor region includes a gallium nitride based semiconductor layer larger than the band gap of the barrier layer, and one or more p-type gallium nitride based semiconductor layers,
The gallium nitride based semiconductor layer of the second gallium nitride based semiconductor region is adjacent to the light emitting layer;
Each of the well layer and the barrier layer extends along a reference plane inclined from a plane orthogonal to a reference axis extending in the c-axis, a-axis, and m-axis directions,
The direction of the piezoelectric field is defined with reference to a direction from the second gallium nitride semiconductor region to the first gallium nitride semiconductor region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009151268A JP4404164B1 (en) | 2009-06-25 | 2009-06-25 | Method for manufacturing a semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009151268A JP4404164B1 (en) | 2009-06-25 | 2009-06-25 | Method for manufacturing a semiconductor light emitting device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008233806 Division | 2008-09-11 | 2008-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4404164B1 true JP4404164B1 (en) | 2010-01-27 |
| JP2010067951A JP2010067951A (en) | 2010-03-25 |
Family
ID=41706591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009151268A Expired - Fee Related JP4404164B1 (en) | 2009-06-25 | 2009-06-25 | Method for manufacturing a semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4404164B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103185725A (en) * | 2012-12-12 | 2013-07-03 | 捷创科技股份有限公司 | LED wafer multi-chip detection method and device |
-
2009
- 2009-06-25 JP JP2009151268A patent/JP4404164B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010067951A (en) | 2010-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101142672B1 (en) | Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device | |
| JP4450112B2 (en) | Nitride-based semiconductor optical device | |
| JP5003527B2 (en) | Group III nitride light emitting device and method for fabricating group III nitride semiconductor light emitting device | |
| JP4924185B2 (en) | Nitride semiconductor light emitting device | |
| JP4720834B2 (en) | Group III nitride semiconductor laser | |
| US8548021B2 (en) | III-nitride semiconductor laser, and method for fabricating III-nitride semiconductor laser | |
| KR20120024955A (en) | Group iii nitride semiconductor optical element and epitaxial substrate | |
| US8803274B2 (en) | Nitride-based semiconductor light-emitting element | |
| US6462354B1 (en) | Semiconductor device and semiconductor light emitting device | |
| JP4835741B2 (en) | Method for fabricating a semiconductor light emitting device | |
| JP5332959B2 (en) | Nitride-based semiconductor optical device | |
| WO2013065381A1 (en) | Nitride semiconductor light emitting element, and method for manufacturing nitride semiconductor light emitting element | |
| JP2013026452A (en) | Group iii nitride semiconductor light-emitting element and group iii nitride semiconductor light-emitting element manufacturing method | |
| JP4404164B1 (en) | Method for manufacturing a semiconductor light emitting device | |
| JP5332955B2 (en) | Group III nitride semiconductor laser | |
| JP2011205161A (en) | Method of manufacturing semiconductor light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |