JP4401010B2 - 同期整流型フォワ−ドコンバ−タ - Google Patents
同期整流型フォワ−ドコンバ−タ Download PDFInfo
- Publication number
- JP4401010B2 JP4401010B2 JP2000231510A JP2000231510A JP4401010B2 JP 4401010 B2 JP4401010 B2 JP 4401010B2 JP 2000231510 A JP2000231510 A JP 2000231510A JP 2000231510 A JP2000231510 A JP 2000231510A JP 4401010 B2 JP4401010 B2 JP 4401010B2
- Authority
- JP
- Japan
- Prior art keywords
- self
- synchronous rectification
- oscillation
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は同期整流型フォワ−ドコンバ−タに係り、特に並列接続運転に適した同期整流型フォワ−ドコンバ−タに関する。
【0002】
【従来の技術】
従来、この種の同期整流回路を用いたDC−DCコンバ−タとしては、図5に示すように、直流入力電源の直流電圧を、半導体スイッチ2のスイッチング動作によって矩形波パルス電圧に変換し、この矩形波パルス電圧をトランス3によって所望の電圧に変換した後、双方向性スイッチ素子(同期整流FET)4及び(転流FET)5の整流回路と、チョ−クコイル10およびコンデンサ11による平滑回路により整流・平滑して、その平均電圧として取り出すようにしている。
なお、前記した半導体スイッチ2のスイッチング動作の制御は、この同期整流コンバ−タの出力電圧を検出する電圧検出制御回路12により、その検出状況に基づいてPWM制御される。
【0003】
一般に同期整流回路の場合は、前述した図5のようにスイッチ素子4,5を用いて同期動作させる場合と、スイッチ素子4のみにFETを用いて同期動作させる場合とがあるが、本発明は変換効率の向上を重視した前者の回路、即ち、スイッチ素子4,5を共に半導体スイッチ(FET)を用いた回路を対象としている。そこで前記双方向性スイッチ素子4を同期整流FET、素子5を転流FETと表現する。
なお、転流FET5では転流期間全域に於いてゲ−ト信号を得ることが出来ないので、通常は転流用ダイオ−ド9を付加してある。そして、このような同期整流コンバ−タは、小容量から大容量のものまで取り揃え、負荷容量に応じた同期整流コンバ−タを選択して用いられるようにしている。
【0004】
【発明が解決しようとする課題】
しかし負荷容量に応じた同期整流コンバ−タを用意するということは、その機種数を多くする事であり、各機種毎に在庫を必要とする事になるため、設計、生産および物品管理の上から機種数の削減が望まれており、同一機種のコンバ−タモジュ−ル(CONV1〜CONV3)の並列接続運転による大容量負荷への対応がなされている。この並列運転の場合には以下の問題がある。
【0005】
即ち、このようなモジュールを並列運転しているとき、出力電圧に差があると、出力電圧の高いモジュールからもう一方の低いモジュールに電流が流れ込み、出力電圧が低いモジュールにおいて、スイッチング素子2のゲート信号が絞られているにも関わらず出力側の同期整流回路が自己発振を始める。
自己発振を始めることで、2次巻線側より1次巻線側に電力が回生され、出力電圧の差が大きくなると、回生される電力も多くなり、電力の損失が発生し、電源の破損にも至る。
【0006】
そこで従来の回路では、同期整流回路の自己発振を停止させずに、1次側に回生する最大電力を制御する方法を行ってきた。その方法は、回生電力が大きくなと、自己発振周波数が低くなる事を利用し、ある一定の周波数より低くならない様発振周波数を制御していた。
しかし自己発振を停止させないため、ある程度の電力が1次側に回生されてしまい、電力の無駄となってしまう欠点がある。
そこで本発明は、同期整流方式のスイッチング電源を、並列運転したときに起こる同期整流回路の自己発振現象を停止させ、電源の出力側より入力側に回生される電力を無くす事により、効率の良い電源システムを提案する。
【0007】
【課題を解決する為の手段】
上記課題を解決するため請求項1の発明は、直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印加し、前記出力トランスの二次側巻線側の出力を、同期整流FET、転流FET、チョ−クコイル、コンデンサ等により構成された出力側同期整流回路により整流、平滑して直流電圧を出力する同期整流型フォワ−ドコンバ−タにおいて、該出力トランスに補助巻線を設けると共に前記補助巻線と並列にスイッチを設け、又、前記出力側同期整流回路の自己発振検出回路を設け、前記自己発振検出回路の検出信号により前記スイッチを制御し該補助巻線を短絡又は開放せしめるようにしたことを特徴とする。
【0008】
又、上記課題を解決するため請求項2の発明は、要求項1の同期整流型フォワ−ドコンバ−タを複数台有し、前記各コンバ−タは入力端子と出力端子を夫々共通にして並列接続されていることを特徴とする同期整流型フォワ−ドコンバ−タにある。
【0009】
【実施の概要】
図1は本発明の実施例回路図であって、1は入力コンデンサ、2はスイッチング素子、3は電力変換用出力トランス、4は整流用双方向性スイッチング素子(同期整流FET)、5は回生用双方向性スイッチング素子(転流FET)、6はスイッチング素子4の駆動コンデンサ、7はスイッチング素子4の駆動抵抗、8はスイッチング素子5の駆動コンデンサ、9はスイッチング素子5の駆動抵抗、10は出力チョーク、11は平滑コンデンサ、14はスイッチ素子、12は補助巻線(補助電源用巻線でも共用可能)である。
【0010】
この回路はモジュールを並列運転したときに、相手の出力電圧が自分の出力電圧よりも高いと、出力側より入力側に電力の回生が始まり、自己発振に至る。その自己発振を、巻き線の電圧上昇、また回生が始まると、制御回路28により、自分のスイッチング素子2のデューティを絞り、デューティが零になる事を、また自己発振が始まり電力の回生が増加すると発振周波数が低下する事を利用し、自己発振検出回路(29)により、スイッチ(14)をオンさせることで、電力変換用トランス3の補助巻線12を短絡し、自己発振を停止させるものである。
なお、短絡時の電流は、出力チョ−ク10により制限されるため、過大な電流は流れず、巻線短絡トランジスタ(14)は、それほど電流耐量の大きな物は必要ない。
【0011】
図1において、出力より高い電圧が出力に印加され、制御回路28によるパルスのデューティがゼロと成った時、回生用双方向性スイッチング素子5がONしていたとする。回生用双方向性スイッチング素子5は、内蔵のゲ−ト−ソ−ス間コンデンサ電圧が放電し、スレッシュホ−ルド電圧まで下がる間ONし続け、出力チョ−ク10にエネルギ−を蓄える。
素子5がOFFすると、出力チョ−ク10のエネルギ−が放出され、整流用双方向性スイッチング素子4がONし、電力変換用トランス3により1次側にエネルギ−が伝わる、1次側に伝達されてエネルギ−は、スイッチング素子2の内蔵ダイオ−ドを通り入力に回生される。
【0012】
出力チョ−ク10のエネルギ−が入力側に回生終わると、電力変換用トランス3より逆キック電圧が発生し、回生用双方向性スイッチング素子5がまたONする。この繰り返しにより自己発振を続ける。
このように自己発振を停止させるには、電力変換用トランス3の動作を停止させれば良く、トランスのある巻き線を1サイクル以上短絡し続ければ、自己発振が停止する事が分かる。
【0013】
図2は本発明の他の実施例であり、モジュールを並列運転したときに、相手の出力電圧が自分の出力電圧よりも高いと、制御回路28の作用により、自分のデューティを絞ることを利用し、デューティが零になると、スイッチ(14)をオンさせることで補助巻線12を短絡し、自己発振を防ぐものである。
簡単に動作を説明すると、スイッチング素子2のドライブ波形を抵抗18とコンデンサ19にて積分し、デューティが零となりドライブ波形が無くなるとトランジスタ30がOFFし、スイッチ(14)がONし自己発振を停止する。
【0014】
図3は本発明の第3の実施例であり、2次側より電力の回生が始まると、入力巻き線、及びその他の巻き線電圧が上昇するので、その電圧があらかじめ設定した電圧値を越えると、スイッチ(14)をオンさせることによって巻線を短絡し、自己発振を停止するものである。
簡単に動作を説明すると、IC25により、補助巻線12の電圧がある値より大きくなると、IC25がONし、トランジスタ22もON、そしてスイッチ(14)もONし補助巻線12を短絡し、自己発振を停止するものである。
【0015】
図4は本発明の第4の実施例で、並列運転される他のモジュールの出力電圧が高く、回生される電力が多いほど、自己発振の発振周波数が低くなるということを利用し、スイッチング周波数の変化を周波数監視回路で読みとり、一定値より低くなるとスイッチ14をオンさせ、自己発振を防ぐものである。簡単に説明すると、自己発振が継続し周波数が低くなると抵抗30、33、コンデンサ31にて構成される時定数回路に於いて、周波数が低くなるとコンデンサ31の電圧が高くなり、スイッチ(14)をONし補助巻線12を短絡し、自己発振を停止するものである。
【0016】
【発明の効果】
以上の説明から明らかなように、本発明によれば同期整流方式のスイッチング電源において並列接続を行い、並列運転時の同期整流回路の自己発振を止めることができる。
因みに、出力10wの電源において、従来の回路においては、出力側より入力側への回生電力が約8wあったが、本発明の回路では、1w以下となり1wを越えると発振停止となり回生電力はゼロとなる。
【図面の簡単な説明 】
【図1】本発明の基本回路
【図2】本発明の実施例(ゲート信号監視タイプ)
【図3】本発明の実施例(過電圧監視タイプ)
【図4】本発明の実施例(発振周波数監視タイプ)
【図5】従来の回路
【符号の説明 】
1: 入力コンデンサ
2: スイッチング素子
3: 電力変換用トランス
4: 整流用双方向性スイッチング素子(同期整流FET)
5: 回生用双方向性スイッチング素子(転流FET)
10: 出力チョーク
11: 平滑コンデンサ
12: 補助巻線(短絡巻線)
14: スイッチ
28: 制御回路
29: 自己発振検出回路
Claims (5)
- 直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印加し、前記出力トランスの二次側巻線側の出力を、同期整流FET、転流FET、チョ−クコイル、コンデンサ等により構成された出力側同期整流回路により整流、平滑して直流電圧を出力する同期整流型フォワ−ドコンバ−タにおいて、該出力トランスに補助巻線を設けると共に前記補助巻線と並列にスイッチを設け、又、前記出力側同期整流回路の自己発振検出回路を設け、前記自己発振検出回路の検出信号により前記スイッチを制御し該補助巻線を短絡又は開放せしめるようにしたことを特徴とする同期整流型フォワ−ドコンバ−タ。
- 請求項1の同期整流型フォワ−ドコンバ−タを複数台有し、前記各コンバ−タは入力端子と出力端子を夫々共通にして並列接続されていることを特徴とする同期整流型フォワ−ドコンバ−タ。
- 自己発振検出回路はスイッチング素子の制御用PWM信号が無くなったことを検出し、これを自己発振検出信号としたことを特徴とする請求項1又は請求項2の同期整流型フォワ−ドコンバ−タ。
- 自己発振検出回路は出力トランスの巻線電圧の上昇を検出し、これを自己発振検出信号としたことを特徴とする請求項1又は請求項2の同期整流型フォワ−ドコンバ−タ。
- 自己発振検出回路は自己発振周波数を検出し、これを自己発振検出信号としたことを特徴とする請求項1又は請求項2の同期整流型フォワ−ドコンバ−タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000231510A JP4401010B2 (ja) | 2000-07-31 | 2000-07-31 | 同期整流型フォワ−ドコンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000231510A JP4401010B2 (ja) | 2000-07-31 | 2000-07-31 | 同期整流型フォワ−ドコンバ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002051558A JP2002051558A (ja) | 2002-02-15 |
JP4401010B2 true JP4401010B2 (ja) | 2010-01-20 |
Family
ID=18724338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000231510A Expired - Fee Related JP4401010B2 (ja) | 2000-07-31 | 2000-07-31 | 同期整流型フォワ−ドコンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4401010B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004015886A (ja) | 2002-06-05 | 2004-01-15 | Shindengen Electric Mfg Co Ltd | 同期整流の駆動回路 |
CN104038082B (zh) | 2013-03-04 | 2017-12-12 | 比亚迪股份有限公司 | 开关电源、开关电源的控制方法及控制芯片 |
CN105490548B (zh) * | 2014-09-15 | 2018-07-03 | Tdk株式会社 | 开关电源装置 |
-
2000
- 2000-07-31 JP JP2000231510A patent/JP4401010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002051558A (ja) | 2002-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4824524B2 (ja) | 単方向dc−dcコンバータおよびその制御方法 | |
US7272021B2 (en) | Power converter with isolated and regulated stages | |
US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
JP3763831B2 (ja) | 電源供給装置及びその制御方法 | |
US6912143B2 (en) | Synchronous rectifier with burst mode control | |
JP2004524788A (ja) | 同期整流変換器回路内の逆電流を減少させる方法と回路 | |
JP5387628B2 (ja) | 電流型絶縁コンバータ | |
EP1363385A1 (en) | Zero-cross detection method of the current flowing in an inductor driven in switched mode and a relative driving circuit | |
JP5020479B2 (ja) | 電源装置 | |
JP4401010B2 (ja) | 同期整流型フォワ−ドコンバ−タ | |
JP4618881B2 (ja) | 同期整流型フォワードコンバータ | |
JP2513408B2 (ja) | Mosトランジスタ同期整流フライバックコンバ―タ | |
JPH11150952A (ja) | スイッチング型直流電源装置 | |
JP2001309647A (ja) | チョッパ回路 | |
JPH0530734A (ja) | スイツチング式直流電源装置 | |
US6696772B2 (en) | Synchronous rectification | |
JP4605915B2 (ja) | 同期整流型コンバータ | |
JP3568666B2 (ja) | 直流電源装置 | |
JPH10309078A (ja) | スイッチング型直流電源装置 | |
JP2002233144A (ja) | 同期整流型フォワードコンバータ | |
JP2605387Y2 (ja) | 昇圧コンバータのスナバ回路 | |
JP3370201B2 (ja) | 同期整流コンバ−タ | |
JP2799749B2 (ja) | 昇降圧形コンバータ回路の制御方法 | |
JP4545988B2 (ja) | 同期整流型コンバータ | |
JP3014774B2 (ja) | スイッチング直流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |