JP4398015B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4398015B2 JP4398015B2 JP22544499A JP22544499A JP4398015B2 JP 4398015 B2 JP4398015 B2 JP 4398015B2 JP 22544499 A JP22544499 A JP 22544499A JP 22544499 A JP22544499 A JP 22544499A JP 4398015 B2 JP4398015 B2 JP 4398015B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- protrusion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びその製造方法に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）をスイッチング素子として備えたアクティブマトリクス型の液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、優れた画像品質が得られるフラットパネル・ディスプレイとしてコンピュータやＯＡ機器等に多用されている。このアクティブマトリックス型の液晶表示装置は、ＴＦＴ及び画素電極が形成されたアレイ基板と共通電極が形成された対向基板との間に封止した液晶層に対して両電極から電圧を印加して液晶を駆動するようになっている。
【０００３】
図６は、従来の液晶表示装置のアレイ基板を液晶層側から見た基板面を示している。図６に示すように、ガラス基板１００上に図中上下方向に延びる複数のデータ線（図では１本のみ表示している）１０１が形成されている。またガラス基板１００上には、図中左右方向に延びる複数のゲート線１０３が形成されている。これらデータ線１０１とゲート線１０３とで画定される領域に画素が形成される。そして、各データ線１０１とゲート線１０３との交差位置近傍にＴＦＴが形成されている。ＴＦＴのゲート電極１０４はゲート線１０３から引き出されて形成されている。ＴＦＴのドレイン電極１１７は、データ線１０１から引き出されて、その端部がゲート電極１０４上方に形成されたチャネル保護膜１０５上の一端辺側に位置するように形成されている。
【０００４】
一方、ソース電極１１９はチャネル保護膜１０５上の他端辺側に位置してドレイン電極１１７に対向して形成されている。図示は省略しているが、ゲート電極１０４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。ソース電極１１９の上層には保護膜（図示せず）を介して透明電極からなる画素電極１１３が形成されている。画素電極１１３は、保護膜に設けられたコンタクトホール１０７を介してソース電極１１９と電気的に接続されている。
【０００５】
画素電極１１３上には横断面中央部が凸状の細長い丘状の絶縁性の突起１１５が形成されている。突起１１５は画素領域内で直線的に三角波状に蛇行して形成されている。従って、１画素内で方向が異なる少なくとも４つの傾斜面が形成され、これにより負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードによる液晶の配向制御を実現できるようになっている。
【０００６】
次に図６に示した従来の液晶表示装置の製造方法について図７及び図８を用いて説明する。図７及び図８は、図６のＡ−Ａ線で切断したアレイ基板のＴＦＴを含む断面を示している。まず図７（ａ）に示すように、透明ガラス基板１００上に例えばＡｌ（アルミニウム）を全面に成膜して金属層を形成した後パターニングし、ゲート線１０３（図７及び図８には表されない）及びゲート電極１０４を形成する。次に、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により基板全面に成膜してゲート絶縁膜１２３を形成する。次に、動作半導体層を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層１２５をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜を形成するための例えばシリコン窒化膜１２７をプラズマＣＶＤ法により全面に形成する。
【０００７】
次に、全面にレジストを塗布した後、ゲート線１０３及びゲート電極１０４をマスクとして、透明ガラス基板１００に対して背面露光を行い、ゲート線１０３、ゲート電極１０４上に自己整合的にレジストパターン（図示せず）を形成する。形成されたレジストパターンをマスクとしてシリコン窒化膜１２７をエッチングして、ゲート線１０３及びゲート電極１０４上にシリコン窒化膜１２７を残存させる。さらにゲート線１０３及びゲート電極１０４上のシリコン窒化膜１２７をパターニングしてＴＦＴ形成領域のゲート電極１０４上にチャネル保護膜１０５を形成する（図７（ｂ）参照）。
【０００８】
次に、図７（ｃ）に示すように、オーミックコンタクト層を形成するためのｎ+ａ−Ｓｉ層１２９をプラズマＣＶＤ法により全面に形成する。次いで、ドレイン電極１１７、ソース電極１１９、及びデータ線１０１を形成するための金属（例えばＣｒ）層１３１をスパッタリングにより成膜する。
【０００９】
次に、図７（ｄ）に示すように、金属層１３１、ｎ+ａ−Ｓｉ層１２９、アモルファスシリコン層１２５をパターニングし、データ線１０１、ドレイン電極１１７、ソース電極１１９、及び動作半導体層１０６を形成する。このパターニングにおけるエッチング処理において、チャネル保護膜１０５はエッチングストッパとして機能し、その下層の動作半導体層１０６はエッチングされずに残存する。
【００１０】
次に、図８（ａ）に示すように例えばシリコン窒化膜（あるいはシリコン酸化膜）からなる保護膜１３３をプラズマＣＶＤ法により形成してからパターニングし、ソース電極１１９上の保護膜１３３を開口して、ソース電極１１９上にコンタクトホール１０７を形成する。
【００１１】
次に、図８（ｂ）に示すように、透明ガラス基板１００全面に例えばＩＴＯ（インジウム・ティン・オキサイド）からなる画素電極材を成膜してからパターニングして画素電極１１３を形成する。画素電極１１３はコンタクトホール１０７を介してソース電極１１９と電気的に接続される。
【００１２】
次いで、全面に絶縁性のノボラック樹脂系のレジストを形成してからパターニングし、画素電極１１３上に横断面中央部が凸状の細長い丘状の突起１１５を形成する。突起１１５は画素領域内で直線的に三角波状に蛇行するように形成し、１画素内で方向が異なる４つの傾斜面が形成される。以上説明した工程を経て、図８（ｃ）に示したような、負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードを実現できる液晶表示装置のアレイ基板が完成する。
【００１３】
図示を省略したが対向基板側にも突起１１５と同様の突起を設け、アレイ基板と対向基板に垂直配向処理を施して誘電異方性が負の液晶を封止して液晶表示パネルが完成する。アレイ基板側の画素電極と対向基板側の共通電極との間に電圧を印加しないときには液晶分子の長軸方向は基板面にほぼ垂直になり、また突起１１５近傍の液晶分子の長軸方向は突起１１５の傾斜面に垂直に近い方に、基板面に対して傾斜するようになっている。両電極間に電圧が印加されると傾斜面付近の液晶の電圧無印加時の配向方向に沿って周囲の液晶の配向方向が決定される。
【００１４】
【発明が解決しようとする課題】
ところで、アクティブ・マトリクス型の液晶表示装置の普及に伴い、高性能で低価格の液晶表示装置を市場に供給するには、製造コストをできるだけ低減させることが重要になってくる。製造コストを低減させるには、第１に液晶表示装置の製造歩留りを改善することが要求される。第２には液晶表示装置の製造におけるスループットを向上させることが必要である。
【００１５】
この点に関し上述の従来のＭＶＡモードの液晶表示装置では、ドレイン電極１１７及びドレイン電極１１９を形成した後、シリコン窒化膜（あるいはシリコン酸化膜）の保護膜１３３を形成し、その上に画素電極１１３を形成している。この保護膜１３３は、層間絶縁膜として例えばドレイン電極１１７と画素電極１３との層間短絡等の発生を防止して製造歩留まりを向上させる機能を有している。ところが、保護膜１３３の形成には成膜工程とコンタクトホール１０７のパターニングが必須でありスループットを低下させる要因の一つとなっているという問題を有している。
【００１６】
本発明の目的は、製造歩留まりを低下させずにスループットを向上させて製造コストの低減を図ることができる液晶表示装置及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的は、複数の画素毎に薄膜トランジスタがスイッチング素子として形成されたアクティブマトリクス型の液晶表示装置において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に形成された絶縁性の保護膜と、前記保護膜と同一の材料からなり、液晶の配向制御用に画素領域内に形成された突起部と、前記突起部の形成領域外の前記画素領域内に形成され、前記ソース電極の前記一部領域に直接接続された画素電極とを有することを特徴とする液晶表示装置によって達成される。
【００１８】
また、上記本発明の液晶表示装置において、前記突起部は、前記画素領域内で当該突起部により分断された複数の前記画素電極を電気的に接続するための導通部を有していることを特徴とする。
【００１９】
また、上記目的は、複数の画素毎に薄膜トランジスタをスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に絶縁性の保護膜を形成し、前記保護膜の形成と同時に画素領域内に液晶の配向制御用の突起部を形成することを特徴とする液晶表示装置の製造方法によって達成される。
【００２０】
上記本発明の液晶表示装置の製造方法において、前記突起部は、断面中央に向かって凸状に形成することを特徴とする。また、前記突起部は、前記画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成され、前記画素領域内で方向が異なる４つの傾斜面を形成することを特徴とする。さらに、前記突起部の形成領域外の前記画素領域内に前記ソース電極と直接接続される画素電極を形成することを特徴とする。
【００２１】
【発明の実施の形態】
本発明の一実施の形態による液晶表示装置及びその製造方法を図１乃至図５を用いて説明する。まず、本実施の形態による液晶表示装置の概略の構成を図１及乃至図３を用いて説明する。図１は本実施の形態による液晶表示装置のアレイ基板を液晶層側から見た基板面を示している。図１に示すように、ガラス基板１上に図中上下方向に延びる複数のデータ線（図では１本のみ表示している）１１が形成されている。またガラス基板１上には、図中左右方向に延びる複数のゲート線３が形成されている。これらデータ線１１とゲート線３とで画定される領域に画素が形成される。そして、各データ線１１とゲート線３との交差位置近傍にＴＦＴが形成されている。ＴＦＴのゲート電極４はゲート線３から引き出されて形成されている。ＴＦＴのドレイン電極１７は、データ線１１から引き出されて、その端部がゲート電極４上方に形成されたチャネル保護膜５上の一端辺側に位置するように形成されている。
【００２２】
一方、ソース電極１９はチャネル保護膜５上の他端辺側に位置してドレイン電極１７に対向して形成されている。図示は省略しているが、ゲート電極４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。画素領域内にはソース電極１９に直接接続されたＩＴＯ等の透明電極からなる画素電極１３が形成されている。また画素領域内には横断面中央部が凸状の細長い丘状の絶縁性の突起１５が形成されている。突起１５は画素領域内で頂角が９０°の三角波状に蛇行して形成されている。従って、図１に示すように１画素内で方向が異なる少なくとも４つの傾斜面ｔ１、ｔ２、ｔ３、ｔ４が形成され、これにより負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードによる液晶の配向制御を実現できるようになっている。
【００２３】
ここで、画素電極１３は突起１５の形成領域には形成されていない。突起１５の三角波状の各辺部には、辺部を一部削除した導通部１８が設けられている。導通部１８にも透明電極材が形成されており、これにより画素領域内で突起１５により分断された複数の画素電極１３が電気的に接続されている。
【００２４】
さらに図２を用いて、本実施の形態による液晶表示装置の構造を説明する。図２は、図１のＡ−Ａ線で切断したＴＦＴを含む領域の液晶表示装置の断面を示している。透明ガラス基板１上に例えば厚さ１５０ｎｍのＡｌ（アルミニウム）及び厚さ５０ｎｍのＴｉ（チタン）をこの順に積層したゲート電極４が形成されている。ゲート電極４の幅は例えば８μｍ程度に形成されている。ゲート電極４上及びガラス基板１上の全面には、例えば厚さ３００ｎｍのシリコン窒化膜（ＳｉＮ）からなるゲート絶縁膜２３が形成されている。ゲート電極４上のゲート絶縁膜２３の上方には動作半導体層として機能する厚さ３０ｎｍ程度のアモルファスシリコン（ａ−Ｓｉ）層６が形成されている。
【００２５】
ゲート電極４上のアモルファスシリコン層６上にはチャネルストッパとして機能する、例えば厚さ１００ｎｍ程度のＳｉＮからなるチャネル保護膜５が形成されている。ゲート電極４上の動作半導体層の両側のアモルファスシリコン層６上には、オーミックコンタクト層であるｎ+ａ−Ｓｉ層（厚さ３０ｎｍ程度）及び、その上にＴｉ（厚さ約５０ｎｍ）／Ａｌ（厚さ約１５０ｎｍ）／Ｔｉ（厚さ約５０ｎｍ）をこの順に積層したドレイン電極１７、データ線１１、及びソース電極１９が形成されている。ドレイン電極１７及びソース電極１９の端部は、チャネル保護膜５上に乗り上げて対向して形成されている。
【００２６】
図２中に示すソース電極１９の幅ａは約５μｍであり、チャネル保護膜５上のドレイン電極１７とソース電極１９との端部間の幅ｂは約３．５μｍである。また、ドレイン電極１７の幅ｃは約３μｍであり、データ線１１の幅ｄは約１０μｍである。
【００２７】
ＴＦＴのソース電極１９（一部領域を除く）、ドレイン電極１７、及びデータ線１１上には、これらを覆う保護膜３４が形成されている。保護膜３４は厚さ約１．５μｍの絶縁性のノボラック樹脂系のレジストで形成されている。また、保護膜３４と同一の材料で形成され、横断面中央部が凸状の細長い丘状の突起１５が形成されている。突起１５は図１に示したように画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成されており、１画素内で方向が異なる４つの傾斜面を有している。突起１５の幅ｅは約５μｍであり高さは約１．５μｍである。なお、図２に示した突起１５は、突起形状を強調するため断面形状の縦横比は実際より縦方向を強調して表示している。
【００２８】
また、例えばＩＴＯからなる画素電極１３が厚さ約７０ｎｍに成膜されてソース電極１９の一部領域に直接接続されている。画素電極１３は、表示領域内の突起１５上には形成されていない。図中では画素電極１３が突起１５側壁下方に接触しているように表示しているが、画素電極１３端部が突起１５側壁部に接触しないように形成してももちろんよい。図２には示されていないが、突起１５の各辺部に設けられた導通部１８上にも画素電極材が形成されており、画素領域内で突起１５により分断される複数の画素電極１３は電気的に接続されている。
以上が、本実施の形態における負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードを実現できる液晶表示装置のアレイ基板の概略構成である。
【００２９】
アレイ基板としてのガラス基板１のＴＦＴ形成側に所定のセルギャップで対向して対向基板としてのガラス基板２が配置されている。ガラス基板１とガラス基板２との間の空隙には誘電異方性が負の液晶２０が封止されている。
ガラス基板２の液晶と接する側にはカラーフィルタ７が形成されている。カラーフィルタ７は、例えば樹脂に顔料を分散して形成した赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかのフィルタで構成され、ガラス基板１の画素領域毎に対応して設けられている。また、隣り合うカラーフィルタ７間には、ＴＦＴに入射する光を遮光するブラックマトリクス（ＢＭ）９が形成されている。ブラックマトリクス９の形成材料としては、例えばクロム（Ｃｒ）が用いられる。ブラックマトリクス９は、ＴＦＴへの光の入射を防止して光リーク電流の発生を抑制すると共に、各画素からの不要な漏光を遮光して画像のコントラストを向上させるために使用されている。
【００３０】
カラーフィルタ７及びブラックマトリクス９上には例えばＩＴＯからなる共通電極８が形成されている。また、画素領域内の表示領域に対応した位置の共通電極８上には、突起１５と同様の突起１６が形成されている。図３は、図１に示したアレイ基板側のガラス基板１に対向基板側のガラス基板２を重ね合わせた状態を示している。図３に示すようにガラス基板の平面から見て、ガラス基板２側の複数の突起１６は、ガラス基板１側の複数の突起１５の配列ピッチに対して半ピッチずれて形成されている。このように、アレイ基板と対向基板の双方に互いに半ピッチずれた突起１５、１６を設けることにより、液晶の配向制御をより確実にすることができる。
【００３１】
アレイ基板側の画素電極１３と対向基板側の共通電極８との間に電圧を印加しないときには液晶２０の液晶分子の長軸方向はガラス基板１面にほぼ垂直になり、また突起１５近傍の液晶分子の長軸方向は突起１５の傾斜面ｔ１〜ｔ４にほぼ垂直（実際には液晶の連続体性により、傾斜面に垂直な方向よりも基板面に垂直な方向に傾いている）になっている。両電極８、１３間に電圧が印加されると傾斜面ｔ１〜ｔ４付近の液晶の電圧無印加時の配向方向に沿って周囲の液晶の配向方向が決定される。
このようなＭＶＡモードによる液晶配向制御を行うことにより、広い視野角で表示品質の優れた画像を得ることができるようになる。
なお、図１乃至図３に示した本実施の形態による液晶表示装置の構成は概略であり、ガラス基板１、２に張り付けられた偏光板や所定のセルギャップを維持するためのスペーサの図示等は省略している。
【００３２】
次に、図１乃至図３に示した本実施の形態による液晶表示装置の製造方法について図４及び図５を用いて説明する。図４及び図５は、図１のＡ−Ａ線で切断したアレイ基板のＴＦＴを含む断面を示している。まず図４（ａ）に示すように、透明ガラス基板１上に例えば厚さ１５０ｎｍにＡｌを全面に成膜し、次いでＴｉを厚さ５０ｎｍ程度成膜して金属層を形成した後パターニングし、幅８μｍ程度のゲート線３（図４及び図５には表れない）及びゲート電極４を形成する。次に、プラズマＣＶＤ法により例えば厚さ３００ｎｍ程度のシリコン窒化膜を基板全面に成膜してゲート絶縁膜２３を形成する。次に、動作半導体層６を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層２５をプラズマＣＶＤ法により厚さ３０ｎｍ程度で基板全面に成膜する。さらに、チャネル保護膜５を形成するための例えば厚さ１００ｎｍ程度のシリコン窒化膜２７をプラズマＣＶＤ法により全面に形成する。
【００３３】
次に、全面にレジストを塗布した後、ゲート線３及びゲート電極４をマスクとして、透明ガラス基板１に対して背面露光を行い、ゲート線３、ゲート電極４上に自己整合的にレジストパターン（図示せず）を形成する。形成されたレジストパターンをマスクとしてシリコン窒化膜２７をエッチングして、ゲート線３及びゲート電極４上にシリコン窒化膜２７を残存させる。さらにゲート線３及びゲート電極４上のシリコン窒化膜２７をパターニングしてＴＦＴ形成領域のゲート電極４上にチャネル保護膜５を形成する（図４（ｂ）参照）。
【００３４】
次に、図４（ｃ）に示すように、オーミックコンタクト層を形成するためのｎ+ａ−Ｓｉ層２９をプラズマＣＶＤ法により厚さ３０ｎｍ程度で全面に形成する。次いで、ドレイン電極１７、ソース電極１９、及びデータ線１１を形成するために、厚さ５０ｎｍ程度のＴｉ、厚さ１５０ｎｍ程度のＡｌ、厚さ５０ｎｍ程度のＴｉをこの順にスパッタリングにより成膜して金属層３１を形成する。
【００３５】
次に、図４（ｄ）に示すように、金属層３１、ｎ+ａ−Ｓｉ層２９、アモルファスシリコン層２５をパターニングし、データ線１１、ドレイン電極１７、ソース電極１９、及び動作半導体層６を形成する。このパターニングにおけるエッチング処理でゲート電極４上方の金属層３１をドレイン電極１７とソース電極１９とに分離する際、チャネル保護膜５はエッチングストッパとして機能し、その下層の動作半導体層６はエッチングされずに残存する。
【００３６】
次に、図５（ａ）に示すように、例えば絶縁性を有する熱硬化性樹脂であるノボラック樹脂系のレジスト３３を全面に厚さ約１．５μｍ程度形成する。次いで、レジスト３３をパターニングして、２００°Ｃ程度でアニールを行い硬化させることによりＴＦＴのソース電極１９（一部領域を除く）、ドレイン電極１７、及びデータ線１１を覆う保護膜３４を形成すると共に、同時に横断面中央部が凸状の細長い丘状の突起１５を形成する（図５（ｂ）参照）。突起１５は画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成し、１画素内で方向が異なる４つの傾斜面を形成する。突起１５の幅は約５μｍであり高さは約１．５μｍである。図５（ｂ）に示した突起１５も、突起形状を強調するため図２で説明したのと同様に断面形状の縦横比は変更して表示している。また、突起１５の三角波状の各辺部は、図１に示した導通部１８が形成されるようにパターニングされる。
【００３７】
次に、図５（ｂ）に示すように、透明ガラス基板１全面に例えばＩＴＯからなる画素電極材を厚さ約７０ｎｍに成膜してからパターニングして画素電極１３を形成する。画素電極１３はソース電極１９の一部領域に直接接続され、また、突起１５上には形成しないようにパターニングする。図１、図２及び図５（ｂ）では、画素電極１３が突起１５側壁下方に接触しているように表示しているが、マスクパターンの露光における位置決め精度に応じて必要な位置合わせマージンを取って、画素電極１３端部が突起１５側壁部に接触しないように形成してももちろんよい。図５（ｂ）には示されていないが、突起１５の各辺部に設けられた導通部１８上にも画素電極材が形成されるので、画素領域内で突起１５により分断される複数の画素電極１３は電気的に接続される。
以上説明した工程を経て、図５（ｂ）に示したような、負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードを実現できる液晶表示装置のアレイ基板が完成する。
【００３８】
図示を省略したが対向基板側にも突起１５と同様の突起を設け、アレイ基板と対向基板に垂直配向処理を施して誘電異方性が負の液晶を封止して、図２に示したような液晶表示パネルが完成する。このようなＭＶＡモードによる液晶配向制御では突起１５の形状だけで液晶の配向状態が決まるため、製造工程において、ラビング処理が不要となりいわゆるラビングレス・プロセスを実現することができる。
【００３９】
本実施の形態による製造方法では、ドレイン電極１７及びドレイン電極１９を形成した後に突起１５の形成材料で保護膜３４と突起１５とを同時に形成している点に特徴を有している。すなわち、図７及び図８に示した従来のＭＶＡモードの液晶表示装置のような、ドレイン電極１１７及びドレイン電極１１９を形成した後に保護膜１３３を形成し、その上に画素電極１１３を形成する工程とは全く異なる。本実施の形態による製造方法では保護膜１３３の成膜工程とコンタクトホール１０７のパターニングが不要になり、このための工程数を減らしてスループットを向上させることが可能になる。また、本実施の形態での保護膜３４は、従来の保護膜１３３と同様にドレイン電極１７と画素電極１３との層間短絡等の発生を防止する機能を有している。
従って、本実施の形態による液晶表示装置の製造方法によれば、製造歩留まりを低下させずにスループットを向上させて製造コストの低減を図ることができるようになる。
【００４０】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、ノボラック樹脂系のレジスト３３を約１．５μｍの厚さに形成して保護膜３４を形成したが、保護膜３４の膜厚はそれより薄くても問題ない。例えば、約０．５μｍ以上の厚さに保護膜３４を形成すれば、画素電極１３を形成する際に塵等によるパターン不良があっても、保護膜３４端部で画素電極１３の電極材の段切れが生じるため、他の導電材との間での短絡が発生するのを防止することができる。
また、上記実施の形態では、チャネル保護膜を備えた逆スタガ型のＴＦＴを有するアレイ基板を用いて説明したが、本発明はこれに限られず、チャネル保護膜を有さない逆スタガ型のＴＦＴを有する液晶表示装置にももちろん適用可能である。
【００４１】
以上説明した実施形態に基づき、本発明は以下のようにまとめられる。
第１の発明として、複数の画素毎に薄膜トランジスタがスイッチング素子として形成されたアクティブマトリクス型の液晶表示装置において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に形成された絶縁性の保護膜と、前記保護膜と同一の材料からなり、液晶の配向制御用に画素領域内に形成された突起部と、前記突起部の形成領域外の前記画素領域内に形成され、前記ソース電極の前記一部領域に直接接続された画素電極とを有することを特徴とする液晶表示装置。
【００４２】
第２の発明として、上記第１の発明の液晶表示装置において、前記突起部は、断面中央部が凸状に形成されていることを特徴とする液晶表示装置。
【００４３】
第３の発明として、上記第２の発明の液晶表示装置において、前記突起部は、前記画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成され、前記画素領域内で方向が異なる４つの傾斜面を有していることを特徴とする液晶表示装置。
【００４４】
第４の発明として、上記第２または第３の発明の液晶表示装置において、前記突起部は、前記画素領域内で当該突起部により分断された複数の前記画素電極を電気的に接続するための導通部を有していることを特徴とする液晶表示装置。
【００４５】
第５の発明として、複数の画素毎に薄膜トランジスタをスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に絶縁性の保護膜を形成し、前記保護膜の形成と同時に画素領域内に液晶の配向制御用の突起部を形成することを特徴とする液晶表示装置の製造方法。
【００４６】
第６の発明として、上記第５の発明の液晶表示装置の製造方法において、前記突起部は、断面中央に向かって凸状に形成することを特徴とする液晶表示装置の製造方法。
【００４７】
第７の発明として、上記第６の発明の液晶表示装置の製造方法において、前記突起部は、前記画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成し、前記画素領域内で方向が異なる４つの傾斜面を形成することを特徴とする液晶表示装置の製造方法。
【００４８】
第８の発明として、上記第５乃至第７の発明のいずれかの液晶表示装置の製造方法において、前記突起部の形成領域外の前記画素領域内に前記ソース電極と直接接続される画素電極を形成することを特徴とする液晶表示装置の製造方法。
【００４９】
【発明の効果】
以上の通り、本発明によれば、製造歩留まりを低下させずにスループットを向上させて製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による液晶表示装置のアレイ基板上の概略の構成を示す平面図である。
【図２】本発明の一実施の形態による液晶表示装置の概略の構成を示す断面図である。
【図３】本発明の一実施の形態による液晶表示装置の概略の構成を示す平面図である。
【図４】本発明の一実施の形態による液晶表示装置の製造方法を説明する工程断面図である。
【図５】本発明の一実施の形態による液晶表示装置の製造方法を説明する工程断面図である。
【図６】従来の液晶表示装置の概略の構成を示す平面図である。
【図７】従来の液晶表示装置の製造方法を説明する工程断面図である。
【図８】従来液晶表示装置の製造方法を説明する工程断面図である。
【符号の説明】
１、２、１００ ガラス基板
３、１０３ ゲート線
４、１０４ ゲート電極
５、１０５ チャネル保護膜
６、１０６ 動作半導体層
７ カラーフィルタ
８ 共通電極
１１、１０１ データ線
１３、１１３ 画素電極
１５、１６、１１５ 突起
１７、１１７ ドレイン電極
１９、１１９ ソース電極
２０ 液晶
２３、１２３ ゲート絶縁膜
２５、１２５ アモルファスシリコン（ａ−Ｓｉ）層
２７、１２７ シリコン窒化膜
２９、１２９ ｎ+ａ−Ｓｉ層
３１、１３１ 金属層
３３ レジスト
３４、１３３ 保護膜
１０７ コンタクトホール
【発明の属する技術分野】
本発明は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びその製造方法に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）をスイッチング素子として備えたアクティブマトリクス型の液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、優れた画像品質が得られるフラットパネル・ディスプレイとしてコンピュータやＯＡ機器等に多用されている。このアクティブマトリックス型の液晶表示装置は、ＴＦＴ及び画素電極が形成されたアレイ基板と共通電極が形成された対向基板との間に封止した液晶層に対して両電極から電圧を印加して液晶を駆動するようになっている。
【０００３】
図６は、従来の液晶表示装置のアレイ基板を液晶層側から見た基板面を示している。図６に示すように、ガラス基板１００上に図中上下方向に延びる複数のデータ線（図では１本のみ表示している）１０１が形成されている。またガラス基板１００上には、図中左右方向に延びる複数のゲート線１０３が形成されている。これらデータ線１０１とゲート線１０３とで画定される領域に画素が形成される。そして、各データ線１０１とゲート線１０３との交差位置近傍にＴＦＴが形成されている。ＴＦＴのゲート電極１０４はゲート線１０３から引き出されて形成されている。ＴＦＴのドレイン電極１１７は、データ線１０１から引き出されて、その端部がゲート電極１０４上方に形成されたチャネル保護膜１０５上の一端辺側に位置するように形成されている。
【０００４】
一方、ソース電極１１９はチャネル保護膜１０５上の他端辺側に位置してドレイン電極１１７に対向して形成されている。図示は省略しているが、ゲート電極１０４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。ソース電極１１９の上層には保護膜（図示せず）を介して透明電極からなる画素電極１１３が形成されている。画素電極１１３は、保護膜に設けられたコンタクトホール１０７を介してソース電極１１９と電気的に接続されている。
【０００５】
画素電極１１３上には横断面中央部が凸状の細長い丘状の絶縁性の突起１１５が形成されている。突起１１５は画素領域内で直線的に三角波状に蛇行して形成されている。従って、１画素内で方向が異なる少なくとも４つの傾斜面が形成され、これにより負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードによる液晶の配向制御を実現できるようになっている。
【０００６】
次に図６に示した従来の液晶表示装置の製造方法について図７及び図８を用いて説明する。図７及び図８は、図６のＡ−Ａ線で切断したアレイ基板のＴＦＴを含む断面を示している。まず図７（ａ）に示すように、透明ガラス基板１００上に例えばＡｌ（アルミニウム）を全面に成膜して金属層を形成した後パターニングし、ゲート線１０３（図７及び図８には表されない）及びゲート電極１０４を形成する。次に、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により基板全面に成膜してゲート絶縁膜１２３を形成する。次に、動作半導体層を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層１２５をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜を形成するための例えばシリコン窒化膜１２７をプラズマＣＶＤ法により全面に形成する。
【０００７】
次に、全面にレジストを塗布した後、ゲート線１０３及びゲート電極１０４をマスクとして、透明ガラス基板１００に対して背面露光を行い、ゲート線１０３、ゲート電極１０４上に自己整合的にレジストパターン（図示せず）を形成する。形成されたレジストパターンをマスクとしてシリコン窒化膜１２７をエッチングして、ゲート線１０３及びゲート電極１０４上にシリコン窒化膜１２７を残存させる。さらにゲート線１０３及びゲート電極１０４上のシリコン窒化膜１２７をパターニングしてＴＦＴ形成領域のゲート電極１０４上にチャネル保護膜１０５を形成する（図７（ｂ）参照）。
【０００８】
次に、図７（ｃ）に示すように、オーミックコンタクト層を形成するためのｎ+ａ−Ｓｉ層１２９をプラズマＣＶＤ法により全面に形成する。次いで、ドレイン電極１１７、ソース電極１１９、及びデータ線１０１を形成するための金属（例えばＣｒ）層１３１をスパッタリングにより成膜する。
【０００９】
次に、図７（ｄ）に示すように、金属層１３１、ｎ+ａ−Ｓｉ層１２９、アモルファスシリコン層１２５をパターニングし、データ線１０１、ドレイン電極１１７、ソース電極１１９、及び動作半導体層１０６を形成する。このパターニングにおけるエッチング処理において、チャネル保護膜１０５はエッチングストッパとして機能し、その下層の動作半導体層１０６はエッチングされずに残存する。
【００１０】
次に、図８（ａ）に示すように例えばシリコン窒化膜（あるいはシリコン酸化膜）からなる保護膜１３３をプラズマＣＶＤ法により形成してからパターニングし、ソース電極１１９上の保護膜１３３を開口して、ソース電極１１９上にコンタクトホール１０７を形成する。
【００１１】
次に、図８（ｂ）に示すように、透明ガラス基板１００全面に例えばＩＴＯ（インジウム・ティン・オキサイド）からなる画素電極材を成膜してからパターニングして画素電極１１３を形成する。画素電極１１３はコンタクトホール１０７を介してソース電極１１９と電気的に接続される。
【００１２】
次いで、全面に絶縁性のノボラック樹脂系のレジストを形成してからパターニングし、画素電極１１３上に横断面中央部が凸状の細長い丘状の突起１１５を形成する。突起１１５は画素領域内で直線的に三角波状に蛇行するように形成し、１画素内で方向が異なる４つの傾斜面が形成される。以上説明した工程を経て、図８（ｃ）に示したような、負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードを実現できる液晶表示装置のアレイ基板が完成する。
【００１３】
図示を省略したが対向基板側にも突起１１５と同様の突起を設け、アレイ基板と対向基板に垂直配向処理を施して誘電異方性が負の液晶を封止して液晶表示パネルが完成する。アレイ基板側の画素電極と対向基板側の共通電極との間に電圧を印加しないときには液晶分子の長軸方向は基板面にほぼ垂直になり、また突起１１５近傍の液晶分子の長軸方向は突起１１５の傾斜面に垂直に近い方に、基板面に対して傾斜するようになっている。両電極間に電圧が印加されると傾斜面付近の液晶の電圧無印加時の配向方向に沿って周囲の液晶の配向方向が決定される。
【００１４】
【発明が解決しようとする課題】
ところで、アクティブ・マトリクス型の液晶表示装置の普及に伴い、高性能で低価格の液晶表示装置を市場に供給するには、製造コストをできるだけ低減させることが重要になってくる。製造コストを低減させるには、第１に液晶表示装置の製造歩留りを改善することが要求される。第２には液晶表示装置の製造におけるスループットを向上させることが必要である。
【００１５】
この点に関し上述の従来のＭＶＡモードの液晶表示装置では、ドレイン電極１１７及びドレイン電極１１９を形成した後、シリコン窒化膜（あるいはシリコン酸化膜）の保護膜１３３を形成し、その上に画素電極１１３を形成している。この保護膜１３３は、層間絶縁膜として例えばドレイン電極１１７と画素電極１３との層間短絡等の発生を防止して製造歩留まりを向上させる機能を有している。ところが、保護膜１３３の形成には成膜工程とコンタクトホール１０７のパターニングが必須でありスループットを低下させる要因の一つとなっているという問題を有している。
【００１６】
本発明の目的は、製造歩留まりを低下させずにスループットを向上させて製造コストの低減を図ることができる液晶表示装置及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的は、複数の画素毎に薄膜トランジスタがスイッチング素子として形成されたアクティブマトリクス型の液晶表示装置において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に形成された絶縁性の保護膜と、前記保護膜と同一の材料からなり、液晶の配向制御用に画素領域内に形成された突起部と、前記突起部の形成領域外の前記画素領域内に形成され、前記ソース電極の前記一部領域に直接接続された画素電極とを有することを特徴とする液晶表示装置によって達成される。
【００１８】
また、上記本発明の液晶表示装置において、前記突起部は、前記画素領域内で当該突起部により分断された複数の前記画素電極を電気的に接続するための導通部を有していることを特徴とする。
【００１９】
また、上記目的は、複数の画素毎に薄膜トランジスタをスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に絶縁性の保護膜を形成し、前記保護膜の形成と同時に画素領域内に液晶の配向制御用の突起部を形成することを特徴とする液晶表示装置の製造方法によって達成される。
【００２０】
上記本発明の液晶表示装置の製造方法において、前記突起部は、断面中央に向かって凸状に形成することを特徴とする。また、前記突起部は、前記画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成され、前記画素領域内で方向が異なる４つの傾斜面を形成することを特徴とする。さらに、前記突起部の形成領域外の前記画素領域内に前記ソース電極と直接接続される画素電極を形成することを特徴とする。
【００２１】
【発明の実施の形態】
本発明の一実施の形態による液晶表示装置及びその製造方法を図１乃至図５を用いて説明する。まず、本実施の形態による液晶表示装置の概略の構成を図１及乃至図３を用いて説明する。図１は本実施の形態による液晶表示装置のアレイ基板を液晶層側から見た基板面を示している。図１に示すように、ガラス基板１上に図中上下方向に延びる複数のデータ線（図では１本のみ表示している）１１が形成されている。またガラス基板１上には、図中左右方向に延びる複数のゲート線３が形成されている。これらデータ線１１とゲート線３とで画定される領域に画素が形成される。そして、各データ線１１とゲート線３との交差位置近傍にＴＦＴが形成されている。ＴＦＴのゲート電極４はゲート線３から引き出されて形成されている。ＴＦＴのドレイン電極１７は、データ線１１から引き出されて、その端部がゲート電極４上方に形成されたチャネル保護膜５上の一端辺側に位置するように形成されている。
【００２２】
一方、ソース電極１９はチャネル保護膜５上の他端辺側に位置してドレイン電極１７に対向して形成されている。図示は省略しているが、ゲート電極４上にはゲート絶縁膜が形成され、その上にチャネルを構成する動作半導体層が形成されている。画素領域内にはソース電極１９に直接接続されたＩＴＯ等の透明電極からなる画素電極１３が形成されている。また画素領域内には横断面中央部が凸状の細長い丘状の絶縁性の突起１５が形成されている。突起１５は画素領域内で頂角が９０°の三角波状に蛇行して形成されている。従って、図１に示すように１画素内で方向が異なる少なくとも４つの傾斜面ｔ１、ｔ２、ｔ３、ｔ４が形成され、これにより負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードによる液晶の配向制御を実現できるようになっている。
【００２３】
ここで、画素電極１３は突起１５の形成領域には形成されていない。突起１５の三角波状の各辺部には、辺部を一部削除した導通部１８が設けられている。導通部１８にも透明電極材が形成されており、これにより画素領域内で突起１５により分断された複数の画素電極１３が電気的に接続されている。
【００２４】
さらに図２を用いて、本実施の形態による液晶表示装置の構造を説明する。図２は、図１のＡ−Ａ線で切断したＴＦＴを含む領域の液晶表示装置の断面を示している。透明ガラス基板１上に例えば厚さ１５０ｎｍのＡｌ（アルミニウム）及び厚さ５０ｎｍのＴｉ（チタン）をこの順に積層したゲート電極４が形成されている。ゲート電極４の幅は例えば８μｍ程度に形成されている。ゲート電極４上及びガラス基板１上の全面には、例えば厚さ３００ｎｍのシリコン窒化膜（ＳｉＮ）からなるゲート絶縁膜２３が形成されている。ゲート電極４上のゲート絶縁膜２３の上方には動作半導体層として機能する厚さ３０ｎｍ程度のアモルファスシリコン（ａ−Ｓｉ）層６が形成されている。
【００２５】
ゲート電極４上のアモルファスシリコン層６上にはチャネルストッパとして機能する、例えば厚さ１００ｎｍ程度のＳｉＮからなるチャネル保護膜５が形成されている。ゲート電極４上の動作半導体層の両側のアモルファスシリコン層６上には、オーミックコンタクト層であるｎ+ａ−Ｓｉ層（厚さ３０ｎｍ程度）及び、その上にＴｉ（厚さ約５０ｎｍ）／Ａｌ（厚さ約１５０ｎｍ）／Ｔｉ（厚さ約５０ｎｍ）をこの順に積層したドレイン電極１７、データ線１１、及びソース電極１９が形成されている。ドレイン電極１７及びソース電極１９の端部は、チャネル保護膜５上に乗り上げて対向して形成されている。
【００２６】
図２中に示すソース電極１９の幅ａは約５μｍであり、チャネル保護膜５上のドレイン電極１７とソース電極１９との端部間の幅ｂは約３．５μｍである。また、ドレイン電極１７の幅ｃは約３μｍであり、データ線１１の幅ｄは約１０μｍである。
【００２７】
ＴＦＴのソース電極１９（一部領域を除く）、ドレイン電極１７、及びデータ線１１上には、これらを覆う保護膜３４が形成されている。保護膜３４は厚さ約１．５μｍの絶縁性のノボラック樹脂系のレジストで形成されている。また、保護膜３４と同一の材料で形成され、横断面中央部が凸状の細長い丘状の突起１５が形成されている。突起１５は図１に示したように画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成されており、１画素内で方向が異なる４つの傾斜面を有している。突起１５の幅ｅは約５μｍであり高さは約１．５μｍである。なお、図２に示した突起１５は、突起形状を強調するため断面形状の縦横比は実際より縦方向を強調して表示している。
【００２８】
また、例えばＩＴＯからなる画素電極１３が厚さ約７０ｎｍに成膜されてソース電極１９の一部領域に直接接続されている。画素電極１３は、表示領域内の突起１５上には形成されていない。図中では画素電極１３が突起１５側壁下方に接触しているように表示しているが、画素電極１３端部が突起１５側壁部に接触しないように形成してももちろんよい。図２には示されていないが、突起１５の各辺部に設けられた導通部１８上にも画素電極材が形成されており、画素領域内で突起１５により分断される複数の画素電極１３は電気的に接続されている。
以上が、本実施の形態における負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードを実現できる液晶表示装置のアレイ基板の概略構成である。
【００２９】
アレイ基板としてのガラス基板１のＴＦＴ形成側に所定のセルギャップで対向して対向基板としてのガラス基板２が配置されている。ガラス基板１とガラス基板２との間の空隙には誘電異方性が負の液晶２０が封止されている。
ガラス基板２の液晶と接する側にはカラーフィルタ７が形成されている。カラーフィルタ７は、例えば樹脂に顔料を分散して形成した赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかのフィルタで構成され、ガラス基板１の画素領域毎に対応して設けられている。また、隣り合うカラーフィルタ７間には、ＴＦＴに入射する光を遮光するブラックマトリクス（ＢＭ）９が形成されている。ブラックマトリクス９の形成材料としては、例えばクロム（Ｃｒ）が用いられる。ブラックマトリクス９は、ＴＦＴへの光の入射を防止して光リーク電流の発生を抑制すると共に、各画素からの不要な漏光を遮光して画像のコントラストを向上させるために使用されている。
【００３０】
カラーフィルタ７及びブラックマトリクス９上には例えばＩＴＯからなる共通電極８が形成されている。また、画素領域内の表示領域に対応した位置の共通電極８上には、突起１５と同様の突起１６が形成されている。図３は、図１に示したアレイ基板側のガラス基板１に対向基板側のガラス基板２を重ね合わせた状態を示している。図３に示すようにガラス基板の平面から見て、ガラス基板２側の複数の突起１６は、ガラス基板１側の複数の突起１５の配列ピッチに対して半ピッチずれて形成されている。このように、アレイ基板と対向基板の双方に互いに半ピッチずれた突起１５、１６を設けることにより、液晶の配向制御をより確実にすることができる。
【００３１】
アレイ基板側の画素電極１３と対向基板側の共通電極８との間に電圧を印加しないときには液晶２０の液晶分子の長軸方向はガラス基板１面にほぼ垂直になり、また突起１５近傍の液晶分子の長軸方向は突起１５の傾斜面ｔ１〜ｔ４にほぼ垂直（実際には液晶の連続体性により、傾斜面に垂直な方向よりも基板面に垂直な方向に傾いている）になっている。両電極８、１３間に電圧が印加されると傾斜面ｔ１〜ｔ４付近の液晶の電圧無印加時の配向方向に沿って周囲の液晶の配向方向が決定される。
このようなＭＶＡモードによる液晶配向制御を行うことにより、広い視野角で表示品質の優れた画像を得ることができるようになる。
なお、図１乃至図３に示した本実施の形態による液晶表示装置の構成は概略であり、ガラス基板１、２に張り付けられた偏光板や所定のセルギャップを維持するためのスペーサの図示等は省略している。
【００３２】
次に、図１乃至図３に示した本実施の形態による液晶表示装置の製造方法について図４及び図５を用いて説明する。図４及び図５は、図１のＡ−Ａ線で切断したアレイ基板のＴＦＴを含む断面を示している。まず図４（ａ）に示すように、透明ガラス基板１上に例えば厚さ１５０ｎｍにＡｌを全面に成膜し、次いでＴｉを厚さ５０ｎｍ程度成膜して金属層を形成した後パターニングし、幅８μｍ程度のゲート線３（図４及び図５には表れない）及びゲート電極４を形成する。次に、プラズマＣＶＤ法により例えば厚さ３００ｎｍ程度のシリコン窒化膜を基板全面に成膜してゲート絶縁膜２３を形成する。次に、動作半導体層６を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層２５をプラズマＣＶＤ法により厚さ３０ｎｍ程度で基板全面に成膜する。さらに、チャネル保護膜５を形成するための例えば厚さ１００ｎｍ程度のシリコン窒化膜２７をプラズマＣＶＤ法により全面に形成する。
【００３３】
次に、全面にレジストを塗布した後、ゲート線３及びゲート電極４をマスクとして、透明ガラス基板１に対して背面露光を行い、ゲート線３、ゲート電極４上に自己整合的にレジストパターン（図示せず）を形成する。形成されたレジストパターンをマスクとしてシリコン窒化膜２７をエッチングして、ゲート線３及びゲート電極４上にシリコン窒化膜２７を残存させる。さらにゲート線３及びゲート電極４上のシリコン窒化膜２７をパターニングしてＴＦＴ形成領域のゲート電極４上にチャネル保護膜５を形成する（図４（ｂ）参照）。
【００３４】
次に、図４（ｃ）に示すように、オーミックコンタクト層を形成するためのｎ+ａ−Ｓｉ層２９をプラズマＣＶＤ法により厚さ３０ｎｍ程度で全面に形成する。次いで、ドレイン電極１７、ソース電極１９、及びデータ線１１を形成するために、厚さ５０ｎｍ程度のＴｉ、厚さ１５０ｎｍ程度のＡｌ、厚さ５０ｎｍ程度のＴｉをこの順にスパッタリングにより成膜して金属層３１を形成する。
【００３５】
次に、図４（ｄ）に示すように、金属層３１、ｎ+ａ−Ｓｉ層２９、アモルファスシリコン層２５をパターニングし、データ線１１、ドレイン電極１７、ソース電極１９、及び動作半導体層６を形成する。このパターニングにおけるエッチング処理でゲート電極４上方の金属層３１をドレイン電極１７とソース電極１９とに分離する際、チャネル保護膜５はエッチングストッパとして機能し、その下層の動作半導体層６はエッチングされずに残存する。
【００３６】
次に、図５（ａ）に示すように、例えば絶縁性を有する熱硬化性樹脂であるノボラック樹脂系のレジスト３３を全面に厚さ約１．５μｍ程度形成する。次いで、レジスト３３をパターニングして、２００°Ｃ程度でアニールを行い硬化させることによりＴＦＴのソース電極１９（一部領域を除く）、ドレイン電極１７、及びデータ線１１を覆う保護膜３４を形成すると共に、同時に横断面中央部が凸状の細長い丘状の突起１５を形成する（図５（ｂ）参照）。突起１５は画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成し、１画素内で方向が異なる４つの傾斜面を形成する。突起１５の幅は約５μｍであり高さは約１．５μｍである。図５（ｂ）に示した突起１５も、突起形状を強調するため図２で説明したのと同様に断面形状の縦横比は変更して表示している。また、突起１５の三角波状の各辺部は、図１に示した導通部１８が形成されるようにパターニングされる。
【００３７】
次に、図５（ｂ）に示すように、透明ガラス基板１全面に例えばＩＴＯからなる画素電極材を厚さ約７０ｎｍに成膜してからパターニングして画素電極１３を形成する。画素電極１３はソース電極１９の一部領域に直接接続され、また、突起１５上には形成しないようにパターニングする。図１、図２及び図５（ｂ）では、画素電極１３が突起１５側壁下方に接触しているように表示しているが、マスクパターンの露光における位置決め精度に応じて必要な位置合わせマージンを取って、画素電極１３端部が突起１５側壁部に接触しないように形成してももちろんよい。図５（ｂ）には示されていないが、突起１５の各辺部に設けられた導通部１８上にも画素電極材が形成されるので、画素領域内で突起１５により分断される複数の画素電極１３は電気的に接続される。
以上説明した工程を経て、図５（ｂ）に示したような、負の誘電異方性を有する液晶分子の配向状態を異ならせた４分割配向のＭＶＡモードを実現できる液晶表示装置のアレイ基板が完成する。
【００３８】
図示を省略したが対向基板側にも突起１５と同様の突起を設け、アレイ基板と対向基板に垂直配向処理を施して誘電異方性が負の液晶を封止して、図２に示したような液晶表示パネルが完成する。このようなＭＶＡモードによる液晶配向制御では突起１５の形状だけで液晶の配向状態が決まるため、製造工程において、ラビング処理が不要となりいわゆるラビングレス・プロセスを実現することができる。
【００３９】
本実施の形態による製造方法では、ドレイン電極１７及びドレイン電極１９を形成した後に突起１５の形成材料で保護膜３４と突起１５とを同時に形成している点に特徴を有している。すなわち、図７及び図８に示した従来のＭＶＡモードの液晶表示装置のような、ドレイン電極１１７及びドレイン電極１１９を形成した後に保護膜１３３を形成し、その上に画素電極１１３を形成する工程とは全く異なる。本実施の形態による製造方法では保護膜１３３の成膜工程とコンタクトホール１０７のパターニングが不要になり、このための工程数を減らしてスループットを向上させることが可能になる。また、本実施の形態での保護膜３４は、従来の保護膜１３３と同様にドレイン電極１７と画素電極１３との層間短絡等の発生を防止する機能を有している。
従って、本実施の形態による液晶表示装置の製造方法によれば、製造歩留まりを低下させずにスループットを向上させて製造コストの低減を図ることができるようになる。
【００４０】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、ノボラック樹脂系のレジスト３３を約１．５μｍの厚さに形成して保護膜３４を形成したが、保護膜３４の膜厚はそれより薄くても問題ない。例えば、約０．５μｍ以上の厚さに保護膜３４を形成すれば、画素電極１３を形成する際に塵等によるパターン不良があっても、保護膜３４端部で画素電極１３の電極材の段切れが生じるため、他の導電材との間での短絡が発生するのを防止することができる。
また、上記実施の形態では、チャネル保護膜を備えた逆スタガ型のＴＦＴを有するアレイ基板を用いて説明したが、本発明はこれに限られず、チャネル保護膜を有さない逆スタガ型のＴＦＴを有する液晶表示装置にももちろん適用可能である。
【００４１】
以上説明した実施形態に基づき、本発明は以下のようにまとめられる。
第１の発明として、複数の画素毎に薄膜トランジスタがスイッチング素子として形成されたアクティブマトリクス型の液晶表示装置において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に形成された絶縁性の保護膜と、前記保護膜と同一の材料からなり、液晶の配向制御用に画素領域内に形成された突起部と、前記突起部の形成領域外の前記画素領域内に形成され、前記ソース電極の前記一部領域に直接接続された画素電極とを有することを特徴とする液晶表示装置。
【００４２】
第２の発明として、上記第１の発明の液晶表示装置において、前記突起部は、断面中央部が凸状に形成されていることを特徴とする液晶表示装置。
【００４３】
第３の発明として、上記第２の発明の液晶表示装置において、前記突起部は、前記画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成され、前記画素領域内で方向が異なる４つの傾斜面を有していることを特徴とする液晶表示装置。
【００４４】
第４の発明として、上記第２または第３の発明の液晶表示装置において、前記突起部は、前記画素領域内で当該突起部により分断された複数の前記画素電極を電気的に接続するための導通部を有していることを特徴とする液晶表示装置。
【００４５】
第５の発明として、複数の画素毎に薄膜トランジスタをスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法において、前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に絶縁性の保護膜を形成し、前記保護膜の形成と同時に画素領域内に液晶の配向制御用の突起部を形成することを特徴とする液晶表示装置の製造方法。
【００４６】
第６の発明として、上記第５の発明の液晶表示装置の製造方法において、前記突起部は、断面中央に向かって凸状に形成することを特徴とする液晶表示装置の製造方法。
【００４７】
第７の発明として、上記第６の発明の液晶表示装置の製造方法において、前記突起部は、前記画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成し、前記画素領域内で方向が異なる４つの傾斜面を形成することを特徴とする液晶表示装置の製造方法。
【００４８】
第８の発明として、上記第５乃至第７の発明のいずれかの液晶表示装置の製造方法において、前記突起部の形成領域外の前記画素領域内に前記ソース電極と直接接続される画素電極を形成することを特徴とする液晶表示装置の製造方法。
【００４９】
【発明の効果】
以上の通り、本発明によれば、製造歩留まりを低下させずにスループットを向上させて製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による液晶表示装置のアレイ基板上の概略の構成を示す平面図である。
【図２】本発明の一実施の形態による液晶表示装置の概略の構成を示す断面図である。
【図３】本発明の一実施の形態による液晶表示装置の概略の構成を示す平面図である。
【図４】本発明の一実施の形態による液晶表示装置の製造方法を説明する工程断面図である。
【図５】本発明の一実施の形態による液晶表示装置の製造方法を説明する工程断面図である。
【図６】従来の液晶表示装置の概略の構成を示す平面図である。
【図７】従来の液晶表示装置の製造方法を説明する工程断面図である。
【図８】従来液晶表示装置の製造方法を説明する工程断面図である。
【符号の説明】
１、２、１００ ガラス基板
３、１０３ ゲート線
４、１０４ ゲート電極
５、１０５ チャネル保護膜
６、１０６ 動作半導体層
７ カラーフィルタ
８ 共通電極
１１、１０１ データ線
１３、１１３ 画素電極
１５、１６、１１５ 突起
１７、１１７ ドレイン電極
１９、１１９ ソース電極
２０ 液晶
２３、１２３ ゲート絶縁膜
２５、１２５ アモルファスシリコン（ａ−Ｓｉ）層
２７、１２７ シリコン窒化膜
２９、１２９ ｎ+ａ−Ｓｉ層
３１、１３１ 金属層
３３ レジスト
３４、１３３ 保護膜
１０７ コンタクトホール
Claims (5)
- 複数の画素毎に薄膜トランジスタがスイッチング素子として形成されたアクティブマトリクス型の液晶表示装置において、
前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に形成された絶縁性の保護膜と、
前記保護膜と同一の材料からなり、液晶の配向制御用に画素領域内に形成された突起部と、
前記突起部の形成領域を除く前記画素領域内に形成され、コンタクトホールを介さずに前記ソース電極の前記一部領域に直接接続された画素電極と
を有することを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
前記突起部は、前記画素領域内で当該突起部により分断された複数の前記画素電極を電気的に接続するための導通部を有していること
を特徴とする液晶表示装置。 - 複数の画素毎に薄膜トランジスタをスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法において、
前記薄膜トランジスタのソース電極の一部領域以外の前記薄膜トランジスタ上に絶縁性の保護膜を形成し、前記保護膜の形成と同時に画素領域内に液晶の配向制御用の突起部を形成し、
前記突起部の形成領域を除く前記画素領域内に、コンタクトホールを介さずに前記ソース電極と直接接続される画素電極を形成すること
を特徴とする液晶表示装置の製造方法。 - 請求項３記載の液晶表示装置の製造方法において、
前記突起部は、断面中央に向かって凸状に形成すること
を特徴とする液晶表示装置の製造方法。 - 請求項４記載の液晶表示装置の製造方法において、
前記突起部は、前記画素領域内で頂角がほぼ９０°の三角波状に蛇行するように形成し、前記画素領域内で方向が異なる４つの傾斜面を形成すること
を特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22544499A JP4398015B2 (ja) | 1999-08-09 | 1999-08-09 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22544499A JP4398015B2 (ja) | 1999-08-09 | 1999-08-09 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051298A JP2001051298A (ja) | 2001-02-23 |
| JP4398015B2 true JP4398015B2 (ja) | 2010-01-13 |
Family
ID=16829464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22544499A Expired - Fee Related JP4398015B2 (ja) | 1999-08-09 | 1999-08-09 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4398015B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4248835B2 (ja) | 2002-04-15 | 2009-04-02 | シャープ株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置 |
| KR101067947B1 (ko) | 2003-12-30 | 2011-09-26 | 엘지디스플레이 주식회사 | 수직배향모드 액정표시소자 및 그 제조방법 |
| CN1605916B (zh) | 2003-10-10 | 2010-05-05 | 乐金显示有限公司 | 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法 |
| KR20060070345A (ko) | 2004-12-20 | 2006-06-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US8212953B2 (en) | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011078173A1 (ja) * | 2009-12-25 | 2011-06-30 | シャープ株式会社 | 液晶表示装置 |
-
1999
- 1999-08-09 JP JP22544499A patent/JP4398015B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001051298A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| US7132305B2 (en) | Method of fabricating an in-plane switching liquid crystal display device | |
| US7202498B2 (en) | Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof | |
| US8411244B2 (en) | Liquid crystal display device and fabricating method thereof with a simplified mask process | |
| US6710836B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof | |
| JP4356750B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6281953B1 (en) | Liquid crystal display having high aperture ratio and high transmittance and method of manufacturing the same | |
| JP5100968B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| EP2149813B1 (en) | Array substrate, methods of manufacturing the array substrate, and liquid crystal display device having the array substrate | |
| US7671954B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US7538850B2 (en) | Panel for display device, manufacturing method thereof and liquid crystal display | |
| US7196759B2 (en) | In-plane switching mode liquid crystal display device and method of fabrication thereof | |
| US8351006B2 (en) | Liquid crystal display device and fabricating method thereof | |
| WO2006022259A1 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| KR20070121966A (ko) | 액정표시장치 및 그 제조 방법 | |
| US6091470A (en) | Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment | |
| US7289180B2 (en) | Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof | |
| JP2003107508A (ja) | マルチドメイン垂直配向型液晶ディスプレイ | |
| JP4398015B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100942265B1 (ko) | 씨오티 구조 액정표시장치 및 제조방법 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP5090133B2 (ja) | 液晶表示装置 | |
| KR101146490B1 (ko) | 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101123452B1 (ko) | 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2004046123A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091022 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |