JP4397628B2 - Wiring layout structure of printed circuit board - Google Patents
Wiring layout structure of printed circuit board Download PDFInfo
- Publication number
- JP4397628B2 JP4397628B2 JP2003169647A JP2003169647A JP4397628B2 JP 4397628 B2 JP4397628 B2 JP 4397628B2 JP 2003169647 A JP2003169647 A JP 2003169647A JP 2003169647 A JP2003169647 A JP 2003169647A JP 4397628 B2 JP4397628 B2 JP 4397628B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pads
- row
- printed circuit
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、パッド間の最短距離が一定でない印刷回路配線板の配線レイアウト構造に関する。
【0002】
【従来の技術】
現在の半導体集積回路は多ピン化及びダウンサイジング化の要求により、高密度実装が進んでいる。高密度実装に伴って印刷回路配線板(以下、PWBという)の配線も密集化が進んでいる。図5は半導体集積回路を内包し、多ピン化したICパッケージの電極を接続するための複数のパッドが配設された従来の印刷回路配線板の要部の平面図である。図の例では、パッド間に2本の配線を通すことができるようにパッド間隔を設定し、バイアホールを経由せずに3列目まで配線を引き出すことができる。
【0003】
【発明が解決しようとする課題】
しかしながら、従来の印刷回路配線板では、パッド端間距離(パッド間の最短距離)の制約上、配線レイアウトの自由度が低く、底面電極を有する電子部品の内周部から配線を引き出して部品間の結線を行うことが困難になる場合が生じる。図5の例では、配線の引き出しが可能なのは3列目までで4列目以降のパッドから配線を引き出すことができない。このため、結果としてPWBの層数増加や微細配線化及び、PWBのビルドアップ化等が強いられている。
そこで、本発明は、上述の問題点を解決するためになされたもので、底面電極を有する部品パッケージ(電子部品)から印刷回路配線板へ配線する場合の配線レイアウトの自由度を向上させることができる印刷回路配線板の配線レイアウト構造を提供することを目的とする。
【0004】
【課題を解決するための手段】
上述の問題点を解決するために、請求項1記載の発明では、底面電極を有する部品パッケージが搭載される印刷回路配線板において、印刷回路配線板上には、並行に配列された複数のパッド列から成るパッド配列領域を備え、前記各パッド列を構成するパッド間の間隔は夫々一定であり、前記パッド配列領域は、前記各パッド列を構成するパッド間隔、及び各パッド列間の間隔が夫々一定である第1のパッド列領域と、前記パッド間隔がパッド列毎に異なる第2のパッド列領域と、を備え、前記第2のパッド列領域は、前記パッド配列領域の外周縁に沿った位置に配置されており、前記第2のパッド列領域を構成する各パッド列のパッド間隔は、外側のパッド列よりも内側のパッド列の方が短くなるように構成されており、前記第2のパッド列領域の内側に位置する前記第1のパッド列領域内のパッド列間のピッチは、前記第2のパッド列領域内のパッド列間のピッチよりも大きく構成されており、前記第2のパッド列領域内のパッド総数は、該第2のパッド列領域と同一面積の前記第1のパッド列領域内のパッド総数よりも多い印刷回路配線板の配線レイアウト構造を特徴とする。
請求項2記載の発明では、前記パッドの大きさが場所により異なる印刷回路配線板の配線レイアウト構造を特徴とする。
請求項3記載の発明では、前記第2のパッド列領域における前記パッド間隔を、該パッド間に通すことが必要とされる配線の本数に応じて規定にした印刷回路配線板の配線レイアウト構造を特徴とする。
【0005】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図1は本発明の実施の形態である印刷回路配線板の配線レイアウト構造における印刷回路配線板100のパッド構成を示す図である。印刷回路配線板100はICパッケージなどの部品パッケージの電極接続用に設けられた複数のパッドにおいてパッド間の最短距離が場所により異なるようにしたものである。図1の印刷回路配線板100では、複数のパッド12が等間隔に配設されており、この例では、その中の一部の領域(点線で囲まれた領域)にパッド端間距離(パッド間の最短距離)が異なる複数のパッド13が配設されている。なお、パッド12の配設間隔は図5で示したパッド間隔と同じである。
つまり、この印刷回路配線板上のパッド構成は、パッド12からなる領域(第1のパッド列領域)と、パッド13からなる領域(第2のパッド列領域)とが併存しており、隣接し合うパッド12間(隣接し合うパッド12と13間)の間隔が等間隔に設定される一方で、パッド13間の間隔は一定ではない。
図1において、点線内の領域(不均一間隔領域)内のパッド13のレイアウトに着目すると、配列の外側(図では上側)に位置するほど、同一列(横列)におけるパッド間の最短距離(隣接し合うパッド間間隔)が長くなるように構成されている。この例では、最外の1列目のパッド間には配線を3本通すことができる間隔を設け、2列目のパッド間には配線を2本通すことができる間隙を設け、3列目のパッド間には配線を1本通すことができる間隔を設け、4列目のパッド間を3列目のパッド間よりも狭い間隔にしている。
つまり、通すことが必要とされる配線の本数に応じて各列を構成するパッド13間の間隔を増減させるようにした構成が特徴的である。この例では、点線内の領域において、第1列目のパッド13間には3本の配線を通す必要からその文だけのスペースをパッド13間に確保し、第2列目については2本分、第3列目については1本分の配線を通すのに十分なスペースをパッド13間に確保している。
【0006】
図2はパッドの配設が1つの格子上ではない場合を示す図である。同図に示すように、図2(a)のパッドと図2(b)のパッドは1つの格子上ではないことにより、パッド間の最短距離を異ならせることができる(間隙21と間隙22では、距離が異なる)。
ここで一つの格子上ではない、とは、点線で包囲した領域内の各横列を構成する各パッド13間の横方向間隔を一定に保持する一方で、一つの横列の間隔を他の(隣接する)横列を構成するパッド13間の間隔と異ならせることにより、縦横を構成する各パッド13が正確な格子形状を形成しないことを意味する。
さらに、図1に示すように、1〜4列目間のパッド13においては列間隙(縦方向における列間の間隔、パッド列間のピッチ)がパッド12の列間隔に比べて狭くなるように設定している。ここでは、パッド12の3列目に相当する位置までにパッド13の列を4列配置している。
これにより、図1の例では合計40ピン分の配線を引出すことが可能になる。図1の点線内の面積と図5の従来例における点線内の面積は同じなので、これらの領域内における引き出し可能な配線数を比較すると、従来例の30ピン分に対して図1の例では40ピン分となり、配線数が大幅に増加できる。
また、図1に示すように、パッド13の4列目は前の列との間隔と後ろの列との間隔が異なっている。つまり、パッド13の4列目とパッド13の3列目のパッド間隔に比べてパッド13の4列目とパッド12の4列目の間隔が広く設定されている。列の間隔を広く設定することで、バイアホール等を構成する余裕が確保される。
このように、印刷回路配線板の配線レイアウト構造における印刷回路配線板100では、パッド間の最短距離(隣接するパッド間隔)が場所により異なるようにしたので、引き出し可能な配線数が増加し、配線レイアウトの自由度が向上する。また、中ほどに位置するパッドの列の間隔を広く取ることでバイアホール等の構成が可能となり、配線レイアウトの自由度が向上する。
【0007】
次に、本発明の実施の形態として配線用補助パッケージを用いた例について説明する。図3はIC41と印刷回路配線板42と配線用補助パッケージ43の配線状態を示す断面図である。IC41は一辺のピン数がこの例では32個で全体では1024個(32×32=1024)のピンを備えた矩形の半導体集積回路チップである。なお、端子間ピッチは1.27mmである。また、印刷回路配線板42は4層からなり、IC41のピン数と同数、同ピッチのパッドを備えている。配線用補助パッケージ43は6層からなっている。これのパッド構成については後述する。
ここでは、IC41から1024本の配線を引き出す場合について説明する。印刷回路配線板42の1〜3層を用いると経路44にてIC41から印刷回路配線板42へ引き出すことができるのはIC41の外側の6列までである。経路44によって配線が引き出されるピンは外寄りに位置しており、4辺からなる四角形状を構成する。この例では、隣り合う2つの辺を6列ずつの帯状のピン群で構成し、残りの2つの辺を5列ずつの帯状のピン群で構成している。したがって、これら4辺のピン数の合計は次式で示すように583である。
32×6×2+32×5×2−6×6−6×5×2−5×5=583
IC41の1024個のピンのうち、外側にある583個のピンの配線を上述のように引き出すと、残りのピン数は内側にある441個(1024−583=441)である。441個のピンは一辺が21個のピンからなる4角形を構成しており、図3のように441個の全てのピンが配線用補助パッケージ43のパッドに接続され、最終的には経路45にて配線が引き出される。ここで、配線用補助パッケージ43のパッド構成について説明する。配線用補助パッケージ43のパッドは4辺からなる四角形状であり、中央寄りには上述の441個のピンと同じ配置レイアウトで少なくとも441個のパッドが配設されている。
【0008】
一方、パッドの最外周(外側から1列目)は一辺が29個で4辺分で112個(29×4−4=112)のパッドが配され、外側から2列目は一辺が30個で4辺分で116個(30×4−4=116)のパッドが配され、外側から3列目は一辺が35個で4辺分で136個(35×4−4=136)のパッドが配され、外側から4列目は一辺が38個で4辺分で148個(38×4−4=148)のパッドが配されている。なお、1列目から4列目までの距離は短く設定されており、中央寄りに配されたパッドの3列分に相当する。
また、1列目のパッドのピッチは1.4mmでパッド間からは3本の配線が引き出し可能であり、2列目のパッドのピッチは1.2mmでパッド間からは2本の配線が引き出し可能であり、3列目のパッドのピッチは1.0mmでパッド間からは1本の配線が引き出し可能であり、4列目のパッドのピッチは0.85mmでパッド間には配線を引き出すスペースはない。また、列間のピッチは0.85mmである。また、この例では配線用補助パッケージ43はIC41の真裏から少し(パッド間の半分)ずらした位置に設置してあるので、パッド間にバイアホールを設けることができ、経路46経由による1層下の層からの引き出しが可能となる。
【0009】
このように構成した配線用補助パッケージ43では、最外周から4列目までのパッドによって引き出すことが可能な配線数は次式に示すように512となる。
112+116+136+148=512
したがって、441本の全ての配線を引き出すことが可能である。このように十分な配線数を確保することができるので、配線レイアウトの自由度が向上する。
因みに、ここで説明した外寄りのパッド列(1列目〜4列目)を従来のパッド構成に置き換え、印刷回路配線板42への配線引き出し用として、ここの例では隣り合う2つの辺を3列ずつの帯状のパッド群で構成し、残りの2つの辺を4列ずつの帯状のパッド群で構成した場合について考えると、これらのパッド群が引き出し可能な配線数は次式のように399となり、441に対して42の不足となり、条件を満足することができない。
32×4×2+32×3×2−4×4−4×3×2−3×3=399
【0010】
次に、本発明の実施の形態である印刷回路配線板の配線レイアウト構造において、パッドの大きさが場所により異なるように設定した例について説明する。図4に示すように、大きさが異なるパッドを配設することで間隙32と間隙33のようにパッド間の最短距離が異なるようにすることができ、間隙を広くして余裕ができたスペースに配線を配したりバイアホール等を構成することが可能となり、配線レイアウトの自由度が向上する。なお、この実施の形態は上述した他の実施の形態と組み合わせて実施してもよい。
【0011】
【発明の効果】
以上説明したように、本発明によれば、パッド間の最短距離が場所により異なるようにしたので、引き出し可能な配線数が増加し、配線レイアウトの自由度が向上する。
また、パッドの配設が1つの格子上ではないようにしたので、引き出し可能な配線数が増加し、配線レイアウトの自由度が向上する。
また、パッドの大きさが場所により異なるようにしたので、パッド間の間隙を広くして余裕ができたスペースに配線を配したりバイアホール等を構成することが可能となり、配線レイアウトの自由度が向上する。
また、パッドの配列が外側に位置するほどパッド間の最短距離が長くなるようにしたので、パッド間に通すことができる配線数を多くすることができ、配線レイアウトの自由度が向上する。
また、不均一間隔領域内におけるパッド総数が、不均一間隔領域の内側に位置する不均一間隔領域と同面積の領域におけるパッド総数よりも多くなるように配置したので、不均一間隔領域の内側に位置する領域にバイアホール等の構成が可能となり、配線レイアウトの自由度が向上する。
【図面の簡単な説明】
【図1】印刷回路配線板100のパッド構成を示す図である。
【図2】1つの格子上とならない場合のパッド配設を示した図である。
【図3】IC41と印刷回路配線板42と配線用補助パッケージ43の配線状態を示す断面図である。
【図4】パッドの大きさが場所により異なるように設定した例を示す図である。
【図5】従来のパッド構成を示す図である。
【符号の説明】
12、13 パッド
21、22、32、33 間隙
41 IC
42、100 印刷回路配線板
43 配線用補助パッケージ
44、45、46 経路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring layout structure of a printed circuit wiring board in which the shortest distance between pads is not constant.
[0002]
[Prior art]
Current semiconductor integrated circuits are being mounted with high density due to demands for high pin count and downsizing. With high-density mounting, the wiring of printed circuit wiring boards (hereinafter referred to as PWB) is also becoming denser. FIG. 5 is a plan view of a main part of a conventional printed circuit wiring board including a semiconductor integrated circuit and provided with a plurality of pads for connecting electrodes of an IC package having a large number of pins. In the example shown in the figure, the pad interval is set so that two wires can be passed between the pads, and the wires can be drawn up to the third row without going through via holes.
[0003]
[Problems to be solved by the invention]
However, the conventional printed circuit wiring board has a low degree of freedom in the wiring layout due to the restriction of the distance between the pad ends (the shortest distance between the pads), and the wiring is drawn from the inner periphery of the electronic component having the bottom electrode. It may be difficult to perform the connection. In the example of FIG. 5, the wiring can be drawn up to the third row, and the wiring cannot be drawn from the pads in the fourth and subsequent rows. Therefore, as a result, an increase in the number of PWB layers, fine wiring, and build-up of PWB are being forced.
Accordingly, the present invention has been made to solve the above-described problems, and can improve the degree of freedom of wiring layout when wiring from a component package (electronic component) having a bottom electrode to a printed circuit wiring board. It is an object to provide a wiring layout structure of a printed circuit wiring board that can be printed.
[0004]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, according to the first aspect of the present invention, in the printed circuit wiring board on which the component package having the bottom electrode is mounted , a plurality of pads arranged in parallel on the printed circuit wiring board. A pad array region comprising rows, and the spacing between the pads constituting each pad row is constant, and the pad array region includes the pad spacing constituting each pad row and the spacing between each pad row. A first pad row region that is constant, and a second pad row region in which the pad interval is different for each pad row, and the second pad row region extends along an outer peripheral edge of the pad arrangement region. The pad spacing of each pad row constituting the second pad row region is configured such that the inner pad row is shorter than the outer pad row, and 2 pads A pitch between pad rows in the first pad row region located inside the region is configured to be larger than a pitch between pad rows in the second pad row region, and the second pad row The total number of pads in the region is characterized by a wiring layout structure of the printed circuit wiring board that is larger than the total number of pads in the first pad row region having the same area as the second pad row region .
According to a second aspect of the present invention, the printed circuit wiring board has a wiring layout structure in which the size of the pad varies depending on the location .
According to a third aspect of the present invention, there is provided a wiring layout structure of a printed circuit wiring board in which the pad spacing in the second pad row region is defined according to the number of wirings required to pass between the pads. Features.
[0005]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram showing a pad configuration of a printed
In other words, the pad configuration on this printed circuit wiring board is such that the region composed of the pads 12 (first pad row region) and the region composed of the pads 13 (second pad row region) coexist and are adjacent. While the interval between matching pads 12 (between adjacent pads 12 and 13) is set to be equal, the interval between
In FIG. 1, paying attention to the layout of the
In other words, the configuration is characterized in that the interval between the
[0006]
FIG. 2 is a diagram showing a case where the pads are not arranged on one grid. As shown in the figure, the pads in FIG. 2A and the pads in FIG. 2B are not on one grid, so that the shortest distance between the pads can be made different (in the gap 21 and the gap 22). , Distance is different).
Here, “not on one grid” means that the horizontal spacing between the
Further, as shown in FIG. 1, in the
Thereby, in the example of FIG. 1, it becomes possible to draw out wiring for a total of 40 pins. Since the area within the dotted line in FIG. 1 and the area within the dotted line in the conventional example in FIG. 5 are the same, the number of wires that can be drawn in these regions is compared with that in the example in FIG. The number of wires can be greatly increased because of 40 pins.
Further, as shown in FIG. 1, the fourth row of
As described above, in the printed
[0007]
Next, an example using an auxiliary wiring package will be described as an embodiment of the present invention. FIG. 3 is a cross-sectional view showing a wiring state of the
Here, a case where 1024 wires are drawn from the
32 * 6 * 2 + 32 * 5 * 2-6 * 6-6 * 5 * 2-5 * 5 = 583
When the wiring of 583 pins on the outside of the 1024 pins of the
[0008]
On the other hand, the outermost pad (the first row from the outside) has 29 sides and 112 pads (29 × 4−4 = 112) for 4 sides, and the second row from the outside has 30 sides. 116 pads (30x4-4 = 116) are arranged for 4 sides, and the third row from the outside has 35 sides and 136 pads for 4 sides (35x4-4 = 136). In the fourth row from the outside, there are 38 sides and 148 pads (38 × 4−4 = 148) for 4 sides. The distance from the first row to the fourth row is set to be short and corresponds to three rows of pads arranged closer to the center.
In addition, the pitch of the pads in the first row is 1.4 mm, and three wires can be drawn from between the pads. The pitch of the pads in the second row is 1.2 mm, and two wires can be drawn from between the pads. Yes, the pitch of the pads in the third row is 1.0 mm, and one wiring can be drawn from between the pads. The pitch of the pads in the fourth row is 0.85 mm, and the wiring is drawn out between the pads. There is no. Moreover, the pitch between rows is 0.85 mm. Further, in this example, the
[0009]
In the wiring
112 +116 +136 +148 = 512
Therefore, it is possible to draw all 441 wires. Since a sufficient number of wirings can be ensured in this way, the degree of freedom in wiring layout is improved.
By the way, the outside pad row (1st to 4th rows) described here is replaced with a conventional pad configuration, and in this example, two adjacent sides are used for wiring drawing to the printed
32 * 4 * 2 + 32 * 3 * 2-4 * 4-4 * 3 * 2-3 * 3 = 399
[0010]
Next, an example in which the size of the pad is set differently depending on the location in the wiring layout structure of the printed circuit wiring board according to the embodiment of the present invention will be described. As shown in FIG. 4, by arranging pads of different sizes, the shortest distance between the pads can be made different, such as the
[0011]
【The invention's effect】
As described above, according to the present invention , since the shortest distance between the pads varies depending on the location, the number of wires that can be drawn increases and the flexibility of the wiring layout is improved.
Further , since the pads are not arranged on one grid, the number of wirings that can be drawn is increased and the flexibility of wiring layout is improved.
In addition , since the size of the pad differs depending on the location, it is possible to distribute the wiring in the space where the gap between the pads is widened, and to configure a via hole, etc., and the flexibility of the wiring layout Will improve.
In addition , since the shortest distance between the pads becomes longer as the pad arrangement is located on the outer side, the number of wirings that can be passed between the pads can be increased, and the degree of freedom in wiring layout is improved.
Also, since the total number of pads in the non-uniform spacing region is arranged to be larger than the total number of pads in the region having the same area as the non-uniform spacing region located inside the non-uniform spacing region, A via hole or the like can be formed in the located region, and the degree of freedom in wiring layout is improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing a pad configuration of a printed
FIG. 2 is a diagram showing a pad arrangement when not on one grid.
3 is a cross-sectional view showing a wiring state of an
FIG. 4 is a diagram showing an example in which the pad size is set to be different depending on the location.
FIG. 5 is a diagram showing a conventional pad configuration.
[Explanation of symbols]
12, 13
42, 100 Printed
Claims (3)
印刷回路配線板上には、並行に配列された複数のパッド列から成るパッド配列領域を備え、
前記各パッド列を構成するパッド間の間隔は夫々一定であり、
前記パッド配列領域は、前記各パッド列を構成するパッド間隔、及び各パッド列間の間隔が夫々一定である第1のパッド列領域と、前記パッド間隔がパッド列毎に異なる第2のパッド列領域と、を備え、
前記第2のパッド列領域は、前記パッド配列領域の外周縁に沿った位置に配置されており、
前記第2のパッド列領域を構成する各パッド列のパッド間隔は、外側のパッド列よりも内側のパッド列の方が短くなるように構成されており、
前記第2のパッド列領域の内側に位置する前記第1のパッド列領域内のパッド列間のピッチは、前記第2のパッド列領域内のパッド列間のピッチよりも大きく構成されており、
前記第2のパッド列領域内のパッド総数は、該第2のパッド列領域と同一面積の前記第1のパッド列領域内のパッド総数よりも多いことを特徴とする印刷回路配線板の配線レイアウト構造。In a printed circuit wiring board on which a component package having a bottom electrode is mounted,
On the printed circuit wiring board, a pad arrangement region comprising a plurality of pad rows arranged in parallel is provided,
The spacing between the pads constituting each pad row is constant,
The pad arrangement region includes a first pad row region in which the pad interval constituting each pad row and the interval between the pad rows are constant, and a second pad row in which the pad interval is different for each pad row. An area, and
The second pad row region is disposed at a position along the outer periphery of the pad arrangement region,
The pad spacing of each pad row constituting the second pad row region is configured such that the inner pad row is shorter than the outer pad row,
The pitch between pad rows in the first pad row region located inside the second pad row region is configured to be larger than the pitch between pad rows in the second pad row region,
The total number of pads in the second pad row region is larger than the total number of pads in the first pad row region having the same area as the second pad row region. Construction.
前記パッドの大きさが場所により異なることを特徴とする印刷回路配線板の配線レイアウト構造。In the wiring layout structure of the printed circuit wiring board according to claim 1 ,
A wiring layout structure of a printed circuit wiring board, wherein a size of the pad varies depending on a place.
前記第2のパッド列領域における前記パッド間隔を、該パッド間に通すことが必要とされる配線の本数に応じて規定したことを特徴とする印刷回路配線板の配線レイアウト構造。In the wiring layout structure of the printed circuit wiring board according to claim 1 or 2 ,
A wiring layout structure of a printed circuit wiring board, wherein the pad spacing in the second pad row region is defined according to the number of wirings required to pass between the pads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003169647A JP4397628B2 (en) | 2003-06-13 | 2003-06-13 | Wiring layout structure of printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003169647A JP4397628B2 (en) | 2003-06-13 | 2003-06-13 | Wiring layout structure of printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005005601A JP2005005601A (en) | 2005-01-06 |
JP4397628B2 true JP4397628B2 (en) | 2010-01-13 |
Family
ID=34094724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003169647A Expired - Lifetime JP4397628B2 (en) | 2003-06-13 | 2003-06-13 | Wiring layout structure of printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4397628B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017215027A1 (en) * | 2017-08-28 | 2019-02-28 | Robert Bosch Gmbh | Semiconductor device and Kontaktieranordnung with a semiconductor device and a printed circuit board |
-
2003
- 2003-06-13 JP JP2003169647A patent/JP4397628B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005005601A (en) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746770B2 (en) | Semiconductor device | |
KR101218011B1 (en) | Flip chip interconnect pad layout semiconductor package and its production method | |
JP3380151B2 (en) | Multilayer circuit board | |
US7151319B2 (en) | Semiconductor device | |
US6452115B2 (en) | Circuit pattern for multi-layer circuit board for mounting electronic parts | |
JP2003188508A (en) | Printed circuit board, surface-mount circuit component, and circuit module | |
US7541683B2 (en) | Semiconductor integrated circuit device | |
US8115321B2 (en) | Separate probe and bond regions of an integrated circuit | |
JP4539916B2 (en) | Semiconductor integrated circuit, semiconductor integrated circuit design method, and semiconductor integrated circuit design program | |
JPWO2003098983A1 (en) | Printed wiring board | |
EP1075026A2 (en) | Multilayer circuit board layout | |
JP5848517B2 (en) | Semiconductor device | |
JP2007250933A (en) | Semiconductor integrated circuit and method of designing its layout | |
US20050127520A1 (en) | Device package, a printed wiring board, and an electronic apparatus | |
JPH11163055A (en) | Semiconductor device | |
JP3610262B2 (en) | Multilayer circuit board and semiconductor device | |
US7394026B2 (en) | Multilayer wiring board | |
JP4397628B2 (en) | Wiring layout structure of printed circuit board | |
JP4256605B2 (en) | Module circuit board, chip scale package, printed circuit board for chip scale package integration, and module circuit board design method | |
JPH11102990A (en) | Printed wiring board mounted with electronic component provided with plural connection terminals arrayed in grid | |
JPH0645474A (en) | Semiconductor device | |
JPH10233462A (en) | Semiconductor device and substrate, and mounting structure for semiconductor device | |
JP2003283081A (en) | Auxiliary package for wiring | |
JP2008060215A (en) | Semiconductor device | |
JP2010135454A (en) | Semiconductor apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060419 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091021 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4397628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |