JP4392897B2 - ブラシレスモータの駆動制御装置 - Google Patents
ブラシレスモータの駆動制御装置 Download PDFInfo
- Publication number
- JP4392897B2 JP4392897B2 JP10178599A JP10178599A JP4392897B2 JP 4392897 B2 JP4392897 B2 JP 4392897B2 JP 10178599 A JP10178599 A JP 10178599A JP 10178599 A JP10178599 A JP 10178599A JP 4392897 B2 JP4392897 B2 JP 4392897B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/12—Monitoring commutation; Providing indication of commutation failure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
本発明は、モータの駆動制御に係り、特に、いわゆるブラシレスモータの駆動制御の安定性等を図ったものに関する。
【0002】
【従来の技術】
いわゆるブラシレスモータの駆動回路としては、例えば、実開平7−30579号公報に示されたように、6個のトランジスタをいわゆる三相ブリッジ接続した通電回路を設ける一方、永久磁石からなるロータの周囲に配置された3つのホール素子の検出信号に基づいて、通電回路の各トランジスタのいわゆるオン・オフを制御するようにしたものが公知・周知となっている。
【0003】
ところで、このような構成のブラシレスモータの動作状態において、電源スイッチを開成して電源供給を停止した場合、ロータは慣性力により回転を続け、徐々にその回転速度が低下してゆくが、この際、ステータコイルに生ずる誘導起電力に起因してモータから異音が発生し、耳障りであるという問題がある。
すなわち、電源スイッチが開成(オフ)された後の、一つのステータコイルの通電回路側の一端の電圧変化に注目すると、全体的にはいわゆる回路時定数に応じた速度で時間の経過と共に徐々に低下してゆくものとなる(図6参照)。
【0004】
ところが、このように全体の電圧が低下してゆく中で、ロータ回転によって生じた誘導起電圧が、通電回路を構成する各トランジスタと並列接続状態で設けられたいわゆる環流ダイオードの内、いわゆるハイサイド側のトランジスタ(供給電源側に接続されたトランジスタ)に並列接続された3つの何れかの環流ダイオードの順方向電圧を越えることがあり、環流ダイオードが瞬時導通状態となり、対応するステータコイルに一時的に電流が流れる。このような瞬時の電流の発生に起因して、モータにおいて例えば「ゴト」というような異音が生じ、使用者の耳障りとなっていた。図6において、点線で囲まれた箇所は、このようなダイオードの導通による瞬間的な電圧降下を示す一例であり、このような瞬間的な電圧降下は、全体的な電圧の低下の中で複数回生ずる。
【0005】
【発明が解決しようとする課題】
本願出願人は、このようなブラシレスモータの駆動制御における問題を解決すべく、ブラシレスモータの駆動制御方法及び駆動制御装置に関する発明を行い、既に出願を行った(特願平9−341888号)。
本願発明は、上述の出願に係る発明を、より充実させるべくなされたものである。
すなわち、上述の出願に係る発明においては、電源電圧の供給が断たれ、電源回路に接続された電解コンデンサのために電源電圧が徐々に低下してゆく際に、ブラシレスモータへの通電を制御する制御信号を出力する制御部において、電源電圧の低下のレベルに応じて、ブラシレスモータの通電用のトランジスタを、所定の導通・非導通状態とするような制御信号を出力するような構成とし、先に述べたような問題の解決を図っている。
【0006】
ところで、上述のような構成において、制御部は、いわゆるロジックICを用いて構成される場合が多い。このロジックICは、その動作が保証される最低の電源電圧がそれぞれメーカによって規定されており、その動作保証の電圧が上述の制御部の動作を保証できない場合もあり得る。
すなわち、先の出願に係る駆動制御装置における制御部は、電源スイッチが断とされた後のブラシレスモータの慣性回転に起因する発電電圧が、第1の所定電圧(例えば7v)となったところで、いわゆるブリッジ接続されたスイッチング素子の内、一端がアース側に接続されているいわゆる下アーム側の3つのスイッチング素子をオフとする。さらに、制御部は、ブラシレスモータの発電電圧が第2の所定電圧(例えば4v)となったところで、ブリッジ接続されたスイッチング素子の上アーム側の3つのスイッチング素子を完全にオフとするように構成されたものである。
【0007】
かかる構成にあって、制御部を構成するICは、特に、電源電圧が4vからさらに低下した場合に、その電圧がICの動作保証の範囲外の電圧であると、ICの動作が不安定となり、制御部から出力される制御信号も不安定となる結果、上述のようにブリッジ接続されたスイッチング素子の上アーム側の3つのスイッチング素子を完全にオフ状態(非導通状態)に維持することができなくなる。
特に、常温ではICの動作が正常であっても、雰囲気温度が40℃程度となると、IC内部の種々の素子の電気的特性が一定せず、その結果、オフ状態となるものや、不安定な状態となるものなどが混在する状態となる。
結局、このような低電源電圧でのIC動作の不安定さから、本来目的としていたブラシレスモータの電源断の際の通電電流の乱れを制御できなくなり、先の本願出願人の出願に係る発明の目的であったブラシレスモータからの異音発生の防止を図ることができなくなる。
【0008】
また、上述した先の出願の後における本願発明者によるさらなる研究の結果、モータからの異音発生の原因としては、次のような場合もあることが判明した。
すなわち、従来の駆動装置において、モータコイルへの通電を行うトランジスタに対して、その動作を制御する制御信号を発生する制御回路を特に集積回路によって構成した場合において、制御回路によるトランジスタの導通(オン)、非導通(オフ)の制御が正常に行われなくなる状態に陥ることによるものである。
集積回路は、既に述べたように、電源電圧が低下した場合であっても、通常、即座に動作停止状態となるものではなく、その正常動作が保証される電源電圧の変動の範囲があり、その範囲内の電源電圧の変動であれば、正常な動作が確保される。
【0009】
しかしながら、その変動範囲内であっても、個々の集積回路の電気的特性のばらつきのため、または、変動範囲の限界付近などでは、正常な動作が確保できず、動作が不安定な状態に陥ることもある。
このような集積回路の動作不安定が生ずることによって、例えば、本来、オフとされるべきタイミングでトランジスタがオンとなったり、また逆に、本来オンとされるべきタイミングでオフとされるようなことが生ずる。
特に、オフとされるべきところでオンとされたトランジスタが存在することで、その際オン状態にある他のトランジスタを含む新たな環流電流路が形成され、このときモータコイルに発生している誘導電圧による環流電流が、この新たな環流電流路を流れることとなる。
そして、この環流電流の発生により、モータの回転に対してブレーキが生じ、そのブレーキの発生により、モータにおける異音が生ずるというものである。
【0010】
本発明は、上記実状に鑑みてなされたもので、低電源電圧時におけるIC動作の不安定さに影響されることなく、ブラシレスモータへの通電のためのスイッチング素子を確実にオフ状態に維持することができ、電源供給が断たれて慣性回転を経て停止するまでの間のブラシレスモータからの異音の発生を断つことができる信頼性の高いブラシレスモータの駆動制御装置を提供するものである。
本発明の他の目的は、電源電圧低下による集積回路の動作不安定に起因するトランジスタの不要なオン・オフを回避し、モータコイルにおける不要な環流電流の発生を防止することで、モータから異音の発生をなくすことができるブラシレスモータの駆動制御装置を提供することにある。
【0011】
【課題を解決するための手段】
上記発明の課題を解決するため、本発明に係るブラシレスモータの駆動制御装置は、
電源とアースとの間でスイッチング素子がブリッジ接続されて、ブラシレスモータのステータコイルへの通電を行う出力回路と、
前記ブラシレスモータに設けられた回転位置検出手段からの検出信号と、ブラシレスモータの回転速度設定のため外部入力される信号とに基づいて、前記出力回路のスイッチング素子の駆動を制御する出力制御回路と、
電圧が低下し所定の電圧値以下となるまで、前記出力制御回路に対して、前記スイッチング素子を非動作状態とするための制御信号を出力するLow電圧OFF回路とを具備してなるブラシレスモータの駆動制御装置であって、
前記出力制御回路は、電源電圧が、ロジックICの動作が保証される第1の電圧以下となったときに、前記ブリッジ接続されたスイッチング素子の内、前記アース側に一端が接続されているスイッチング素子の駆動を停止し、電源電圧が前記第1の所定電圧よりも小さな第2の所定電圧以下になったときに、残りのスイッチング素子の駆動を停止するよう構成されると共に、
前記出力制御回路は、当該出力制御回路内で生成される前記スイッチング素子に対する制御信号と、前記Low電圧OFF回路からの制御信号との論理和を生成し、前記出力回路へ対して出力してなるものである。
【0012】
かかる構成においては、特に、電源電圧が所定の電圧値に低下するまで、スイッチング素子を非動作状態とする制御信号を出力するよう構成されたLow電圧OFF回路を設け、この所定の電圧値を、例えば、出力制御回路の動作が不安定となるような適宜な電圧に設定することで、出力制御回路の動作が不安定となり、スイッチング素子が本来全て非動作状態とされるべきタイミングに、動作状態とされるようなことが確実に回避されることとなる。その結果、従来と異なり、本来のタイミングと異なるタイミングにおいてスイッチング素子が動作状態とされることにより新たな環流電流路が形成されることに起因するようなモータからの異音の発生をなくすることが可能となるものである。
【0013】
また、上記発明の課題を解決するため、本発明に係るブラシレスモータの駆動制御装置は、
電源とアースとの間でスイッチング素子がブリッジ接続されて、ブラシレスモータのステータコイルへの通電を行う出力回路と、
前記ブラシレスモータに設けられた回転位置検出手段からの検出信号と、ブラシレスモータの回転速度設定のため外部入力される信号とに基づいて、前記出力回路のスイッチング素子の駆動を制御する出力制御回路と、
電源電圧が所定値以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するLow電圧OFF回路と、
を具備してなるブラシレスモータの駆動制御装置であって、
前記出力制御回路は、前記ブラシレスモータの回転速度設定のための信号入力が、ロジックICの動作が保証される第1の所定電圧以下となったときに、前記ブリッジ接続されたスイッチング素子の内、前記アース側に一端が接続されているスイッチング素子か、または、前記電源側に一端が接続されたスイッチング素子の何れか一方側のスイッチング素子の駆動を停止し、
電源電圧が、ロジックICの動作が保証される前記第1の所定電圧よりも小さな第2の所定電圧以下においては、残りのスイッチング素子の駆動を停止する制御信号を発生すると共に、この制御信号と前記Low電圧OFF回路の出力信号との論理和を生成して、その論理和信号を前記出力回路へ出力するよう構成されてなる一方、
前記Low電圧OFF回路は、電源電圧が前記第2の所定電圧よりも小さな第3の所定電圧以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するよう構成されてなるものである。
【0014】
かかる構成においては、特に、電源電圧が第2の所定電圧以下において、スイッチング素子を非導通状態とする信号が、Low電圧OFF回路によるものと、出力制御回路によるものとの論理和として生成、出力されるようになっており、しかもLow電圧OFF回路は、電源電圧が第2の所定電圧以下で第3の所定値となるまでは、確実に出力がなされるようになっているために、出力制御回路が第2の所定電圧以下で動作不安定となっても、Low電圧OFF回路からの出力信号により出力回路のスイッチング素子が確実に非導通状態に維持されることとなるものである。
【0015】
また、上記発明の課題を解決するため、本発明に係るブラシレスモータの駆動制御装置は、
電源とアースとの間でスイッチング素子がブリッジ接続されて、ブラシレスモータのステータコイルへの通電を行う出力回路と、
前記ブラシレスモータに設けられた回転位置検出手段からの検出信号と、ブラシレスモータの回転速度設定のため外部入力される信号とに基づいて、前記出力回路のスイッチング素子の駆動を制御する出力制御回路と、
電源電圧が所定値以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するLow電圧OFF回路と、
を具備してなるブラシレスモータの駆動制御装置であって、
前記出力制御回路は、電源電圧が、ロジックICの動作が保証される第1の所定電圧以下となったときに、前記ブリッジ接続されたスイッチング素子の内、前記アース側に一端が接続されているスイッチング素子か、または、前記電源側に一端が接続されたスイッチング素子の何れか一方側のスイッチング素子の駆動を停止し、
電源電圧が、ロジックICの動作が保証される前記第1の所定電圧よりも小さな第2の所定電圧以下となったときに、残りのスイッチング素子の駆動を停止し、
電源電圧が第2の所定電圧以下においては、残りのスイッチング素子の駆動を停止する制御信号を発生すると共に、この制御信号と前記Low電圧OFF回路の出力信号との論理和を生成して、その論理和信号を前記出力回路へ出力するよう構成されてなる一方、
前記Low電圧OFF回路は、電源電圧が前記第2の所定電圧よりも小さな第3の所定電圧以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するよう構成されてなるものであってもよいものである。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図1乃至図7を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、図1を参照しつつ、この発明の実施の形態におけるブラシレスモータの駆動制御装置の概略的な構成について説明する。
この駆動制御装置は、出力制御回路6と、出力回路5と、Low電圧OFF回路9とを主たる構成要素としてなり、後述するようにしてブラシレスモータ1の駆動を制御するようになっているものである。
ブラシレスモータ1は、例えば、車両用空調装置において、いわゆる空調ブロアファンを駆動するためのモータアクチュエータにおいて用いられるもので、出力制御回路6、出力回路5及びLow電圧OFF回路9は、電源スイッチ(例えばイグニッションスイッチ)7を介して電源が供給されるようになっている。
【0017】
まず、出力回路5は、この種のモータの駆動電流の通電を制御する複数のスイッチング素子(例えばトランジスタ)がいわゆるブリッジ接続されてなる公知・周知の回路構成を有するもので、出力制御回路6からの制御信号に応じて複数のスイッチング素子が導通・非導通状態とされてブラシレスモータ1の通電が制御されるようになっているものである。
出力制御回路6は、ブラシレスモータ1に設けられた回転位置検出手段としてのホール素子(図示せず)の出力信号を基に、出力回路5への制御信号を生成し、出力するようになっているものである。
Low電圧OFF回路9は、電源電圧の供給が断たれ、電源電圧の低下による出力制御回路6の誤動作が生じ、それによる出力回路5の不安定な動作に起因するブラシレスモータ1からの異音の発生を防止するため、所定の制御信号を出力制御回路6へ出力するようになっているものである。
【0018】
すなわち、出力制御回路6は、電源スイッチ7が閉成されており、電源電圧が正常に供給されている状態においては、ホール素子(図示せず)の出力信号を基に、出力回路5を構成する複数のスイッチング素子(図示せず)へ対して、その導通・非導通を制御する信号を生成し、出力するようになっている。
一方、電源スイッチ7が開成された場合、Low電圧OFF回路9及び出力制御回路6に接続された電源ラインには、電解コンデンサ21が接続されているため、Low電圧OFF回路9及び出力制御回路6における電源電圧の低下は、比較的緩慢なものとなる。
【0019】
かかる状態にあって、出力制御回路6は、電源ラインの電圧が第1の所定電圧(例えば7v程度)を下回った際に、出力回路5のいわゆるブリッジ接続されたスイッチング素子の内、一端がアース側に接続されているいわゆる下アーム側の3つのスイッチング素子をオフとするべく制御信号を出力するようになっている。さらに、出力制御回路6は、電源ラインの電圧が第2の所定電圧(例えば4v)となったところで、出力回路5において、ブリッジ接続されたスイッチング素子の上アーム側の3つのスイッチング素子を完全にオフとするべく制御信号を出力するものとなっている。
【0020】
一方、Low電圧OFF回路9からは、電源電圧が第3の所定電圧(<第2の所定電圧)を下回るまでは、出力回路5の全てのスイッチング素子をオフとする制御信号が出力されるようになっている。
そして、出力制御回路6においては、第2の所定電圧を下回ると、出力回路5へ対する制御信号として、出力制御回路6で発生された制御信号と、Low電圧OFF回路9から入力された制御信号とが論理和された状態で、出力回路5へ出力されるようになっている。
したがって、電源電圧が先の第2の所定電圧を下回り出力制御回路6が不安定な動作状態となっても、出力回路5の全てのスイッチング素子は、Low電圧OFF回路9から制御信号によってオフ状態が確実に維持されることとなる。
【0021】
次に、より具体的な構成例について、図2乃至図6を参照しつつ説明する。
最初に、図2に示された構成例について説明すれば、この構成例は、主に出力回路5の具体的な構成例を示したものとなっている。
このブラシレスモータの駆動制御装置Sは、出力回路5と、出力制御回路6と、LOW電圧OFF回路9とを主たる構成要素として構成されてなるもので、後述するように、回転位置検出手段としてのホール素子4a〜4cの検出信号に基づいて、出力回路5に対する制御信号が出力制御回路6において生成、出力され、出力回路5によりブラシレスモータ1のステータコイル3a〜3cの通電がなされ、ロータ2が回転されるようになっているものである。
【0022】
ここで、ブラシレスモータ1について説明すれば、このブラシレスモータ1は、永久磁石を用いてなるロータ2と、U,V,W相の3つのステータコイル3a〜3cと、ロータ2の周辺に適宜に配設された3つのホール素子4a〜4cとを主たる構成要素としてなる公知・周知のものである。
【0023】
出力回路5は、6つのスイッチング素子がいわゆる三相ブリッジ接続されて、ステータコイル3a〜3cに接続されており、出力制御回路6からの制御信号に応じて各スイッチング素子がいわゆるオン・オフされるようになっており(詳細は後述)、これによって直流電源Vccからの直流電力が交流電力に変換されてステータコイル3a〜3cへ供給されるいわゆるインバータ回路が構成されたものとなっている。
すなわち、出力回路5は、スイッチング素子としての6つの第1乃至第6のMOS FET10〜15を主たる構成要素として、これら第1乃至第6のMOSFET10〜15がいわゆる三相ブリッジ接続されてなるものである。
ここで、この回路構成例における第1乃至第6のMOS FET10〜15としては、Nチャンネルのものが用いられている。
【0024】
出力回路5のより具体的な構成を説明すれば、まず、第1のMOS FET10のソースと第4のMOS FET13のドレインとが接続され、第1のMOSFET10のドレインが電源側、第4のMOS FET13のソースがアース側となるように電源ライン17とアースとの間に直列接続されている。
同様にして、第2のMOS FET11と第5のMOS FET14とが、第2のMOS FET11のドレインが電源側となるようにして、電源ライン17とアースとの間に直列接続されている。
さらに、第3のMOS FET12と第6のMOS FET15とが、第3のMOS FET12のドレインが電源側となるようにして、同様に電源ライン17とアースとの間に直列接続されている。
【0025】
そして、第1のMOS FET10のソースと第4のMOS FET13のドレインとの接続点には、U相の第1のステータコイル3aの一端及びW相の第3のステータコイル3cの一端が接続されている。また、第2のMOS FET11のソースと第5のMOS FET14のドレインとの接続点には、U相の第1のステータコイル3aの他端及びV相の第2のステータコイル3bの一端が接続されている。さらに、第3のMOS FET12のソースと第6のMOS EFT15のドレインとの接続点には、V相の第2のステータコイル3bの他端及びW相の第3のステータコイル3cの他端が接続されている。
【0026】
また、第1乃至第6のMOS FET10〜15の各ゲートは、出力制御回路6の出力段に接続されており、特に、第1乃至第3のMOS FET10〜12のゲートには、後述するように第1乃至第3のホール素子4a〜4cに応じたオン・オフのためのゲート信号が出力されるようになっており、図2においては、このようなゲート信号を出力する出力制御回路6の出力段を「Hiロジック出力」と表記してある。
一方、第4乃至第6のMOS FET13〜15の各ゲートには、後述するようにいわゆるPWM制御のための繰り返しパルス信号がゲート信号として入力されるようになっており、図2においては、このようなゲート信号を出力する出力制御回路6の出力段を「Loロジック(Duty出力)」と表記してある。
【0027】
なお、第1乃至第3のMOS FET10〜12のドレインは、電源スイッチ(例えばイグニッションスイッチ)7を介して直流電源8に接続されて、電源電圧Vccが印加されるようになっている。また、電源スイッチ7の直流電源8に接続された一方の端子とは反対側の端子とアースとの間には、平滑用の電解コンデンサ21が接続されている。
さらに、第1乃至第6のMOS FET10〜15には、それぞれ第1乃至第6の環流ダイオード20a〜20fが、そのアノード側が対応するMOS FETのソース側となるように、ドレインとソースとの間に並列接続されている。
【0028】
出力制御回路6は、外部から入力される速度設定信号VINDと第1乃至第3のホール素子4a〜4cの検出信号とを入力し、これらの入力信号に基づいて、第1乃至第3のMOS FET10〜12のいわゆるオン・オフ駆動のためのパルス信号を出力すると共に、第4乃至第6のMOS FET13〜15をPWM制御するための速度設定信号VINDに対応したデューティ比を有する繰り返しパルス信号を出力するように構成されてなるものである。このような機能を有する回路は、例えば、いわゆるディジタルICとアナログICとの組み合わせにより構成され、この発明の実施の形態における出力制御回路6は、特に、論理回路の部分、すなわち、第1乃至第3のホール素子4a〜4cからの検出信号に基づいて、第1乃至第6のMOS FET10〜15のオン・オフのタイミングを設定する回路部分は、電源電圧が第2の所定値としての略4v以上であれば動作するようなものとなっている。また、出力制御回路6は、先に図1を用いて概略説明したようにLow電圧OFF回路9からの信号によっても、出力回路5の動作を制御するように構成されている。
なお、このような論理回路の部分は、例えばCPUを用いて簡易に実現することができる。そして、電源電圧が低下した場合に、如何なる電圧まで動作可能かは、現実的には、使用されるICや半導体素子の電気的特性に依存することが大である。
【0029】
速度設定信号VINDは、可変抵抗器22により電源電圧Vccを基に生成される電圧信号となっている。すなわち、可変抵抗器22の一端は、電源スイッチ7を介して直流電源8に接続されるようになっており、他端はアースに接続され、摺動端子22aが出力制御回路6の入力段に接続されている。そして、摺動端子22aを摺動させることで、その摺動位置に応じた電圧が、速度設定信号VINDとして出力制御回路6に印加されるようになっている。
【0030】
出力制御回路6においては、入力された速度設定信号VINDの大きさに応じてPWM制御における繰り返しパルス信号のデューティ比が設定されるようになっている。
すなわち、例えば、図4に示されたように、速度設定信号VINDの増大し始める最初の部分にいわゆるヒステリシス特性が設けられている点を除けば、全体的には、速度設定信号VINDの増大に比例して第4乃至第6のMOS FET13〜15のゲートには、デューティ比の大きな繰り返しパルス信号が印加されるようになっている。
ここで、出力制御回路6は、速度設定信号VINDが、所定値V1(図4参照)以下となると第4乃至第6のMOS FET13〜15へ対するPWM制御を停止するようになっており、この発明の実施の形態において、所定値V1は例えば6vと設定されている。
従来装置においても、この出力制御回路6に対応する部分は、CPUを中心に構成されており、したがって、その場合には、殆ど新たな構成要素の追加を要することなしに、いわゆるソフトウェアを変更することで、上述したような、速度設定信号VINDの低下による第4乃至第6のMOS FET13〜15の駆動停止は、対処可能である。
【0031】
また、出力制御回路6は、電源スイッチ7を介して供給された直流電圧Vccを安定化し、かつ、図示されない回路の各部に必要な電圧へ変換して供給するいわゆる安定化回路(図示せず)を有している。
さらにまた、出力制御回路6は、第1乃至第3のMOS FET10〜12のゲート電圧の発生のための昇圧回路(図示せず)を有している。すなわち、直流電源8からの電圧Vccを昇圧し、例えば、(Vcc+10)v程度の電圧として、これを第1乃至第3のゲート電圧として出力するようにしてある。
【0032】
図3には、Low電圧OFF回路9のより具体的な回路構成例が示されており、以下、同図を参照しつつ、その構成について説明する。
このLow電圧OFF回路9は、比較器32及び第1乃至第3の出力トランジスタ33〜35を中心に構成されたものとなっており、電源ライン17の電圧が所定の電圧となるまでの間、第1乃至第3の出力トランジスタ33〜35を所定の出力状態とするように構成されてなるものである。
すなわち、まず、電源ライン17とアースとの間には、第1及び第2の分圧用抵抗器37,38が直列接続されており、これら2つの分圧用抵抗器37,38の相互の接続点は、比較器32の反転入力端子に接続されている。この第1及び第2の分圧用抵抗器37,38による分圧電圧は、後述するように第1乃至第3の出力トランジスタ33〜35が非導通状態とされる範囲を定めるOFF設定電圧VOFFSETとして印加されている。
【0033】
また、電源ライン17とアースとの間には、第3の抵抗器39とツェナーダイオード41が直列接続されている。すなわち、ツェナーダイオード41は、カソード側が第3の抵抗器39を介して電源ライン17に接続されるようにして第3の抵抗器39と接続されると共に、両者の接続点は比較器32の非反転入力端子に接続されている。そして、このツェナーダイオード41において生ずるツェナー電圧は、OFF基準電圧VOFFSETとして比較器32の非反転入力端子に印加されるようになっている。
比較器32の出力端子には、npn形のバッファ用トランジスタ36及びnpn形の第1乃至第3の出力トランジスタ33〜35の各々のベースが接続されており、これらバッファ用トランジスタ36及び第1乃至第3の出力トランジスタ33〜35の各々のエミッタは、アースに接続されたものとなっている。
バッファ用トランジスタ36のコレクタと比較器32の反転入力端子との間には、第4の抵抗器40が帰還用として接続されている。
【0034】
第1乃至第3の出力トランジスタ33〜35は、そのコレクタが、先の出力制御回路6へ接続されるようになっている。
出力制御回路6においては、これら第1乃至第3の出力トランジスタ33〜35のコレクタは抵抗器(図示せず)を介して電源供給ライン(図示せず)へ接続されて、各々コレクタに得られる論理値High又はLowに対応する信号が、出力制御に用いられるようになっている。
なお、電源ライン17とアースとの間には、電解コンデンサ21が接続されている。
【0035】
次に、上記構成における動作について、図5を参照しつつ説明する。
最初に、電源スイッチ7が閉成されており、通常の制御状態にある場合について説明するが、この場合の動作は、従来のものと何等変わるところがないので、以下、概略的に説明することとする。
なお、図5(A)乃至図5(C)において、「H1」は第1のホール素子4aを、「H2」は第2のホール素子4bを、「H3」は第3のホール素子4cを、それぞれ意味するものとする。また、図5(D)乃至図5(I)において、「FET1」は第1のMOS FET10を、「FET2」は第2のMOS FET11を、「FET3」は第3のMOS FET12を、「FET4」は第4のMOS FET13を、「FET5」は第5のMOS FET14を、「FET6」は第6のMOS FET15を、それぞれ意味するものとする。
また、図5(E)、図5(G)及び図5(I)においては、PWM制御による波形が概略的に表されたものとなっている。
【0036】
まず、第1乃至第3のMOS FET10〜12は、第1乃至第3のホール素子4a〜4cの出力信号の立ち上がり、立ち下がりに同期してオン・オフされるようになっている。
すなわち、第1のMOS FET10は、第2のホール素子4bの出力信号の立ち上がりに同期してオン状態とされ(図5(B)及び図5(D)参照)、また、第3のホール素子4cの出力信号の立ち上がりに同期してオフ状態とされるようになっている(図5(A)及び図5(D)参照)。そして、第1のMOS FET10がオフとなると同時に、第3のホール素子4cの出力信号の立ち上がりに同期して第2のMOS FET11がオン状態とされるようになっている(図5(A)及び図5(F)参照)。
【0037】
この後、第2のMOS FET11は、第1のホール素子4aの出力信号の立ち上がりに同期してオフ状態とされ(図5(C)及び図5(F)参照)、同時に第3のMOS FET12がオン状態とされるようになっている(図5(C)及び図5(H)参照)。そして、第3のMOS FET12が、第2のホール素子4bの出力信号の立ち上がりに同期してオフ状態とされる(図5(B)及び図5(H)参照)と同時に、第1のMOS FET10が再びオン状態とされ(図5(B)及び図5(D)参照)、以下、上述した動作が繰り返されるようになっている。
このように、第1乃至第3のMOS FET10〜12は、第1乃至第3のホール素子4a〜4cの出力信号の立ち上がり、立ち下がりに同期して順次オン・オフされるようになっている。
【0038】
これに対して、第4乃至第6のMOS FET13〜15は、次述するように第1乃至第3のMOS FET10〜12のオン・オフに伴い、いわゆるPWM制御されるようになっている。
すなわち、まず、第4のMOS FET13は、第2のホール素子4bの出力信号の立ち下がりに同期してPWM制御が開始され、第3のホール素子4cの出力信号の立ち下がりに同期してPWM制御が終了されてオフ状態とされるようになっている(図5(A)、図5(B)及び図5(E)参照)。
【0039】
この第4のMOS FET13がPWM制御されている期間を、第1乃至第3のMOS FET10〜12の動作期間との関係で見ると、第2のMOS FET11がオン状態の略中間点から第3のMOS FET12がオン状態の略中間点までとなっている(図5(E)、図5(F)及び図5(H)参照)。
そして、第4のMOS FET13に対するPWM制御が終了されると同時に、第5のMOS FET14が同様にPWM制御されることとなる(図5(E)及び図5(G)参照)。
【0040】
この第5のMOS FET14がPWM制御されるのは、第3のMOS FET12の導通期間の略中間点から第1のMOS FET10の導通期間の略中間点までの間となっている(図5(D)、図5(G)及び図5(H)参照)。
この第5のMOS FET14に対するPWM制御が終了すると、次は、第6のMOS FET15が、第5のMOS FET14に対するPWM制御の終了と同時に同様にPWM制御されることとなる(図5(G)及び図5(I)参照)。
そして、第6のMOS FET15は、第1のMOS FET10の導通期間の略中点から第2のMOS FET11の導通期間の中点までの間、PWM制御されるようになっている(図5(D)、図5(E)及び図5(I)参照)。
【0041】
この後、第6のMOS FET15に対するPWM制御が終了されると、再び第4のMOS FET13に対するPWM制御が行われ、以下、上述したようにして第5及び第6のMOS FET14,15に対するPWM制御が繰り返されるようになっている。
なお、PWM制御による第4乃至第6のMOS FET13〜15のゲートに印加される繰り返しパルス信号のデューディ比は、先に述べたように速度設定信号VINDが大きくなる程、換言すれば、ブラシレスモータ1の所望回転速度が早い程大きくなるようになっている(図4参照)。
【0042】
次に、上述のようないわゆる通常の制御状態において、電源スイッチ7を開成した場合の動作について説明すれば、電源スイッチ7が開成されると、直流電源8からの電圧供給は断たれるが、電解コンデンサ21があるために、電源ライン17の電圧は、徐々に低下してゆくこととなる。
これに伴い速度設定信号VINDも徐々に低下することとなり、第1の所定電圧V1を下回ると、出力制御回路6による第4乃至第6のMOS FET13〜15に対するPWM制御は、先に述べたように、この所定値V1を下回るとデューティ比が零となるように設定されているため、結局、第4乃至第6のMOS FET13〜15の駆動は完全に停止されることとなる。
【0043】
一方、第1乃至第3のMOS FET10〜12に対する駆動は、電源電圧の変化に対する出力制御回路6の特性として、先に述べたように略4vまでは、いわゆる論理回路が機能するようになっているため、第1乃至第3のホール素子4a〜4cの検出信号のレベル低下や、第1乃至第3のMOS FET10〜12のゲートへ印加されるゲート信号の低下はあるものの、第4乃至第6のMOS FET13〜15の駆動が上述のように完全に停止された後も、第1乃至第3のホール素子4a〜4cの検出信号に応じて、先に説明した通常動作の場合と基本的に同様にして、第1乃至第3のMOS FET10〜12は、順次オン・オフされることとなる。
【0044】
第4乃至第6のMOS FET13〜15の駆動が停止された後は、第1乃至第3のステータコイル3a〜3cへの通電はなくなるため、ロータ2は、慣性力で回転を続け、徐々に回転速度が低回して停止するようになるが、この慣性力による回転の間、第1乃至第3のステータコイル3a〜3cには、いわゆる逆起電圧が発生する。
【0045】
この逆起電圧の発生に対し、従来は、電源スイッチ7の開成により、第1乃至第6のMOS FET10〜15が共に駆動停止されていたため、逆起電圧による第1乃至第3の環流ダイオード20a〜20cのアノード側の電圧が、ダイオードを導通状態とする電圧となると、第1乃至第3の環流ダイオード20a〜20cの何れかが瞬時導通してコイル電流が瞬時的に流れる。そのため、ブラシレスモータ1に異音が発生して耳障りであった。例えば、図6は、このような従来のブラシレスモータにおける環流ダイオードのアノード側(例えば図2を例に採れば、第1乃至第3の環流ダイオード20a〜20cのアノード側に相当)の電圧変化を示すもので、全体的な電圧降下の中で、上述したように環流ダイオードが瞬時導通することで、電圧降下が生じていることが示されている。
【0046】
これに対して、この発明の実施の形態においては、上述のように、電源スイッチ7が開成された後であっても、電解コンデンサ21があるために、電源ライン17の電圧は、即座に零とならず徐々に低下してゆくため、出力制御回路6内での電圧が略4vを下回るまでは、第1乃至第3のMOS FET10〜12が順次オン・オフされ、逆起電圧によるコイル電流は、この第1乃至第3のMOS FET10〜12の何れかを流れることとなるため、従来のような異音の発生がなくなる。
【0047】
一方、Low電圧OFF回路9は、電源電圧が徐々に低下してゆき、出力制御回路6がその動作を維持できなくなるような電圧となって、しかも、未だブラシレスモータ1の回転によるいわゆる回生電圧が生ずるような状態にある場合において、出力回路5の第1乃至第6のMOS FET10〜15を確実に非導通状態とするためのものである。
このため、Low電圧OFF回路9における具体的な電圧設定は、次のようになされている。
まず、出力制御回路6は、先の具体例においては、電源電圧が略4v程度まで低下しても正常に動作することが前提であった。したがって、電源電圧がそれよりも低下した場合の動作は保証されないので、例えば、出力制御回路6が不安定な動作、すなわち、第1乃至第6のMOS FET10〜15が不規則に導通状態とされたり、非導通状態とされたりするような状態となることがある。このような状態において、ブラシレスモータ1に未だいわゆる回生電圧が生ずる状態にあると、結局、乱れた電流がブラシレスモータ1に流れることとなり、本発明の目的とするところのブラシレスモータ1からの異音の発生を抑圧できなくなる。
【0048】
かかる観点から、Low電圧OFF回路9において、第3の所定電圧であるOFF基準電圧VOFFREFは、ブラシレスモータ1の回転が低下して、いわゆる回生電圧が発生しなくなる付近(又はブラシレスモータ1からの異音の発生がなくなる付近)の電圧に設定されている。換言すれば、OFF基準電圧VOFFREFは、電源電圧の低下により出力制御回路6(又は出力回路5)が動作しなくなる電圧付近に設定されている。具体的には、この構成例においてOFF基準電圧VOFFREFは、例えば、約1.3vに設定されている。
【0049】
一方、OFF設定電圧VOFFSETは、ブラシレスモータ1の慣性回転により生ずる電圧である2〜3v程度(換言すれば出力制御回路6の正常動作が保証されない電圧)が設定されればよい。そのため、第1の分圧用抵抗器37と第2の分圧用抵抗器38による分圧電圧が2〜3vの範囲の適宜な値となるように第1及び第2の分圧用抵抗器37,38の値が設定されている。
【0050】
このような条件設定により、Low電圧OFF回路9においては、第1及び第2の分圧用抵抗器37,38による分圧電圧がOFF基準電圧VOFFREFを下回るまでは、比較器32の反転入力端子の電圧が非反転入力端子の電圧より大となるために、比較器32からは論理値Lowに対応する信号が出力されることとなり、第1乃至第3の出力トランジスタ33〜35は、非導通状態とされる。
そして、出力制御回路6においては、第1乃至第3の出力トランジスタ33〜35は、そのコレクタが抵抗器(図示せず)を介して電源電圧が印加されるようになっているため、これら第1乃至第3の出力トランジスタ33〜35が非導通状態にある場合には、これら第1乃至第3の出力トランジスタ33〜35からは、論理値Highに対応する信号が得られることとなる。そして、この信号は、出力制御回路6において論理和される前に論理反転されて論理値Lowの信号とされるようになっている。
【0051】
出力制御回路6においては、第2の所定電圧を下回ると、出力回路5へ対する制御信号として、出力制御回路6で発生された制御信号と、Low電圧OFF回路9から入力された制御信号とが論理和された状態で、出力回路5の第1乃至第6のMOS FET10〜15のゲートへ印加されるようになっている。すなわち、この場合、論理値Lowに対応する信号が第1乃至第6のMOS FET10〜15のゲートへ印加される。
その結果、出力制御回路6が電源電圧の低下によって仮に動作不安定な状態にあっても、出力回路5の第1乃至第6のMOS FET10〜15は、Low電圧OFF回路9からの制御信号により、確実に非導通状態に維持されることとなり、先に述べたようなブラシレスモータ1における不規則な電流の流れがなくなり、異音の発生が防止される。
【0052】
そして、さらに電源電圧が低下し、Low電圧OFF回路9において、OFF設定電圧VOFFSETがOFF基準電圧VOFFREFを下回ると、比較器32からは、論理値Highに対応する信号が出力されることとなり、第1乃至第3の出力トランジスタ33〜35は、導通状態とされることとなる。
先に述べたように、OFF基準電圧VOFFREFが1.3vに設定されている場合に、電源電圧がこれよりさらに低下する状態においては、Low電圧OFF回路9も正常に動作できなくなり、ブラシレスモータ1に流れる電流は先に述べたように乱れることとなるが、この程度の電圧においてブラシレスモータ1に乱れた電流が流れても、電気的なエネルギー量としては非常に小さくなっているために、異音が発生する程ではなく騒音の問題は生じない。
【0053】
なお、上述の例においては、Low電圧OFF回路9の出力、すなわち、第1乃至第3の出力トランジスタ33〜35のコレクタを出力制御回路6に接続するようにしたが、反転回路(図示せず)を介して出力回路5の第1乃至第6のMOS FET10〜15のゲートに接続して、これら第1乃至第6のMOS FET10〜15を直接非導通状態とするようにしてもよい。
【0054】
また、上述した例においては、出力制御回路6が第4乃至第6のMOS FET13〜15のPWM制御による駆動を停止する条件として、速度設定信号VINDが6v以下とし、さらに、出力制御回路6による第1乃至第3のMOS FET10〜12のオン・オフが停止される条件として、出力制御回路6への供給電圧が略4v以下としたが、勿論この値に限定される必要はない。すなわち、この2つの値は、電源スイッチ7の開成による電源電圧の低下の際、最初に第4乃至第6のMOS FET13〜15の駆動が停止され、その後、第1乃至第3のMOS FET10〜12の駆動が停止されるような値であれば、種々選択され得るものである。
さらに、出力回路5は、スイッチング素子としてMOS FETを用いた例を示したが、勿論他のスイッチング素子(バイポーラトランジスタ、JFET等)であっても構わないものである。
【0055】
またさらに、第1の所定電圧以下となったときに駆動停止とするMOS FETと、第2の所定電圧以下となったときに駆動停止とするMOS FETとを、上述した例とは逆にしてもよい。
すなわち、電源スイッチ7が開成され、速度設定信号VINDが第1の所定電圧V1以下となったときに、まず、第1乃至第3のMOS FET10〜12を駆動停止とする一方、電源電圧が第2の所定電圧V2を下回るまでは、第4乃至第6のMOS FET13〜15を駆動するようにしてもよい。なお、この場合、第4乃至第6のMOS FET13〜15は、PWM制御ではなく、通常の動作状態における第1乃至第3のMOS FET10〜13に対すると同様なオン・オフが好ましい。
さらに、上述した例においては、速度設定信号VINDが第1の所定電圧V1を下回った際に、出力制御回路6により第4乃至第6のMOS FET13〜15を非導通状態とし、第2の所定電圧V2以下で残りの第1乃至第3のMOS FET10〜12を非導通状態とするようにしたが、次のようにしてもよいものである。すなわち、電源スイッチ7の開成による電源電圧の低下を検出し、電源電圧が第1の所定値V1を下回った際に、出力制御回路6により第4乃至第6のMOS FET13〜15を非導通状態とし、第2の所定電圧V2以下で残りの第1乃至第3のMOS FET10〜12を非導通状態とするようにしてもよい。
【0056】
次に、第2の回路構成例について、図7を参照しつつ説明する。
なお、図2に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明は省略し、以下、異なる点を中心に説明することとする。
この第2の回路構成例は、出力回路5と出力制御回路6Aと、Low電圧OFF回路9とを主たる構成要素として構成されてなる点は、図2に示された第1の回路構成例と同様であるが、出力制御回路6Aが次述するような構成とされた点が異なるものである。
すなわち、出力制御回路6Aは、位置検出回路(図7においては「PDE」と表記)25と、回転設定回路(図7においては「RST」と表記)26と、Hi側出力ロジック回路(図7においては「HOL」と表記)27と、Lo側出力ロジック回路(図7においては「LOL」と表記)28と、電圧検出回路(図7においては「VDE」と表記)29と、定電圧回路(図7においては「REG」と表記)30とを具備して構成されたものとなっている。
【0057】
位置検出回路25は、第1乃至第3のホール素子4a〜4cの検出信号を入力し、波形整形等を施した後、所定の信号レベルで後述するHi側出力ロジック回路27及びLo側出力ロジック回路28へ検出信号を出力するようになっているものである。
回転設定回路26は、第4乃至第6のMOS FET13〜15が速度設定信号VINDに対応したPWM制御がなされるように、速度設定信号VINDに対応したデューティ比の繰り返しパルス信号を、Lo側出力ロジック回路28に対して出力するようになっているものである。
なお、速度設定信号VINDに対するデューティ比の変化は、先の第1の回路構成例において参照した図4に示された特性と基本的に同様であるが、この第2の回路構成例の場合、図4の特性線図の横軸において、速度設定信号VINDの最大値は、直流電源8の電源電圧Vccではなく、後述するように定電圧回路30の出力電圧(例えば5v)となる。
【0058】
この第2の回路構成例においては、速度設定を行うための可変抵抗器22の一端が、制御部6A内に設けられた定電圧回路30に接続されており、この定電圧回路30の電圧(例えば5v)が印加されるようになっている。そして、摺動子22aは、回転設定回路26の入力段に接続されている。
なお、この定電圧回路30は、電源スイッチ7を介して供給される電源電圧を安定化して所定の出力電圧(例えば5v)として出力するようになっているものである。
【0059】
Hi側出力ロジック回路27は、位置検出回路25からの出力信号と、Low電圧OFF回路9からの出力信号とに基づいて第1乃至第3のMOS FET10〜12をいわゆるオン・オフ駆動するようになっているものである。すなわち、Hi側出力ロジック回路27は、電源電圧が第2の所定電圧V2までは、位置検出回路25からの出力信号に基づいて第1乃至第3のMOS FET10〜12をいわゆるオン・オフ駆動し、さらに、電源電圧が第2の所定電圧V2を下回ると、位置検出回路25からの信号に基づいてこのHi側出力ロジック回路27において発生される信号と、Low電圧OFF回路9からの出力信号との論理和によって、第1乃至第3のMOS FET10〜12を非導通状態とするようになっている。
【0060】
また、Lo側出力ロジック回路28は、回転設定回路26、位置検出回路25及びLow電圧OFF回路9からの各々の出力信号に基づいて第4乃至第6のMOS FET13〜15をPWM制御によるオン・オフ駆動するようになっているものである。すなわち、Lo側出力ロジック回路28は、電源電圧が第1の所定電圧V1となるまでは、回転設定回路26及び位置検出回路25からの各々の出力信号に基づいて、第4乃至第6のMOS FET13〜15をいわゆるオン・オフ駆動するべく第4乃至第6のMOS FET13〜15のゲートへ対する駆動信号が出力されるようになっている。
そして電源電圧が第1の所定電圧V1を下回ると、Lo側出力ロジック回路28は、第4乃至第6のMOS FET13〜15を非導通状態とする信号を発生するようになっている。さらに、電源電圧が第2の所定電圧V2を下回ると、上述の第4乃至第6のMOS FET13〜15を非導通状態とする信号と、Low電圧OFF回路9からの第4乃至第6のMOS FET13〜15を非導通状態とする信号との論理和を発生し、その論理和出力を第4乃至第6のMOS FET13〜15のゲートへ対する駆動信号として出力するようになっている。
【0061】
電圧検出回路29は、電源電圧の所定値への低下を検出し、その検出結果に応じて回転設定回路26、Hi側出力ロジック回路27及びLo側出力ロジック回路28へ動作停止のための制御信号を出力するようになっているものである。
すなわち、この電圧検出回路29は、電源電圧が第1の所定電圧V1(例えば6v)を下回ったのを検出すると、回転設定回路26へ対して、回転設定回路26からの出力が停止されるよう制御信号を出力すると同時に、Lo側出力ロジック回路28へ対しても第4乃至第6のMOS FET13〜15に対する駆動動作を停止させるための制御信号を出力するようになっている。
【0062】
ここで、この第1の所定電圧V1は、定電圧回路30が正常に所定電圧を出力することができる電源電圧の最低値という観点から決定されるものである。
さらに、電圧検出回路29は、電源電圧が第2の所定電圧V2(例えば4v)を下回ったことを検出すると、Hi側出力ロジック回路27へ対して第1乃至第3のMOS FET10〜12へ対する駆動制御を停止させるための制御信号を出力するようになっている。
なお、Low電圧OFF回路9は、図7においては、その詳細は省略してあるが、具体的な回路構成としては、先に図3に示されたようなものが好適である。
【0063】
しかして、上記構成における動作について、図5を参照しつつ説明する。
最初に、通常の動作状態は、図2に示された第1の回路構成例で図5を参照しつつ説明したと基本的に同様であるので、概略的な説明に留めることとする。
すなわち、第1乃至第3のMOS FET10〜12は、第1乃至第3のホール素子4a〜4cの検出信号が入力される位置検出回路25からの出力信号に基づいて、Hi側出力ロジック回路27によりそれぞれのゲートへゲート信号が印加されることで、第1乃至第3のホール素子4a〜4cの立ち上がり立ち下がりに同時してオン・オフされる(図5(A)乃至図5(D)、図5(F)及び図5(H)参照)。
【0064】
そして、第4乃至第6のMOS FET13〜15は、回転設定回路26から出力される繰り返しパルス信号に応じてLo側出力ロジック回路28を介してPWM制御によるオン・オフ駆動が施される結果(図5(E)、図5(G)及び図5(I)参照)、第1乃至第3のステータコイル3a〜3cに順に励磁電流が通電され、ロータ2が回転するようになっている。
【0065】
次に、上述のようないわゆる通常の制御状態において、電源スイッチ7を開成した場合の動作について説明すれば、電源スイッチ7が開成されると、直流電源8からの電圧供給は断たれるが、電解コンデンサ21があるために、電源ライン17の電圧は、徐々に低下してゆくこととなる。
そして、電圧検出回路29により、第1の所定電圧V1が検出されると、回転設定回路26及びLo側出力ロジック回路28へ対して動作停止のための制御信号が出力され、そのため、第4乃至第6のMOS FET13〜15の駆動は完全に停止されることとなる。
【0066】
一方、電圧検出回路29により第2の所定電圧V2(例えば4v)が検出されるまでは、第1乃至第3のホール素子4a〜4cの検出信号のレベル低下や、第1乃至第3のMOS FET10〜12のゲートへ印加されるゲート信号の低下はあるものの、これら位置検出回路25及びHi側出力ロジック回路27が、電源電圧が略4v程度まで低下しても機能するような特性となっているために、第4乃至第6のMOS FET13〜15の駆動が上述のように完全に停止された後も、第1乃至第3のホール素子4a〜4cの検出信号に応じて、先に説明した通常動作の場合と基本的に同様にして、第1乃至第3のMOS FET10〜12は、順次オン・オフされることとなる。
【0067】
第4乃至第6のMOS FET13〜15の駆動が停止された後は、第1乃至第3のステータコイル3a〜3cへの通電はなくなるため、ロータ2は、慣性力で回転を続け、徐々に回転速度が低回して停止するようになるが、この慣性力による回転の間、第1乃至第3のステータコイル3a〜3cには、いわゆる逆起電圧が発生する。
【0068】
しかしながら、第1の回路構成例で説明したと同様に、第4乃至第6のMOSFET13〜15の駆動が停止された後であっても、電源電圧が第2の所定電圧V2を下回るまでは、上述したように第1乃至第3のMOS FET10〜12が順次オン・オフされるため、逆起電圧によるコイル電流は、この第1乃至第3のMOS FET10〜12の何れかを流れることとなり、従来のような異音の発生がなくなる。
そして、電源電圧が第2の所定電圧V2を下回ったところでは、第1乃至第6のMOS FET10〜15のいずれもが非導通状態とされる。すなわち、Hi側出力ロジック回路27及びLo側出力ロジック回路28共に、この第2の所定電圧V2を下回ると、先に述べたように、Hi側出力ロジック回路27及びLo側出力ロジック回路28のそれぞれにおいて、Low電圧OFF回路9からの第1乃至第6のMOS FET10〜15を非導通状態とする信号と、それぞれのロジック回路27,28で発生された第1乃至第6のMOS FET10〜15を非導通状態とする信号との論理和が生成され、出力回路5へ出力されるようになっている。したがって、仮に、Hi側出力ロジック回路27、Lo側出力ロジック回路28が、電源電圧の低下のために動作不安定な状態となり、第1乃至第6のMOS FET10〜15を非導通状態とする信号を安定して発生できなかったとしても、Low電圧OFF回路9からの第1乃至第6のMOS FET10〜15を非導通状態とする信号が出力回路5へ出力され、第1乃至第6のMOS FET10〜15は、確実に非導通状態に保持されることとなる。
【0069】
そして、さらに電源電圧が低下し、Low電圧OFF回路9において、OFF基準電圧VOFFREFが例えば1.3vに設定されている場合には、電源電圧がこれよりさらに低下する状態においては、Low電圧OFF回路9も正常に動作できなくなり、ブラシレスモータ1に流れる電流は先に述べたように乱れることとなるが、この程度の電圧においてブラシレスモータ1に乱れた電流が流れても、電気的なエネルギー量としては非常に小さくなっているために、異音が発生する程ではなく騒音の問題は生じない。
【0070】
なお、上述した例における第1及び第2の所定電圧V1,V2の具体的数値は、先の第1の回路構成例で説明したと同様、これに限定される必要はないもので、この2つの値は、電源スイッチ7の開成による電源電圧の低下の際、最初に第4乃至第6のMOS FET13〜15の駆動が停止され、その後、第1乃至第3のMOS FET10〜12の駆動が停止されるような値であれば、種々選択され得るものである。
【0071】
さらに、第1の所定電圧V1以下となったときに駆動停止するMOS FETと、第2の所定電圧V2以下となったときに駆動停止とするMOS FETとを上述した例とは逆にしてもよい。
すなわち、電源スイッチ7が開成され、電圧検出回路29により第1の所定電圧V1が検出された際、まず、第1乃至第3のMOS FET10〜12を駆動停止とし、その後、電圧検出回路29により電源電圧の第2の所定電圧V2への低下が検出されるまでは、第4乃至第6のMOS FET13〜15を駆動するようにしてもよい。なお、この場合、第4乃至第6のMOS FET13〜15は、PWM制御ではなく、通常の動作状態における第1乃至第3のMOS FET10〜13に対すると同様なオン・オフが好ましい。
【0072】
次に、駆動制御の他の形態について説明する。なお、回路構成としては、図1、図2及び図7にそれぞれ示されたものと変わるところはないので、これらの図を流用することとする。
まず、先に説明した回路構成例においては、出力制御回路6は、電源ラインの電圧が第1の所定電圧(例えば7v程度)を下回った際に、出力回路5のいわゆるブリッジ接続されたスイッチング素子の内、一端がアース側に接続されているいわゆる下アーム側の3つのスイッチング素子をオフとするべく制御信号を出力し、さらに、電源ラインの電圧が第2の所定電圧(例えば4v)となったところで、出力回路5においてブリッジ接続されたスイッチング素子の上アーム側の3つのスイッチング素子を完全にオフとするべく制御信号を出力するよう構成されてなるものであるとする前提であった。
【0073】
出力制御回路6は、電源ラインの電圧低下が生じた際に、必ずしもこのような制御を行うように構成されたものに限定される必要はなく、例えば、次のように制御を行うよう構成されてなるものであってもよいものである。
すなわち、まず、出力制御回路6は、電源スイッチ7が閉成されており、電源電圧が正常に供給されている状態においては、ホール素子(図示せず)の出力信号を基に、出力回路5を構成する複数のスイッチング素子(図示せず)へ対して、その導通・非導通を制御する信号を生成し、出力するようになっている点は従来通りのものである(図1参照)。
そして、電源スイッチ7が開成された場合、出力制御回路6は、電源電圧が所定の電圧(例えば先に説明した構成例における第2の所定電圧)に低下するまでは、出力回路5を構成する複数のスイッチング素子を全て非動作状態とする制御信号を出力するようになっている。
【0074】
一方、Low電圧OFF回路9からは、電源電圧が第3の所定電圧(<第2の所定電圧)を下回るまでは、出力回路5の全てのスイッチング素子をオフとする制御信号が出力されるようになっている。
そして、出力制御回路6においては、第2の所定電圧(例えば4v)を下回ると、出力回路5へ対する制御信号として、出力制御回路6で発生された制御信号と、Low電圧OFF回路9から入力された制御信号とが論理和された状態で、出力回路5へ出力されるようになっている。
したがって、電源電圧が先の第2の所定電圧を下回り出力制御回路6が不安定な動作状態となっても、出力回路5の全てのスイッチング素子は、Low電圧OFF回路9から制御信号によってオフ状態が確実に維持されることとなる。
【0075】
なお、出力制御回路6において、出力制御回路6で発生された制御信号と、Low電圧OFF回路9から入力された制御信号とが論理和された状態で、出力回路5へ出力され際の第2の所定電圧は、出力制御回路6の動作が電源電圧の変動により不安定な状態となるような値に設定されればよいものである。
上述の構成においては、Low電圧OFF回路9の出力段を、出力制御回路6に接続するようにしたが、これに代えて、出力回路5のスイッチング素子に直接接続して、これらスイッチング素子を直接非導通状態とするようにしてもよい。
【0076】
上述した出力制御回路6及びLow電圧OFF回路9の動作は、図2に示された回路構成例及び図7に示された回路構成例においても勿論適用できるものである。なお、この場合の動作については、既に上述したものと基本的に変わることろはないので、ここでの詳細な説明は省略することとする。
また、上述した回路構成例においては、回転位置検出手段としてホール素子4a〜4cを用いた例を示したが、回転位置検出手段はホール素子に限定される必要がないことは勿論である。例えば、モータのコイルに誘起する電圧を検知し、この電圧を基にロータ回転位置を検出する方法もあり、回転位置検出手段は、このような処理を行う電子回路であってもよいものである。
【0077】
【発明の効果】
以上、述べたように、本発明によれば、ブラシレスモータの通電制御に用いられるスイッチング素子の動作制御を行う出力制御回路の安定した動作が確保できないことがあるような電源電圧の領域において、出力回路のスイッチング素子を非導通状態とするための制御信号を出力できるような回路を設けるようにしたので、低電源電圧による出力制御回路の不安定な動作による出力回路のスイッチング素子の不用意な導通を確実に回避し、モータ電流の発生に伴う異音の発生を断つことができ、信頼性の高いブラシレスモータの駆動制御装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるブラシレスモータの駆動制御装置の概略構成を示す構成図である。
【図2】図1に示された構成を有するブラシレスモータの駆動制御装置のより具体的な第1の回路構成例を示す回路図である。
【図3】Low電圧OFF回路の具体的な回路構成例を示す回路図である。
【図4】速度設定信号と出力制御回路から出力されるPWM制御のためのパルス信号のデューティ比との関係を示す特性線図である。
【図5】PWM制御によるブラシレスモータの回転動作を説明するための主要部のタイミング図であり、図5(A)は第3のホール素子の出力信号のタイミング図、図5(B)は第2のホール素子の出力信号のタイミング図、図5(C)は第1のホール素子の出力信号のタイミング図、図5(D)は第1のMOS FETのオン・オフのタイミング図、図5(E)は第4のMOS FETのオン・オフのタイミング図、図5(F)は第2のMOS FETのオン・オフのタイミング図、図5(G)は第5のMOS FETのオン・オフのタイミング図、図5(H)は第3のMOS FETのオン・オフのタイミング図、図5(I)は第6のMOS FETのオン・オフのタイミング図である。
【図6】従来のブラシレスモータの駆動制御装置において、一端が直流電源側に接続されたトランジスタと並列に接続された環流ダイオードのアノード側における電圧変化を示す特性線図である。
【図7】ブラシレスモータの駆動制御装置の第2の回路構成例を示す回路図である。
【符号の説明】
1…ブラシレスモータ
5…出力回路
6…出力制御回路
9…Low電圧OFF回路
32…比較器
33…第1の出力トランジスタ
34…第2の出力トランジスタ
35…第3の出力トランジスタ
41…ツェナーダイオード
Claims (5)
- 電源とアースとの間でスイッチング素子がブリッジ接続されて、ブラシレスモータのステータコイルへの通電を行う出力回路と、
前記ブラシレスモータに設けられた回転位置検出手段からの検出信号と、ブラシレスモータの回転速度設定のため外部入力される信号とに基づいて、前記出力回路のスイッチング素子の駆動を制御する出力制御回路と、
電圧が低下し所定の電圧値以下となるまで、前記出力制御回路に対して、前記スイッチング素子を非動作状態とするための制御信号を出力するLow電圧OFF回路とを具備してなるブラシレスモータの駆動制御装置であって、
前記出力制御回路は、電源電圧が、ロジックICの動作が保証される第1の電圧以下となったときに、前記ブリッジ接続されたスイッチング素子の内、前記アース側に一端が接続されているスイッチング素子の駆動を停止し、電源電圧が前記第1の所定電圧よりも小さな第2の所定電圧以下になったときに、残りのスイッチング素子の駆動を停止するよう構成されると共に、
前記出力制御回路は、当該出力制御回路内で生成される前記スイッチング素子に対する制御信号と、前記Low電圧OFF回路からの制御信号との論理和を生成し、前記出力回路へ対して出力してなることを特徴とするブラシレスモータの駆動制御装置。 - 出力制御回路は、電源電圧が、ロジックICの動作が保証される第1の所定電圧よりも小さな第2の所定電圧を下回った際に、当該出力制御回路内で生成される前記スイッチング素子に対する制御信号と、前記Low電圧OFF回路からの制御信号との論理和を生成してなることを特徴とする請求項1記載のブラシレスモータの駆動制御装置。
- 出力制御回路は、電源電圧の低下開始から、当該電源電圧が、ロジックICの動作が保証される第1の所定の電圧へ低下するまでの間、出力回路に対して全てのスイッチング素子を非動作状態とする制御信号を出力してなることを特徴とする請求項1または請求項2記載のブラシレスモータの駆動制御装置。
- 電源とアースとの間でスイッチング素子がブリッジ接続されて、ブラシレスモータのステータコイルへの通電を行う出力回路と、
前記ブラシレスモータに設けられた回転位置検出手段からの検出信号と、ブラシレスモータの回転速度設定のため外部入力される信号とに基づいて、前記出力回路のスイッチング素子の駆動を制御する出力制御回路と、
電源電圧が所定値以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するLow電圧OFF回路と、
を具備してなるブラシレスモータの駆動制御装置であって、
前記出力制御回路は、前記ブラシレスモータの回転速度設定のための信号入力が、ロジックICの動作が保証される第1の所定電圧以下となったときに、前記ブリッジ接続されたスイッチング素子の内、前記アース側に一端が接続されているスイッチング素子か、または、前記電源側に一端が接続されたスイッチング素子の何れか一方側のスイッチング素子の駆動を停止し、
電源電圧が、ロジックICの動作が保証される前記第1の所定電圧よりも小さな第2の所定電圧以下においては、残りのスイッチング素子の駆動を停止する制御信号を発生すると共に、この制御信号と前記Low電圧OFF回路の出力信号との論理和を生成して、その論理和信号を前記出力回路へ出力するよう構成されてなる一方、
前記Low電圧OFF回路は、電源電圧が前記第2の所定電圧よりも小さな第3の所定電圧以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するよう構成されてなることを特徴とするブラシレスモータの駆動制御装置。 - 電源とアースとの間でスイッチング素子がブリッジ接続されて、ブラシレスモータのステータコイルへの通電を行う出力回路と、
前記ブラシレスモータに設けられた回転位置検出手段からの検出信号と、ブラシレスモータの回転速度設定のため外部入力される信号とに基づいて、前記出力回路のスイッチング素子の駆動を制御する出力制御回路と、
電源電圧が所定値以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するLow電圧OFF回路と、
を具備してなるブラシレスモータの駆動制御装置であって、
前記出力制御回路は、電源電圧が、ロジックICの動作が保証される第1の所定電圧以下となったときに、前記ブリッジ接続されたスイッチング素子の内、前記アース側に一端が接続されているスイッチング素子か、または、前記電源側に一端が接続されたスイッチング素子の何れか一方側のスイッチング素子の駆動を停止し、
電源電圧が、ロジックICの動作が保証される前記第1の所定電圧よりも小さな第2の所定電圧以下となったときに、残りのスイッチング素子の駆動を停止し、
電源電圧が第2の所定電圧以下においては、残りのスイッチング素子の駆動を停止する制御信号を発生すると共に、この制御信号と前記Low電圧OFF回路の出力信号との論理和を生成して、その論理和信号を前記出力回路へ出力するよう構成されてなる一方、
前記Low電圧OFF回路は、電源電圧が前記第2の所定電圧よりも小さな第3の所定電圧以下となるまでの間、前記出力回路のスイッチング素子を非動作状態とする信号を出力するよう構成されてなることを特徴とするブラシレスモータの駆動制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10178599A JP4392897B2 (ja) | 1999-04-08 | 1999-04-08 | ブラシレスモータの駆動制御装置 |
PCT/JP2000/002144 WO2000062414A1 (fr) | 1999-04-08 | 2000-04-03 | Dispositif de commande servant a exciter un moteur sans balais |
KR1020000017539A KR20000077001A (ko) | 1999-04-08 | 2000-04-04 | 브러시리스 모터의 구동제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10178599A JP4392897B2 (ja) | 1999-04-08 | 1999-04-08 | ブラシレスモータの駆動制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000295888A JP2000295888A (ja) | 2000-10-20 |
JP4392897B2 true JP4392897B2 (ja) | 2010-01-06 |
Family
ID=14309849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10178599A Expired - Fee Related JP4392897B2 (ja) | 1999-04-08 | 1999-04-08 | ブラシレスモータの駆動制御装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4392897B2 (ja) |
KR (1) | KR20000077001A (ja) |
WO (1) | WO2000062414A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04281389A (ja) * | 1991-03-05 | 1992-10-06 | Fuji Electric Co Ltd | ブラシレス直流モータの駆動回路 |
JPH09163791A (ja) * | 1995-12-07 | 1997-06-20 | Sanden Corp | 電動式圧縮機の駆動方法及び駆動装置 |
-
1999
- 1999-04-08 JP JP10178599A patent/JP4392897B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-03 WO PCT/JP2000/002144 patent/WO2000062414A1/ja active Application Filing
- 2000-04-04 KR KR1020000017539A patent/KR20000077001A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
WO2000062414A1 (fr) | 2000-10-19 |
KR20000077001A (ko) | 2000-12-26 |
JP2000295888A (ja) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3304129B2 (ja) | モータ駆動装置及び方法 | |
JP3890906B2 (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
JP3419157B2 (ja) | モータ駆動方法及びそれを用いた電気機器 | |
US20070152612A1 (en) | Motor controller | |
US7002307B2 (en) | Single phase motor unit, method of driving single phase motor and integrated circuit | |
JP2547553B2 (ja) | 直流電動機用の給電電流制限装置とこのような制限装置を備えた電動機 | |
US7095195B2 (en) | Motor and disk drive apparatus | |
US9178451B2 (en) | Controller for brushless DC motor with flexible startup and method therefor | |
JP3424155B2 (ja) | モータの駆動装置 | |
JP2000236684A (ja) | モータ駆動回路 | |
JP7465637B2 (ja) | 電力供給されていない電気モータの回転速度を低減するための電子回路 | |
US5825145A (en) | Quiet commutation circuit for an electric motor | |
JP4392897B2 (ja) | ブラシレスモータの駆動制御装置 | |
JP2021065074A (ja) | モータ制御装置 | |
JP4079702B2 (ja) | モータ駆動制御回路及びモータ駆動装置 | |
KR100308005B1 (ko) | 센서가 없는 비엘디씨(bldc) 모터의 위치감지장치 | |
JPH11164585A (ja) | ブラシレスモータの駆動制御装置における駆動制御方法及びブラシレスモータの駆動制御装置 | |
US20230253861A1 (en) | Motor drive device, motor system and electronic device | |
JP3242258B2 (ja) | モータ駆動制御装置 | |
JP2007236090A (ja) | ブラシレスモータの制御方法および制御装置 | |
JPH09308288A (ja) | 直流モータの駆動回路 | |
JPH07170785A (ja) | モータ駆動装置 | |
KR101639511B1 (ko) | 3상 bldc 모터 구동소자의 보호회로 | |
JP2560489B2 (ja) | ブラシレスモータの駆動装置 | |
JP4121277B2 (ja) | ブラシレスdcモータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |