JP4388557B2 - 画像処理システム - Google Patents
画像処理システム Download PDFInfo
- Publication number
- JP4388557B2 JP4388557B2 JP2007003714A JP2007003714A JP4388557B2 JP 4388557 B2 JP4388557 B2 JP 4388557B2 JP 2007003714 A JP2007003714 A JP 2007003714A JP 2007003714 A JP2007003714 A JP 2007003714A JP 4388557 B2 JP4388557 B2 JP 4388557B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- image processing
- image
- processing
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Multi Processors (AREA)
Description
アドレス監視装置はメモリへの書き込みアドレスがパイプライン処理モードに設定された画像データの領域に含まれると判定した場合にそのアドレスを記憶する手段および記憶されている書き込みアドレスを読み出す手段を備え、管理テーブルにおいてパイプライン処理モードの読み出し権を得ている処理装置が、記憶されている書き込みアドレスを読み出すことによって処理の進行状況を確認し、自らの処理を開始するか否かを判定する。
以下、図1ないし図12を参照して第1の実施形態を説明する。図1は、本実施形態にかかる画像処理装置の全体構成を説明する図である。図に示すように、画像処理装置1は、システムLSI2、主メモリ3、カメラ4、表示装置5を備える。システムLSl2は、アドレス監視装置10、CPU20,30、画像処理回路40,50、画像入力回路60、画像出力回路70、これらが接続されるシステムバス80、および割り込み信号線90を内蔵する。
次に、図1ないし図5、図8、図10、図11、図13ないし図16を用いて第2の実施形態を説明する。ハードウェア装置の構成とデータ構造は第1の実施形態と同じである。 本実施形態では、カメラ4から入力される画像を画像入力回路60が「画像0」として主メモリ3に格納し、それを画像処理回路40が処理し、結果を「画像1」として主メモリ3に格納し、それをCPU20およびCPU21が分担して処理し、結果を「画像2」として主メモリ3に格納する。このように画像0および画像1に対する処理をパイプラインで実行する。
次に、第3の実施形態について説明する。図17は、第3の実施形態を実現する画像処理装置の全体構成を示す図である。第1の実施形態に比べて、システムLSI2の中に2次キャッシュメモリ85が追加されている点で異なる。2次キャッシュメモリ85はシステムバス80に接続されたCPU20、CPU30、画像処理回路40、画像処理回路50、等の装置から主メモリ3への書き込み動作を監視し、予め決められたキャッシュ可能空間に書き込みデータを保持し、保持されたデータに対するアクセスが生じた場合には主メモリ3よりも高速にデータをアクセス元に渡すことができる。
2 システムLSI
3 主メモリ
4 カメラ
11,12 監視エントリ
13 システムインタフェース回路
14 アドレスバッファ
15 アドレス加算器
16 割り込み分配回路
10 アドレス監視装置
20,30 CPU
40,50 画像処理回路
60 画像入力回路
70 画像出力回路
80 システムバス
90 割り込み信号線
111 モードレジスタ
112 最終書き込みアドレスレジスタ
113 トリガアドレスレジスタ
114 領域最終アドレスレジスタ
115 領域先頭アドレスレジスタ
116 割り込みフラグレジスタ
117 割り込み先設定レジスタ
118 アドレス比較回路
119 トリガオフセットレジスタ
Claims (4)
- CPUを含む複数の画像処理装置、および該画像処理装置が使用するメモリ上に配置された画像データに対するアクセス権を管理する管理テーブルを備え、前記アクセス権にしたがって、前記複数の処理装置が協調して一連の画像処理を行う画像処理システムであって、管理テーブルに設定する画像データへのアクセス権の一種として1の処理装置からの書き込みと1以上の処理装置からの読み出しが可能なパイプライン処理モードを備え、画像データを格納するメモリにアクセス可能なバス上にアドレス監視装置を設け、該アドレス監視装置はバスを経由して行われるメモリへの書き込みアドレスを監視し、書き込みアドレスが管理テーブルにおいて予め設定した値になったか否かを判定する手段を持つ画像処理システムにおいて、
アドレス監視装置はメモリへの書き込みアドレスがパイプライン処理モードに設定された画像データの領域に含まれると判定した場合にそのアドレスを記憶する手段および記憶されている書き込みアドレスを読み出す手段を備え、管理テーブルにおいてパイプライン処理モードの読み出し権を得ている処理装置が、記憶されている書き込みアドレスを読み出すことによって処理の進行状況を確認し、自らの処理を開始するか否かを判定することを特徴とする画像処理システム。 - CPUを含む複数の画像処理装置、および該画像処理装置が使用するメモリ上に配置された画像データに対するアクセス権を管理する管理テーブルを備え、前記アクセス権にしたがって、前記複数の処理装置が協調して一連の画像処理を行う画像処理システムであって、管理テーブルに設定する画像データへのアクセス権の一種として1の処理装置からの書き込みと1以上の処理装置からの読み出しが可能なパイプライン処理モードを備え、画像データを格納するメモリにアクセス可能なバス上にアドレス監視装置を設け、該アドレス監視装置はバスを経由して行われるメモリへの書き込みアドレスを監視し、書き込みアドレスが管理テーブルにおいて予め設定した値になったか否かを判定する手段を持つ画像処理システムにおいて、
アドレス監視装置は割り込み起動条件を記憶する手段、および割り込み起動条件が成立した場合に処理装置に対して割り込みを発生する手段を備え、パイプライン処理モードの読み出し権を得ている処理装置が、アドレス監視装置からの割り込みをきっかけとして自らの処理を開始することを特徴とする画像処理システム。 - 請求項2記載の画像処理システムにおいて、
割り込み起動条件は、メモリへの書き込みアドレスが予め処理装置によって設定された割り込み起動アドレスに一致した場合であることを特徴とする画像処理システム。 - 請求項3記載の画像処理システムにおいて、
前記アドレス監視装置は自動インクリメント値を加算する手段を備え、割り込みを起動した後、割り込み起動アドレスに自動インクリメント値を加算して割り込み起動アドレスに設定しなおし、アドレス監視を再開することを特徴とする画像処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003714A JP4388557B2 (ja) | 2007-01-11 | 2007-01-11 | 画像処理システム |
US11/971,942 US8422830B2 (en) | 2007-01-11 | 2008-01-10 | Image processing system with an address snooping apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003714A JP4388557B2 (ja) | 2007-01-11 | 2007-01-11 | 画像処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008171198A JP2008171198A (ja) | 2008-07-24 |
JP4388557B2 true JP4388557B2 (ja) | 2009-12-24 |
Family
ID=39617851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003714A Expired - Fee Related JP4388557B2 (ja) | 2007-01-11 | 2007-01-11 | 画像処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8422830B2 (ja) |
JP (1) | JP4388557B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5440129B2 (ja) * | 2009-11-27 | 2014-03-12 | 富士ゼロックス株式会社 | 画像処理装置、画像形成装置、及び画像処理プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5339399A (en) * | 1991-04-12 | 1994-08-16 | Intel Corporation | Cache controller that alternately selects for presentation to a tag RAM a current address latch and a next address latch which hold addresses captured on an input bus |
JP3335482B2 (ja) | 1993-09-02 | 2002-10-15 | 松下電器産業株式会社 | 信号処理装置 |
US5685005A (en) * | 1994-10-04 | 1997-11-04 | Analog Devices, Inc. | Digital signal processor configured for multiprocessing |
JP3872118B2 (ja) * | 1995-03-20 | 2007-01-24 | 富士通株式会社 | キャッシュコヒーレンス装置 |
JP2000148999A (ja) | 1998-11-13 | 2000-05-30 | Minolta Co Ltd | データ処理システム |
US6594734B1 (en) * | 1999-12-20 | 2003-07-15 | Intel Corporation | Method and apparatus for self modifying code detection using a translation lookaside buffer |
US6950906B2 (en) * | 2002-12-13 | 2005-09-27 | Hewlett-Packard Development Company, L.P. | System for and method of operating a cache |
GB2397668B (en) * | 2003-01-27 | 2005-12-07 | Picochip Designs Ltd | Processor array |
JP2006133839A (ja) | 2004-11-02 | 2006-05-25 | Seiko Epson Corp | 画像処理装置、印刷装置および画像処理方法 |
JP4694270B2 (ja) | 2005-06-03 | 2011-06-08 | 富士ゼロックス株式会社 | 画像処理装置、方法及びプログラム |
-
2007
- 2007-01-11 JP JP2007003714A patent/JP4388557B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-10 US US11/971,942 patent/US8422830B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8422830B2 (en) | 2013-04-16 |
US20080170809A1 (en) | 2008-07-17 |
JP2008171198A (ja) | 2008-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4536618B2 (ja) | リコンフィグ可能な集積回路装置 | |
TWI620128B (zh) | 在中央處理單元與圖形處理單元間分享資源之裝置與系統 | |
CN102375800B (zh) | 用于机器视觉算法的多处理器片上*** | |
JP5112449B2 (ja) | スレッドをキューに供給する方法及び装置 | |
JP2006221645A (ja) | マルチプロセッサシステムにおけるローカルメモリへのデータアクセスを同期化する方法および装置 | |
US7581054B2 (en) | Data processing system | |
US20130198760A1 (en) | Automatic dependent task launch | |
JP2006195823A (ja) | Dma装置 | |
WO2009122694A1 (ja) | キャッシュメモリ装置、キャッシュメモリシステム、プロセッサシステム | |
JP2007207026A (ja) | Dma転送装置 | |
JPWO2008087779A1 (ja) | アレイ型プロセッサおよびデータ処理システム | |
JP2012038293A5 (ja) | ||
JP2008210107A (ja) | シミュレーション方法及びシミュレーション装置 | |
JP5499987B2 (ja) | 共有キャッシュメモリ装置 | |
JP2007004382A (ja) | マルチプロセッサシステム | |
JP6201591B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP5213485B2 (ja) | マルチプロセッサシステムにおけるデータ同期方法及びマルチプロセッサシステム | |
JPWO2015194133A1 (ja) | 演算装置、演算装置の制御方法、及び、演算装置の制御プログラム | |
TWI501156B (zh) | 多頻時間切面組 | |
TWI489289B (zh) | 分散作業的預先排程重播 | |
TWI457828B (zh) | 執行緒陣列粒化執行的優先權計算 | |
JP4388557B2 (ja) | 画像処理システム | |
JP6115455B2 (ja) | 並列計算機システム、並列計算機システムの制御方法、情報処理装置、演算処理装置および通信制御装置 | |
JP2007133493A (ja) | 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 | |
JP4707017B2 (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |