JP4386515B2 - Color signal generation circuit - Google Patents
Color signal generation circuit Download PDFInfo
- Publication number
- JP4386515B2 JP4386515B2 JP34125199A JP34125199A JP4386515B2 JP 4386515 B2 JP4386515 B2 JP 4386515B2 JP 34125199 A JP34125199 A JP 34125199A JP 34125199 A JP34125199 A JP 34125199A JP 4386515 B2 JP4386515 B2 JP 4386515B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- value
- signal
- storage unit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数色の色信号を発生する色信号発生回路に関する。
【0002】
【従来の技術】
従来より、ビデオデッキの予約画面などにおいては、所定色の背景に複数色の文字表示を行う。このような画面表示のために、色信号を発生する必要がある。NTSC方式やPAL方式において、色信号は色基準信号に対する位相差により色を表している。例えば、NTSCにおいて、色基準信号を180°として、色信号の位相が347.6°であれば青、60.6°であればマゼンダ、103.4°であれば赤、167.6°であれば黄色を表す。
【0003】
そこで、色基準信号を所定量だけ遅延させて各色の色信号を発生させている。また、デジタル的に色信号を発生させる場合、色基準信号を少なくとも16倍のクロックを使用し、色基準信号を所定量遅延させた色信号を生成している。なお、16倍のクロックでは、22.5°単位であり、黄色は157.5°となり、完全な黄色とは異なるが、利用できる範囲である。
【0004】
【発明が解決しようとする課題】
遅延回路を利用する場合、その遅延量を正確に設定することにより、複数の色を正確に表現することができる。しかし、このためには、20nsec以上の大きな遅延回路が必要となり、これを集積回路にまとめる場合には、大きな素子面積が必要となり、また回路のばらつきを抑えることが難しいという問題も生じる。
【0005】
また、色基準信号の16倍(またはそれ以上)のクロックを用いる場合、色基準信号がNTSCで3.58MHz、PALで4.43MHzであり、そのクロックはかなり高速なものになる。このような高速のクロックは、ノイズ源となり易く、また素子動作を確保することが難しいという問題点がある。
【0006】
本発明は、上記課題に鑑みなされたものであり、比較的低速のクロックを用い、複数の色を効果的に発生できる色信号発生回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、予め定められた複数の色について、色基準信号に対し所定の位相差を持つ色差信号R−YおよびB−Yの値を記憶した記憶部と、表示色についての信号に応じて、その色についての色差信号R−YおよびB−Yを記憶部から読み出す読み出し手段と、読み出された色差信号R−YおよびB−Yを加減算し、色信号を得る加減算手段と、を有することを特徴とする。
【0008】
このように、本発明によれば、記憶部に各色のR−Y、B−Yについてのデータを記憶している。したがって、各色の表示の際にこれらを読み出すだけでよく、遅延回路などを不要とでき、集積回路を作成す場合に素子面積を小さくできる。特に、色信号として、比較的少ない数の色しか使用しない場合には、記憶容量も小さくてよく、回路面積的にも有利である。また、位相を移動させるわけではないため、高速クロックが不要となる。
【0009】
また、前記読み出し手段は、色基準信号の位相を180°とした場合に、−45°〜+45°の期間にR−Yを読み出し、45°〜135°の期間にB−Yを読み出し、135°〜225°の期間にR−Yを読み出し、225°〜315°の期間にB−Yを読み出し、加減算手段は、−45°〜135°の期間は加算、135°〜315°の期間は減算を行うことが好適である。
【0010】
このような構成により基本的な8色、色基準信号の周波数の4倍の周波数のクロックを利用することができ、比較的低速のクロックを使用できる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。
図1は、実施形態の色信号発生回路の全体構成を示す図である。予約画面などの表示は、表示装置における垂直および水平同期信号に基づいて、表示コントローラ10が発生する。この表示コントローラ10には、VRAM12が接続されている。このVRAM12には、画面表示と対応したアドレスに表示キャラクタデータ(例えば、文字データ)のコードデータが記憶されている。また、表示コントローラ10には、各表示キャラクタのコードに対応するドットパターン(フォントデータ)を記憶しているフォントROM14が接続されている。
【0012】
そして、表示コントローラ10は、垂直および水平同期信号に基づいて、VRAM12からコードデータを読み出し、これに対応したフォントデータを水平同期信号に同期して出力する。
ここで、この表示コントローラ10からは、垂直および水平同期信号に同期して、色選択信号が出力される。この色選択信号は、その時表示する色を示す信号であり、8色表示であればそのうちのいずれかを示す信号である。
【0013】
この色選択信号は、読み出し制御回路16を介し、R−Y記憶部18、B−Y記憶部20、Y記憶部22に供給される。読み出し制御回路16は、色選択信号に応じてあらかじめ定められている、R−Y記憶部18、B−Y記憶部20、Y記憶部22の読み出しアドレスをそれぞれ出力し、これら記憶部から該当する色のデータが出力される。
【0014】
ここで、表示色は、通常RGBで示され、輝度Yは、Y=0.3R+0.59G+0.11Bで決定される。そして、通常の場合、色信号の帯域圧縮のために色差信号R−Y、B−Y、Yが利用される。この場合、R−Y=0.7R−0.59G、−0.11G、B−Y=−0.3R+0.59G+0.89Bである。そこで、1つの表示色についてのR−Y、B−Y、Yは、一義的に決定されており、各色のR−Y、B−Y、Y値がR−Y記憶部18、B−Y記憶部20、Y記憶部22にそれぞれ記憶されている。従って、表示コントローラ10から出力される色選択信号によって、その表示色のR−Y、B−Y、Yの値が出力される。
【0015】
そして、本実施形態では、色基準信号の4倍のクロックを利用して、3つの記憶部から読み出したデータを加減算し、コンポジット信号を作成する。
すなわち、R−Y記憶部18およびB−Y記憶部20の出力は、切り替え回路24によってそのいずれかが選択され、+または−の符号を変換する+/−回路26に供給される。そして、これによって各色の色信号を生成する。
【0016】
色基準信号の位相を180°とした場合、B−Yの位相が0°であり、R−Yの位相が90°であるため、切り替え回路24は、−45°〜+45°の期間にR−Yを選択し、45°〜135°の期間にB−Yを選択し、135°〜225°の期間にR−Yを選択し、225°〜315°の期間にB−Yを選択するように、90°おきに選択する信号を切り替える。そして、+/−回路26は、−45°〜135°の期間は+、135°〜315°の期間は−として、B−YあるいはR−Yを出力する。
【0017】
これによって、図2に示すように、色基準信号の位相が180°とした場合に、B−Y、R−Yの値が90°毎に変化する色信号が得られる。各表示色のR−Y、B−Yの値が予めR−Y記憶部18、B−Y記憶部20に記憶されているため、90°ごとに値が各表示色で異なり、結果として各色の色信号が得られる。
【0018】
そして、このようにして得られた色信号に、その各色に対応する輝度信号Yが加算回路28において、加算されることで、コンポジット信号が得られる。なお、ここまでのデータはすべてデジタルであり、この加算回路28の出力にデジタルのコンポジット信号が得られる。なお、このデジタル信号のクロックは、色基準信号の周波数の4倍の周波数である。
【0019】
そして、加算回路28の出力がD/A変換器30においてアナログ信号に変換されることで、表示装置に供給される通常のコンポジット信号が得られる。
このように、本実施形態によれば、R−Y記憶部18、B−Y記憶部20、Y記憶部22に各色に対応したデータが記憶されている。したがって、遅延回路などを不要とでき、集積回路を作成する場合に素子面積を小さくできる。また、色基準信号の周波数の4倍の周波数のクロックを利用することができ、比較的低速のクロックの使用にできる。特に、色信号として、比較的少ない数の色しか使用しない場合には、記憶容量も小さくてよく、回路面積的にも有利である。
【0020】
【発明の効果】
以上説明したように、本発明によれば、記憶部に各色のR−Y、B−Yについてのデータを記憶している。したがって、各色の表示の際にこれらを読み出すだけでよく、遅延回路などを不要とでき、集積回路を作成す場合に素子面積を小さくできる。特に、色信号として、比較的少ない数の色しか使用しない場合には、記憶容量も小さくてよく、回路面積的にも有利である。また、位相を移動させるわけではないため、高速クロックが不要となる。
【図面の簡単な説明】
【図1】 実施形態の回路の全体構成を示す図である。
【図2】 色信号を示す図である。
【符号の説明】
10 表示コントローラ、12 VRAM、14 フォントROM、16 読み出し制御回路、18 R−Y記憶部、20 B−Y記憶部、22 Y記憶部、24 切り替え回路、26 +/−回路、28 加算回路、30 D/A変換器。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a color signal generation circuit that generates color signals of a plurality of colors.
[0002]
[Prior art]
Conventionally, on a video deck reservation screen or the like, characters of a plurality of colors are displayed on a background of a predetermined color. For such a screen display, it is necessary to generate a color signal. In the NTSC system or PAL system, the color signal represents a color by a phase difference with respect to the color reference signal. For example, in NTSC, if the color reference signal is 180 ° and the phase of the color signal is 347.6 °, it is blue, if it is 60.6 °, it is magenta, if it is 103.4 °, it is red, and 167.6 °. If present, it represents yellow.
[0003]
Therefore, the color reference signal is delayed by a predetermined amount to generate a color signal for each color. Further, when a color signal is generated digitally, the color reference signal is generated by delaying the color reference signal by a predetermined amount by using a clock of at least 16 times the color reference signal. In the case of a 16-fold clock, the unit is 22.5 °, and yellow is 157.5 °, which is different from perfect yellow, but is in a usable range.
[0004]
[Problems to be solved by the invention]
When the delay circuit is used, a plurality of colors can be accurately expressed by setting the delay amount accurately. However, for this purpose, a large delay circuit of 20 nsec or more is required, and when this is integrated into an integrated circuit, a large element area is required, and it is difficult to suppress circuit variations.
[0005]
Further, when a
[0006]
The present invention has been made in view of the above problems, and an object thereof is to provide a color signal generation circuit capable of effectively generating a plurality of colors using a relatively low-speed clock.
[0007]
[Means for Solving the Problems]
The present invention relates to a storage unit that stores values of color difference signals RY and BY having a predetermined phase difference with respect to a color reference signal for a plurality of predetermined colors, and a signal for display colors. A reading means for reading out the color difference signals RY and BY for the color from the storage unit, and an adding / subtracting means for adding and subtracting the read color difference signals RY and BY to obtain a color signal. It is characterized by that.
[0008]
As described above, according to the present invention, the storage unit stores data on RY and BY of each color. Therefore, it is only necessary to read out these when displaying each color, and a delay circuit or the like can be dispensed with, and the element area can be reduced when an integrated circuit is formed. In particular, when only a relatively small number of colors are used as color signals, the storage capacity may be small, which is advantageous in terms of circuit area. In addition, since the phase is not moved, a high-speed clock is not required.
[0009]
Further, when the phase of the color reference signal is 180 °, the reading means reads RY during a period of −45 ° to + 45 °, reads BY during a period of 45 ° to 135 °, and 135 RY is read out during the period of 225 ° to 225 °, and BY is read out during the period of 225 ° to 315 °. The adding / subtracting means adds during the period of −45 ° to 135 °, and the period of 135 ° to 315 °. It is preferable to perform subtraction.
[0010]
With such a configuration, it is possible to use a clock having a frequency that is four times the frequency of the basic eight colors and the color reference signal, and a relatively low-speed clock can be used.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
FIG. 1 is a diagram illustrating an overall configuration of a color signal generation circuit according to an embodiment. A display such as a reservation screen is generated by the
[0012]
The
Here, the
[0013]
The color selection signal is supplied to the
[0014]
Here, the display color is normally indicated by RGB, and the luminance Y is determined by Y = 0.3R + 0.59G + 0.11B. In a normal case, the color difference signals RY, BY, and Y are used for band compression of the color signal. In this case, RY = 0.7R-0.59G, -0.11G, BY = -0.3R + 0.59G + 0.89B. Therefore, RY, BY, and Y for one display color are uniquely determined, and the RY, BY, and Y values of each color are determined by the
[0015]
In this embodiment, data read from the three storage units is added / subtracted using a clock four times the color reference signal to create a composite signal.
That is, one of the outputs of the
[0016]
When the phase of the color reference signal is 180 °, the phase of BY is 0 ° and the phase of RY is 90 °. Therefore, the switching
[0017]
As a result, as shown in FIG. 2, when the phase of the color reference signal is 180 °, a color signal whose BY and RY values change every 90 ° is obtained. Since the RY and BY values of each display color are stored in the
[0018]
Then, the luminance signal Y corresponding to each color is added to the color signal thus obtained in the adding
[0019]
Then, the output of the
As described above, according to the present embodiment, data corresponding to each color is stored in the
[0020]
【The invention's effect】
As described above, according to the present invention, data about RY and BY of each color is stored in the storage unit. Therefore, it is only necessary to read out these when displaying each color, and a delay circuit or the like can be dispensed with, and the element area can be reduced when an integrated circuit is formed. In particular, when only a relatively small number of colors are used as color signals, the storage capacity may be small, which is advantageous in terms of circuit area. In addition, since the phase is not moved, a high-speed clock is not required.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an overall configuration of a circuit according to an embodiment.
FIG. 2 is a diagram illustrating color signals.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
予め定められた複数の色に対応するR−Y値、B−Y値、Y値を色毎に記憶した記憶部と、 A storage unit storing RY values, BY values, and Y values corresponding to a plurality of predetermined colors for each color;
前記複数の色のうち、選択された色に対応するR−Y値、B−Y値、Y値をそれぞれ記憶部から読み出す読み出し制御回路と、 A read control circuit that reads out the RY value, the BY value, and the Y value corresponding to the selected color among the plurality of colors from the storage unit;
記憶部から読み出されたR−Y値、B−Y値のうち、基準信号に対して、−45°〜+45°の期間はR−Y値を出力し、45°〜135°の期間はB−Y値を出力し、135°〜225°の期間はR−Y値を出力し、225°〜315°の期間はB−Y値を出力する切り替え回路と、 Among the RY value and BY value read from the storage unit, the RY value is output during a period of -45 ° to + 45 ° with respect to the reference signal, and the period of 45 ° to 135 ° is output. A switching circuit that outputs a BY value, outputs an RY value during a period of 135 ° to 225 °, and outputs a BY value during a period of 225 ° to 315 °;
記憶部から読み出されたY値に対して切り替え回路の出力を、−45°〜135°の期間は加算し、135°〜315°の期間は減算する加減算手段と、を備えることを特徴とする色信号発生回路。 Addition / subtraction means for adding the output of the switching circuit to the Y value read from the storage unit during the period of -45 ° to 135 ° and subtracting the output during the period of 135 ° to 315 °, Color signal generation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34125199A JP4386515B2 (en) | 1999-11-30 | 1999-11-30 | Color signal generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34125199A JP4386515B2 (en) | 1999-11-30 | 1999-11-30 | Color signal generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001157222A JP2001157222A (en) | 2001-06-08 |
JP4386515B2 true JP4386515B2 (en) | 2009-12-16 |
Family
ID=18344591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34125199A Expired - Lifetime JP4386515B2 (en) | 1999-11-30 | 1999-11-30 | Color signal generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4386515B2 (en) |
-
1999
- 1999-11-30 JP JP34125199A patent/JP4386515B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001157222A (en) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0166966B1 (en) | Video display controller | |
JP2572373B2 (en) | Color display device | |
KR100664451B1 (en) | Image processing apparatus and image processing method | |
JP4386515B2 (en) | Color signal generation circuit | |
JPH049096A (en) | Dynamic pallet loading optical code system for display based on pixel | |
JP2548269B2 (en) | Bitmap display device | |
JP3423176B2 (en) | Character display control circuit | |
JP3250468B2 (en) | OSD circuit | |
JPS62165687A (en) | Cursor display system | |
JPH0292170A (en) | Digital superimposing system | |
JP2745510B2 (en) | Video signal processing device | |
JPH08297481A (en) | Graphic image display device | |
JP3017093B2 (en) | Pallet circuit | |
JP2610272B2 (en) | Matrix converter | |
JP2696863B2 (en) | Video signal processing device | |
JPH0413894Y2 (en) | ||
JPH0895553A (en) | Image display device | |
JP2668216B2 (en) | Composite signal generator | |
JP3100594B2 (en) | Video signal processing apparatus and video equipment using the same | |
JPH06233191A (en) | Title generating device | |
JPH0865577A (en) | Character superposing circuit | |
JP2005130238A (en) | Image processor | |
JPH0450598B2 (en) | ||
JPH09270000A (en) | Intermediate color deciding device | |
JPH08254972A (en) | Character and graphic image data encoding method, character and graphic image data memory device, character and graphic image data decoding device and character display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4386515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |