JP4385482B2 - Film carrier manufacturing method - Google Patents

Film carrier manufacturing method Download PDF

Info

Publication number
JP4385482B2
JP4385482B2 JP2000102596A JP2000102596A JP4385482B2 JP 4385482 B2 JP4385482 B2 JP 4385482B2 JP 2000102596 A JP2000102596 A JP 2000102596A JP 2000102596 A JP2000102596 A JP 2000102596A JP 4385482 B2 JP4385482 B2 JP 4385482B2
Authority
JP
Japan
Prior art keywords
resist pattern
hole
layer
insulating film
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000102596A
Other languages
Japanese (ja)
Other versions
JP2001291746A (en
Inventor
信美 竹村
清智 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2000102596A priority Critical patent/JP4385482B2/en
Publication of JP2001291746A publication Critical patent/JP2001291746A/en
Application granted granted Critical
Publication of JP4385482B2 publication Critical patent/JP4385482B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子を搭載できる両面配線層を有するフィルムキャリアに関し、特に導通孔と両面配線層の導通信頼性に優れたフィルムキャリアの製造方法に関する。
【0002】
【従来の技術】
プリント配線板は、テレビ、携帯電話、ゲーム機、ラジオ、音響機器、VTR等の民生用電子機器や、電子計算機、OA機器、電子応用機器、電気計測器、通信機等の産業用電子機器に広く使用されている。近年、パーソナルコンピュータに等に代表されるように、これら電子機器はより高性能でコンパクト化の要求が高まっている。これら要求を充たすため、プリント配線板上に直接半導体チップを搭載・実装するTAB用のフィルムキャリアが使用されている。
このような電子機器の小型化、高密度化、高性能化に対応化できるフィルムキャリアとして、配線の細線化、ビアホールの小径化、ランド、パッドの小径化、基材のフレキシブル化、多層化及びファイン化が急速に進んでいる。
【0003】
また、使用される基材はエポキシ樹脂、フェノール樹脂、アクリル樹脂が従来から使用されていたが、最近では、機械的強度及び耐熱性に優れたポリイミドフィルムやポリエステルフィルム等が使用され、更に高性能化の目的で高分子液晶樹脂、フッ素系樹脂、ポリフェニールキャリアの開発も進んでいる。
【0004】
従来のフィルムキャリア構成及び製造法について説明する。図3(a)〜(f)にフィルムキャリアの製造方法の一例を示す。
まず、絶縁性フィルム11の両面に銅箔等を貼り合わせて導体層12及び導体層13を形成する(図3(a)参照)。
次に、絶縁性フィルム11の両側にパンチプレス等によりスプロケットホール14を形成する(図3(b)参照)。
次に、導体層12の所定位置に開口部15を形成する(図3(c)参照)。
次に、導体層12をマスクにして開口部15よりレーザービームを照射し、導通孔用穴16を形成する(図3(d)参照)。
次に、導体層13をカソード電極にして電解銅めっきにて導通孔用穴16内に銅めっきを施して、両面の導体層12及び導体層13を電気的に接続する導通孔17を形成する(図3(e)参照)。
次に、両面の導体層12及び導体層13のパターニング処理を行って配線層12a及び配線層13aを形成して、フィルムキャリア20を得る。
【0005】
【発明が解決しようとする課題】
しかしながら、上記フィルムキャリア20の構成では、導通孔17と配線層12a及び配線層13aとは異なる工程で形成されるため、導通孔17と配線層12a及び導通孔17と配線層13aとの間に接続面A、接続面B及び接続面Cが形成される(図4参照)。このような接続面が形成されると、その接続面にクラックが生じたり、電気的な抵抗が生じ接続不良が発生するという問題がある。
接続不良が発生することによる、フィルムキャリアの良品率の低下及び製造効率が低下するという問題がある。
【0006】
本発明は上記問題点に鑑み考案されたもので、配線層と導通孔の接続信頼性に優れたフィルムキャリア及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
長尺状の絶縁性フィルムの両端の長手方向に沿ってスプロケットホール及び前記絶縁性フィルムの両面に配線層が形成されており、前記両面の配線層が導通孔を介して電気的に接続されてなるフィルムキャリアの製造方法において、以下の工程を少なくとも有することを特徴とするフィルムキャリアの製造方法としたものである。
(a)長尺状の絶縁性フィルム(1)の両端の長手方向に沿ってスプロケットホール(2)を形成する工程。
(b)前記絶縁性フィルム(1)の所定位置に導通孔用穴(3)を形成する工程。
(c)前記絶縁性フィルム(1)の前記スプロケットホール(2)部分の両面にマスキングテープをラミネートし、第1の保護層を形成する工程。
(d)前記絶縁性フィルム(1)の両面及び導通孔用穴(3)にスパッタリングにて、薄膜導体層(4)を形成する工程。
(e)前記スプロケットホール(2)部分の前記第1の保護層を剥離した後、前記スプロケットホール(2)部分の両面にマスキングテープをラミネートし、第2の保護層を形成する工程。
(f)前記絶縁性フィルム(1)の前記薄膜導体層(4)上にめっきにて配線層を形成するためのレジストパターン(5a)及びレジストパターン(5b)を形成し、前記スプロケットホール(2)部分の前記第2の保護層を剥離する工程。
(g)前記レジストパターン(5a)及びレジストパターン(5b)をマスクにして前記薄膜導体層(4)上に銅めっきを行い、所定膜厚の導体層(6)を形成する工程。
(h)前記レジストパターン(5a)及びレジストパターン(5b)を剥離し、前記レジストパターン(5a)及びレジストパターン(5b)下部にあった薄膜導体層(4)をフラッシュエッチングにて除去して配線層(6a)、配線層(6b)及び導通孔(7)を形成する工程。
【0008】
【発明の実施の形態】
以下本発明の実施の形態につき図面を用いて説明する。
図1に本発明のフィルムキャリアの製造方法の一実施例を示す構成断面図を、図2(a)〜(g)にフィルムキャリアの製造工程を工程順に示す模式断面図をそれぞれ示す。
先ず、絶縁性フィルム1の両端の長手方向に沿ってスプロケットホール2を形成する(図1(a)参照)。
【0009】
次に、絶縁性フィルム1の所定位置に導通孔用穴3をパンチプレス、或いは、レーザー照射により形成する(図1(b)参照)。パンチプレスとレーザー照射の選択は、加工する孔径により選択する。
【0010】
次に、絶縁性フィルム1の両面及び導通孔用穴3にスパッタリングにて、薄膜導体層4を形成する(図1(c)参照)。
【0011】
次に、薄膜導体層4が形成された絶縁性フィルム1の両面に感光層5を形成する(図1(d)参照)。
【0012】
次に、所定のパターンが形成されたマスクを用いて感光層5を露光、現像処理等の一連のパターニング処理を行って、薄膜導体層4が形成された絶縁性フィルム1の両面にレジストパターン5a及びレジストパターン5bを形成する(図1(e)参照)。
【0013】
次に、レジストパターン5a及びレジストパターン5bをマスクにして薄膜導体層4上に電解金属めっきにて導体層6を形成する(図1(f)参照)。
【0014】
次に、レジストパターン5a及びレジストパターン5bを剥離処理し、レジストパターン5a及びレジストパターン5b下部にあった薄膜導体層4をフラッシュエッチングにて除去し、絶縁性フィルム1の両面に導通孔7で電気的に接続された配線層6a及び配線層6bを形成する(図1(g)参照)。
【0015】
更に、ソルダーレジストを印刷し、絶縁層を形成し、端子電極部にニッケル及び金めっき、或いは錫めっき等を施してフィルムキャリア10を得る。
【0016】
このように、スパッタリングにて形成された薄膜導体層上に導通孔及び配線層を一括して形成することにより、導通孔と配線層が同一材料、同一工程で形成され、導通孔と配線層の間の接続面もなく、絶縁性フィルムに対し接着性の優れた導通孔と配線層を得ることができる。その結果、導通孔と配線層の導通信頼性に優れたフィルムキャリアを歩留まり良く安価に作製できる。
【0017】
【実施例】
以下、本発明を実施例にて詳細に説明する。
48mm幅、50μm厚のポリイミドフィルムからなる絶縁性フィルム1の両端に、パンチプレスにてスプロケットホール2を形成した。
【0018】
次に、絶縁性フィルム1の所定位置にCO2レーザーを照射した後過マンガン酸カリウム溶液を用いて、レーザー加工時に付着したスミヤを除去して、140μmφの導通孔用穴3を形成した。
【0019】
次に、絶縁性フィルム1のスプロケットホール2の保護用にスプロケットホール部分の両面にマスキングテープをラミネートし、保護層を形成した。
【0020】
次に、絶縁性フィルム1の両面からパラジウムのスパッタリングを行って、絶縁性フィルム1の両面及び導通孔用穴3に薄膜導体層4を形成した。
【0021】
次に、スプロケットホール部分の保護層を剥離して、再度、マスキングテープをスプロケットホール部分にラミネートし、保護層を形成した。
【0022】
次に、薄膜導体層が形成された絶縁性フィルム1の両面にスクリーン印刷にて感光層5を形成した。
【0023】
次に、絶縁性フィルム1の両面の感光層5に50μmピッチ配線パターン及びグラウンド用パッドが形成されたマスクを介して露光し、現像処理等のパターニング処理を行って、絶縁性フィルム1の両面にレジストパターン5a及びレジストパターン5bを形成し、スプロケットホール部分の保護層を剥離した。
【0024】
次に、レジストパターン5a及びレジストパターン5bをマスクにして電解銅めっきを行い、薄膜導体層4上に20μm厚の銅からなる導体層6を形成した。
【0025】
次に、レジストパターン5a及びレジストパターン5bをアルカリ剥離液を用いて剥離し、レジストパターン5a及びレジストパターン5b下部にあった薄膜導体層4をフラッシュエッチングにて除去し、導通孔7で電気的に接続された配線層6a及び配線層6bを形成した。
【0026】
配線層の膜厚は16〜19μmであり、また、導通孔の銅めっき厚は10〜16μmであった。
【0027】
次に、配線層上にソルダーレジストをスクリーン印刷して20μm厚の絶縁層を形成し、導体表面にニッケル/金(0.5/0.5μm厚)の無電解めっきを施し、本発明のフィルムキャリア10を作製した。
【0028】
【発明の効果】
本発明のフィルムキャリアはスパッタリングによって形成された薄膜導体層を介して配線層及び導通孔が形成されているため、絶縁性フィルム両面の配線層間の電気的接続信頼性の高いフィルムキャリアを得ることができる。
さらに、本発明の製造法でフィルムキャリアを作製した場合、製造工程が削減され、高い良品率、製造効率でフィルムキャリアを製造することができる。
【図面の簡単な説明】
【図1】本発明のフィルムキャリアの製造方法の一実施例を示す模式構成断面図である。
【図2】(a)〜(g)は、本発明のフィルムキャリアの製造方法を工程順に示すフィルムキャリアの構成断面図である。
【図3】(a)〜(f)は、従来のフィルムキャリアの製造方法を工程順に示すフィルムキャリアの構成断面図である。
【図4】 従来のフィルムキャリアの配線層と導通孔の接続面の状態を模式的に示す説明図である。
【符号の説明】
1、11……絶縁性フィルム
2……スプロケットホール
3……導通孔用穴
4……薄膜導体層
5……感光層
5a、5b……レジストパターン
6……導体層
6a、6b……配線層
7……導通孔
10……フィルムキャリア
12、13……導体層
12a、13a……配線層
14……スプロケットホール
15……開口部
16……導通孔用穴
17……導通孔
20……フィルムキャリア
A、B、C……配線層と導通孔の接続面
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a film carrier having a double-sided wiring layer on which a semiconductor element can be mounted, and more particularly to a method for manufacturing a film carrier having excellent conduction reliability between a conduction hole and a double-sided wiring layer.
[0002]
[Prior art]
Printed wiring boards are used in consumer electronic devices such as TVs, mobile phones, game machines, radios, audio equipment, VTRs, and industrial electronic devices such as electronic computers, OA devices, electronic application devices, electrical measuring instruments, and communication devices. Widely used. In recent years, as typified by personal computers and the like, these electronic devices have been demanded for higher performance and compactness. In order to satisfy these requirements, a TAB film carrier is used in which a semiconductor chip is mounted and mounted directly on a printed wiring board.
As a film carrier that can cope with the downsizing, high density, and high performance of such electronic devices, thinning of wiring, diameter of via holes, diameter of lands and pads, flexibility of base materials, multilayering and Refinement is progressing rapidly.
[0003]
In addition, epoxy resin, phenol resin, and acrylic resin have been conventionally used as the base material, but recently, polyimide film and polyester film with excellent mechanical strength and heat resistance have been used, and higher performance. Development of polymer liquid crystal resins, fluororesins, and polyphenyl carriers is also underway for the purpose of commercialization.
[0004]
A conventional film carrier configuration and manufacturing method will be described. An example of the manufacturing method of a film carrier is shown to Fig.3 (a)-(f).
First, a copper foil or the like is bonded to both surfaces of the insulating film 11 to form the conductor layer 12 and the conductor layer 13 (see FIG. 3A).
Next, sprocket holes 14 are formed on both sides of the insulating film 11 by a punch press or the like (see FIG. 3B).
Next, an opening 15 is formed at a predetermined position of the conductor layer 12 (see FIG. 3C).
Next, using the conductor layer 12 as a mask, a laser beam is irradiated from the opening 15 to form a conduction hole 16 (see FIG. 3D).
Next, the conductive layer 13 is used as a cathode electrode, and copper plating is performed in the conductive hole 16 by electrolytic copper plating to form a conductive hole 17 that electrically connects the conductive layer 12 on both sides and the conductive layer 13. (See FIG. 3 (e)).
Next, patterning processing of the conductor layer 12 and the conductor layer 13 on both sides is performed to form the wiring layer 12a and the wiring layer 13a, and the film carrier 20 is obtained.
[0005]
[Problems to be solved by the invention]
However, in the structure of the film carrier 20, the conduction hole 17 and the wiring layer 12a and the wiring layer 13a are formed in different steps, so that the conduction hole 17 and the wiring layer 12a and the conduction hole 17 and the wiring layer 13a are interposed between them. A connection surface A, a connection surface B, and a connection surface C are formed (see FIG. 4). When such a connection surface is formed, there is a problem that a crack occurs in the connection surface or an electrical resistance is generated, resulting in a connection failure.
There is a problem that the defective rate of the film carrier and the manufacturing efficiency are lowered due to the occurrence of poor connection.
[0006]
The present invention has been devised in view of the above problems, and an object thereof is to provide a film carrier excellent in connection reliability between a wiring layer and a conduction hole and a method for manufacturing the same.
[0007]
[Means for Solving the Problems]
A wiring layer is formed on both surfaces of the sprocket hole and the insulating film along the longitudinal direction of both ends of the long insulating film, and the wiring layers on both surfaces are electrically connected through a conduction hole. In the film carrier manufacturing method, the film carrier manufacturing method is characterized by having at least the following steps.
(A) A step of forming sprocket holes (2) along the longitudinal direction of both ends of the long insulating film (1).
(B) The process of forming the hole for conduction holes (3) in the predetermined position of the said insulating film (1).
(C) A step of laminating a masking tape on both surfaces of the sprocket hole (2) portion of the insulating film (1) to form a first protective layer.
(D) A step of forming a thin film conductor layer (4) by sputtering on both surfaces of the insulating film (1) and the hole for conduction hole (3).
(E) A step of forming a second protective layer by laminating a masking tape on both surfaces of the sprocket hole (2) after peeling off the first protective layer of the sprocket hole (2) .
(F) A resist pattern (5a) and a resist pattern (5b) for forming a wiring layer by plating are formed on the thin film conductor layer (4) of the insulating film (1), and the sprocket hole (2 ) A step of peeling off the second protective layer of the portion .
(G) A step of performing copper plating on the thin film conductor layer (4) using the resist pattern (5a) and the resist pattern (5b) as a mask to form a conductor layer (6) having a predetermined thickness.
(H) The resist pattern (5a) and the resist pattern (5b) are peeled off, and the thin film conductor layer (4) under the resist pattern (5a) and the resist pattern (5b) is removed by flash etching. Forming a layer (6a), a wiring layer (6b), and a conduction hole (7);
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a structural cross-sectional view showing an embodiment of the film carrier manufacturing method of the present invention, and FIGS. 2A to 2G are schematic cross-sectional views showing the manufacturing steps of the film carrier in the order of steps.
First, sprocket holes 2 are formed along the longitudinal direction of both ends of the insulating film 1 (see FIG. 1A).
[0009]
Next, the hole 3 for conduction holes is formed in the predetermined position of the insulating film 1 by punch press or laser irradiation (refer FIG.1 (b)). The punch press and laser irradiation are selected depending on the hole diameter to be processed.
[0010]
Next, the thin film conductor layer 4 is formed by sputtering on both surfaces of the insulating film 1 and the hole 3 for the conduction hole (see FIG. 1C).
[0011]
Next, the photosensitive layer 5 is formed on both surfaces of the insulating film 1 on which the thin film conductor layer 4 is formed (see FIG. 1D).
[0012]
Next, a series of patterning processes such as exposure and development processes are performed on the photosensitive layer 5 using a mask on which a predetermined pattern is formed, and a resist pattern 5a is formed on both surfaces of the insulating film 1 on which the thin film conductor layer 4 is formed. Then, a resist pattern 5b is formed (see FIG. 1E).
[0013]
Next, the conductor layer 6 is formed on the thin film conductor layer 4 by electrolytic metal plating using the resist pattern 5a and the resist pattern 5b as a mask (see FIG. 1 (f)).
[0014]
Next, the resist pattern 5a and the resist pattern 5b are peeled off, and the thin film conductor layer 4 below the resist pattern 5a and the resist pattern 5b is removed by flash etching. The interconnect layer 6a and the interconnect layer 6b that are connected to each other are formed (see FIG. 1G).
[0015]
Furthermore, a solder resist is printed, an insulating layer is formed, and nickel and gold plating or tin plating is applied to the terminal electrode portion to obtain the film carrier 10.
[0016]
In this way, by forming the conduction hole and the wiring layer together on the thin film conductor layer formed by sputtering, the conduction hole and the wiring layer are formed in the same material and in the same process. There is no connection surface between them, and it is possible to obtain a conductive hole and a wiring layer having excellent adhesion to the insulating film. As a result, a film carrier having excellent conduction reliability between the conduction hole and the wiring layer can be manufactured with a high yield and low cost.
[0017]
【Example】
Hereinafter, the present invention will be described in detail with reference to examples.
Sprocket holes 2 were formed on both ends of an insulating film 1 made of a polyimide film having a width of 48 mm and a thickness of 50 μm by a punch press.
[0018]
Next, after irradiating a predetermined position of the insulating film 1 with a CO2 laser, the smear adhered at the time of laser processing was removed using a potassium permanganate solution to form a hole 3 for a conductive hole of 140 μmφ.
[0019]
Next, a masking tape was laminated on both sides of the sprocket hole portion to protect the sprocket hole 2 of the insulating film 1 to form a protective layer.
[0020]
Next, palladium was sputtered from both surfaces of the insulating film 1 to form the thin film conductor layer 4 on both surfaces of the insulating film 1 and the hole 3 for the conduction hole.
[0021]
Next, the protective layer of the sprocket hole part was peeled off, and the masking tape was laminated again on the sprocket hole part to form a protective layer.
[0022]
Next, the photosensitive layer 5 was formed by screen printing on both surfaces of the insulating film 1 on which the thin film conductor layer was formed.
[0023]
Next, the photosensitive layers 5 on both sides of the insulating film 1 are exposed through a mask on which a 50 μm pitch wiring pattern and a ground pad are formed, and a patterning process such as a development process is performed to form both sides of the insulating film 1. Resist pattern 5a and resist pattern 5b were formed, and the protective layer of the sprocket hole portion was peeled off.
[0024]
Next, electrolytic copper plating was performed using the resist pattern 5a and the resist pattern 5b as a mask to form a conductor layer 6 made of copper having a thickness of 20 μm on the thin-film conductor layer 4.
[0025]
Next, the resist pattern 5a and the resist pattern 5b are stripped using an alkaline stripping solution, and the thin film conductor layer 4 below the resist pattern 5a and the resist pattern 5b is removed by flash etching. Connected wiring layers 6a and 6b were formed.
[0026]
The film thickness of the wiring layer was 16 to 19 μm, and the copper plating thickness of the conduction hole was 10 to 16 μm.
[0027]
Next, a solder resist is screen-printed on the wiring layer to form an insulating layer having a thickness of 20 μm, and electroless plating of nickel / gold (0.5 / 0.5 μm thickness) is applied to the conductor surface, whereby the film of the present invention Carrier 10 was produced.
[0028]
【The invention's effect】
Since the film carrier of the present invention has the wiring layer and the conductive hole formed through the thin film conductor layer formed by sputtering, it is possible to obtain a film carrier with high electrical connection reliability between the wiring layers on both sides of the insulating film. it can.
Furthermore, when a film carrier is produced by the production method of the present invention, the production process is reduced, and the film carrier can be produced with a high yield rate and production efficiency.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an embodiment of a method for producing a film carrier of the present invention.
FIGS. 2A to 2G are cross-sectional views of a film carrier showing a film carrier manufacturing method of the present invention in the order of steps.
FIGS. 3A to 3F are sectional views of a film carrier showing a conventional film carrier manufacturing method in the order of steps.
FIG. 4 is an explanatory view schematically showing a state of a connection surface between a wiring layer and a conduction hole of a conventional film carrier.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1, 11 ... Insulating film 2 ... Sprocket hole 3 ... Conduction hole hole 4 ... Thin film conductor layer 5 ... Photosensitive layer 5a, 5b ... Resist pattern 6 ... Conductor layer 6a, 6b ... Wiring layer 7 .. Conduction hole 10... Film carrier 12, 13... Conductor layer 12 a, 13 a .. Wiring layer 14... Sprocket hole 15. Carriers A, B, C ... Connection surface of wiring layer and conduction hole

Claims (1)

長尺状の絶縁性フィルムの両端の長手方向に沿ってスプロケットホール及び前記絶縁性フィルムの両面に配線層が形成されており、前記両面の配線層が導通孔を介して電気的に接続されてなるフィルムキャリアの製造方法において、以下の工程を少なくとも有することを特徴とするフィルムキャリアの製造方法。
(a)長尺状の絶縁性フィルム(1)の両端の長手方向に沿ってスプロケットホール(2)を形成する工程。
(b)前記絶縁性フィルム(1)の所定位置に導通孔用穴(3)を形成する工程。
(c)前記絶縁性フィルム(1)の前記スプロケットホール(2)部分の両面にマスキングテープをラミネートし、第1の保護層を形成する工程。
(d)前記絶縁性フィルム(1)の両面及び導通孔用穴(3)にスパッタリングにて、薄膜導体層(4)を形成する工程。
(e)前記スプロケットホール(2)部分の前記第1の保護層を剥離した後、前記スプロケットホール(2)部分の両面にマスキングテープをラミネートし、第2の保護層を形成する工程。
(f)前記絶縁性フィルム(1)の前記薄膜導体層(4)上にめっきにて配線層を形成するためのレジストパターン(5a)及びレジストパターン(5b)を形成し、前記スプロケットホール(2)部分の前記第2の保護層を剥離する工程。
(g)前記レジストパターン(5a)及びレジストパターン(5b)をマスクにして前記薄膜導体層(4)上に銅めっきを行い、所定膜厚の導体層(6)を形成する工程。
(h)前記レジストパターン(5a)及びレジストパターン(5b)を剥離し、前記レジストパターン(5a)及びレジストパターン(5b)下部にあった薄膜導体層(4)をフラッシュエッチングにて除去して配線層(6a)、配線層(6b)及び導通孔(7)を形成する工程。
A wiring layer is formed on both surfaces of the sprocket hole and the insulating film along the longitudinal direction of both ends of the long insulating film, and the wiring layers on both surfaces are electrically connected through a conduction hole. A method for producing a film carrier, comprising: at least the following steps.
(A) A step of forming sprocket holes (2) along the longitudinal direction of both ends of the long insulating film (1).
(B) The process of forming the hole for conduction holes (3) in the predetermined position of the said insulating film (1).
(C) A step of laminating a masking tape on both surfaces of the sprocket hole (2) portion of the insulating film (1) to form a first protective layer.
(D) A step of forming a thin film conductor layer (4) by sputtering on both surfaces of the insulating film (1) and the hole for conduction hole (3).
(E) A step of forming a second protective layer by laminating a masking tape on both surfaces of the sprocket hole (2) after peeling off the first protective layer of the sprocket hole (2) .
(F) A resist pattern (5a) and a resist pattern (5b) for forming a wiring layer by plating are formed on the thin film conductor layer (4) of the insulating film (1), and the sprocket hole (2 ) A step of peeling off the second protective layer of the portion .
(G) A step of performing copper plating on the thin film conductor layer (4) using the resist pattern (5a) and the resist pattern (5b) as a mask to form a conductor layer (6) having a predetermined thickness.
(H) The resist pattern (5a) and the resist pattern (5b) are peeled off, and the thin film conductor layer (4) under the resist pattern (5a) and the resist pattern (5b) is removed by flash etching. Forming a layer (6a), a wiring layer (6b), and a conduction hole (7);
JP2000102596A 2000-04-04 2000-04-04 Film carrier manufacturing method Expired - Fee Related JP4385482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000102596A JP4385482B2 (en) 2000-04-04 2000-04-04 Film carrier manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000102596A JP4385482B2 (en) 2000-04-04 2000-04-04 Film carrier manufacturing method

Publications (2)

Publication Number Publication Date
JP2001291746A JP2001291746A (en) 2001-10-19
JP4385482B2 true JP4385482B2 (en) 2009-12-16

Family

ID=18616446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000102596A Expired - Fee Related JP4385482B2 (en) 2000-04-04 2000-04-04 Film carrier manufacturing method

Country Status (1)

Country Link
JP (1) JP4385482B2 (en)

Also Published As

Publication number Publication date
JP2001291746A (en) 2001-10-19

Similar Documents

Publication Publication Date Title
KR101375998B1 (en) Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate
JP4538486B2 (en) Multilayer substrate and manufacturing method thereof
TWI506748B (en) Package substrate, method for manufacturing same, and package structure
US9706652B2 (en) Printed circuit board and method for manufacturing same
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP2005109101A (en) Electromagnetic shield type flexible circuit board
JP2002111205A (en) Multilayered wiring board and method of manufacturing the same
JP4863076B2 (en) Wiring board and manufacturing method thereof
JP4385482B2 (en) Film carrier manufacturing method
JP2003243824A (en) Flexible substrate for forming wiring, flexible wiring board, and method of manufacturing flexible wiring board
JP4123637B2 (en) Film carrier manufacturing method
JP5299206B2 (en) Circuit board manufacturing method
KR101313155B1 (en) Plating Method for PCB and Method for Manufacturing Flexible PCB Using the Same
JP2015204379A (en) Printed wiring board
JP2000133943A (en) Manufacture of multilayered board
JP2002176232A (en) Alignment mark
JP4359990B2 (en) Film carrier manufacturing method
JP4736251B2 (en) Film carrier and manufacturing method thereof
JP3858765B2 (en) Film carrier and manufacturing method thereof
KR101073066B1 (en) Printed circuit board with single-layer using bump structure and Manufacturing method of the same
JP4359991B2 (en) Film carrier manufacturing method
JP4359992B2 (en) Film carrier manufacturing method
CN114900994A (en) Embedded circuit type circuit board and preparation method thereof
JP2006049587A (en) Printed wiring board and its manufacturing method
JP2005044828A (en) Method of manufacturing printed wring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees