JP4381666B2

JP4381666B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4381666B2
Application number: JP2002263772A
Authority: JP
Inventors: 敦中川; 忠義出口
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2002-09-10
Filing date: 2002-09-10
Publication date: 2009-12-09
Anticipated expiration: 2022-09-10
Also published as: JP2004103833A

Description

【０００１】
【発明の属する技術分野】
本発明は、サファイア基板上に形成されたＧａＮ系半導体素子の熱抵抗の低減を図る技術に関するものである。
【０００２】
【従来の技術】
ワイドギャップ材料のＧａＮ系半導体は、高電流密度・高出力化を図る上で、熱伝導性に優れたＳｉＣ基板上に形成されたＧａＮ系半導体素子を用いてきた。また、サファイア基板に形成されたＧａＮ系半導体素子は、図５に示すように、構成されていた。図５において、３１はサファイア基板、３２は低温ＧａＮバッファ層、３３はアンドープＧａＮ層、３４はＡｌ_0.25Ｇａ_0.75Ｎ層、３５はソース、ドレイン電極、３６はゲート電極である。サファイア基板３１の熱伝導率はＳｉＣに比べて１桁程度悪いので、サファイア基板３１の薄層化により高電流密度・高出力化を図っていた（参考、非特許文献１）。
【０００３】
【非特許文献１】
安藤裕二、他５名、「薄層化サファイア基板上の１１０Ｗ出力ＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴ」、電子情報通信学会技術研究報告、（社）電子通信学会、２００２年１月９日発行、Ｖｏｌ．１０１，Ｎｏ．５４９、ｐ．７−１２。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＳｉＣ基板上に形成されたＧａＮ系半導体素子は、ＳｉＣ基板自体の口径が２インチ程度であり、その大口径化に問題を抱えているために、量産化によるコストダウンは難しい。
【０００５】
一方、サファイア基板は口径が８インチまで商品化されており、サファイア基板上に形成されたＧａＮ系半導体素子の量産化によるコストダウンはＳｉＣ基板に比べて容易である。しかし、サファイア基板は熱伝導率が悪いためにサファイア基板の薄層化による熱抵抗の低減を図っているものの、研磨後のハンドリングの問題もあり、熱抵抗を十分に低減できるほどの薄層化が実現されていない。
【０００６】
本発明の目的は、このような従来技術を解決し、サファイア基板に形成されたＧａＮ系半導体素子の熱抵抗の低減を図り、高電流密度・高出力化の実現と基板の大口径化による量産効果により低価格を可能とする半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１にかかる発明は、（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、（２）前記サファイア基板を平面研磨法により薄膜化する工程と、（３）平面研磨された前記サファイア基板上に第２の半導体基板を接合する工程と、（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、（５）前記複数の半導体層上に半導体素子を形成する工程と、を含むことを特徴とする半導体装置の製造方法とした。
【０００８】
請求項２にかかる発明は、（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、（２）前記サファイア基板側からレーザ光を照射して前記複数の半導体層から該サファイア基板を剥離する工程と、（３）前記サファイア基板の剥離により大気中に露出した前記複数の半導体層上に第２の半導体基板を接合する工程と、（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、（５）前記複数の半導体層上に半導体素子を形成する工程と、を含むことを特徴とする半導体装置の製造方法とした。
【０００９】
請求項３にかかる発明は、請求項１又は２に記載の半導体装置の製造方法において、前記第１の半導体基板はＧａＡｓまたはＩｎＰ基板であり、前記第２の半導体基板はＳｉ、ダイアモンドまたはＡｌＮ基板であることを特徴とする半導体装置の製造方法とした。
【００１０】
請求項４にかかる発明は、請求項１記載の半導体装置の製造方法において、前記第（１）の工程は、前記第１の半導体基板および前記半導体層の表面を、前記第（３）の工程は、前記第２の半導体基板および平面研磨された前記サファイア基板の表面を、それぞれ高真空中でのイオン衝撃により活性化し、室温若しくは加熱した状態で活性な表面を相手側に接触させることにより半導体接合を行うことを特徴とする半導体装置の製造方法とした。
請求項５にかかる発明は、請求項２記載の半導体装置の製造方法において、前記第（１）の工程は、前記第１の半導体基板および前記半導体層の表面を、前記第（３）の工程は、前記第２の半導体基板および大気中に露出した前記半導体層の表面を、それぞれ高真空中でのイオン衝撃により活性化し、室温若しくは加熱した状態で活性な表面を相手側に接触させることにより半導体接合を行うことを特徴とする半導体装置の製造方法とした。
【００１１】
【発明の実施の形態】
［実施形態１］
図１は実施形態１のサファイア基板上ＧａＮ系半導体素子の断面図、図２はその半導体素子の製造方法の説明図である。まず、厚み３３０μｍのサファイア基板（０００１）１１の上に、例えばＭＯＣＶＤ等により、低温（ＬＴ）ＧａＮバッファ層１２を堆積後、アンドープのＧａＮ層１３を２．５μｍ堆積し、更に不純物濃度５×１０¹⁸ｃｍ^-3のＡｌ_0.25Ｇａ_0.75Ｎ（１５ｎｍ厚）がアンドープＡｌ_0.25Ｇａ_0.75Ｎ（５ｎｍ厚）にはさまれた層１４（計２５ｎｍ厚）を堆積した半導体基板を用意する（図２(a)）。ここで、表面の粗さは１ｎｍ以下とする必要がある。
【００１２】
次に、層１４の半導体表面に高真空中にてＡｒイオンビームを照射し、表面に形成された自然酸化膜を除去して表面を活性化させ（図２(b)）、同様な方法で表面を活性化させた厚み３５０μｍのＧａＡｓ基板（００１）１５を室温若しくは４００℃以下まで加熱して直接接合する（図２(c)）。この例ではＧａＡｓ基板１５を用いたが、ＩｎＰ基板を用いてもよい。
【００１３】
次に、サファイア基板１１の裏面を、ダイアモンドパウダーを用いた平面研磨法により５０μｍ厚以下まで鏡面研磨を行う（図２(d)）。
【００１４】
次に、研磨後のサファイア基板１１の裏面を高真空中にてＡｒイオンビームの照射によって活性化させ、同様に表面を活性化させたＳｉ基板１６を室温若しくは４００℃以下まで加熱して接合する（図２(e)）。この例では、Ｓｉ基板１６を用いたが、その他にも熱伝導率のよいダイアモンド基板やＡｌＮ基板を用いてもよい。
【００１５】
次に、ＧａＡｓ基板１５を平面研磨法により１０μｍ厚まで研磨した後、硫酸系のエッチャントを用いてＧａＡｓ基板１５のみを選択エッチング除去し、層１４のアンドープのＡｌ_0.25Ｇａ_0.75Ｎ層を露出させる（図２(f)）。
【００１６】
その後、Ａｌ_0.25Ｇａ_0.75Ｎ層１４上に、リフトオフ法によりＴｉ／Ａｌを１５０／２０００Å厚形成した後、６００℃、３０秒でＲＴＡを行い、ソース、ドレイン電極を形成する（図２(g)）。
【００１７】
次に、素子の活性領域上をフォトレジストでパターニング後、Ｃｌ₂系ガスを用いたＩＣＰドライエッチング法により素子分離を行う（図２(h)）。
【００１８】
その後、リフトオフ法によりＮｉ／Ａｕを２００／２０００Å厚形成して層１４のアンドープのＡｌ_0.25Ｇａ_0.75Ｎ層にショットキー接触させ、ゲート電極１８を形成する（図２(i)）。
【００１９】
最後に、ダイシングをしてＧａＮ系の半導体素子（この例ではＨＦＥＴ）が完成する（図２(j)）。
【００２０】
このように実施形態１では、サファイア基板１１を薄膜化し、その裏面に熱伝導率の良好なＳｉ基板１６、ダイアモンド基板、ＡｌＮ基板等（第２の半導体基板）を接合するので、基板全体の熱伝導率を向上させることができ、高電流密度・高出力化を実現できる。ＧａＡｓ基板１５、ＩｎＰ基板（第１の半導体基板）は、サファイア基板１１の薄層化の後に、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板（第２の半導体基板）を接合する際の支持基板として機能する。ＧａＡｓ基板、ＩｎＰ基板（第１の半導体基板）は、ＧａＮ系の半導体材料、サファイア基板、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板等に対して選択的に、且つ容易にエッチング除去される。また、ＧａＮ系半導体層のエピタキシャル成長用基板として使用されているサファイア基板は、大口径化が容易であるので、量産効果により低価格を実現することができる。
【００２１】
［実施形態２］
図３は実施形態２のＧａＮ系半導体素子の断面図、図４はその半導体素子の製造方法の説明図である。まず、厚み３３０μｍのサファイア基板（０００１）２１の上に、例えばＭＯＣＶＤ等により、低温（ＬＴ）ＧａＮバッファ層２２を堆積後、アンドープのＧａＮ層２３を２．５μｍ厚堆積し、さらに不純物濃度５×１０¹⁸ｃｍ^-3のＡｌ_0.25Ｇａ_0.75Ｎ（１５ｎｍ厚）がアンドープＡｌ_0.25Ｇａ_0.75Ｎ（５ｎｍ厚）にはさまれた層２４（計２５ｎｍ厚）を堆積した半導体基板を用意する（図４(a)）。ここで、表面の粗さは１ｎｍ以下とする必要がある。
【００２２】
次に、層２４の半導体表面を高真空中にてＡｒイオンビームを照射し、表面に形成された自然酸化膜を除去して表面を活性化させ（図４(b)）、同様な方法で表面を活性化させた厚み３５０μｍのＧａＡｓ基板（００１）２５を室温若しくは４００℃以下まで加熱して直接接合する（図４(c)）。前例と同様、ここではＧａＡｓ基板２５を用いたが、ＩｎＰ基板を用いてもよい。
【００２３】
次に、ビーム径７ｍｍ，波長３５５ｎｍのＹＡＧレーザーをサファイア基板２１側から照射してサファイア基板２１を剥離する（Jpn Ｊ．Ａppl.Phys.Vol.38 L217 1999）（図２(d)）。
【００２４】
次に、剥離後のＧａＮ層２３の表面を高真空中にて水素プラズマ処理によって活性化させ、同様に表面を活性化させたＳｉ基板２６を室温若しくは４００℃以下まで加熱して接合する（図２(e)）。前例と同様、ここではＳｉ基板２６を用いたが、その他にも熱伝導率のよいダイアモンド基板やＡｌＮ基板を用いてもよい。
【００２５】
次に、ＧａＡｓ基板２５を平面研磨法により１０μｍまで研磨した後、硫酸系のエッチャントを用いてＧａＡｓのみを選択エッチング除去し、層２４のアンドープのＡｌ_0.25Ｇａ_0.75Ｎ層を露出させる（図４(f)）。
【００２６】
その後は、実施形態１と同様の作製方法により半導体素子（ＨＦＥＴ）が完成する（図４(g)〜(j)）。
【００２７】
このように実施形態２では、サファイア基板２１を除去しこれに代えて熱伝導率の良好なＳｉ基板２６、ダイアモンド基板、ＡｌＮ基板等（第２の半導体基板）を接合するので、基板全体の熱伝導率を向上させることができ、高電流密度・高出力化を実現できる。ＧａＡｓ基板２５、ＩｎＰ基板（第１の半導体基板）は、サファイア基板２１のエッチング除去後に、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板（第２の半導体基板）を接合する際の支持基板として機能する。ＧａＡｓ基板、ＩｎＰ基板（第１の半導体基板）は、ＧａＮ系の半導体材料、サファイア基板、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板等に対して選択的に、且つ容易にエッチング除去される。また、ＧａＮ系半導体層のエピタキシャル成長用基板として使用されているサファイア基板は、大口径化が容易であるので、量産効果により低価格を実現することができる。
【００２８】
【発明の効果】
以上説明したように、本発明のＧａＮ系半導体素子は、サファイア基板を薄層化してそこに熱伝導率の良好なＳｉ基板、ダイアモンド基板、ＡｌＮ基板等の第２の半導体基板を接合し、あるいはサファイア基板を除去してこれに代えて同様の第２の半導体基板を接合するので、基板全体の熱伝導率を向上させることができ、熱抵抗を従来よりも大幅に低減することができ、高電流密度・高出力化を実現できる。また、サファイア基板の大口径化による量産効果により、低価格を可能とする半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】実施形態１のＧａＮ系半導体素子の断面図である。
【図２】図１の半導体素子の製造方法を説明する図である。
【図３】実施形態２のＧａＮ系半導体素子の断面図である。
【図４】図２の半導体素子の製造方法を説明する図である。
【図５】従来のＧａＮ系半導体素子の断面図である。
【符号の説明】
１１：サファイア基板、１２：低温ＧａＮ層、１３：アンドープＧａＮ層、１４：Ａｌ_0.25Ｇａ_0.75Ｎ層、１５：ＧａＡｓ基板、１６：Ｓｉ基板、１７：ソース、ドレイン電極、１８：ゲート電極
２１：サファイア基板、２２：低温ＧａＮ層、２３：アンドープＧａＮ層、２４：Ａｌ_0.25Ｇａ_0.75Ｎ層、２５：ＧａＡｓ基板、２６：Ｓｉ基板、２７：ソース、ドレイン電極、２８：ゲート電極
３１：サファイア基板、３２：低温ＧａＮ層、３３：アンドープＧａＮ層、３４：Ａｌ_0.25Ｇａ_0.75Ｎ層、３５：ソース、ドレイン電極、３６：ゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for reducing the thermal resistance of a GaN-based semiconductor element formed on a sapphire substrate.
[0002]
[Prior art]
As a wide gap material GaN-based semiconductor, a GaN-based semiconductor element formed on a SiC substrate having excellent thermal conductivity has been used in order to achieve high current density and high output. In addition, the GaN-based semiconductor element formed on the sapphire substrate is configured as shown in FIG. In FIG. 5, 31 is a sapphire substrate, 32 is a low-temperature GaN buffer layer, 33 is an undoped GaN layer, 34 is an Al _0.25 Ga _0.75 N layer, 35 is a source / drain electrode, and 36 is a gate electrode. Since the thermal conductivity of the sapphire substrate 31 is about an order of magnitude worse than that of SiC, the sapphire substrate 31 has been made thin to increase the current density and output (reference, Non-Patent Document 1).
[0003]
[Non-Patent Document 1]
Yuji Ando and five others, "110W output AlGaN / GaN heterojunction FET on a thin sapphire substrate", IEICE Technical Report, IEICE, January 9, 2002, Vol. 101, no. 549, p. 7-12.
[0004]
[Problems to be solved by the invention]
However, the GaN-based semiconductor element formed on the SiC substrate has a diameter of the SiC substrate itself of about 2 inches, and has a problem in increasing the diameter, so it is difficult to reduce the cost by mass production.
[0005]
On the other hand, the sapphire substrate has been commercialized to a diameter of 8 inches, and the cost reduction due to the mass production of the GaN-based semiconductor element formed on the sapphire substrate is easier than the SiC substrate. However, because the thermal conductivity of sapphire substrates is poor, the thermal resistance is reduced by thinning the sapphire substrate. However, there is a problem with handling after polishing, and the layer is thin enough to reduce the thermal resistance sufficiently. Is not realized.
[0006]
The object of the present invention is to solve such a conventional technique, to reduce the thermal resistance of the GaN-based semiconductor element formed on the sapphire substrate, to realize high current density and high output, and to mass-produce by increasing the substrate diameter. An object of the present invention is to provide a method of manufacturing a semiconductor device that can be manufactured at a low cost.
[0007]
[Means for Solving the Problems]
The invention according to claim 1 is a step of (1) forming a plurality of semiconductor layers including at least a GaN layer on a sapphire substrate, and bonding the first semiconductor substrate on the plurality of semiconductor layers; A step of thinning the sapphire substrate by a planar polishing method, (3) a step of bonding a second semiconductor substrate onto the planarly polished sapphire substrate, and (4) a planar polishing method of the first semiconductor substrate. A method of manufacturing a semiconductor device, comprising: a step of selectively removing the film by chemical etching after thinning; and (5) a step of forming a semiconductor element on the plurality of semiconductor layers. .
[0008]
According to a second aspect of the present invention, there is provided (1) a step of forming a plurality of semiconductor layers including at least a GaN layer on a sapphire substrate, and bonding a first semiconductor substrate on the plurality of semiconductor layers; Irradiating a laser beam from the sapphire substrate side and peeling the sapphire substrate from the plurality of semiconductor layers; and (3) a second semiconductor on the plurality of semiconductor layers exposed to the atmosphere by peeling the sapphire substrate. (4) a step of selectively removing the first semiconductor substrate by chemical etching after thinning the first semiconductor substrate by a planar polishing method; and (5) a semiconductor on the plurality of semiconductor layers. And a step of forming an element.
[0009]
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the first semiconductor substrate is a GaAs or InP substrate, and the second semiconductor substrate is a Si, diamond or AlN substrate. Thus, a method for manufacturing a semiconductor device is provided.
[0010]
Such invention in claim 4, in the manufacturing method of a semiconductor device according to claim 1 Symbol mounting step of the first (1), said first semiconductor substrate and the surface of said semiconductor layer, said first (3) step, the second semiconductor substrate and a planar polished surface of the sapphire substrate, respectively by Rikatsu activatable to ion bombardment in a high vacuum, contacting the active surface while at room temperature or heated to the other side Thus, a semiconductor device manufacturing method is characterized in that semiconductor bonding is performed.
According to a fifth aspect of the present invention, in the method for manufacturing a semiconductor device according to the second aspect, in the first step, the surface of the first semiconductor substrate and the semiconductor layer is formed on the surface of the first semiconductor substrate. The surface of the semiconductor layer exposed to the second semiconductor substrate and the atmosphere is activated by ion bombardment in high vacuum, and the active surface is brought into contact with the other side at room temperature or in a heated state. A semiconductor device manufacturing method is characterized by performing semiconductor bonding.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
FIG. 1 is a cross-sectional view of a GaN-based semiconductor element on a sapphire substrate according to Embodiment 1, and FIG. 2 is an explanatory view of the method for manufacturing the semiconductor element. First, a low temperature (LT) GaN buffer layer 12 is deposited on a sapphire substrate (0001) 11 having a thickness of 330 μm by MOCVD, for example, and then an undoped GaN layer 13 is deposited by 2.5 μm, and further an impurity concentration of 5 × 10 A semiconductor substrate on which a layer 14 (total 25 nm thickness) in which ¹⁸ cm ⁻³ Al _0.25 Ga _0.75 N (15 nm thickness) is sandwiched between undoped Al _0.25 Ga _0.75 N (5 nm thickness) is prepared (FIG. 2A )). Here, the surface roughness needs to be 1 nm or less.
[0012]
Next, the semiconductor surface of the layer 14 is irradiated with an Ar ion beam in a high vacuum, the natural oxide film formed on the surface is removed, and the surface is activated (FIG. 2B). A 350 μm-thick GaAs substrate (001) 15 whose surface is activated is directly bonded by heating to room temperature or 400 ° C. or less (FIG. 2C). In this example, the GaAs substrate 15 is used, but an InP substrate may be used.
[0013]
Next, the back surface of the sapphire substrate 11 is mirror-polished to a thickness of 50 μm or less by a planar polishing method using diamond powder (FIG. 2 (d)).
[0014]
Next, the back surface of the polished sapphire substrate 11 is activated by irradiation with an Ar ion beam in a high vacuum, and the Si substrate 16 whose surface is activated similarly is heated to room temperature or 400 ° C. or lower to be bonded. (FIG. 2 (e)). In this example, the Si substrate 16 is used, but a diamond substrate or an AlN substrate having good thermal conductivity may also be used.
[0015]
Next, after polishing the GaAs substrate 15 to a thickness of 10 μm by a planar polishing method, only the GaAs substrate 15 is selectively etched away using a sulfuric acid-based etchant to expose the undoped Al _0.25 Ga _0.75 N layer of the layer 14 ( FIG. 2 (f)).
[0016]
Thereafter, Ti / Al is formed on the Al _0.25 Ga _0.75 N layer 14 to a thickness of 150/2000 by lift-off, and then RTA is performed at 600 ° C. for 30 seconds to form source and drain electrodes (FIG. 2 (g) ).
[0017]
Next, after patterning the active region of the element with a photoresist, element isolation is performed by ICP dry etching using Cl ₂ gas (FIG. 2 (h)).
[0018]
Thereafter, Ni / Au is formed to a thickness of 200/2000 by the lift-off method and brought into Schottky contact with the undoped Al _0.25 Ga _0.75 N layer of the layer 14 to form the gate electrode 18 (FIG. 2 (i)).
[0019]
Finally, dicing is performed to complete a GaN-based semiconductor element (HFET in this example) (FIG. 2 (j)).
[0020]
As described above, in the first embodiment, the sapphire substrate 11 is thinned, and the Si substrate 16, diamond substrate, AlN substrate or the like (second semiconductor substrate) having a good thermal conductivity is bonded to the back surface thereof. Conductivity can be improved, and high current density and high output can be realized. The GaAs substrate 15 and the InP substrate (first semiconductor substrate) function as a support substrate when the Si substrate, diamond substrate, and AlN substrate (second semiconductor substrate) are joined after the sapphire substrate 11 is thinned. . The GaAs substrate and InP substrate (first semiconductor substrate) are selectively removed by etching selectively with respect to a GaN-based semiconductor material, a sapphire substrate, a Si substrate, a diamond substrate, an AlN substrate, and the like. Moreover, since the sapphire substrate used as the substrate for epitaxial growth of the GaN-based semiconductor layer can be easily increased in size, it can be realized at a low price due to the mass production effect.
[0021]
[Embodiment 2]
FIG. 3 is a cross-sectional view of a GaN-based semiconductor device according to the second embodiment, and FIG. 4 is an explanatory view of the method for manufacturing the semiconductor device. First, a low temperature (LT) GaN buffer layer 22 is deposited on a sapphire substrate (0001) 21 having a thickness of 330 μm by, for example, MOCVD, then an undoped GaN layer 23 is deposited to a thickness of 2.5 μm, and an impurity concentration of 5 × A semiconductor substrate on which a layer 24 (total 25 nm thickness) in which 10 ¹⁸ cm ⁻³ Al _0.25 Ga _0.75 N (15 nm thickness) is sandwiched between undoped Al _0.25 Ga _0.75 N (5 nm thickness) is prepared (FIG. 4 ( a)). Here, the surface roughness needs to be 1 nm or less.
[0022]
Next, the semiconductor surface of the layer 24 is irradiated with an Ar ion beam in a high vacuum, the natural oxide film formed on the surface is removed, and the surface is activated (FIG. 4B). A GaAs substrate (001) 25 having a thickness of 350 μm whose surface is activated is directly bonded by heating to room temperature or 400 ° C. or less (FIG. 4C). As in the previous example, the GaAs substrate 25 is used here, but an InP substrate may be used.
[0023]
Next, a YAG laser with a beam diameter of 7 mm and a wavelength of 355 nm is irradiated from the sapphire substrate 21 side to peel off the sapphire substrate 21 (Jpn J. Appl. Phys. Vol. 38 L217 1999) (FIG. 2 (d)).
[0024]
Next, the surface of the peeled GaN layer 23 is activated by hydrogen plasma treatment in a high vacuum, and the Si substrate 26 having the surface activated in the same manner is heated to room temperature or 400 ° C. or lower to be bonded (FIG. 2 (e)). Similar to the previous example, the Si substrate 26 is used here, but a diamond substrate or an AlN substrate having good thermal conductivity may also be used.
[0025]
Next, after polishing the GaAs substrate 25 to 10 μm by a planar polishing method, only GaAs is selectively etched away using a sulfuric acid-based etchant to expose the undoped Al _0.25 Ga _0.75 N layer of the layer 24 (FIG. 4 ( f)).
[0026]
Thereafter, a semiconductor element (HFET) is completed by the same manufacturing method as that of the first embodiment (FIGS. 4G to 4J).
[0027]
As described above, in the second embodiment, the sapphire substrate 21 is removed and the Si substrate 26, diamond substrate, AlN substrate or the like (second semiconductor substrate) having good thermal conductivity is joined instead. Conductivity can be improved, and high current density and high output can be realized. The GaAs substrate 25 and the InP substrate (first semiconductor substrate) function as a support substrate when the Si substrate, diamond substrate, and AlN substrate (second semiconductor substrate) are bonded after the sapphire substrate 21 is removed by etching. The GaAs substrate and InP substrate (first semiconductor substrate) are selectively removed by etching selectively with respect to a GaN-based semiconductor material, a sapphire substrate, a Si substrate, a diamond substrate, an AlN substrate, and the like. Moreover, since the sapphire substrate used as the substrate for epitaxial growth of the GaN-based semiconductor layer can be easily increased in size, it can be realized at a low price due to the mass production effect.
[0028]
【The invention's effect】
As described above, the GaN-based semiconductor device of the present invention has a thin sapphire substrate and a second semiconductor substrate such as a Si substrate, a diamond substrate, or an AlN substrate having good thermal conductivity is joined thereto, or Since the sapphire substrate is removed and a similar second semiconductor substrate is joined instead of this, the thermal conductivity of the entire substrate can be improved, and the thermal resistance can be greatly reduced compared to the prior art. Achieving high current density and high output. In addition, a method for manufacturing a semiconductor device that can be manufactured at low cost can be provided by the mass production effect of the sapphire substrate having a large diameter.
[Brief description of the drawings]
1 is a cross-sectional view of a GaN-based semiconductor device according to Embodiment 1. FIG.
2 is a diagram illustrating a method for manufacturing the semiconductor element of FIG. 1. FIG.
3 is a cross-sectional view of a GaN-based semiconductor element according to Embodiment 2. FIG.
4 is a diagram illustrating a method for manufacturing the semiconductor element of FIG. 2; FIG.
FIG. 5 is a cross-sectional view of a conventional GaN-based semiconductor element.
[Explanation of symbols]
11: sapphire substrate, 12: low-temperature GaN layer, 13: undoped GaN layer, 14: Al _0.25 Ga _0.75 N layer, 15: GaAs substrate, 16: Si substrate, 17: source and drain electrodes, 18: gate electrode 21: sapphire Substrate, 22: Low-temperature GaN layer, 23: Undoped GaN layer, 24: Al _0.25 Ga _0.75 N layer, 25: GaAs substrate, 26: Si substrate, 27: Source, drain electrode, 28: Gate electrode 31: Sapphire substrate, 32 : Low-temperature GaN layer, 33: Undoped GaN layer, 34: Al _0.25 Ga _0.75 N layer, 35: Source, drain electrode, 36: Gate electrode

Claims

（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、
（２）前記サファイア基板を平面研磨法により薄膜化する工程と、
（３）平面研磨された前記サファイア基板上に第２の半導体基板を接合する工程と、
（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、
（５）前記複数の半導体層上に半導体素子を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。(1) forming a plurality of semiconductor layers including at least a GaN layer on a sapphire substrate, and bonding the first semiconductor substrate on the plurality of semiconductor layers;
(2) a step of thinning the sapphire substrate by a planar polishing method;
(3) a step of bonding a second semiconductor substrate onto the sapphire substrate that has been polished;
(4) A step of selectively removing the first semiconductor substrate by chemical etching after thinning it by a planar polishing method;
(5) forming a semiconductor element on the plurality of semiconductor layers;
A method for manufacturing a semiconductor device, comprising:

（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、
（２）前記サファイア基板側からレーザ光を照射して前記複数の半導体層から該サファイア基板を剥離する工程と、
（３）前記サファイア基板の剥離により大気中に露出した前記複数の半導体層上に第２の半導体基板を接合する工程と、
（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、
（５）前記複数の半導体層上に半導体素子を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。(1) forming a plurality of semiconductor layers including at least a GaN layer on a sapphire substrate, and bonding the first semiconductor substrate on the plurality of semiconductor layers;
(2) irradiating a laser beam from the sapphire substrate side and peeling the sapphire substrate from the plurality of semiconductor layers;
(3) bonding a second semiconductor substrate onto the plurality of semiconductor layers exposed to the atmosphere by peeling off the sapphire substrate;
(4) A step of selectively removing the first semiconductor substrate by chemical etching after thinning it by a planar polishing method;
(5) forming a semiconductor element on the plurality of semiconductor layers;
A method for manufacturing a semiconductor device, comprising:

前記第１の半導体基板はＧａＡｓまたはＩｎＰ基板であり、前記第２の半導体基板はＳｉ、ダイアモンドまたはＡｌＮ基板であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein the first semiconductor substrate is a GaAs or InP substrate, and the second semiconductor substrate is a Si, diamond, or AlN substrate.

前記第（１）の工程は、前記第１の半導体基板および前記半導体層の表面を、前記第（３）の工程は、前記第２の半導体基板および平面研磨された前記サファイア基板の表面を、それぞれ高真空中でのイオン衝撃により活性化し、室温若しくは加熱した状態で活性な表面を相手側に接触させることにより半導体接合を行うことを特徴とする請求項１記載の半導体装置の製造方法。The first step (1) includes the surface of the first semiconductor substrate and the semiconductor layer, and the third step (3) includes the surface of the second semiconductor substrate and the surface-polished sapphire substrate. respectively by Rikatsu activatable to ion bombardment in a high vacuum, according to claim 1 Symbol mounting of the semiconductor device and performing semiconductor junction by contacting the active surface while at room temperature or heated to the other side Production method.

前記第（１）の工程は、前記第１の半導体基板および前記半導体層の表面を、前記第（３）の工程は、前記第２の半導体基板および大気中に露出した前記半導体層の表面を、それぞれ高真空中でのイオン衝撃により活性化し、室温若しくは加熱した状態で活性な表面を相手側に接触させることにより半導体接合を行うことを特徴とする請求項２記載の半導体装置の製造方法。 The step (1) includes the surfaces of the first semiconductor substrate and the semiconductor layer, and the step (3) includes the surface of the second semiconductor substrate and the semiconductor layer exposed to the atmosphere. 3. The method of manufacturing a semiconductor device according to claim 2, wherein each of the semiconductor devices is activated by ion bombardment in a high vacuum, and a semiconductor surface is joined by bringing the active surface into contact with the other side at room temperature or in a heated state.