JP4379380B2 - 水平レジスタ転送パルス生成回路及び撮像装置 - Google Patents
水平レジスタ転送パルス生成回路及び撮像装置 Download PDFInfo
- Publication number
- JP4379380B2 JP4379380B2 JP2005132130A JP2005132130A JP4379380B2 JP 4379380 B2 JP4379380 B2 JP 4379380B2 JP 2005132130 A JP2005132130 A JP 2005132130A JP 2005132130 A JP2005132130 A JP 2005132130A JP 4379380 B2 JP4379380 B2 JP 4379380B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output signal
- horizontal
- register transfer
- horizontal register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
図4は従来の水平レジスタ転送パルス生成回路を説明するための模式的なブロック図であり、図4中符合Aで示す水平レジスタ転送パルス生成回路は、CCD型固体撮像素子を有する撮像装置に内蔵されたタイミングジェネレータ回路101内に設けてある。なお、図4中符合106a、106b及び107はそれぞれ入力バッファであり、符合108a、108b、108c、108d、109a、109b、109c、109d及び109eはそれぞれ出力バッファである。
即ち、調整後TAP出力信号Xにはある程度のバラツキが生じることとなり、HWDがHレベルとなるタイミングがこのバラツキが生じる領域(図6中符合Lで示す領域であり、以下この領域を「バラツキ領域」と称する。)内である場合には、水平レジスタ転送パルスが調整後TAP出力信号Xのバラツキに大きく影響されてしまうこととなり、かかる点は改良の余地が残されていた。
これに対して、調整後TAP出力信号X2が立ち下がった後であり調整後TAP出力信号X3が立ち上がる前にHWDが立ち上がる場合には、水平レジスタ転送パルスのタイミングチャートは図7(c)で示すものとなる。即ち、水平レジスタ転送パルスH1及びH2については符号(2)のタイミングでマスクが開始されるのに対して、水平レジスタ転送パルスH3については(1)で示すタイミングでマスクが開始されることとなる。この様に、水平レジスタ転送パルスによってマスクが開始されるタイミングが異なることは転送不良が生じる一因となる。
即ち、マスキングパルスの立ち上がり位置によって、転送パルスへのマスクが開始されるタイミングにズレが生じ、このことに起因して転送不良が生じることがある。
また、3相以上の駆動方式を採用する場合においては、各水平レジスタ転送パルスに応じてマスク開始タイミングを異ならせることができる。
また、2相の駆動方式の場合には、複数のマスキングパルスを設けることにより、図6で示したようなバラツキ領域の回避の冗長性に寄与する。
図1は本発明を適用した水平レジスタ転送パルス生成回路を説明するための模式的なブロック図であり、図1中符合aで示す水平レジスタ転送パルス生成回路は、CCD固体撮像素子を有する撮像装置内に内蔵されたタイミングジェネレータ回路1内に設けてある。なお、図1中符合6a、6b及び7はそれぞれ入力バッファであり、符合8a、8b、8c、8d、9a、9b、9c、9d及び9eはそれぞれ出力バッファである。
各々が180度の位相差を有する水平レジスタ転送パルスH1、H2を印加することによって電荷の転送を行う2相駆動の水平レジスタの水平レジスタ転送パルスH1を生成する際には、HWD(1)がHレベルとなるタイミングが調整後TAP出力信号X1のバラツキ領域内である場合に、HWD(2)がHレベルとなるタイミングが調整後TAP出力信号X1のバラツキ領域外となる様にHWD(1)に対するHWD(2)の遅延量の調整を行う。
各々が120度の位相差を有する水平レジスタ転送パルスH1、H2及びH3を印加することによって電荷の転送を行う3相駆動の水平レジスタの水平レジスタ転送パルスH1、H2及びH3を生成する際には、HWD(1)とHWD(2)が180度の位相差を有する様にHWD(1)に対してHWD(2)を180度遅延させる。
2 出力制御部
3 DLL回路
4 水平ブランキング期間合成回路
5 位相調整回路
6a、6b、7 入力バッファ
8a、8b、8c、8d、9a、9b、9c、9d、9e 出力バッファ
12 分周器
21 第1のフリップフロップ回路
22 第2のフリップフロップ回路
23 判定機
24 セレクタ
25 ラッチ回路
26 論理和回路
Claims (3)
- 水平レジスタ転送パルスを生成するための基準となる基準信号から所定の位相調整がなされた出力信号を生成する位相調整手段と、
前記出力信号、前記基準信号及び水平ブランキングパルスに基づいて、水平ブランキング期間を設けた水平レジスタ転送パルスを生成する水平ブランキング期間生成手段とを有する水平レジスタ転送パルス生成回路において、
前記水平ブランキング期間生成手段は、同水平ブランキング期間生成手段に入力する水平ブランキングパルスに基づいて生成されるマスキングパルスよりも所定位相だけ遅延した遅延マスキングパルスを生成する遅延マスキングパルス生成手段と、
前記出力信号と前記基準信号との位相差を判別する判別手段とを備え、
該判別手段による判別の結果、前記出力信号と前記基準信号との位相差が所定位相未満の場合には前記マスキングパルス及び前記出力信号を合成して水平ブランキング期間を設けた水平レジスタ転送パルスを生成し、
前記出力信号と前記基準信号との位相差が所定位相以上の場合には前記遅延マスキングパルス及び前記出力信号を合成して水平ブランキング期間を設けた水平レジスタ転送パルスを生成する
ことを特徴とする水平レジスタ転送パルス生成回路。 - 前記水平ブランキング期間生成手段は、前記マスキングパルス若しくは前記遅延マスキングパルスを入力するゲート端子と、前記出力信号を反転した信号を入力するデータ端子を有するラッチ回路と、
該ラッチ回路の出力信号と、前記出力信号に基づいて水平レジスタ転送パルスを生成する論理和回路とを備え、
前記判別手段による判別の結果、前記出力信号と前記基準信号との位相差が所定位相未満の場合には前記ラッチ回路に前記マスキングパルスが入力され、
前記出力信号と前記基準信号との位相差が所定位相以上の場合には前記ラッチ回路に前記遅延マスキングパルスが入力される様に構成された
ことを特徴とする請求項1に記載の水平レジスタ転送パルス生成回路。 - 水平レジスタ転送パルスを生成するための基準となる基準信号から所定の位相調整がなされた出力信号を生成する位相調整手段と、
前記出力信号、前記基準信号及び水平ブランキングパルスに基づいて、水平ブランキング期間を設けた水平レジスタ転送パルスを生成する水平ブランキング期間生成手段とを有する水平レジスタ転送パルス生成回路を備える撮像装置において、
前記水平ブランキング期間生成手段は、同水平ブランキング期間生成手段に入力する水平ブランキングパルスに基づいて生成されるマスキングパルスよりも所定位相だけ遅延した遅延マスキングパルスを生成する遅延マスキングパルス生成手段と、
前記出力信号と前記基準信号との位相差を判別する判別手段とを備え、
該判別手段による判別の結果、前記出力信号と前記基準信号との位相差が所定位相未満の場合には前記マスキングパルス及び前記出力信号を合成して水平ブランキング期間を設けた水平レジスタ転送パルスを生成し、
前記出力信号と前記基準信号との位相差が所定位相以上の場合には前記遅延マスキングパルス及び前記出力信号を合成して水平ブランキング期間を設けた水平レジスタ転送パルスを生成する
ことを特徴とする撮像装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132130A JP4379380B2 (ja) | 2005-04-28 | 2005-04-28 | 水平レジスタ転送パルス生成回路及び撮像装置 |
KR1020060037523A KR20060113453A (ko) | 2005-04-28 | 2006-04-26 | 수평 레지스터 전송 펄스 생성 회로 및 촬상 장치 |
US11/380,544 US7518648B2 (en) | 2005-04-28 | 2006-04-27 | Horizontal register transfer pulse generation circuit and imaging apparatus |
TW095115390A TW200705813A (en) | 2005-04-28 | 2006-04-28 | Horizontal register transfer pulse producing circuit and imaging device |
CNB2006101064913A CN100542031C (zh) | 2005-04-28 | 2006-04-28 | 水平寄存器传输脉冲生成电路以及成像设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132130A JP4379380B2 (ja) | 2005-04-28 | 2005-04-28 | 水平レジスタ転送パルス生成回路及び撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006311274A JP2006311274A (ja) | 2006-11-09 |
JP4379380B2 true JP4379380B2 (ja) | 2009-12-09 |
Family
ID=37234068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005132130A Expired - Fee Related JP4379380B2 (ja) | 2005-04-28 | 2005-04-28 | 水平レジスタ転送パルス生成回路及び撮像装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7518648B2 (ja) |
JP (1) | JP4379380B2 (ja) |
KR (1) | KR20060113453A (ja) |
CN (1) | CN100542031C (ja) |
TW (1) | TW200705813A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7750964B2 (en) * | 2005-09-30 | 2010-07-06 | Sony Corporation | Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period |
JP4670675B2 (ja) * | 2006-02-16 | 2011-04-13 | ソニー株式会社 | 電荷転送部の駆動回路及び電荷転送部の駆動方法 |
JP2008054281A (ja) * | 2006-07-26 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 撮像回路の自動調整装置 |
CN101500094B (zh) * | 2008-01-29 | 2011-06-29 | 华晶科技股份有限公司 | 标准移动影像架构规范下用于调整相位的延迟装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4532547A (en) * | 1982-03-31 | 1985-07-30 | Ampex Corporation | Video device synchronization system |
KR900002386B1 (ko) * | 1984-10-23 | 1990-04-13 | 니뽕 빅터 가부시끼가이샤 | 칼라 촬상장치 |
EP0720389B1 (en) * | 1990-10-31 | 2001-04-04 | Hitachi, Ltd. | Prevention of jitter on the output image of a video camera |
JP3278546B2 (ja) * | 1995-04-28 | 2002-04-30 | 日本電気エンジニアリング株式会社 | 同期信号発生回路 |
US5963267A (en) * | 1996-09-20 | 1999-10-05 | Thomson Consumer Electronics, Inc. | Delay correction circuit |
JP2954052B2 (ja) * | 1996-11-28 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | 映像表示装置 |
TW448686B (en) * | 1998-09-14 | 2001-08-01 | Sony Corp | External synchronization system using composite synchronization signal, and camera system using the same |
US7248281B2 (en) * | 2002-07-16 | 2007-07-24 | Fujinon Corporation | Electronic endoscope apparatus which superimposes signals on power supply |
JP2004165912A (ja) * | 2002-11-12 | 2004-06-10 | Canon Inc | エリア撮像素子の駆動方法及び装置 |
-
2005
- 2005-04-28 JP JP2005132130A patent/JP4379380B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-26 KR KR1020060037523A patent/KR20060113453A/ko not_active Application Discontinuation
- 2006-04-27 US US11/380,544 patent/US7518648B2/en not_active Expired - Fee Related
- 2006-04-28 CN CNB2006101064913A patent/CN100542031C/zh not_active Expired - Fee Related
- 2006-04-28 TW TW095115390A patent/TW200705813A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI322572B (ja) | 2010-03-21 |
JP2006311274A (ja) | 2006-11-09 |
CN100542031C (zh) | 2009-09-16 |
US20060244856A1 (en) | 2006-11-02 |
TW200705813A (en) | 2007-02-01 |
KR20060113453A (ko) | 2006-11-02 |
US7518648B2 (en) | 2009-04-14 |
CN1881799A (zh) | 2006-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579373B2 (ja) | Dll回路 | |
JP4276857B2 (ja) | デューティサイクル修正が可能なデジタルdll装置及びデューティサイクル修正方法 | |
US7142027B2 (en) | Delay locked loop (DLL) using an oscillator and a counter and a clock synchronizing method | |
JP4504581B2 (ja) | リング遅延とカウンタを利用したレジスタ制御遅延固定ループ | |
JP4397933B2 (ja) | 位相同期回路 | |
JP2004064735A (ja) | デューティサイクルの修正が可能なデジタルdll装置及びデューティサイクルの修正方法 | |
KR100608371B1 (ko) | 메모리 장치의 데이타 출력 제어 방법 및 그 장치 | |
JP4379380B2 (ja) | 水平レジスタ転送パルス生成回路及び撮像装置 | |
JP2008055750A (ja) | タイミング検出回路 | |
JPH10210368A (ja) | プログラマブルクロック信号発生機能付き撮像装置 | |
JP4757583B2 (ja) | 出力制御信号発生回路 | |
JP3652277B2 (ja) | 遅延同期回路用遅延調整回路 | |
KR100800139B1 (ko) | 디엘엘 장치 | |
US20080094115A1 (en) | DLL circuit | |
JP4432570B2 (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 | |
JP6642147B2 (ja) | 同期化装置、同期化方法、およびプログラム | |
JP2001331157A (ja) | 映像信号変換装置 | |
JP2006333150A (ja) | 集積回路装置 | |
KR100487637B1 (ko) | 디지털 지연 라인 | |
JP2007329545A (ja) | 水平レジスタ転送パルス生成回路及び撮像装置 | |
JP3642953B2 (ja) | ヘッド分離型ccdカメラの同期調整方法 | |
JPH07322118A (ja) | ヘッド分離型ccdカメラ及びヘッド分離型ccdカメラの同期位相調整方法 | |
JP3116600B2 (ja) | タイミングジェネレータ | |
JP2008028696A (ja) | 撮像素子の同期回路 | |
JPH11298754A (ja) | 水平画面位置調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |