JP4377195B2 - Manufacturing method of optical module - Google Patents

Manufacturing method of optical module Download PDF

Info

Publication number
JP4377195B2
JP4377195B2 JP2003350480A JP2003350480A JP4377195B2 JP 4377195 B2 JP4377195 B2 JP 4377195B2 JP 2003350480 A JP2003350480 A JP 2003350480A JP 2003350480 A JP2003350480 A JP 2003350480A JP 4377195 B2 JP4377195 B2 JP 4377195B2
Authority
JP
Japan
Prior art keywords
core
silicon
layer
optical module
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003350480A
Other languages
Japanese (ja)
Other versions
JP2005115117A (en
Inventor
泰 土澤
俊文 渡辺
淳一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003350480A priority Critical patent/JP4377195B2/en
Publication of JP2005115117A publication Critical patent/JP2005115117A/en
Application granted granted Critical
Publication of JP4377195B2 publication Critical patent/JP4377195B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Description

本発明は、光通信に用いられる導波路型光変調器や光スイッチ等の光制御デバイス、光集積回路を構成する光モジュールの製造方法に関するものである。 The present invention relates to a method of manufacturing an optical module constituting the optical control device of the waveguide type optical modulator or the like optical switch used in optical communication, an optical integrated circuit.

光制御デバイスの配線部材である平面導波路は、従来、石英系の素材からなるものが用いられてきた。石英系導波路は、コアとクラッドの比屈折率差が小さいため、単一モード条件を満たすコアの断面寸法が５〜１０μｍ角と大きく、曲げ半径は１〜２５ｍｍ程度であるため、デバイスサイズが大きくなり、高集積化に適さなかった。
光デバイスを小型化、高集積化する目的から近年シリコンをコアに用いて比屈折率を高くしたシリコン細線導波路の研究が活発になってきている。シリコン細線導波路は、曲げ半径を小さくでき、微小デバイスが作製可能となる。 Conventionally, a planar waveguide that is a wiring member of an optical control device has been made of a quartz-based material. Since the relative refractive index difference between the core and the clad is small, the quartz-based waveguide has a large cross-sectional dimension of the core satisfying the single mode condition of 5 to 10 μm square and a bending radius of about 1 to 25 mm. It became large and was not suitable for high integration.
For the purpose of downsizing and high integration of optical devices, in recent years, research has been actively conducted on a silicon fine wire waveguide using silicon as a core and having a high relative refractive index. The silicon fine wire waveguide can have a small bending radius, and a micro device can be manufactured.

しかし、シリコン細線導波路を用いた光デバイスの実用化には、２つの問題があった。一つは、シリコン細線導波路の単一モード条件を満たすコアの断面寸法が０．３μｍ角程度と小さいため、シリコン細線導波路よりモードフィールドサイズが大きい光ファイバー、発光素子あるいは受光素子等の外部回路との高効率な結合が難しいという問題である。もう一つは、シリコン細線導波路が高屈折率差導波路であるため、導波路面の荒れによる散乱損失の影響を受けやすく、伝搬損失が大きいという問題である。   However, there are two problems in the practical use of optical devices using silicon fine wire waveguides. One is an external circuit such as an optical fiber, a light emitting element or a light receiving element whose mode field size is larger than that of the silicon fine wire waveguide because the cross-sectional dimension of the core satisfying the single mode condition of the silicon fine wire waveguide is as small as 0.3 μm square It is a problem that high-efficiency coupling with is difficult. Another problem is that since the silicon thin wire waveguide is a high refractive index difference waveguide, it is susceptible to scattering loss due to the roughness of the waveguide surface, and the propagation loss is large.

外部回路との結合が難しいという問題は、幅を細くしたシリコン細線導波路の終端に断面の大きい別の導波路を重ねてモードフィールド径を効率よく広げるモードフィールドサイズ変換構造を設けることで解決できる。一方、伝搬損失が大きいという問題は、リソグラフィーやエッチングなどの導波路パターン作製技術の向上によって側面荒れが低減され、ある程度は解決されてきている（例えば、特許文献１、非特許文献１参照）。   The problem of difficulty in coupling with an external circuit can be solved by providing a mode field size conversion structure that efficiently expands the mode field diameter by overlapping another waveguide having a large cross section at the end of a silicon wire waveguide with a narrow width. . On the other hand, the problem of large propagation loss has been solved to some extent by improving the waveguide pattern manufacturing technique such as lithography and etching, and has been solved to some extent (see, for example, Patent Document 1 and Non-Patent Document 1).

図８（ａ）はモードフィールドサイズ変換部を備えた従来の光モジュールの平面図、図８（ｂ）は図８（ａ）の光モジュールのＡ−Ａ線断面図、図８（ｃ）は図８（ａ）の光モジュールのＢ−Ｂ線断面図である。図８において、１は第１の光導波路（シリコン細線導波路）、２はモードフィールドサイズ変換部、３は光導波路１と接続される第２の光導波路、１１はシリコン基板、１２はシリコン基板１１上に形成されたアンダークラッド、１３はアンダークラッド１２上に選択的に形成されたシリコンからなる第１のコア、１４はコア１３から延在しているシリコンからなるテーパ部、１５はテーパ部１４を覆うように配置された第２のコアである。   8A is a plan view of a conventional optical module having a mode field size conversion unit, FIG. 8B is a cross-sectional view of the optical module of FIG. 8A taken along line AA, and FIG. It is a BB sectional view of the optical module of Drawing 8 (a). In FIG. 8, 1 is a first optical waveguide (silicon thin wire waveguide), 2 is a mode field size converter, 3 is a second optical waveguide connected to the optical waveguide 1, 11 is a silicon substrate, and 12 is a silicon substrate. 11 is an underclad formed on 11, 13 is a first core made of silicon selectively formed on the underclad 12, 14 is a tapered portion made of silicon extending from the core 13, and 15 is a tapered portion. 14 is a second core arranged to cover 14.

図８に示した光モジュールは、以下の方法で作られる。まず、シリコン基板１１とシリコン酸化膜からなるアンダークラッド１２とアンダークラッド１２上に形成されたシリコン層とからなるＳＯＩ（Silicon On Insulator）基板を用意し、シリコン層をリソグラフィーとエッチングにより加工して、第１のコア１３およびテーパ部１４を形成する。テーパ部１４の終端の幅が細いため、リソグラフィーとしては主にＥＢ（Electron Beam ）リソグラフィーが用いられる。また、エッチングにおけるマスクとしては、リソグラフィーで形成されるレジストパターンが使用される。もしくは、エッチングの選択性を高めるため、シリコン層の上にＳｉＯ2 などのハードマスク層を形成し、このハードマスク層の上にレジストを形成して、レジストをマスクにしてハードマスク層をエッチングしてハードマスクを形成し、このハードマスクを用いてシリコン層をエッチングする。次に、シリコン酸化膜よりも屈折率の高いポリマー等の材料をアンダークラッド１２上に堆積し、この材料をリソグラフィーとエッチングにより加工して、テーパ部１４を覆う第２のコア１５を形成する。こうして、モードフィールドサイズ変換部を備えた図８の光モジュールが完成する。 The optical module shown in FIG. 8 is manufactured by the following method. First, an SOI (Silicon On Insulator) substrate comprising a silicon substrate 11 and an underclad 12 made of a silicon oxide film and a silicon layer formed on the underclad 12 is prepared, and the silicon layer is processed by lithography and etching, A first core 13 and a tapered portion 14 are formed. Since the end width of the taper portion 14 is narrow, EB (Electron Beam) lithography is mainly used as lithography. Further, a resist pattern formed by lithography is used as a mask in etching. Alternatively, in order to increase the etching selectivity, a hard mask layer such as SiO 2 is formed on the silicon layer, a resist is formed on the hard mask layer, and the hard mask layer is etched using the resist as a mask. Then, a hard mask is formed, and the silicon layer is etched using the hard mask. Next, a material such as a polymer having a refractive index higher than that of the silicon oxide film is deposited on the underclad 12, and this material is processed by lithography and etching to form the second core 15 that covers the tapered portion 14. Thus, the optical module of FIG. 8 having the mode field size conversion unit is completed.

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開２００２−１２２７５０号公報 荘司他，「ＳＯＩ基板上に形成したＳｉ細線光導波路の外部結合構造」，春季講演会予稿集，社団法人応用物理学会，２００１年，Ｎｏ．３，３０ａ−ＹＫ−１１ The applicant has not yet found prior art documents related to the present invention by the time of filing other than the prior art documents specified by the prior art document information described in this specification.
JP 2002-122750 A Soji et al., “External coupling structure of Si optical waveguide formed on SOI substrate”, Proceedings of Spring Lecture Meeting, Japan Society of Applied Physics, 2001, No. 3,30a-YK-11

シリコン細線光導波路に基づく光モジュールは超小型、高集積化ができることが特徴であるから、実際に作製する場合には多くの素子をウエハ全面に配置し、同時に作製することになる。しかし、図８の構造では、第１のコア１３およびテーパ部１４となる領域のみをエッチングで残すことになり、エッチングすべき面積が大きくなるので、エッチング中に大量の反応生成物が発生し、この反応生成物が第１のコア１３およびテーパ部１４の側壁に付着してパターン幅が変化したり、側壁の荒れが大きくなったりするという問題があった。第１のコア１３およびテーパ部１４は幅がもともと小さいため、少しの幅の変化でもその損失やデバイス特性に影響がでる。また、エッチング中に発生する多量の反応生成物はエッチングマスク材料をエッチングする働きがあるため、エッチング選択比を低下させ、プロセスマージンを下げるという問題も生じた。さらに、第１のコア１３およびテーパ部１４を形成するためのレジストパターンをＥＢリソグラフィーで形成する場合、ポジレジストを用いると、導波路からかなり離れた場所からの基板反射電子のためパターンエッジ部分の露光コントラストが低下して、レジストパターンの側壁のラフネスが大きくなり、その結果、コア１３およびテーパ部１４の側壁のラフネスが大きくなって、導波路の損失が大きくなるという問題もあった。   Since an optical module based on a silicon thin-wire optical waveguide is characterized by being ultra-small and highly integrated, many elements are arranged on the entire surface of the wafer when actually manufactured. However, in the structure of FIG. 8, only the regions that become the first core 13 and the tapered portion 14 are left by etching, and the area to be etched increases, so that a large amount of reaction products are generated during the etching, There is a problem that the reaction product adheres to the side walls of the first core 13 and the taper portion 14 to change the pattern width or increase the roughness of the side walls. Since the first core 13 and the tapered portion 14 are originally small in width, even a slight change in width affects the loss and device characteristics. In addition, since a large amount of reaction products generated during the etching function to etch the etching mask material, there arises a problem that the etching selectivity is lowered and the process margin is lowered. Further, when a resist pattern for forming the first core 13 and the tapered portion 14 is formed by EB lithography, if a positive resist is used, the pattern edge portion is formed due to the substrate reflected electrons from a location far away from the waveguide. The exposure contrast is lowered, and the roughness of the sidewalls of the resist pattern is increased. As a result, the roughness of the sidewalls of the core 13 and the taper portion 14 is increased, resulting in a problem that the loss of the waveguide is increased.

本発明は、上記の状況に鑑みてなされたものであり、作製プロセスの余裕度を高めてシリコン細線導波路コアを高精度に加工することができ、低損失で特性が安定した光導波路を実現することができる光モジュールの製造方法を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and can realize a high-precision processing of a silicon fine waveguide core by increasing the margin of the manufacturing process, realizing an optical waveguide having low loss and stable characteristics. and to provide a method of manufacturing an optical module that can be.

本発明の光モジュールの製造方法は、シリコン基板とこのシリコン基板上に形成されたアンダークラッドとなるシリコン酸化膜とこのシリコン酸化膜上に形成されたシリコン層とからなるＳＯＩ基板の前記シリコン層の上に、シリコン酸化膜からなるハードマスク層を形成する工程と、前記ハードマスク層の上面にレジストを塗布し、このレジストを電子線（ＥＢ）露光法で加工して、第１のコアと、この第１のコアと隣り合うコアとの間に配置されるスラブ層とを形成すべき領域にレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記ハードマスク層をドライエッチングしハードマスクを形成する工程と、前記レジストパターンを除去する工程と、前記ハードマスクを用いて前記シリコン層をエッチングし、断面が四角形のシリコンからなる前記第１のコアと、シリコンからなる前記スラブ層とを選択的に形成する工程とを備え、前記アンダークラッドと前記第１のコアとは、第１の光導波路を構成し、前記スラブ層は、所定幅の空隙を挟んで前記第１のコアと隣り合うように形成され、前記第１のコアと前記スラブ層との間の空隙の幅を、前記第１のコアを伝搬する光が前記スラブ層に漏れることがない範囲でできる限り小さくすることを特徴とするものである。
また、本発明の光モジュールの製造方法の１構成例において、前記第１のコアと前記スラブ層との間隔は、２μｍ以上１０μｍ以下である。
また、本発明の光モジュールの製造方法の１構成例は、さらに、前記第１のコアの終端部を覆うように配置される第２のコアを形成する工程と、前記第１コアの終端部と前記第２のコアとを覆うように配置されるオーバークラッドを形成する工程とを備え、前記アンダークラッドと前記第１のコアの終端部と前記第２のコアと前記オーバークラッドとは、モードフィールドサイズ変換部を構成し、前記アンダークラッドと前記第２のコアと前記オーバークラッドとは、第２の光導波路を構成し、前記スラブ層は、前記オーバークラッドを挟んで前記第２のコアと隣り合うように配置されるものである。 An optical module manufacturing method according to the present invention includes a silicon substrate, a silicon oxide film serving as an underclad formed on the silicon substrate, and a silicon layer formed on the silicon substrate. A step of forming a hard mask layer made of a silicon oxide film, a resist is applied to the upper surface of the hard mask layer, the resist is processed by an electron beam (EB) exposure method, a first core, A step of forming a resist pattern in a region where a slab layer disposed between the first core and the adjacent core is to be formed; and the hard mask layer is dry-etched by using the resist pattern as a mask to form a hard mask Forming a cross-section, removing the resist pattern, etching the silicon layer using the hard mask, And a step of selectively forming the first core made of quadrilateral silicon and the slab layer made of silicon, and the under cladding and the first core constitute a first optical waveguide. The slab layer is formed so as to be adjacent to the first core with a gap having a predetermined width, and the width of the gap between the first core and the slab layer is set to the first core. The propagating light is made as small as possible within a range that does not leak into the slab layer.
Moreover, in one structural example of the manufacturing method of the optical module of this invention, the space | interval of the said 1st core and the said slab layer is 2 micrometers or more and 10 micrometers or less.
Further, in one configuration example of the method of manufacturing an optical module according to the present invention, a step of forming a second core disposed so as to cover the terminal end of the first core, and a terminal end of the first core And an over clad disposed so as to cover the second core, and the under clad, the terminal end of the first core, the second core, and the over clad include a mode, Forming a field size conversion unit, wherein the under cladding, the second core, and the over cladding constitute a second optical waveguide; and the slab layer includes the second core sandwiching the over cladding. It is arrange | positioned so that it may adjoin.

本発明によれば、所定幅の空隙を挟んで第１のコアと隣り合うようにシリコンからなるスラブ層を配置することにより、シリコンのエッチング面積を小さくすることができるので、エッチング時にマスクとの選択比が低下したり、エッチング中の反応生成物が第１のコアの側壁に付着して第１のコアの寸法が変化したりすることがなく、作製プロセスの余裕度と再現性とを高めることができ、特性の安定した光モジュールを作製することができる。また、スラブ層を設ける構造により描画面積も小さくすることができるので、側壁荒れの小さい導波路パターンが形成でき、伝搬損失の小さい光導波路を作製することができる。また、光導波路が密に配置されても疎に配置されても、第１のコアとスラブ層との間隔を変えることでエッチング面積、描画面積を調整することができるので、設計パターンに依存せずプロセスはほぼ同じ条件を使うことができ、光導波路を安定に再現性よく作製することができる。   According to the present invention, the silicon etching area can be reduced by arranging the slab layer made of silicon so as to be adjacent to the first core with a gap having a predetermined width therebetween. The selection ratio does not decrease or the reaction product during etching adheres to the side wall of the first core and the dimension of the first core does not change, thereby improving the margin and reproducibility of the manufacturing process. Therefore, an optical module with stable characteristics can be manufactured. In addition, since the drawing area can be reduced by the structure in which the slab layer is provided, a waveguide pattern with small side wall roughness can be formed, and an optical waveguide with small propagation loss can be manufactured. Even if the optical waveguides are arranged densely or sparsely, the etching area and the drawing area can be adjusted by changing the distance between the first core and the slab layer. Therefore, almost the same conditions can be used for the process, and the optical waveguide can be stably produced with good reproducibility.

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１（ａ）は本発明の第１の実施の形態となる光モジュールの平面図、図１（ｂ）、図２（ａ）、図２（ｂ）、図２（ｃ）はそれぞれ図１（ａ）の光モジュールのＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図、Ｄ−Ｄ線断面図である。本実施の形態の光モジュールは、第１の光導波路（シリコン細線導波路）１と、モードフィールドサイズ変換部２と、光導波路１と接続される第２の光導波路（接続導波路）３とからなる。図２（ａ）、図２（ｂ）、図２（ｃ）はそれぞれ第１の光導波路１、モードフィールドサイズ変換部２、第２の光導波路３の断面図を示している。 [First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1A is a plan view of an optical module according to the first embodiment of the present invention, and FIGS. 1B, 2A, 2B, and 2C are FIG. 4A is a cross-sectional view taken along line AA, a cross-sectional view taken along line BB, a cross-sectional view taken along line CC, and a cross-sectional view taken along line DD. FIG. The optical module according to the present embodiment includes a first optical waveguide (silicon thin wire waveguide) 1, a mode field size converter 2, a second optical waveguide (connection waveguide) 3 connected to the optical waveguide 1, and Consists of. FIGS. 2A, 2B, and 2C are cross-sectional views of the first optical waveguide 1, the mode field size conversion unit 2, and the second optical waveguide 3, respectively.

図１、図２において、１１はシリコン基板、１２はシリコン基板１１上に形成された厚さ３μｍのシリコン酸化膜（屈折率１．４５）からなるアンダークラッド、１３は幅０．３μｍ〜０．６μｍ、厚さ０．１５μｍ〜０．４μｍの断面が四角形のシリコンからなる第１のコア、１４は第１のコア１３の端部に、コア１３の厚さを維持した状態で幅寸法が先端（第２の光導波路側）に向かって漸次細くなるように形成されたシリコンからなるテーパ部、１５はテーパ部１４を覆うように配置された第２のコア、１６は第１のコア１３および第２のコア１５を覆うように配置された、シリコン酸化膜と同程度の屈折率のポリマーからなるオーバークラッド、１８は所定幅の空隙１７を挟んで第１のコア１３および第２のコア１５と隣り合うように配置されたシリコンからなるスラブ層である。   1 and 2, 11 is a silicon substrate, 12 is an undercladding made of a silicon oxide film (refractive index 1.45) having a thickness of 3 μm formed on the silicon substrate 11, and 13 is a width of 0.3 μm to 0. A first core made of silicon having a cross-section of 6 μm and a thickness of 0.15 μm to 0.4 μm made of silicon, 14 has a width dimension at the end of the first core 13 while maintaining the thickness of the core 13 A taper portion made of silicon formed so as to gradually become thinner toward the (second optical waveguide side), 15 is a second core disposed so as to cover the taper portion 14, 16 is the first core 13 and An overclad 18 made of a polymer having a refractive index similar to that of the silicon oxide film and disposed so as to cover the second core 15 is a first core 13 and a second core 15 with a gap 17 having a predetermined width interposed therebetween. Next to each other It is a slab layer made of placed silicon.

アンダークラッド１２と第１のコア１３とオーバークラッド１６とは第１の光導波路１を構成し、アンダークラッド１２とテーパ部１４と第２のコア１５とオーバークラッド１６とはモードフィールドサイズ変換部２を構成し、アンダークラッド１２と第２のコア１５とオーバークラッド１６とは第２の光導波路３を構成している。   The underclad 12, the first core 13, and the overclad 16 constitute the first optical waveguide 1, and the underclad 12, the tapered portion 14, the second core 15, and the overclad 16 are the mode field size converting unit 2. The under clad 12, the second core 15 and the over clad 16 constitute the second optical waveguide 3.

なお、本実施の形態では、第１のコア１３および第２のコア１５とスラブ層１８との間にオーバークラッド１６が形成されているが、第１の光導波路１についてはオーバークラッド１６は必ず必要というわけではない。その理由は、シリコンをコアとする第１の光導波路１は光の閉じ込めが強く、オーバークラッドがない場合でも下の基板に光が漏れることはないからである。オーバークラッド１６を形成しない場合、第１のコア１３とスラブ層１８との間は空気の層となる。本実施の形態では、オーバークラッド１６を形成するか否かに関係なく、第１のコア１３および第２のコア１５とスラブ層１８との間を空隙と呼ぶ。   In the present embodiment, the over clad 16 is formed between the first core 13 and the second core 15 and the slab layer 18, but the over clad 16 must be provided for the first optical waveguide 1. It is not necessary. The reason is that the first optical waveguide 1 having silicon as a core has strong light confinement, and even if there is no overcladding, light does not leak to the lower substrate. When the over clad 16 is not formed, an air layer is formed between the first core 13 and the slab layer 18. In the present embodiment, the space between the first core 13 and the second core 15 and the slab layer 18 is referred to as a gap regardless of whether or not the over clad 16 is formed.

次に、本実施の形態の光モジュールにおける光の伝搬状態を説明する。図１（ａ）に示した第１の光導波路１の第１のコア１３の左端面から入射した光は、コア１３を伝搬した後、モードフィールドサイズ変換部２のテーパ部１４の左端位置に到達する。光がテーパ部１４を図１（ａ）の右方向に伝搬するにつれて、コア幅が徐々に狭まって光の閉じこめが弱くなりモードフィールドが周囲に広がろうとする。ところが、このときアンダークラッド１２より屈折率の高い第２のコア１５が隣接して存在するため、光パワーの分布は第１の光導波路１の第１のコア１３から第２の光導波路３の第２のコア１５へ徐々に移っていく。   Next, the light propagation state in the optical module of the present embodiment will be described. The light incident from the left end surface of the first core 13 of the first optical waveguide 1 shown in FIG. 1A propagates through the core 13 and then reaches the left end position of the tapered portion 14 of the mode field size conversion unit 2. To reach. As light propagates through the tapered portion 14 in the right direction in FIG. 1A, the core width gradually narrows, light confinement becomes weak, and the mode field tends to spread around. However, since the second core 15 having a refractive index higher than that of the underclad 12 is present adjacently at this time, the optical power distribution is changed from the first core 13 of the first optical waveguide 1 to the second optical waveguide 3. Gradually move to the second core 15.

前記とは逆に図１（ａ）に示した第２の光導波路３の第２のコア１５の右端部から光が入射した場合には、右から左へ光が進行するにつれて第２のコア１５、テーパ部１４を介して、第１の光導波路１の第１のコア１３へ光の分布が移動する。このように、テーパ部１４を介して第１の光導波路１の第１のコア１３と第２の光導波路３の第２のコア１５とを接続することで、効率の高いモードフィールドサイズ（径）変換を実現することができる。   Contrary to the above, when light enters from the right end of the second core 15 of the second optical waveguide 3 shown in FIG. 1A, the second core as the light proceeds from right to left. 15, the light distribution moves to the first core 13 of the first optical waveguide 1 via the tapered portion 14. In this way, by connecting the first core 13 of the first optical waveguide 1 and the second core 15 of the second optical waveguide 3 via the tapered portion 14, a highly efficient mode field size (diameter). ) Conversion can be realized.

次に、本実施の形態の光モジュールの製造方法を図３、図４を用いて説明する。まず、シリコン基板１１と、シリコン基板１１上に形成されたシリコン酸化膜からなるアンダークラッド１２と、アンダークラッド１２上に形成されたシリコン層１０１とからなるＳＯＩ基板を用意し、シリコン層１０１の上に、エッチング加工用マスクとなるシリコン酸化膜１０２をＣＶＤ法などを用いて形成する（図３（ａ））。アンダークラッド１２の厚さは３．０μｍである。   Next, the manufacturing method of the optical module of this Embodiment is demonstrated using FIG. 3, FIG. First, an SOI substrate including a silicon substrate 11, an underclad 12 made of a silicon oxide film formed on the silicon substrate 11, and a silicon layer 101 formed on the underclad 12 is prepared. Then, a silicon oxide film 102 serving as an etching mask is formed by using a CVD method or the like (FIG. 3A). The thickness of the underclad 12 is 3.0 μm.

続いて、シリコン酸化膜１０２の上面に電子線用のレジストを塗布した後、このレジストを電子線露光法を利用して加工し、第１のコア１３とテーパ部１４とスラブ層１８とを形成すべき領域にレジストパターン１０３を形成する（図３（ｂ））。次に、レジストパターン１０３をマスクにしてシリコン酸化膜１０２をドライエッチングし、シリコン層１０１をエッチングするためのマスク１０４を形成する。この後、レジストパターン１０３をアッシングにより除去する（図３（ｃ））。   Subsequently, after applying an electron beam resist on the upper surface of the silicon oxide film 102, the resist is processed using an electron beam exposure method to form the first core 13, the tapered portion 14, and the slab layer 18. A resist pattern 103 is formed in the region to be formed (FIG. 3B). Next, the silicon oxide film 102 is dry-etched using the resist pattern 103 as a mask, and a mask 104 for etching the silicon layer 101 is formed. Thereafter, the resist pattern 103 is removed by ashing (FIG. 3C).

レジストパターン１０３を除去した後、マスク１０４を用いてシリコン層１０１をエッチングして、図３（ｄ）のように第１のコア１３、テーパ部１４、空隙１７およびスラブ層１８を形成し（図３（ｄ）では空隙１７およびスラブ層１８は不図示）、次いでウエットエッチングによりマスク１０４を除去する（図３（ｅ））。このとき、第１のコア１３の終端部であるテーパ部１４は、先端（第２の光導波路側）に向かって漸次断面積が小さくなるように形成される。テーパ部１４の先端の幅は６０〜１００ｎｍである。   After removing the resist pattern 103, the silicon layer 101 is etched using the mask 104 to form the first core 13, the tapered portion 14, the gap 17 and the slab layer 18 as shown in FIG. In FIG. 3D, the gap 17 and the slab layer 18 are not shown), and then the mask 104 is removed by wet etching (FIG. 3E). At this time, the taper part 14 which is the terminal part of the first core 13 is formed so that the sectional area gradually decreases toward the tip (second optical waveguide side). The width of the tip of the tapered portion 14 is 60 to 100 nm.

次に、第１のコア１３、テーパ部１４、空隙１７およびスラブ層１８を形成したＳＯＩ基板上に、アンダークラッド１２より屈折率が２〜３％程度高いポリマー系材料をスピンコート法で３μｍ程度堆積する。このポリマー系材料の上面に光露光用レジストを塗布した後、このレジストを光露光法により加工して、第２のコア１５を形成すべき領域にレジストパターンを形成する。このレジストパターンをマスクにしてポリマー系材料をエッチングして、断面が３μｍ×３μｍの第２のコア１５を形成する（図４（ａ））。   Next, on the SOI substrate on which the first core 13, the tapered portion 14, the gap 17 and the slab layer 18 are formed, a polymer material whose refractive index is about 2 to 3% higher than that of the underclad 12 is about 3 μm by spin coating. accumulate. After applying a light exposure resist on the upper surface of the polymer material, the resist is processed by a light exposure method to form a resist pattern in a region where the second core 15 is to be formed. Using this resist pattern as a mask, the polymer material is etched to form a second core 15 having a cross section of 3 μm × 3 μm (FIG. 4A).

最後に、第１コア１３、テーパ部１４、第２のコア１５、空隙１７およびスラブ層１８を形成したＳＯＩ基板上に、屈折率がシリコン酸化膜（アンダークラッド１２）と同程度でシリコン酸化膜と光学的に等価なポリマー系材料を６μｍ程度堆積して、オーバークラッド１６を形成する（図４（ｂ））。図２からも分かるように、空隙１７にはオーバークラッド１６が堆積することは言うまでもない。こうして、本実施の形態の光モジュールが完成する。   Finally, on the SOI substrate on which the first core 13, the tapered portion 14, the second core 15, the air gap 17 and the slab layer 18 are formed, the silicon oxide film having the same refractive index as that of the silicon oxide film (underclad 12). An over clad 16 is formed by depositing a polymer material optically equivalent to about 6 μm (FIG. 4B). As can be seen from FIG. 2, it goes without saying that the over clad 16 is deposited in the gap 17. Thus, the optical module of the present embodiment is completed.

なお、本実施の形態では、第２のコア１５およびオーバークラッド１６の材料をポリマーとして説明したが、前述の屈折率の条件の満たすものであれば、エポキシやポリイミドなどのポリマーだけでなく、ＳｉＯ2 、ＳｉＯＮ、ＳｉＮなどの無機材料を用いてもかまわない。 In the present embodiment, the material of the second core 15 and the over clad 16 has been described as a polymer. However, as long as the above refractive index conditions are satisfied, not only a polymer such as epoxy or polyimide, but also SiO. 2 , Inorganic materials such as SiON and SiN may be used.

次に、以上のような製造方法を用いて第１のコア１３の両側の空隙１７の幅（コア１３とスラブ層１８との間隔）が異なる複数の光モジュールを作製して、これら光モジュールの特性を評価した結果について説明する。図５に、レジストパターン１０３をマスクにしてシリコン酸化膜１０２をエッチングする工程におけるレジストパターン１０３およびシリコン酸化膜１０２のエッチングレートのエッチング面積依存性と、選択比（シリコン酸化膜／レジストパターン）のエッチング面積依存性を調べた結果を示す。   Next, a plurality of optical modules having different widths (spaces between the core 13 and the slab layer 18) of the gaps 17 on both sides of the first core 13 are manufactured using the manufacturing method as described above. The result of evaluating the characteristics will be described. FIG. 5 shows the etching area dependency of the etching rate of the resist pattern 103 and the silicon oxide film 102 in the step of etching the silicon oxide film 102 using the resist pattern 103 as a mask, and the etching of the selection ratio (silicon oxide film / resist pattern). The result of examining the area dependence is shown.

ここでは、４インチ基板を用い、第１のコア１３の両側の空隙１７の幅を変えることでエッチング面積を制御している。エッチング面積が４５ｃｍ2 の場合の結果は、コア１３と隣り合うコアとの間にスラブ層１８がない従来構造の光モジュールにおける結果であり、エッチング面積が４ｃｍ2 の場合の結果は、コア１３とスラブ層１８との間隔を５μｍとした光モジュールにおける結果である。 Here, a 4-inch substrate is used, and the etching area is controlled by changing the width of the gap 17 on both sides of the first core 13. The result in the case where the etching area is 45 cm 2 is a result in an optical module having a conventional structure without the slab layer 18 between the core 13 and the adjacent core, and the result in the case where the etching area is 4 cm 2 is It is a result in the optical module which made the space | interval with the slab layer 18 5 micrometers.

シリコン酸化膜１０２のエッチングレートはエッチング面積が増えてもほとんど変化しないが、レジストパターン１０３のエッチングレートはエッチング面積が増えると増加し、その結果、選択比はエッチング面積の増加とともに低下する。レジストパターン１０３のエッチングレートが増加する理由は、シリコン酸化膜１０２をエッチングすることで発生する反応生成物にレジストをエッチングする働きがあるためである。   Although the etching rate of the silicon oxide film 102 hardly changes even when the etching area increases, the etching rate of the resist pattern 103 increases as the etching area increases, and as a result, the selectivity decreases as the etching area increases. The reason why the etching rate of the resist pattern 103 is increased is that the reaction product generated by etching the silicon oxide film 102 has a function of etching the resist.

選択比の低下は、エッチングマスクとなるレジストパターン１０３を厚くする必要性を生じさせるが、厚いレジストでは細いパターンが形成できないなどの問題があり、プロセスの余裕度を低下させる。つまり、図５の結果は、良好なパターンを安定に形成するにはエッチング面積をできる限り小さくすることが望ましいことを示している。本実施の形態のように、コア１３，１５と隣接する図示しないコアとの間にスラブ層１８を設ける構造にすれば、コア１３，１５とスラブ層１８との間隔を小さくすることで、エッチング面積を小さくすることができる。   The decrease in the selection ratio causes the necessity of increasing the thickness of the resist pattern 103 serving as an etching mask, but there is a problem that a thin pattern cannot be formed with a thick resist, and the process margin is decreased. That is, the result of FIG. 5 shows that it is desirable to make the etching area as small as possible in order to stably form a good pattern. If the slab layer 18 is provided between the cores 13 and 15 and the adjacent core (not shown) as in the present embodiment, etching is performed by reducing the distance between the cores 13 and 15 and the slab layer 18. The area can be reduced.

図６に、ポジレジストを用いてＥＢ露光法でレジストパターン１０３を形成したときのレジストパターン１０３の側壁荒れの大きさと空隙１７の幅との関係を示す。空隙１７の幅が２０μｍ以上の場合、レジストパターン１０３の側壁の荒れは１０ｎｍ程度と大きいが、空隙１７の幅を小さくすると側壁の荒れも減少する。ただし、空隙１７の幅が１０μｍ以下では、側壁の荒れは３ｎｍ程度でほぼ一定となる。レジストパターン１０３の側壁の荒れが減少する理由は、空隙１７の幅を小さくして描画面積を減らすと、基板から反射してくる電子の影響が小さくなるためと考えられる。シリコン細線導波路ではコアの側壁の荒れが小さいことが損失低減のために重要であるから、図６の結果は空隙１７の幅を最大でも１０μｍ以下に小さくした方がよいことを示している。   FIG. 6 shows the relationship between the roughness of the sidewall of the resist pattern 103 and the width of the gap 17 when the resist pattern 103 is formed by EB exposure using a positive resist. When the width of the gap 17 is 20 μm or more, the roughness of the sidewall of the resist pattern 103 is as large as about 10 nm. However, when the width of the gap 17 is reduced, the roughness of the sidewall is also reduced. However, when the width of the gap 17 is 10 μm or less, the roughness of the side wall is almost constant at about 3 nm. The reason why the roughness of the side wall of the resist pattern 103 is reduced is considered to be that when the width of the gap 17 is reduced to reduce the drawing area, the influence of electrons reflected from the substrate is reduced. Since it is important for the silicon thin wire waveguide that the roughness of the side wall of the core is small to reduce the loss, the result of FIG. 6 shows that it is better to reduce the width of the gap 17 to 10 μm or less at the maximum.

このように、作製プロセス上は空隙１７の幅は小さいほど有利であるが、スラブ層１８が第１のコア１３に近づき過ぎると、コア１３を伝搬する光が隣接するスラブ層１８に漏れるという問題が起きる。計算からシリコンコアとシリコンスラブとは２μｍ以上離せば漏れの問題はないことが分かっている。したがって、空隙１７の幅を２μｍ以上、１０μｍ以下とすれば、作製プロセスの余裕度を高め、シリコンコアの側壁荒れを小さくして、低損失な光モジュールを実現することができる。
表１に、空隙１７の幅が異なる２つの光モジュールの第１の光導波路１の伝搬損失を示す。 As described above, in the manufacturing process, the smaller the width of the gap 17 is, the more advantageous. However, when the slab layer 18 is too close to the first core 13, the light propagating through the core 13 leaks to the adjacent slab layer 18. Happens. Calculations show that there is no leakage problem if the silicon core and silicon slab are separated by 2 μm or more. Therefore, if the width of the gap 17 is 2 μm or more and 10 μm or less, the margin of the manufacturing process can be increased, the side wall roughness of the silicon core can be reduced, and a low-loss optical module can be realized.
Table 1 shows the propagation loss of the first optical waveguide 1 of two optical modules having different widths of the gaps 17.

［表１］
第１の光導波路の伝搬損失
┌────┬───────┐
│空隙の幅│伝搬損失 │
├────┼───────┤
│５０μｍ│６０ｄＢ／ｃｍ│
├────┼───────┤
│５μｍ │１３ｄＢ／ｃｍ│
└────┴───────┘ [Table 1]
Propagation loss of the first optical waveguide ┌────┬───────┐
│Void width│Propagation loss│
├────┼───────┤
│50μm│60dB / cm│
├────┼───────┤
│5μm │13dB / cm│
└────┴───────┘

ここでは、光ファイバーから第２の光導波路３を介して波長１．５５μｍの光を導入し、第１の光導波路１の長さが異なる光モジュールの挿入損失の値から伝搬損失を算出している。表１によれば、空隙１７の幅が５０μｍの場合に比べて空隙１７の幅が５μｍの場合の伝搬損失が小さい。つまり、第１のコア１３の両側の空隙１７の幅を小さくしてスラブ層１８を大きくすれば、伝搬損失が大幅に低減することが分かる。   Here, light having a wavelength of 1.55 μm is introduced from the optical fiber through the second optical waveguide 3, and the propagation loss is calculated from the insertion loss values of the optical modules having different lengths of the first optical waveguide 1. . According to Table 1, the propagation loss is smaller when the width of the gap 17 is 5 μm than when the width of the gap 17 is 50 μm. That is, it can be seen that if the width of the gap 17 on both sides of the first core 13 is reduced and the slab layer 18 is increased, the propagation loss is significantly reduced.

以上のように、第１のコア１３および第２のコア１５と他の光導波路のコアとの間にスラブ層１８を設ける構造にすれば、シリコン層をエッチングする面積を小さくすることができるので、作製プロセスの余裕度を高めることができ、また第１のコア１３およびテーパ部１４の側壁の荒れを低減することができ、伝搬損失の小さい光モジュールを実現することができる。   As described above, if the slab layer 18 is provided between the first core 13 and the second core 15 and the core of another optical waveguide, the area for etching the silicon layer can be reduced. The margin of the manufacturing process can be increased, the roughness of the side walls of the first core 13 and the tapered portion 14 can be reduced, and an optical module with small propagation loss can be realized.

なお、本実施の形態では、空隙１７の幅を第１のコア１３とスラブ層１８との間隔として規定したが、第２のコア１５とスラブ層１８との間隔についても同様に、シリコンのエッチング面積ができる限り小さく、かつコア１５を伝搬する光がスラブ層１８に漏れることがない値を選択すればよい。具体的には、少なくともコア１５の幅と同じ３μｍにすれば、コア１５を伝搬する光がスラブ層１８に漏れることはない。   In the present embodiment, the width of the gap 17 is defined as the distance between the first core 13 and the slab layer 18. Similarly, the distance between the second core 15 and the slab layer 18 is etched by silicon. What is necessary is just to select the value which the area is as small as possible and the light which propagates the core 15 does not leak into the slab layer 18. Specifically, if the thickness is at least 3 μm, which is the same as the width of the core 15, light propagating through the core 15 does not leak into the slab layer 18.

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図７は本発明の第２の実施の形態となる光モジュールの第１の光導波路の部分を示す平面図である。なお、図７では、オーバークラッドを省略して、第１のコア２３、空隙２７およびスラブ層２８を表している。本実施の形態は、小さい領域に長い導波路を入れ込むため、第１の光導波路を折り畳んで配置した例である。第１のコア２３の曲線部の半径は１０μｍ、コア２３の断面寸法は厚さが０．２μｍ、幅が０．４μｍである。シリコン細線導波路では急峻な曲げが可能なため、このように小さな領域に導波路を密に配置できるのが特徴の一つとなっている。 [Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 7 is a plan view showing a portion of the first optical waveguide of the optical module according to the second embodiment of the present invention. In FIG. 7, the over-cladding is omitted, and the first core 23, the air gap 27, and the slab layer 28 are shown. This embodiment is an example in which the first optical waveguide is folded and arranged in order to insert a long waveguide into a small region. The radius of the curved portion of the first core 23 is 10 μm, and the cross-sectional dimensions of the core 23 are 0.2 μm in thickness and 0.4 μm in width. One of the characteristics is that the waveguide can be densely arranged in such a small region because the silicon fine wire waveguide can be bent sharply.

第１のコア２３の曲線部の半径が１０μｍの場合、隣り合うコア２３の間隔Ｌは２０μｍとなる。第１のコア２３の両側の空隙２７の幅Ｇを５μｍに設定すると、スラブ層２８の幅Ｓは１０μｍ程度となる。したがって、このような設定では、エッチングでシリコンを除く領域とシリコンをスラブ層２８として残す領域とがほぼ同じ面積となるので、描画およびエッチングの面積が大きいことになる。このため、第１の実施の形態で述べたような選択比の低下やコア２３の側壁荒れが起こる。   When the radius of the curved portion of the first core 23 is 10 μm, the interval L between the adjacent cores 23 is 20 μm. When the width G of the gap 27 on both sides of the first core 23 is set to 5 μm, the width S of the slab layer 28 is about 10 μm. Therefore, in such a setting, the area where silicon is removed by etching and the area where silicon is left as the slab layer 28 have substantially the same area, so that the area for drawing and etching is large. For this reason, the reduction of the selection ratio and the rough side wall of the core 23 occur as described in the first embodiment.

そこで、空隙２７の幅Ｇを２μｍとして光モジュールを作製すると、スラブ層２８の幅Ｓは約１６μｍとなり、エッチング面積は全体の面積の４分の１に減らすことができる。描画およびエッチング面積を小さくすることで、エッチング時の選択比の低下を抑え、第１のコア２３の側壁荒れを低減することができ、低損失の導波路を再現性よく作製することができる。
このように、導波路の構造や配置によってコアとスラブ層との間隔を変える方法は、描画面積およびエッチング面積を制御することができるので、作製プロセスの余裕度を高め、光導波路を高い安定性、再現性で作製するのに有効である。 Therefore, when an optical module is manufactured with the width G of the gap 27 being 2 μm, the width S of the slab layer 28 is about 16 μm, and the etching area can be reduced to a quarter of the entire area. By reducing the drawing and etching area, it is possible to suppress a decrease in the selectivity during etching, to reduce the side wall roughness of the first core 23, and to produce a low-loss waveguide with high reproducibility.
As described above, the method of changing the distance between the core and the slab layer according to the structure and arrangement of the waveguide can control the drawing area and the etching area, thereby increasing the margin of the manufacturing process and increasing the stability of the optical waveguide It is effective to produce with reproducibility.

本発明は、オプトエレクトロニクス分野、光通信分野に適用することができる。   The present invention can be applied to the optoelectronic field and the optical communication field.

本発明の第１の実施の形態となる光モジュールの平面図および断面図である。It is the top view and sectional drawing of the optical module which becomes the 1st Embodiment of this invention. 本発明の第１の実施の形態となる光モジュールの断面図である。It is sectional drawing of the optical module used as the 1st Embodiment of this invention. 本発明の第１の実施の形態の光モジュールの製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the optical module of the 1st Embodiment of this invention. 本発明の第１の実施の形態の光モジュールの製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the optical module of the 1st Embodiment of this invention. レジストパターンおよびシリコン酸化膜のエッチングレートのエッチング面積依存性と選択比のエッチング面積依存性を示す図である。It is a figure which shows the etching area dependence of the etching rate of a resist pattern and the etching rate of a silicon oxide film, and the etching area dependence of a selection ratio. レジストパターンをＥＢ露光法で形成したときのレジストパターンの側壁荒れの大きさと空隙の幅との関係を示す図である。It is a figure which shows the relationship between the magnitude | size of the side wall roughness of a resist pattern, and the width | variety of a space | gap when a resist pattern is formed by EB exposure method. 本発明の第２の実施の形態となる光モジュールの第１の光導波路を示す平面図である。It is a top view which shows the 1st optical waveguide of the optical module used as the 2nd Embodiment of this invention. モードフィールドサイズ変換部を備えた従来の光モジュールの平面図および断面図である。It is the top view and sectional drawing of the conventional optical module provided with the mode field size conversion part.

符号の説明Explanation of symbols

１…第１の光導波路、２…モードフィールドサイズ変換部、３…第２の光導波路、１１…シリコン基板、１２…アンダークラッド、１３、２３…第１のコア、１４…テーパ部、１５…第２のコア、１６…オーバークラッド、１７、２７…空隙、１８、２８…スラブ層。
DESCRIPTION OF SYMBOLS 1 ... 1st optical waveguide, 2 ... Mode field size conversion part, 3 ... 2nd optical waveguide, 11 ... Silicon substrate, 12 ... Under clad, 13, 23 ... 1st core, 14 ... Tapered part, 15 ... 2nd core, 16 ... over clad, 17, 27 ... air gap, 18, 28 ... slab layer.

Claims (3)

シリコン基板とこのシリコン基板上に形成されたアンダークラッドとなるシリコン酸化膜とこのシリコン酸化膜上に形成されたシリコン層とからなるＳＯＩ基板の前記シリコン層の上に、シリコン酸化膜からなるハードマスク層を形成する工程と、
前記ハードマスク層の上面にレジストを塗布し、このレジストを電子線（ＥＢ）露光法で加工して、第１のコアと、この第１のコアと隣り合うコアとの間に配置されるスラブ層とを形成すべき領域にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記ハードマスク層をドライエッチングしハードマスクを形成する工程と、
前記レジストパターンを除去する工程と、
前記ハードマスクを用いて前記シリコン層をエッチングし、断面が四角形のシリコンからなる前記第１のコアと、シリコンからなる前記スラブ層とを選択的に形成する工程とを備え、
前記アンダークラッドと前記第１のコアとは、第１の光導波路を構成し、
前記スラブ層は、所定幅の空隙を挟んで前記第１のコアと隣り合うように形成され、
前記第１のコアと前記スラブ層との間の空隙の幅を、前記第１のコアを伝搬する光が前記スラブ層に漏れることがない範囲でできる限り小さくすることを特徴とする光モジュールの製造方法。 A hard mask made of a silicon oxide film on the silicon layer of an SOI substrate comprising a silicon substrate, a silicon oxide film to be an underclad formed on the silicon substrate, and a silicon layer formed on the silicon oxide film Forming a layer;
A slab disposed between a first core and a core adjacent to the first core by applying a resist to the upper surface of the hard mask layer and processing the resist by an electron beam (EB) exposure method. Forming a resist pattern in a region where a layer is to be formed;
Forming a hard mask by dry etching the hard mask layer using the resist pattern as a mask;
Removing the resist pattern;
Etching the silicon layer using the hard mask, and selectively forming the first core made of silicon having a quadrangular cross section and the slab layer made of silicon,
The under cladding and the first core constitute a first optical waveguide,
The slab layer is formed so as to be adjacent to the first core with a gap having a predetermined width therebetween.
An optical module characterized in that the width of the gap between the first core and the slab layer is made as small as possible within a range in which light propagating through the first core does not leak into the slab layer. Production method. 請求項１記載の光モジュールの製造方法において、
前記第１のコアと前記スラブ層との間隔は、２μｍ以上１０μｍ以下であることを特徴とする光モジュールの製造方法。 In the manufacturing method of the optical module of Claim 1,
The method of manufacturing an optical module, wherein an interval between the first core and the slab layer is 2 μm or more and 10 μm or less . 請求項１または２記載の光モジュールの製造方法において、
さらに、前記第１のコアの終端部を覆うように配置される第２のコアを形成する工程と、
前記第１コアの終端部と前記第２のコアとを覆うように配置されるオーバークラッドを形成する工程とを備え、
前記アンダークラッドと前記第１のコアの終端部と前記第２のコアと前記オーバークラッドとは、モードフィールドサイズ変換部を構成し、
前記アンダークラッドと前記第２のコアと前記オーバークラッドとは、第２の光導波路を構成し、
前記スラブ層は、前記オーバークラッドを挟んで前記第２のコアと隣り合うように配置されることを特徴とする光モジュールの製造方法。 In the manufacturing method of the optical module of Claim 1 or 2,
A step of forming a second core disposed so as to cover the end portion of the first core;
Forming an overclad disposed so as to cover the end portion of the first core and the second core;
The under cladding, the terminal end of the first core, the second core, and the over cladding constitute a mode field size conversion unit,
The under cladding, the second core, and the over cladding constitute a second optical waveguide,
The method of manufacturing an optical module, wherein the slab layer is disposed adjacent to the second core with the over clad interposed therebetween .
JP2003350480A 2003-10-09 2003-10-09 Manufacturing method of optical module Expired - Lifetime JP4377195B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003350480A JP4377195B2 (en) 2003-10-09 2003-10-09 Manufacturing method of optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350480A JP4377195B2 (en) 2003-10-09 2003-10-09 Manufacturing method of optical module

Publications (2)

Publication Number Publication Date
JP2005115117A JP2005115117A (en) 2005-04-28
JP4377195B2 true JP4377195B2 (en) 2009-12-02

Family

ID=34542012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350480A Expired - Lifetime JP4377195B2 (en) 2003-10-09 2003-10-09 Manufacturing method of optical module

Country Status (1)

Country Link
JP (1) JP4377195B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549949B2 (en) * 2005-08-12 2010-09-22 株式会社フジクラ Optical element
JP4991596B2 (en) * 2008-02-26 2012-08-01 株式会社東芝 Optical waveguide circuit and multi-core central processing unit using the same
JP4914396B2 (en) * 2008-04-04 2012-04-11 日本電信電話株式会社 Optical waveguide fabrication method
US7738753B2 (en) * 2008-06-30 2010-06-15 International Business Machines Corporation CMOS compatible integrated dielectric optical waveguide coupler and fabrication
JP5104665B2 (en) * 2008-08-29 2012-12-19 沖電気工業株式会社 Spot size converter
JP5083915B2 (en) * 2009-12-08 2012-11-28 独立行政法人産業技術総合研究所 Spot size converter
JP2013222166A (en) * 2012-04-19 2013-10-28 Nippon Telegr & Teleph Corp <Ntt> Optical waveguide and manufacturing method of the same
JP5983051B2 (en) * 2012-05-31 2016-08-31 富士通株式会社 Optical waveguide device
JPWO2014118836A1 (en) * 2013-02-01 2017-01-26 日本電気株式会社 Optical function integrated unit and manufacturing method thereof
EP4180847A1 (en) * 2014-11-11 2023-05-17 Finisar Corporation Photonic systems comprising a polarization splitter
US10992104B2 (en) 2015-12-17 2021-04-27 Ii-Vi Delaware, Inc. Dual layer grating coupler
WO2017106880A1 (en) 2015-12-17 2017-06-22 Finisar Corporation Surface coupled systems
WO2018106834A1 (en) 2016-12-06 2018-06-14 Finisar Corporation Surface coupled laser with optical interposer
US10809456B2 (en) 2018-04-04 2020-10-20 Ii-Vi Delaware Inc. Adiabatically coupled photonic systems with fan-out interposer
US11435522B2 (en) 2018-09-12 2022-09-06 Ii-Vi Delaware, Inc. Grating coupled laser for Si photonics
US11404850B2 (en) 2019-04-22 2022-08-02 Ii-Vi Delaware, Inc. Dual grating-coupled lasers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3543121B2 (en) * 2000-10-18 2004-07-14 日本電信電話株式会社 Optical waveguide connection structure
US20030044118A1 (en) * 2000-10-20 2003-03-06 Phosistor Technologies, Inc. Integrated planar composite coupling structures for bi-directional light beam transformation between a small mode size waveguide and a large mode size waveguide
JP4776082B2 (en) * 2001-01-31 2011-09-21 古河電気工業株式会社 Planar optical waveguide type Mach-Zehnder circuit, planar optical waveguide circuit and optical multiplexer / demultiplexer using the planar optical waveguide type Mach-Zehnder circuit
JP2003222747A (en) * 2002-01-30 2003-08-08 Kyocera Corp Optical circuit board

Also Published As

Publication number Publication date
JP2005115117A (en) 2005-04-28

Similar Documents

Publication Publication Date Title
US8126301B2 (en) Optical waveguide and method for producing the same
US7088890B2 (en) Dual “cheese wedge” silicon taper waveguide
JP3581224B2 (en) Planar optical waveguide device
JP4377195B2 (en) Manufacturing method of optical module
US8064741B2 (en) Optical coupling device
JP4749724B2 (en) Method and apparatus for high density coupling of optical fiber and planar optical waveguide
US7664352B1 (en) Spot size converter
JP2008509450A (en) System and taper waveguide for improving optical coupling efficiency between optical fiber and integrated planar waveguide, and method for manufacturing the same
US8000565B2 (en) Buried dual taper waveguide for passive alignment and photonic integration
JP2004133446A (en) Optical module and its manufacturing method
JP6394285B2 (en) Optical waveguide, spot size converter and optical device
WO2008066160A1 (en) Optical converter and method for manufacturing the same
EP2634613B1 (en) Optical device, optical transmitter, optical receiver, optical transceiver, and method of manufacturing optical device
JP2004184986A (en) Optical element and its manufacturing method
US20200393619A1 (en) Multi-layer silicon photonics apparatus
CN115857091A (en) MMI polarization beam splitter of lithium niobate thin film
JP4914396B2 (en) Optical waveguide fabrication method
US7805037B1 (en) Multiplexer having improved efficiency
JP5438080B2 (en) Spot size converter
JP3890046B2 (en) Method for manufacturing planar circuit type optical element
JP2013231753A (en) Spot size converter and manufacturing method thereof
JP2005301301A (en) Optical coupler
JP4313772B2 (en) Manufacturing method of optical waveguide
WO2023171581A1 (en) Optical waveguide and method for manufacturing optical waveguide
WO2023243014A1 (en) Optical waveguide connection structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090910

R151 Written notification of patent or utility model registration

Ref document number: 4377195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term