JP4375249B2 - Thermoelectric module - Google Patents

Thermoelectric module Download PDF

Info

Publication number
JP4375249B2
JP4375249B2 JP2005045265A JP2005045265A JP4375249B2 JP 4375249 B2 JP4375249 B2 JP 4375249B2 JP 2005045265 A JP2005045265 A JP 2005045265A JP 2005045265 A JP2005045265 A JP 2005045265A JP 4375249 B2 JP4375249 B2 JP 4375249B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
thermoelectric module
thermoelectric
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005045265A
Other languages
Japanese (ja)
Other versions
JP2006237050A (en
Inventor
勝彦 尾上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005045265A priority Critical patent/JP4375249B2/en
Publication of JP2006237050A publication Critical patent/JP2006237050A/en
Application granted granted Critical
Publication of JP4375249B2 publication Critical patent/JP4375249B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、熱電チップと電極とが交互に積層された熱電モジュールに関する。   The present invention relates to a thermoelectric module in which thermoelectric chips and electrodes are alternately stacked.

近時、バイオテクノロジー分野における各種の温度制御、加工用の高出力レーザ発振器の温度制御、コンピュータのＣＰＵ（Central Processing Unit：中央処理装置）の冷却等の用途に対して、吸熱量が大きい熱電モジュールが要望されている。単に吸熱量を大きくするだけであれば、大きなサイズの熱電モジュールを使用すればよいが、実際には熱電モジュールを実装する面積にも制約があるため、単位面積当たりの吸熱量をいかに大きくするかが重要な問題となっている。   Recently, thermoelectric modules with large heat absorption for various temperature control in the biotechnology field, temperature control of high-power laser oscillators for processing, cooling of computer CPU (Central Processing Unit), etc. Is desired. If you only want to increase the amount of heat absorption, you can use a large-sized thermoelectric module, but in reality there are restrictions on the mounting area of the thermoelectric module, so how to increase the amount of heat absorption per unit area Has become an important issue.

そこで、特許文献１乃至３には、Ｎ型熱電チップ、低温側電極、Ｐ型熱電チップ、高温側電極をこの順に繰り返し積層して積層体を形成する技術が開示されている。図１３はこの従来の熱電モジュールの積層体を示す側面図である。図１３に示すように、この従来の熱電モジュールにおいては、Ｎ型熱電チップ１０１、低温側電極１０２、Ｐ型熱電チップ１０３及び高温側電極１０４がこの順に繰り返し積層されて、積層体１０５が形成されている。即ち、積層体１０５においては、各素子及び各電極が直列に接続されている。   Therefore, Patent Documents 1 to 3 disclose a technique in which an N-type thermoelectric chip, a low-temperature side electrode, a P-type thermoelectric chip, and a high-temperature side electrode are repeatedly stacked in this order to form a stacked body. FIG. 13 is a side view showing a laminate of this conventional thermoelectric module. As shown in FIG. 13, in this conventional thermoelectric module, an N-type thermoelectric chip 101, a low-temperature side electrode 102, a P-type thermoelectric chip 103, and a high-temperature side electrode 104 are repeatedly stacked in this order to form a stacked body 105. ing. That is, in the laminated body 105, each element and each electrode are connected in series.

そして、低温側電極１０２は積層体１０５の積層方向に直交する一方向に延出し、共通の低温側基板１０６に形成された凹部１０６ａにより、その先端が包み込まれるようになっている。また、高温側電極１０４は低温側電極１０２の延出方向とは反対の方向に延出し、共通の高温側基板１０７に形成された凹部１０７ａにより、その先端が包み込まれるようになっている。   The low temperature side electrode 102 extends in one direction perpendicular to the stacking direction of the stacked body 105, and the tip thereof is wrapped by a recess 106 a formed in the common low temperature side substrate 106. Further, the high temperature side electrode 104 extends in a direction opposite to the extending direction of the low temperature side electrode 102, and the tip thereof is wrapped by a recess 107 a formed in the common high temperature side substrate 107.

また、特許文献１には、積層体を複数本、相互に平行に配置して、この複数本の積層体の積層方向両側に１対の固定板を設け、この固定板同士を連結することにより、複数本の積層体を相互に連結する技術が開示されている。   Further, in Patent Document 1, a plurality of laminates are arranged in parallel to each other, a pair of fixing plates are provided on both sides in the stacking direction of the plurality of laminates, and the fixing plates are connected to each other. A technique for interconnecting a plurality of laminated bodies is disclosed.

特開平０８−００８４６４号公報（図１）Japanese Patent Laid-Open No. 08-008464 (FIG. 1) 特開平０７−２２１３５２号公報（図１）Japanese Patent Laid-Open No. 07-221352 (FIG. 1) 実公昭４２−００９２１０号公報（第２図）Japanese Utility Model Publication No. 42-009210 (Fig. 2)

しかしながら、上述の従来の技術には、以下に示すような問題点がある。前述の特許文献１乃至３に記載の技術においては、図１３に示すように、熱電モジュールを組み立てる際には、低温側基板１０６及び高温側基板１０７に夫々凹部１０６ａ及び１０７ａを形成しなくてはならず、工程が煩雑になる。また、組み立て時に、凹部１０６ａと高温側電極１０４とを位置合わせすると共に、凹部１０７ａと低温側電極１０２とを位置合わせしなくてはならないため、工程がより一層煩雑になる。また、低温側電極１０２を積層体１０５から一方向に延出させ、高温側電極１０４が他方向に延出させる必要があるため、組み立てが困難である。また、特許文献１に開示された熱電モジュールにおいては、更に、複数本の積層体を同時に固定しなくてはならないため、この固定作業も困難である。   However, the conventional techniques described above have the following problems. In the techniques described in Patent Documents 1 to 3, as shown in FIG. 13, when the thermoelectric module is assembled, the recesses 106a and 107a must be formed in the low temperature side substrate 106 and the high temperature side substrate 107, respectively. In other words, the process becomes complicated. Further, at the time of assembly, the concave portion 106a and the high temperature side electrode 104 must be aligned, and the concave portion 107a and the low temperature side electrode 102 must be aligned, which further complicates the process. Moreover, since it is necessary to extend the low temperature side electrode 102 from the laminated body 105 in one direction and the high temperature side electrode 104 to extend in the other direction, assembly is difficult. Further, in the thermoelectric module disclosed in Patent Document 1, a plurality of laminated bodies must be fixed at the same time, and this fixing work is also difficult.

本発明はかかる問題点に鑑みてなされたものであって、熱電材料と電極とが交互に積層された熱電モジュールにおいて、組み立てが容易な熱電モジュールを提供することを目的とする。   The present invention has been made in view of such problems, and it is an object of the present invention to provide a thermoelectric module that can be easily assembled in a thermoelectric module in which thermoelectric materials and electrodes are alternately stacked.

本発明に係る熱電モジュールは、少なくとも表面が絶縁材料からなる基板と、この基板の表面上に形成された複数個の基板電極と、前記基板の表面に平行な第１の方向に沿って配列され、夫々複数個の熱電チップ及び複数個の電極が交互に配列され相互に直列に接続されて構成された複数個の基本ブロックと、を有し、前記基本ブロックは、前記基板に熱的に接続された第１の電極と、前記基板に熱的に接続されていない第２の電極とが、その相互間に第１導電型熱電チップ又は第２導電型熱電チップを配置して交互に前記第１の方向に沿って繰り返し配列され、相互に隣り合う２つの前記基本ブロックのうち、一方の基本ブロックにおける他方の基本ブロック側の端に配置された第１の電極と、前記他方の基本ブロックにおける前記一方の基本ブロック側の端に配置された第１の電極とが、前記基板電極の１つに共通接続されていることを特徴とする。   The thermoelectric module according to the present invention is arranged along a first direction parallel to the surface of the substrate, a substrate made of an insulating material at least on the surface, a plurality of substrate electrodes formed on the surface of the substrate, and the substrate. A plurality of basic blocks each composed of a plurality of thermoelectric chips and a plurality of electrodes alternately arranged and connected in series with each other, and the basic blocks are thermally connected to the substrate. The first conductive thermoelectric chip or the second conductive thermoelectric chip is alternately arranged between the first electrode formed and the second electrode not thermally connected to the substrate. A first electrode disposed at an end on the other basic block side in one basic block of two basic blocks that are repeatedly arranged along one direction and adjacent to each other; and in the other basic block Said one A first electrode disposed on the end of the block side, characterized in that is commonly connected to one of said substrate electrode.

本発明においては、複数個の基本ブロックを有するため、熱電モジュールの組み立てに際して、基本ブロックを基板上に順次配置していけばよい。このため、ハンドリング性が良好で、熱電チップが破損しにくいため、組み立てが容易である。   Since the present invention has a plurality of basic blocks, the basic blocks may be sequentially arranged on the substrate when the thermoelectric module is assembled. For this reason, it is easy to assemble because the handling property is good and the thermoelectric chip is not easily damaged.

また、前記第２の電極における前記基板から見て遠い側の端部に絶縁層が形成されていてもよい。これにより、前記第２の電極の端部に、導電性の材料からなる他の基板を接合することができる。   In addition, an insulating layer may be formed at an end of the second electrode that is far from the substrate. Accordingly, another substrate made of a conductive material can be bonded to the end portion of the second electrode.

更に、前記第１及び第２の電極のうち、廃熱側の電極における前記基板の表面に平行な断面の断面積が、吸熱側の電極における前記基板の表面に平行な断面の断面積よりも大きくてもよい。これにより、吸熱側の電極よりも大きな熱流が流れる廃熱側の電極において熱抵抗を低減し、熱電モジュール全体の効率を向上させることができる。   Further, of the first and second electrodes, the cross-sectional area of the waste heat side electrode parallel to the surface of the substrate is larger than the cross sectional area of the heat absorption side electrode parallel to the surface of the substrate. It can be large. Thereby, thermal resistance can be reduced in the waste heat side electrode through which a larger heat flow flows than the heat absorption side electrode, and the efficiency of the entire thermoelectric module can be improved.

更にまた、前記第１及び第２の電極における前記第１導電型熱電チップと前記第２導電型熱電チップとの間に位置する部分の前記第１の方向の長さが、前記第１及び第２の電極における前記部分以外の部分の前記第１の方向の長さよりも短くてもよい。これにより、熱電モジュールを大型化することなく、熱抵抗を低減し、熱電モジュール全体の効率を向上させることができる。   Furthermore, the length in the first direction of the portion of the first and second electrodes located between the first conductivity type thermoelectric chip and the second conductivity type thermoelectric chip is the first and second electrodes. The length in the first direction of the portion other than the portion in the two electrodes may be shorter. Thereby, thermal resistance can be reduced and the efficiency of the whole thermoelectric module can be improved, without enlarging a thermoelectric module.

本発明によれば、熱電モジュールに、熱電チップと電極とが交互に配列された基本ブロックを複数個設けているため、この基本ブロックを基板上に順次配置していくことにより、熱電モジュールを容易に組み立てることができる。   According to the present invention, since the thermoelectric module is provided with a plurality of basic blocks in which thermoelectric chips and electrodes are alternately arranged, the thermoelectric module can be easily arranged by sequentially arranging the basic blocks on the substrate. Can be assembled into.

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１（ａ）は本実施形態に係る熱電モジュールを上方から見た平面図であり、（ｂ）はその側面図である。なお、図１（ａ）においては、便宜上、図１（ｂ）に示す上基板は図示を省略している。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, a first embodiment of the present invention will be described. Fig.1 (a) is the top view which looked at the thermoelectric module which concerns on this embodiment from upper direction, (b) is the side view. In FIG. 1A, for convenience, the upper substrate shown in FIG. 1B is not shown.

図１（ａ）及び（ｂ）に示すように、本実施形態に係る熱電モジュール１においては、各１枚の下基板２及び上基板３が相互に平行に、且つ相互に離隔して設けられている。下基板２及び上基板３（以下、総称して基板ともいう）は、例えばアルミナ（Ａｌ２Ｏ３）により形成されている。下基板２及び上基板３の形状は相互に同一であり、上方から見て、矩形となっている。また、下基板２は廃熱側の基板であり、上基板３は吸熱側の基板である。なお、上方から見て、下基板２の相互に直交する２辺が延びる方向を夫々Ｘ方向及びＹ方向とする。 As shown in FIGS. 1A and 1B, in the thermoelectric module 1 according to the present embodiment, each one lower substrate 2 and upper substrate 3 are provided in parallel to each other and spaced apart from each other. ing. The lower substrate 2 and the upper substrate 3 (hereinafter also collectively referred to as a substrate) are made of alumina (Al 2 O 3 ), for example. The shapes of the lower substrate 2 and the upper substrate 3 are the same, and are rectangular when viewed from above. The lower substrate 2 is a waste heat side substrate, and the upper substrate 3 is a heat absorption side substrate. In addition, when viewed from above, directions in which two sides perpendicular to each other of the lower substrate 2 extend are defined as an X direction and a Y direction, respectively.

また、下基板２と上基板３との間には、夫々複数個のＮ型熱電チップ４及びＰ型熱電チップ５（以下、総称して熱電チップともいう）が設けられている。そして、Ｘ方向に沿って、下側電極６、Ｎ型熱電チップ４、上側電極７、Ｐ型熱電チップ５、下側電極６、Ｎ型熱電チップ４、上側電極７、Ｐ型熱電チップ５、下側電極６がこの順に配列されて直列に接続され、基本ブロック８を形成している。即ち、基本ブロック８においては、上基板３に熱的に接続されず下基板２に熱的に接続された下側電極６と、下基板２に熱的に接続されておらず上基板３に熱的に接続された上側電極７とが、その相互間にＮ型熱電チップ４又はＰ型熱電チップ５を配置して交互にＸ方向に沿って繰り返し配列されている。   Also, a plurality of N-type thermoelectric chips 4 and P-type thermoelectric chips 5 (hereinafter collectively referred to as thermoelectric chips) are provided between the lower substrate 2 and the upper substrate 3, respectively. Then, along the X direction, the lower electrode 6, the N-type thermoelectric chip 4, the upper electrode 7, the P-type thermoelectric chip 5, the lower electrode 6, the N-type thermoelectric chip 4, the upper electrode 7, the P-type thermoelectric chip 5, The lower electrodes 6 are arranged in this order and connected in series to form a basic block 8. That is, in the basic block 8, the lower electrode 6 that is not thermally connected to the upper substrate 3 but thermally connected to the lower substrate 2 and the upper substrate 3 that is not thermally connected to the lower substrate 2 are connected to the upper substrate 3. Thermally connected upper electrodes 7 are alternately and repeatedly arranged along the X direction with N-type thermoelectric chips 4 or P-type thermoelectric chips 5 disposed therebetween.

これにより、基本ブロック８は、Ｘ方向に沿って直列に接続された３個の下側電極６、２個の上側電極７、２個のＮ型熱電チップ４及び２個のＰ型熱電チップ５により構成されている。また、下側電極６の下端部は、熱電チップ４及び５並びに上側電極７よりも下方に延出しており、上側電極７の上端部は、熱電チップ４及び５並びに下側電極６よりも上方に延出している。なお、以下、下側電極６及び上側電極７を総称して電極ともいう。そして、下基板２と上基板３との間には、Ｘ方向に３個、Ｙ方向に４個の合計１２個の基本ブロック８がマトリクス状に配置されている。   Thereby, the basic block 8 includes three lower electrodes 6, two upper electrodes 7, two N-type thermoelectric chips 4, and two P-type thermoelectric chips 5 connected in series along the X direction. It is comprised by. Further, the lower end portion of the lower electrode 6 extends below the thermoelectric chips 4 and 5 and the upper electrode 7, and the upper end portion of the upper electrode 7 is above the thermoelectric chips 4 and 5 and the lower electrode 6. It extends to. Hereinafter, the lower electrode 6 and the upper electrode 7 are also collectively referred to as electrodes. Between the lower substrate 2 and the upper substrate 3, a total of twelve basic blocks 8, three in the X direction and four in the Y direction, are arranged in a matrix.

Ｎ型熱電チップ４においては、例えばＢｉ２Ｔｅ２．８Ｓｅ０．２からなるチップの表面に、ニッケル（Ｎｉ）層がめっきされており、その表面に更に金（Ａｕ）層がめっきされている。Ｐ型熱電チップ５においては、例えばＢｉ０．５Ｓｂ１．５Ｔｅ３からなるチップの表面に、Ｎｉ層がめっきされており、その表面に更にＡｕ層がめっきされている。また、下側電極６及び上側電極７は、例えば銅（Ｃｕ）からなるブロックの表面にＮｉ層がめっきされている。更に、各熱電チップ４及び５と各電極６及び７との間には、半田材１２（図１１参照）が接合材として存在する。この半田材は、例えば、Ｓｎ−Ｓｂ系の半田からなる。 In the N-type thermoelectric chip 4, for example, a nickel (Ni) layer is plated on the surface of a chip made of Bi 2 Te 2.8 Se 0.2 , and a gold (Au) layer is further plated on the surface. Yes. In the P-type thermoelectric chip 5, a Ni layer is plated on the surface of a chip made of, for example, Bi 0.5 Sb 1.5 Te 3 , and an Au layer is further plated on the surface. The lower electrode 6 and the upper electrode 7 have a Ni layer plated on the surface of a block made of, for example, copper (Cu). Further, a solder material 12 (see FIG. 11) exists as a bonding material between the thermoelectric chips 4 and 5 and the electrodes 6 and 7. This solder material is made of, for example, Sn—Sb solder.

下基板２の上面には電極パターン９が形成されている。また、上基板３の下面には電極パターン１０が形成されている。これにより、下基板２と下側電極６との間には電極パターン９が配置され、上基板３と上側電極７との間には電極パターン１０が配置されている。電極パターン９及び１０は、例えばめっき法により形成された銅（Ｃｕ）層からなり、複数の基本ブロック８を直列に電気的に接続すると共に、基本ブロック８を下基板２及び上基板３に熱的に接続するものである。   An electrode pattern 9 is formed on the upper surface of the lower substrate 2. An electrode pattern 10 is formed on the lower surface of the upper substrate 3. Thus, an electrode pattern 9 is disposed between the lower substrate 2 and the lower electrode 6, and an electrode pattern 10 is disposed between the upper substrate 3 and the upper electrode 7. The electrode patterns 9 and 10 are made of, for example, a copper (Cu) layer formed by plating. The plurality of basic blocks 8 are electrically connected in series, and the basic blocks 8 are heated to the lower substrate 2 and the upper substrate 3. Connected.

電極パターン９は、外部接続用パターン９ａ、基本ブロック間接続用パターン９ｂ及び９ｃ、並びにダミーパターン９ｄから構成されている。   The electrode pattern 9 includes an external connection pattern 9a, basic block connection patterns 9b and 9c, and a dummy pattern 9d.

各基本ブロック８の両端部に位置する下側電極６のうち、相互に対角の位置にない２ヶ所の角部、例えば、−Ｘ方向及び−Ｙ方向の角部と、−Ｘ方向及び＋Ｙ方向の角部とに位置する下側電極６と下基板２との間には、外部接続用パターン９ａが形成されている。外部接続用パターン９ａは、下側電極６の直下域及びこの直下域から−Ｘ方向に延出した領域に一体的に形成されており、この延出した領域に外部からのリード線１１が接続されている。   Of the lower electrodes 6 located at both ends of each basic block 8, two corners that are not diagonal to each other, for example, -X direction and -Y direction corners, -X direction and + Y An external connection pattern 9 a is formed between the lower electrode 6 and the lower substrate 2 positioned at the corners of the direction. The external connection pattern 9a is integrally formed in a region directly below the lower electrode 6 and a region extending from the region directly below in the −X direction, and an external lead wire 11 is connected to the extended region. Has been.

また、下基板２のＸ方向両端部に位置する下側電極６のうち、前記２ヶ所の角部に位置する下側電極６を除いた下側電極６と下基板２との間には、基本ブロック間接続用パターン９ｂが形成されている。上方から見たパターン９ｂの形状はＹ方向に延びる矩形であり、パターン９ｂはＹ方向に隣り合う２個の基本ブロック８の下側電極６に共通接続されており、これらの下側電極６同士を接続している。   In addition, among the lower electrodes 6 located at both ends in the X direction of the lower substrate 2, the lower electrode 6 excluding the lower electrodes 6 located at the two corners and the lower substrate 2, A basic inter-block connection pattern 9b is formed. The shape of the pattern 9b viewed from above is a rectangle extending in the Y direction, and the pattern 9b is commonly connected to the lower electrodes 6 of the two basic blocks 8 adjacent in the Y direction. Is connected.

更に、基本ブロック８の両端部に位置する下側電極６のうち、上述のパターン９ａ又はパターン９ｂに接続されたもの以外の下側電極６と下基板２との間には、基本ブロック間接続用パターン９ｃが形成されている。上方から見たパターン９ｃの形状はＸ方向に延びる矩形であり、パターン９ｃはＸ方向に隣り合う２個の基本ブロック８の下側電極６に共通接続されており、これらの下側電極６同士を接続している。即ち、Ｘ方向に隣り合う２個の基本ブロック８において、一方の基本ブロック８における他方の基本ブロック８側の端に配置された下側電極６と、他方の基本ブロック８における一方の基本ブロック８側の端に配置された下側電極６とが、両基本ブロック８の間に配置された１つのパターン９ｃに共通接続されている。   Further, among the lower electrodes 6 located at both ends of the basic block 8, between the lower electrodes 6 other than those connected to the pattern 9a or the pattern 9b and the lower substrate 2, the connection between the basic blocks is established. A working pattern 9c is formed. The shape of the pattern 9c viewed from above is a rectangle extending in the X direction, and the pattern 9c is commonly connected to the lower electrodes 6 of two basic blocks 8 adjacent in the X direction. Is connected. That is, in the two basic blocks 8 adjacent to each other in the X direction, the lower electrode 6 disposed at the end on the other basic block 8 side in one basic block 8 and the one basic block 8 in the other basic block 8. The lower electrode 6 arranged at the end of the side is commonly connected to one pattern 9 c arranged between the two basic blocks 8.

更にまた、基本ブロック８の両端部以外の位置に配置された下側電極６と下基板２との間には、ダミーパターン９ｄが形成されている。上方から見たダミーパターン９ｄの形状は下側電極６の形状と同じ矩形であり、ダミーパターン９ｄは下側電極６の直下域のみに形成されている。ダミーパターン９ｄは下側電極６を下基板２に熱的に接続するものであり、基本ブロック８同士の電気的な接続には寄与していない。   Furthermore, a dummy pattern 9 d is formed between the lower electrode 6 and the lower substrate 2 arranged at positions other than both ends of the basic block 8. The shape of the dummy pattern 9 d viewed from above is the same rectangle as the shape of the lower electrode 6, and the dummy pattern 9 d is formed only in the region directly below the lower electrode 6. The dummy pattern 9d thermally connects the lower electrode 6 to the lower substrate 2, and does not contribute to the electrical connection between the basic blocks 8.

一方、上基板３の下面に形成された電極パターン１０の上方から見た形状は、上側電極７と同じ矩形であり、電極パターン１０は上側電極７の直上域のみに存在している。電極パターン１０は、上側電極７を上基板３に熱的に接続するものであり、基本ブロック８同士の電気的な接続には寄与していない。   On the other hand, the shape viewed from above the electrode pattern 10 formed on the lower surface of the upper substrate 3 is the same rectangle as the upper electrode 7, and the electrode pattern 10 exists only in the region directly above the upper electrode 7. The electrode pattern 10 thermally connects the upper electrode 7 to the upper substrate 3 and does not contribute to the electrical connection between the basic blocks 8.

また、電極パターン９と下側電極６との間、及び、電極パターン１０と上側電極７との間には、半田材１３（図１２参照）が存在する。この半田材１３は、例えば前述の熱電チップと電極との間に介在する半田材１２と同じＳｎ−Ｓｂ系の半田材でもよいが、Ｓｎ−Ａｇ−Ｃｕ系半田材等のように半田材１２より低い融点を持つ半田材の方が好ましい。   Further, a solder material 13 (see FIG. 12) exists between the electrode pattern 9 and the lower electrode 6 and between the electrode pattern 10 and the upper electrode 7. The solder material 13 may be, for example, the same Sn—Sb solder material as the solder material 12 interposed between the thermoelectric chip and the electrode, but the solder material 12 may be an Sn—Ag—Cu solder material or the like. A solder material having a lower melting point is preferred.

これにより、１対のリード線１１の間に、複数個、例えば１２個の基本ブロック８が直列に接続される。また、各基本ブロック８内においては、各熱電チップ及び各電極が直列に接続されている。このため、熱電モジュール１に含まれる全ての熱電チップ及び電極が直列に接続され、１対のリード線１１間に１本の電流経路が形成されている。この電流経路は、一方のリード線１１が接続されたパターン９ａから、１列目の３個の基本ブロック８を通過することにより下基板２の全長にわたって＋Ｘ方向に進み、パターン９ｂを通過することにより＋Ｙ方向（又は−Ｙ方向）に１列分進み、２列目の３個の基本ブロック８を通過することにより下基板２の全長にわたって−Ｘ方向に進み、パターン９ｂを通過することにより＋Ｙ方向（又は−Ｙ方向）に１列分進み、３列目の３個の基本ブロック８を通過することにより下基板２の全長にわたって＋Ｘ方向に進み、パターン９ｂを通過することにより＋Ｙ方向（又は−Ｙ方向）に１列分進み、４列目の３個の基本ブロック８を通過することにより下基板２の全長にわたって−Ｘ方向に進み、他方のリード線１１が接続されたパターン９ａに到達する。このように、熱電モジュール１内の電流経路は蛇行状になる。   Thereby, a plurality of, for example, 12 basic blocks 8 are connected in series between the pair of lead wires 11. In each basic block 8, each thermoelectric chip and each electrode are connected in series. For this reason, all thermoelectric chips and electrodes included in the thermoelectric module 1 are connected in series, and one current path is formed between the pair of lead wires 11. This current path travels in the + X direction over the entire length of the lower substrate 2 by passing through the three basic blocks 8 in the first column from the pattern 9a to which one lead wire 11 is connected, and passes through the pattern 9b. Advances in the + Y direction (or -Y direction) by one row, passes through the three basic blocks 8 in the second row, advances in the -X direction over the entire length of the lower substrate 2, and passes through the pattern 9b to + Y Advancing in the direction (or -Y direction) by one column, passing through the three basic blocks 8 in the third column, proceeding in the + X direction over the entire length of the lower substrate 2, and passing through the pattern 9b in the + Y direction (or The pattern 9 is advanced by one row in the −Y direction) and passes through the three basic blocks 8 in the fourth row to advance in the −X direction over the entire length of the lower substrate 2 and to which the other lead wire 11 is connected. To reach. Thus, the current path in the thermoelectric module 1 is serpentine.

本実施形態に係る熱電モジュール１は、例えば、バイオテクノロジー分野における各種の温度制御、加工用の高出力レーザ発振器の温度制御、コンピュータのＣＰＵの冷却等に使用されるものである。例えば、レーザ発振器の温度制御に使用する場合は、上基板３の上面にレーザ発振器が取り付けられ、熱電モジュール１によりこのレーザ発振器が冷却される。   The thermoelectric module 1 according to the present embodiment is used for various temperature control in the biotechnology field, temperature control of a high-power laser oscillator for processing, cooling of a CPU of a computer, and the like. For example, when used for temperature control of a laser oscillator, a laser oscillator is attached to the upper surface of the upper substrate 3, and the laser oscillator is cooled by the thermoelectric module 1.

次に、上述の如く構成された本実施形態に係る熱電モジュールの動作について説明する。この熱電モジュール１においては、リード線１１間に電圧を印加すると、このリード線１１間に形成された電流経路に電流が流れる。これにより、各Ｎ型熱電チップ４及びＰ型熱電チップ５において上側電極７から下側電極６に向かう熱流が発生する。この結果、上側電極７に熱的に接続されている上基板３が吸熱されて冷却され、下側電極６に熱的に接続されている下基板２が廃熱されて加熱される。   Next, the operation of the thermoelectric module according to the present embodiment configured as described above will be described. In the thermoelectric module 1, when a voltage is applied between the lead wires 11, a current flows through a current path formed between the lead wires 11. Thereby, in each N-type thermoelectric chip 4 and P-type thermoelectric chip 5, a heat flow from the upper electrode 7 toward the lower electrode 6 is generated. As a result, the upper substrate 3 thermally connected to the upper electrode 7 is absorbed and cooled, and the lower substrate 2 thermally connected to the lower electrode 6 is waste heat and heated.

本実施形態においては、熱電モジュール１が１２個の基本ブロック８により構成されている。このため、熱電モジュール１を組み立てる際に、熱電モジュール１を構成する全ての熱電チップ４及び５並びに電極６及び７を一時に組み立てるのではなく、比較的サイズが小さい基本ブロック８を予め組み立てておき、この基本ブロック８を、電極パターン９が形成された下基板２に１個ずつ取り付けていき、下基板２に全ての基本ブロック８を取り付けた後、基本ブロック８に電極パターン１０が形成された上基板３を取り付ければよい。これにより、本実施形態に係る熱電モジュール１は、組み立てに際してハンドリング性が良好で、破損しにくい。このため、熱電モジュール１は組み立てが容易である。   In the present embodiment, the thermoelectric module 1 is composed of 12 basic blocks 8. Therefore, when assembling the thermoelectric module 1, not all the thermoelectric chips 4 and 5 and the electrodes 6 and 7 constituting the thermoelectric module 1 are assembled at once, but a basic block 8 having a relatively small size is assembled in advance. The basic blocks 8 are attached one by one to the lower substrate 2 on which the electrode pattern 9 is formed. After all the basic blocks 8 are attached to the lower substrate 2, the electrode pattern 10 is formed on the basic block 8. The upper substrate 3 may be attached. Thereby, the thermoelectric module 1 which concerns on this embodiment has favorable handleability at the time of an assembly, and is hard to be damaged. For this reason, the thermoelectric module 1 is easy to assemble.

また、本実施形態においては、熱電モジュール１を構成する基本ブロック８の数を任意に選択できるため、下基板２及び上基板３のサイズを大きくしても、Ｘ方向に配列される基本ブロック８の数を増やせば、基本ブロック８を大型化する必要がない。このため、熱電モジュール１を大型化しても、組み立てが困難になることがない。   In the present embodiment, the number of basic blocks 8 constituting the thermoelectric module 1 can be arbitrarily selected. Therefore, even if the size of the lower substrate 2 and the upper substrate 3 is increased, the basic blocks 8 arranged in the X direction. If the number is increased, it is not necessary to increase the size of the basic block 8. For this reason, even if the thermoelectric module 1 is enlarged, assembly does not become difficult.

これに対して、前述の特許文献１に示す熱電モジュールにおいては、熱電チップの積層方向には１つの積層体しか配列されておらず、積層体の積層方向の長さは熱電モジュールの大きさによって決定される。このため、熱電モジュールの組み立ては困難なものになる。また、この従来の技術においては、全ての積層体を同時に組み込む必要があるため、熱電モジュールの組み立てはより一層困難である。   On the other hand, in the thermoelectric module shown in Patent Document 1 described above, only one laminated body is arranged in the lamination direction of the thermoelectric chips, and the length of the laminated body in the lamination direction depends on the size of the thermoelectric module. It is determined. For this reason, the assembly of a thermoelectric module becomes difficult. Further, in this conventional technique, since it is necessary to incorporate all the laminates at the same time, it is more difficult to assemble the thermoelectric module.

次に、本発明の第２の実施形態について説明する。図２（ａ）は本実施形態に係る熱電モジュールを示す平面図であり、（ｂ）はその側面図である。図２（ａ）及び（ｂ）に示すように、本実施形態に係る熱電モジュール１ａにおいては、上基板が基本ブロック８毎に分割されている。即ち、前述の第１の実施形態に係る熱電モジュールの上基板３の替わりに、Ｘ方向に３個、Ｙ方向に４個、合計１２個に分割された上基板３ａが設けられている。そして、各上基板３ａが、夫々１個の基本ブロック８に連結されている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。本実施形態においては、上基板が分割されていることにより、熱電モジュールの駆動時に発生する熱応力が緩和され、熱電モジュールの耐久性が向上する。   Next, a second embodiment of the present invention will be described. FIG. 2A is a plan view showing the thermoelectric module according to this embodiment, and FIG. 2B is a side view thereof. As shown in FIGS. 2A and 2B, in the thermoelectric module 1 a according to this embodiment, the upper substrate is divided for each basic block 8. That is, instead of the upper substrate 3 of the thermoelectric module according to the first embodiment described above, an upper substrate 3a divided into a total of twelve, three in the X direction and four in the Y direction, is provided. Each upper substrate 3 a is connected to one basic block 8. Other configurations in the present embodiment are the same as those in the first embodiment. In the present embodiment, by dividing the upper substrate, the thermal stress generated when the thermoelectric module is driven is relaxed, and the durability of the thermoelectric module is improved.

次に、本発明の第３の実施形態について説明する。図３は本実施形態に係る熱電モジュールを示す側面図である。本実施形態に係る熱電モジュール１ｂにおいては、前述の第２の実施形態と同様に、上基板として、基本ブロック８毎に分割された１２個の上基板３ａが設けられている。そして、下基板として、前述の第１の実施形態における下基板２の替わりに、Ｘ方向に３個、Ｙ方向に４個、合計１２個に分割された下基板２ａが設けられている。そして、基本ブロック間接続用パターン９ｃは、Ｘ方向中央に配置された下基板２ａ上に形成されている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。本実施形態においては、上基板及び下基板の双方が夫々分割されていることにより、熱電モジュールの駆動時に発生する熱応力がより小さくなり、熱電モジュールの耐久性が更に向上する。   Next, a third embodiment of the present invention will be described. FIG. 3 is a side view showing the thermoelectric module according to the present embodiment. In the thermoelectric module 1b according to the present embodiment, 12 upper substrates 3a divided for each basic block 8 are provided as upper substrates as in the second embodiment. As the lower substrate, instead of the lower substrate 2 in the first embodiment described above, a lower substrate 2a divided into a total of twelve, three in the X direction and four in the Y direction, is provided. The basic block connection pattern 9c is formed on the lower substrate 2a disposed at the center in the X direction. Other configurations in the present embodiment are the same as those in the first embodiment. In this embodiment, since both the upper substrate and the lower substrate are divided, the thermal stress generated when the thermoelectric module is driven is further reduced, and the durability of the thermoelectric module is further improved.

次に、本発明の第４の実施形態について説明する。図４（ａ）は本実施形態に係る熱電モジュールを示す平面図であり、（ｂ）はその側面図である。図４（ａ）及び（ｂ）に示すように、本実施形態に係る熱電モジュール１ｃは、前述の第１の実施形態に係る熱電モジュールから、上基板３（図１（ａ）参照）を除いたものである。本実施形態においては、上基板がなくなることにより、駆動時に発生する熱応力が小さくなり、耐久性が向上する。また、熱抵抗となっていた上基板が除かれることにより、熱電モジュールの駆動効率も向上する。但し、上基板がなく、上側電極７がむき出しになっているため、上側基板７と接触して配置されるヒートシンク材（図示せず）の表面は、絶縁処理されている必要がある。   Next, a fourth embodiment of the present invention will be described. FIG. 4A is a plan view showing the thermoelectric module according to the present embodiment, and FIG. 4B is a side view thereof. As shown in FIGS. 4A and 4B, the thermoelectric module 1c according to the present embodiment excludes the upper substrate 3 (see FIG. 1A) from the thermoelectric module according to the first embodiment described above. It is a thing. In the present embodiment, the absence of the upper substrate reduces the thermal stress generated during driving and improves the durability. In addition, the driving efficiency of the thermoelectric module is improved by removing the upper substrate which has become the thermal resistance. However, since there is no upper substrate and the upper electrode 7 is exposed, the surface of the heat sink material (not shown) disposed in contact with the upper substrate 7 needs to be insulated.

次に、本発明の第５の実施形態について説明する。図５は本実施形態に係る熱電モジュールを示す側面図である。図５に示すように、本実施形態に係る熱電モジュール１ｄにおいては、前述の第４の実施形態に係る熱電モジュール１ｃと比較して、上側電極７の上端部に絶縁層１６が設けられている点が異なっている。絶縁層１６は、例えば溶射法により上側電極７の上端部に形成され、上側電極７と一体化されたセラミックス膜である。本実施形態における上記以外の構成は、前述の第４の実施形態と同様である。   Next, a fifth embodiment of the present invention will be described. FIG. 5 is a side view showing the thermoelectric module according to the present embodiment. As shown in FIG. 5, in the thermoelectric module 1 d according to the present embodiment, an insulating layer 16 is provided on the upper end portion of the upper electrode 7 as compared with the thermoelectric module 1 c according to the fourth embodiment described above. The point is different. The insulating layer 16 is a ceramic film formed on the upper end portion of the upper electrode 7 by, for example, a thermal spraying method and integrated with the upper electrode 7. Other configurations in the present embodiment are the same as those in the fourth embodiment described above.

本実施形態においては、上側電極７の上端部に絶縁層１６が設けられているため、上基板として、導電材料からなる部材、例えばＡｌからなる部材を取り付けることができる。これにより、上基板として、熱伝導性が優れた導電性ヒートシンクブロックを、その表面に絶縁処理をすることなく設けることができ、熱電モジュールの効率を向上させることができる。   In the present embodiment, since the insulating layer 16 is provided on the upper end portion of the upper electrode 7, a member made of a conductive material, for example, a member made of Al can be attached as the upper substrate. As a result, a conductive heat sink block having excellent thermal conductivity can be provided as the upper substrate without performing an insulation treatment on the surface, and the efficiency of the thermoelectric module can be improved.

なお、絶縁層１６は、スパッタ法により形成されたものであってもよい。また、アルミナ又はＡｌＮ等のセラミックスからなるシート材が上側電極７に接合されたものであってもよい。更に、絶縁層１６は有機皮膜により形成されていてもよい。   The insulating layer 16 may be formed by a sputtering method. Further, a sheet material made of ceramic such as alumina or AlN may be bonded to the upper electrode 7. Furthermore, the insulating layer 16 may be formed of an organic film.

次に、本発明の第６の実施形態について説明する。図６は本実施形態に係る熱電モジュールを示す側面図である。図６に示すように、本実施形態に係る熱電モジュール１ｅにおいては、廃熱側基板である下基板２に連結された下側電極６ａが、吸熱側基板である上基板３に連結された上側電極７よりも太くなっている。即ち、下側電極６ａのＸ方向における長さが、上側電極７のＸ方向における長さよりも長くなっている。これにより、下側電極６ａにおける熱流方向（上下方向）に直交する断面、即ち、下基板２の上面に平行な断面の断面積が、上側電極７よりも大きくなっている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。   Next, a sixth embodiment of the present invention will be described. FIG. 6 is a side view showing the thermoelectric module according to the present embodiment. As shown in FIG. 6, in the thermoelectric module 1e according to the present embodiment, the lower electrode 6a connected to the lower substrate 2 that is the waste heat side substrate is connected to the upper substrate 3 that is the heat absorption side substrate. It is thicker than the electrode 7. That is, the length of the lower electrode 6a in the X direction is longer than the length of the upper electrode 7 in the X direction. Thereby, the cross section of the lower electrode 6 a perpendicular to the heat flow direction (vertical direction), that is, the cross section of the cross section parallel to the upper surface of the lower substrate 2 is larger than that of the upper electrode 7. Other configurations in the present embodiment are the same as those in the first embodiment.

一般に、熱電モジュールにおいては、電流が流れることにより、熱電モジュール自体がジュール熱を発するため、吸熱側から流入する熱量よりも、廃熱側へ流出する熱量の方が大きくなる。本実施形態においては、上述の如く、下側電極６ａにおける下基板２の上面に平行な断面の断面積を、上側電極７における断面積よりも大きくすることにより、下側電極の熱抵抗を上側電極の熱抵抗よりも低くし、熱電モジュール全体の効率を向上させることができる。また、基本ブロック８の両端部に配置された下側電極６ａにおいては、電流も熱流と同様に上下方向に流れるため、下側電極６ａにおける下基板２の上面に平行な断面の断面積を大きくすることにより、下側電極６ａの電気抵抗を低減することができる。この結果、熱電モジュール全体の電気抵抗を低減することができる。   In general, in a thermoelectric module, since the thermoelectric module itself generates Joule heat when current flows, the amount of heat flowing out to the waste heat side is larger than the amount of heat flowing in from the heat absorption side. In the present embodiment, as described above, the cross-sectional area of the lower electrode 6a that is parallel to the upper surface of the lower substrate 2 is made larger than the cross-sectional area of the upper electrode 7, thereby increasing the thermal resistance of the lower electrode. The efficiency of the entire thermoelectric module can be improved by making it lower than the thermal resistance of the electrode. In addition, in the lower electrodes 6a arranged at both ends of the basic block 8, since the current flows in the vertical direction as well as the heat flow, the sectional area of the section parallel to the upper surface of the lower substrate 2 in the lower electrode 6a is increased. By doing so, the electrical resistance of the lower electrode 6a can be reduced. As a result, the electrical resistance of the entire thermoelectric module can be reduced.

なお、本実施形態においては、下側電極６ａにおける熱流方向に直交する断面の断面積を大きくするために、Ｘ方向の長さを長くする例を示したが、本発明はこれに限定されず、Ｙ方向の長さを長くしてもよく、Ｘ方向及びＹ方向の両方の長さを長くしてもよい。また、本実施形態においては、全ての下側電極を太くする例を示したが、一部の電極を太くするだけでもよい。例えば、基本ブロックの両端部に配置された下側電極のみを太くしても、熱電モジュールの熱抵抗及び電気抵抗を低減する効果が得られる。更に、本実施形態においては、下基板を廃熱側基板としたが、上基板を廃熱側基板とする場合は、下側電極よりも上側電極を太くする。   In the present embodiment, an example in which the length in the X direction is increased in order to increase the cross-sectional area of the cross section perpendicular to the heat flow direction in the lower electrode 6a has been described, but the present invention is not limited to this. The length in the Y direction may be increased, and the lengths in both the X direction and the Y direction may be increased. Further, in the present embodiment, an example in which all the lower electrodes are thickened is shown, but only a part of the electrodes may be thickened. For example, even if only the lower electrodes arranged at both ends of the basic block are thickened, the effect of reducing the thermal resistance and electrical resistance of the thermoelectric module can be obtained. Furthermore, in the present embodiment, the lower substrate is a waste heat side substrate, but when the upper substrate is a waste heat side substrate, the upper electrode is made thicker than the lower electrode.

次に、本発明の第７の実施形態について説明する。図７は本実施形態に係る熱電モジュールを示す側面図である。図７に示すように、本実施形態は、前述の第２の実施形態と第６の実施形態とを組み合わせたものである。即ち、本実施形態に係る熱電モジュール１ｆは、第２の実施形態に係る上基板が分割された熱電モジュールにおいて、第６の実施形態と同様に、下側電極を上側電極よりも太くしたものである。本実施形態に係る上記以外の構成は、前述の第２の実施形態と同様である。また、本実施形態に係る効果は、前述の第２及び第６の実施形態と同様である。   Next, a seventh embodiment of the present invention will be described. FIG. 7 is a side view showing the thermoelectric module according to the present embodiment. As shown in FIG. 7, the present embodiment is a combination of the second embodiment and the sixth embodiment described above. That is, the thermoelectric module 1f according to the present embodiment is a thermoelectric module in which the upper substrate according to the second embodiment is divided, and the lower electrode is made thicker than the upper electrode, as in the sixth embodiment. is there. Other configurations of the present embodiment are the same as those of the second embodiment described above. The effects according to this embodiment are the same as those in the second and sixth embodiments described above.

次に、本発明の第８の実施形態について説明する。図８は本実施形態に係る熱電モジュールを示す側面図である。図８に示すように、本実施形態は、前述の第４の実施形態と第６の実施形態とを組み合わせたものである。即ち、本実施形態に係る熱電モジュール１ｇは、第４の実施形態に係る上基板が省略された熱電モジュールにおいて、第６の実施形態と同様に、下側電極を上側電極よりも太くしたものである。本実施形態に係る上記以外の構成は、前述の第４の実施形態と同様である。また、本実施形態に係る効果は、前述の第２及び第６の実施形態と同様である。   Next, an eighth embodiment of the present invention will be described. FIG. 8 is a side view showing the thermoelectric module according to the present embodiment. As shown in FIG. 8, the present embodiment is a combination of the fourth embodiment and the sixth embodiment described above. That is, the thermoelectric module 1g according to the present embodiment is a thermoelectric module in which the upper substrate according to the fourth embodiment is omitted, and the lower electrode is made thicker than the upper electrode as in the sixth embodiment. is there. Other configurations of the present embodiment are the same as those of the fourth embodiment described above. The effects according to this embodiment are the same as those in the second and sixth embodiments described above.

なお、前述の第７の実施形態において、前述の第３の実施形態のように上基板及び下基板の双方が分割されていてもよく、前述の第８の実施形態において、前述の第５の実施形態のように上側電極の上端部に絶縁層が形成されていてもよい。   In the seventh embodiment described above, both the upper substrate and the lower substrate may be divided as in the third embodiment described above. In the eighth embodiment described above, the fifth substrate described above may be used. As in the embodiment, an insulating layer may be formed on the upper end of the upper electrode.

次に、本発明の第９の実施形態及びその第１乃至第３の変形例について説明する。図９（ａ）は本実施形態に係る熱電モジュールの基本ブロックを示す側面図であり、（ｂ）は本実施形態の第１の変形例における基本ブロックを示す側面図であり、（ｃ）は本実施形態の第２の変形例における基本ブロックを示す側面図であり、（ｄ）は本実施形態の第３の変形例における基本ブロックを示す側面図である。第９の実施形態及びその第１乃至第３の変形例は、前述の第１の実施形態と比較して、下側電極及び上側電極の形状が異なっている。第９の実施形態及びその第１乃至第３の変形例におけるそれ以外の構成は、前述の第１の実施形態と同様である。   Next, a ninth embodiment of the present invention and first to third modifications thereof will be described. FIG. 9A is a side view showing the basic block of the thermoelectric module according to the present embodiment, FIG. 9B is a side view showing the basic block in the first modification of the present embodiment, and FIG. It is a side view which shows the basic block in the 2nd modification of this embodiment, (d) is a side view which shows the basic block in the 3rd modification of this embodiment. The ninth embodiment and the first to third modifications thereof are different from the first embodiment in the shapes of the lower electrode and the upper electrode. Other configurations in the ninth embodiment and the first to third modifications are the same as those in the first embodiment.

図９（ａ）に示すように、第９の実施形態においては、下側電極６ｂ及び上側電極７ｂに段差が形成されている。即ち、下側電極６ｂにおいては、下部が上部に比べて太くなっている。また、上側電極７ｂにおいては、上部が下部に比べて太くなっている。そして、各電極の細い部分間、即ち、下側電極６ｂの上部と上側電極７ｂの下部との間に、熱電チップが挟まれており、各電極の太い部分は、熱電チップの上下に位置している。即ち、下側電極６ｂ及び上側電極７ｂにおけるＮ型熱電チップ４とＰ型熱電チップ５との間に位置する部分が、他の部分よりも細くなっている。   As shown in FIG. 9A, in the ninth embodiment, a step is formed in the lower electrode 6b and the upper electrode 7b. That is, in the lower electrode 6b, the lower part is thicker than the upper part. In the upper electrode 7b, the upper part is thicker than the lower part. The thermoelectric chip is sandwiched between the thin portions of each electrode, that is, between the upper part of the lower electrode 6b and the lower part of the upper electrode 7b, and the thick parts of each electrode are located above and below the thermoelectric chip. ing. That is, the part located between the N-type thermoelectric chip 4 and the P-type thermoelectric chip 5 in the lower electrode 6b and the upper electrode 7b is thinner than the other parts.

これにより、各電極における熱流方向に直交する断面積が増大し、電極の熱抵抗が低減する。また、基本ブロック８の組み立ても容易になる。   Thereby, the cross-sectional area orthogonal to the heat flow direction in each electrode increases, and the thermal resistance of the electrode decreases. Further, the basic block 8 can be easily assembled.

また、図９（ｂ）に示すように、本実施形態の第１の変形例においては、下側電極６ｃ及び上側電極７ｃの中央部付近に、熱電チップが嵌合するような凹部１７が形成されている。これにより、熱電チップが凹部１７に嵌合するため、基本ブロック８の組み立てが一層容易になる。   Further, as shown in FIG. 9B, in the first modification of the present embodiment, a recess 17 is formed in the vicinity of the center of the lower electrode 6c and the upper electrode 7c to fit the thermoelectric chip. Has been. Thereby, since the thermoelectric chip fits into the recess 17, the assembly of the basic block 8 is further facilitated.

更に、図９（ｃ）に示すように、本実施形態の第２の変形例においては、下側電極６ｄ及び上側電極７ｄの幅、即ちＹ方向の長さが、各熱電チップの幅よりも大きくなっており、更に、各電極に熱電チップが嵌合する凹部１８が形成されている。これにより、熱電チップが凹部１８に嵌合するため、基本ブロック８の組み立てがより一層容易になる。   Further, as shown in FIG. 9C, in the second modification of the present embodiment, the width of the lower electrode 6d and the upper electrode 7d, that is, the length in the Y direction is larger than the width of each thermoelectric chip. In addition, a recess 18 into which each thermoelectric chip is fitted is formed in each electrode. Thereby, since the thermoelectric chip fits into the recess 18, the assembly of the basic block 8 is further facilitated.

更にまた、図９（ｄ）に示すように、本実施形態の第３の変形例においては、下側電極６ｅ及び上側電極７ｅがヒートパイプ構造となっている。ヒートパイプ構造とは、閉じたパイプの内部１９を真空にし、水等の作動液を少量封入したものであり、このヒートパイプ構造により、より低い熱抵抗を実現できる。   Furthermore, as shown in FIG. 9D, in the third modification of the present embodiment, the lower electrode 6e and the upper electrode 7e have a heat pipe structure. The heat pipe structure is a structure in which the inside 19 of a closed pipe is evacuated and a small amount of hydraulic fluid such as water is enclosed, and this heat pipe structure can realize a lower thermal resistance.

次に、本発明の第１０の実施形態について説明する。本実施形態は、前述の第１の実施形態に係る熱電モジュールの製造方法の実施形態である。図１０（ａ）乃至（ｅ）は、本実施形態に係る熱電モジュールの製造方法をその工程順に示す斜視図であり、図１１は、本実施形態に係る熱電モジュールの製造方法における図１０（ｅ）の次の工程を示す側面図であり、図１２は、本実施形態に係る熱電モジュールの製造方法における図１１の次の工程を示す側面図である。   Next, a tenth embodiment of the present invention will be described. This embodiment is an embodiment of a method for manufacturing a thermoelectric module according to the first embodiment described above. FIGS. 10A to 10E are perspective views showing the manufacturing method of the thermoelectric module according to this embodiment in the order of the steps, and FIG. 11 shows the manufacturing method of the thermoelectric module according to this embodiment. ) Is a side view showing the next step, and FIG. 12 is a side view showing the next step of FIG. 11 in the method for manufacturing the thermoelectric module according to the present embodiment.

先ず、図１０（ａ）に示すように、熱電材料からなるバルク材２１を作製する。このバルク材２１は、鋳造法の一種である一方向凝固法、又は焼結法等により作製する。   First, as shown in FIG. 10A, a bulk material 21 made of a thermoelectric material is produced. The bulk material 21 is produced by a unidirectional solidification method, which is a kind of casting method, or a sintering method.

次に、図１０（ｂ）に示すように、バルク材２１を内周刃装置又はマルチワイヤ装置（図示せず）により、例えば０．４ｍｍ毎にスライスする。これにより、バルク材２１から複数枚のウエハ２２を作製する。   Next, as shown in FIG. 10B, the bulk material 21 is sliced, for example, every 0.4 mm by an inner peripheral blade device or a multi-wire device (not shown). Thereby, a plurality of wafers 22 are produced from the bulk material 21.

次に、図１０（ｃ）に示すように、めっき槽３１にめっき液３２を満たし、このめっき液３２にウエハ２２を浸漬させ、無電解めっき法によりウエハ２２の表面にＮｉ層をめっきする。このとき、Ｎｉ層の厚さは例えば４μｍとする。なお、このとき、電解めっき法によりＮｉ層をめっきしてもよい。次に、このＮｉ層上に、更にＡｕ層をめっきする。このＡｕ層は、後の工程において、半田付け性を向上させるためのものである。   Next, as shown in FIG. 10C, a plating bath 31 is filled with a plating solution 32, the wafer 22 is immersed in the plating solution 32, and a Ni layer is plated on the surface of the wafer 22 by an electroless plating method. At this time, the thickness of the Ni layer is, for example, 4 μm. At this time, the Ni layer may be plated by an electrolytic plating method. Next, an Au layer is further plated on the Ni layer. This Au layer is for improving solderability in a later process.

次に、図１０（ｄ）に示すように、めっき後のウエハ２２をダイシング装置（図示せず）によりダイシングし、例えば、縦が３ｍｍ、横が３ｍｍの矩形状に切り出す。これにより、図１０（ｅ）に示すように、ウエハ２２（図１０（ｄ）参照）を、複数個の熱電チップ２３に切り分ける。この熱電チップ２３は、図１に示すＮ型熱電チップ４又はＰ型熱電チップ５である。   Next, as shown in FIG. 10D, the plated wafer 22 is diced by a dicing apparatus (not shown), and is cut into a rectangular shape having a length of 3 mm and a width of 3 mm, for example. Thereby, as shown in FIG. 10E, the wafer 22 (see FIG. 10D) is cut into a plurality of thermoelectric chips 23. The thermoelectric chip 23 is the N-type thermoelectric chip 4 or the P-type thermoelectric chip 5 shown in FIG.

次に、図１１に示すように、例えばＣｕからなるブロックの表面にＮｉ層をめっきして、下側電極６及び上側電極７を作製する。また、例えば、Ｓｎ−Ｓｂ系半田からなるシート状の半田材１２を用意する。そして、下側電極６、半田材１２、Ｎ型熱電チップ４、半田材１２、上側電極７、半田材１２、Ｐ型熱電チップ５、半田材１２、下側電極６、半田材１２、Ｎ型熱電チップ４、半田材１２、上側電極７、半田材１２、Ｐ型熱電チップ５、半田材１２、下側電極６をこの順に積層し、加熱することにより半田材１２を溶融させ、これらを相互に接合する。これにより、基本ブロック８が作製される。この基本ブロック８を、例えば１２個作製する。   Next, as shown in FIG. 11, for example, a Ni layer is plated on the surface of a block made of Cu, so that the lower electrode 6 and the upper electrode 7 are produced. Further, for example, a sheet-like solder material 12 made of Sn—Sb solder is prepared. The lower electrode 6, the solder material 12, the N-type thermoelectric chip 4, the solder material 12, the upper electrode 7, the solder material 12, the P-type thermoelectric chip 5, the solder material 12, the lower electrode 6, the solder material 12, and the N-type The thermoelectric chip 4, the solder material 12, the upper electrode 7, the solder material 12, the P-type thermoelectric chip 5, the solder material 12, and the lower electrode 6 are laminated in this order, and the solder material 12 is melted by heating, and these are mutually connected To join. Thereby, the basic block 8 is produced. For example, twelve basic blocks 8 are produced.

一方、図１２に示すように、例えばアルミナからなる下基板２の上面にＣｕ層をめっきすることにより、電極パターン９を形成する。また、例えばアルミナからなる上基板３の下面にＣｕ層をめっきすることにより、電極パターン１０を形成する。そして、電極パターン９が形成された下基板２上に、基本ブロック８を１つずつ搭載していく。このとき、基本ブロック８の下側電極６と電極パターン９との間に、シート状の半田材１３を介在させる。半田材１３は例えばＳｎ−Ｓｂ系半田により形成するが、その融点は、半田材１２（図１１参照）の融点よりも低いことが望ましい。なお、図１２においては、図を簡略化するために、半田材１２は図示を省略している。   On the other hand, as shown in FIG. 12, the electrode pattern 9 is formed by plating a Cu layer on the upper surface of the lower substrate 2 made of alumina, for example. Further, the electrode pattern 10 is formed by plating a Cu layer on the lower surface of the upper substrate 3 made of alumina, for example. Then, the basic blocks 8 are mounted one by one on the lower substrate 2 on which the electrode pattern 9 is formed. At this time, a sheet-like solder material 13 is interposed between the lower electrode 6 of the basic block 8 and the electrode pattern 9. The solder material 13 is formed of, for example, Sn—Sb solder, and the melting point is preferably lower than the melting point of the solder material 12 (see FIG. 11). In FIG. 12, the solder material 12 is not shown in order to simplify the drawing.

全ての基本ブロック８を搭載した後、基本ブロック８の上に、電極パターン１０が形成された上基板３を載置する。このとき、基本ブロック８の上側電極７と電極パターン１０との間に、シート状の半田材１３を介在させる。そして、この下基板２、基本ブロック８、上基板２からなる積層体を加熱して、半田材１３を溶融させる。このとき、半田材１３は溶融するが、半田材１２は溶融しないような温度に加熱する。これにより、下基板２、基本ブロック８、上基板３が相互に接合されて一体化し、熱電モジュール１が製造される。   After mounting all the basic blocks 8, the upper substrate 3 on which the electrode pattern 10 is formed is placed on the basic block 8. At this time, a sheet-like solder material 13 is interposed between the upper electrode 7 of the basic block 8 and the electrode pattern 10. And the laminated body which consists of this lower board | substrate 2, the basic block 8, and the upper board | substrate 2 is heated, and the solder material 13 is fuse | melted. At this time, the solder material 13 is melted, but the solder material 12 is heated to a temperature that does not melt. As a result, the lower substrate 2, the basic block 8, and the upper substrate 3 are joined and integrated with each other, and the thermoelectric module 1 is manufactured.

本実施形態においては、熱電モジュール１を構成する全ての熱電チップ及び電極を一時に組み立てるのではなく、先ず、比較的小さなサイズの基本ブロック８を複数個作製し、次に、下基板２上に基本ブロック８を１個ずつ順番に載置していくことができる。このため、ハンドリング性が良く、各部品を誤って破損してしまうことが少なく、組み立てが容易である。   In the present embodiment, instead of assembling all the thermoelectric chips and electrodes constituting the thermoelectric module 1 at a time, first, a plurality of basic blocks 8 having a relatively small size are produced, and then, on the lower substrate 2. The basic blocks 8 can be placed one by one in order. For this reason, it is easy to handle, and it is unlikely that each part is accidentally damaged, and assembly is easy.

なお、図１２に示す工程において、上基板３の替わりに、１２個に分割された上基板３ａ（図２参照）を基本ブロック８上に載置すれば、前述の第２の実施形態に係る熱電モジュール１ａ（図２参照）を製造することができる。また、下基板２の替わりに１２個に分割された下基板２ａを使用し、上基板３の替わりに１２個に分割された上基板３ａ（図３参照）を使用すれば、前述の第３の実施形態に係る熱電モジュール１ｂ（図３参照）を製造することができる。更に、上基板３を省略すれば、前述の第４の実施形態に係る熱電モジュール１ｃ（図４参照）を製造することができ、このとき、上側電極７の上端部に絶縁層１６を形成すれば、前述の第５の実施形態に係る熱電モジュール１ｄ（図５参照）を製造することができる。更にまた、下側電極として、上側電極７よりも太い電極６ａ（図６参照）を使用すれば、前述の第６乃至第８の実施形態に係る熱電モジュール（図６乃至図８参照）を製造することができる。更にまた、下側電極及び上側電極として、図９（ａ）乃至（ｄ）に示すような電極を使用すれば、前述の第９の実施形態及びその第１乃至第３の変形例に係る熱電モジュール（図９（ａ）乃至（ｄ）参照）を製造することができる。   In the process shown in FIG. 12, if the upper substrate 3a (see FIG. 2) divided into 12 pieces is placed on the basic block 8 instead of the upper substrate 3, the second embodiment will be described. The thermoelectric module 1a (see FIG. 2) can be manufactured. If the lower substrate 2a divided into 12 pieces is used instead of the lower substrate 2, and the upper substrate 3a divided into 12 pieces (see FIG. 3) is used instead of the upper substrate 3, the third substrate described above is used. The thermoelectric module 1b (see FIG. 3) according to the embodiment can be manufactured. Furthermore, if the upper substrate 3 is omitted, the thermoelectric module 1c (see FIG. 4) according to the above-described fourth embodiment can be manufactured. At this time, the insulating layer 16 is formed on the upper end portion of the upper electrode 7. For example, the thermoelectric module 1d (see FIG. 5) according to the fifth embodiment described above can be manufactured. Furthermore, if the electrode 6a (see FIG. 6) thicker than the upper electrode 7 is used as the lower electrode, the thermoelectric module (see FIGS. 6 to 8) according to the sixth to eighth embodiments is manufactured. can do. Furthermore, if the electrodes as shown in FIGS. 9A to 9D are used as the lower electrode and the upper electrode, the thermoelectric devices according to the ninth embodiment and the first to third modifications described above are used. A module (see FIGS. 9A to 9D) can be manufactured.

なお、上述の各実施形態においては、各基本ブロック８において、下側電極６、Ｎ型熱電チップ４、上側電極７、Ｐ型熱電チップ５がこの順に積層された基本サイクルが２回繰り返され、且つ基本ブロック８の両端部に下側電極６が配置されている。このため、基本ブロック８が、３個の下側電極６及び各２個のＮ型熱電チップ４、上側電極７、Ｐ型熱電チップ５により構成されている。しかしながら、本発明はこれに限定されず、ｎを任意の自然数とするとき、各基本ブロックにおいて前述の基本サイクルがｎ回繰り返されていてもよい。この場合、（ｎ＋１）個目の下側電極６が、ｎサイクル目の上側電極７との間でｎサイクル目のＰ型熱電チップ５を挟む位置に配置され、このｎサイクル目のＰ型熱電チップ５に接続される。このとき、各基本ブロックは、（ｎ＋１）個の下側電極６、各ｎ個のＮ型熱電チップ４、上側電極７、Ｐ型熱電チップ５により構成される。   In each of the above-described embodiments, in each basic block 8, the basic cycle in which the lower electrode 6, the N-type thermoelectric chip 4, the upper electrode 7, and the P-type thermoelectric chip 5 are stacked in this order is repeated twice. In addition, lower electrodes 6 are disposed at both ends of the basic block 8. Therefore, the basic block 8 includes three lower electrodes 6, two N-type thermoelectric chips 4, an upper electrode 7, and a P-type thermoelectric chip 5. However, the present invention is not limited to this, and when n is an arbitrary natural number, the basic cycle described above may be repeated n times in each basic block. In this case, the (n + 1) th lower electrode 6 is arranged at a position sandwiching the nth cycle P-type thermoelectric chip 5 between the nth cycle upper electrode 7 and the nth cycle P-type thermoelectric chip 5. Connected to. At this time, each basic block includes (n + 1) lower electrodes 6, n n-type thermoelectric chips 4, upper electrodes 7, and P-type thermoelectric chips 5.

また、上述の各実施形態においては、下基板２を廃熱側、上基板３を吸熱側としたが、これを逆にしてもよい。   In each of the above-described embodiments, the lower substrate 2 is the waste heat side and the upper substrate 3 is the heat absorption side, but this may be reversed.

更に、上述の各実施形態においては、下基板２及び上基板３をアルミナにより形成する例を示したが、本発明はこれに限定されず、下基板２及び上基板３を、窒化アルミニウム（ＡｌＮ）若しくは炭化珪素（ＳｉＣ）等の絶縁セラミックス、又は表面が絶縁処理された金属板により形成してもよい。つまり、下基板２及び上基板３においては、少なくとも表面における電極パターンが形成される位置が絶縁されていればよい。表面が絶縁された金属板により基板を形成することにより、電極と基板との間の電気的絶縁を確保しつつ、基板の熱伝導性を向上させることができる。これにより、基板をヒートシンクとして使用することもできる。   Further, in each of the above-described embodiments, an example in which the lower substrate 2 and the upper substrate 3 are formed of alumina has been shown. However, the present invention is not limited to this, and the lower substrate 2 and the upper substrate 3 are made of aluminum nitride (AlN ) Or an insulating ceramic such as silicon carbide (SiC), or a metal plate whose surface is insulated. That is, in the lower substrate 2 and the upper substrate 3, at least the position where the electrode pattern is formed on the surface may be insulated. By forming the substrate with a metal plate whose surface is insulated, the thermal conductivity of the substrate can be improved while ensuring electrical insulation between the electrode and the substrate. Thereby, a board | substrate can also be used as a heat sink.

更にまた、上述の各実施形態においては、下側電極６及び上側電極７をＣｕからなるブロックにＮｉ層をめっきして形成する例を示したが、本発明はこれに限定されず、Ｎｉ層の表面に更に金（Ａｕ）めっき層、パラジウム（Ｐｄ）めっき層、錫（Ｓｎ）めっき層又は半田めっき層を形成してもよい。また、ブロックをＣｕ合金、アルミニウム（Ａｌ）、Ａｌ合金、カーボン（Ｃ）系材料等の電気伝導性材料により形成してもよい。又は、カーボン系の材料により多孔質体を形成し、この多孔質部分にＡｌ若しくはＣｕ等の金属を充填してもよい。この場合は、カーボン系材料からなる多孔質体の表面に、Ｎｉ層をめっきすることが好ましい。これにより、カーボンの粉末が熱電モジュール内で飛散することを防止でき、カーボン粉末に起因するショートの発生を防止できる。   Furthermore, in each of the above-described embodiments, an example in which the lower electrode 6 and the upper electrode 7 are formed by plating a Ni layer on a block made of Cu has been shown, but the present invention is not limited to this, and the Ni layer Further, a gold (Au) plating layer, a palladium (Pd) plating layer, a tin (Sn) plating layer, or a solder plating layer may be formed on the surface. The block may be formed of an electrically conductive material such as a Cu alloy, aluminum (Al), Al alloy, or carbon (C) material. Alternatively, a porous body may be formed from a carbon-based material, and the porous portion may be filled with a metal such as Al or Cu. In this case, it is preferable to plate the Ni layer on the surface of the porous body made of the carbon-based material. Thereby, it is possible to prevent the carbon powder from scattering in the thermoelectric module, and it is possible to prevent the occurrence of a short circuit due to the carbon powder.

更にまた、電極パターン９及び１０を形成する材料はＣｕに限定されず、Ｃｕ合金、Ａｌ、Ａｌ合金等のＣｕ以外の金属又は合金により形成されていてもよい。また、電極パターン９及び１０の形成方法はめっき法に限定されず、気相法、ＤＢＣ（Direct Bonding Copper）法、ろう付け法、印刷法等により形成してもよく、Ｃｕ等からなる小片を基板に接着して電極パターンとしてもよい。更に、電極パターンには、必要に応じて、表面にＮｉめっき又はＡｕめっき等を施してもよい。   Furthermore, the material for forming the electrode patterns 9 and 10 is not limited to Cu, and may be formed of a metal or alloy other than Cu, such as a Cu alloy, Al, or an Al alloy. Moreover, the formation method of the electrode patterns 9 and 10 is not limited to the plating method, and may be formed by a vapor phase method, a DBC (Direct Bonding Copper) method, a brazing method, a printing method, or the like. The electrode pattern may be bonded to the substrate. Further, the electrode pattern may be subjected to Ni plating, Au plating, or the like as necessary.

更にまた、各熱電チップと各電極との間に介在させる半田材１２、及び各電極と各電極パターンとの間に介在させる半田材１３は、Ｓｎ−Ｓｂ系の半田材に限定されず、例えば、Ｓｕ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｉｎ系又はＡｕ−Ｓｕ系等の半田材であってもよい。但し、この場合においても、半田材１３の融点は、半田材１２の融点よりも低くすることが好ましい。これにより、半田材１３を溶融させて基本ブロック８を下基板２に接合する際に、基本ブロック８の作製に使用し、既に凝固している半田材１２が溶融することがない。また、半田材の形状はシート形状に限定されず、例えば、半田めっきを形成してもよく、又はクリーム状の半田材を被接合部分に塗布してもよい。また、各熱電チップと各電極との連結は、半田材ではなく、ろう付けによって行ってもよく、機械的な締結により行ってもよい。   Furthermore, the solder material 12 interposed between each thermoelectric chip and each electrode and the solder material 13 interposed between each electrode and each electrode pattern are not limited to Sn-Sb solder materials. It may be a solder material such as Su-Cu, Sn-Ag-Cu, Sn-Zn, Sn-In, or Au-Su. However, even in this case, it is preferable that the melting point of the solder material 13 is lower than the melting point of the solder material 12. Thereby, when the solder material 13 is melted and the basic block 8 is joined to the lower substrate 2, the solder material 12 that is used for manufacturing the basic block 8 and has already solidified does not melt. Further, the shape of the solder material is not limited to the sheet shape, and for example, solder plating may be formed, or a cream-like solder material may be applied to the bonded portion. Further, the connection between each thermoelectric chip and each electrode may be performed not by soldering but by brazing or by mechanical fastening.

更にまた、上述の各実施形態に係る熱電モジュールを上下方向に複数段積層し、多段構成の熱電装置としてもよい。この場合、隣接する熱電モジュールの基板は共通化してもよい。例えば、熱電モジュールを２段重ねる場合は、基板を３枚とし、下から１番目の基板を下段の熱電モジュールの下基板とし、下から２番目の基板を下段の熱電モジュールの上基板と上段の熱電モジュールの下基板を兼ねる基板とし、下から３番目、即ち、最上段の基板を上段の熱電モジュールの上基板としてもよい。また、このとき、下から２番目の基板にスルーホールを形成し、このスルーホールを介して、下段の熱電モジュールの電気経路と上段の熱電モジュールの電気経路とを相互に接続してもよい。   Furthermore, the thermoelectric module according to each of the above-described embodiments may be stacked in a plurality of stages in the vertical direction to form a multi-stage thermoelectric device. In this case, the substrates of adjacent thermoelectric modules may be shared. For example, when two layers of thermoelectric modules are stacked, the number of substrates is three, the first substrate from the bottom is the lower substrate of the lower thermoelectric module, and the second substrate from the bottom is the upper substrate of the lower thermoelectric module and the upper substrate The substrate that doubles as the lower substrate of the thermoelectric module may be used, and the third substrate from the bottom, that is, the uppermost substrate may be the upper substrate of the upper thermoelectric module. At this time, a through hole may be formed in the second substrate from the bottom, and the electrical path of the lower thermoelectric module and the electrical path of the upper thermoelectric module may be connected to each other through this through hole.

更にまた、上述の各実施形態においては、基本ブロックは全て電気的に直列に接続されていたが、並列又は直列と並列との組み合わせでもよい。更にまた、上述の各実施形態では、熱電モジュールを冷却又は温度制御を目的として使用する例を示したが、本発明の熱電モジュールは発電を目的とした用途にも使用できる。   Furthermore, in the above-described embodiments, all the basic blocks are electrically connected in series. However, parallel or a combination of series and parallel may be used. Furthermore, in each of the above-described embodiments, an example in which the thermoelectric module is used for the purpose of cooling or temperature control is shown. However, the thermoelectric module of the present invention can also be used for an application for power generation.

本発明は、熱電チップと電極とが交互に積層された熱電モジュールに利用することができ、特に、バイオテクノロジー分野における各種の温度制御、加工用の高出力レーザ発振器の温度制御、コンピュータのＣＰＵの冷却等に使用される熱電モジュール、及び発電に使用される熱電モジュールに好適に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be used for a thermoelectric module in which thermoelectric chips and electrodes are alternately stacked. In particular, various temperature control in the biotechnology field, temperature control of a high-power laser oscillator for processing, and CPU of a computer It can utilize suitably for the thermoelectric module used for cooling etc., and the thermoelectric module used for electric power generation.

（ａ）は本発明の第１の実施形態に係る熱電モジュールを上方から見た平面図であり、（ｂ）はその側面図である。(A) is the top view which looked at the thermoelectric module which concerns on the 1st Embodiment of this invention from upper direction, (b) is the side view. （ａ）は本発明の第２の実施形態に係る熱電モジュールを示す平面図であり、（ｂ）はその側面図である。(A) is a top view which shows the thermoelectric module which concerns on the 2nd Embodiment of this invention, (b) is the side view. 本発明の第３の実施形態に係る熱電モジュールを示す側面図である。It is a side view which shows the thermoelectric module which concerns on the 3rd Embodiment of this invention. （ａ）は本発明の第４の実施形態に係る熱電モジュールを示す平面図であり、（ｂ）はその側面図である。(A) is a top view which shows the thermoelectric module which concerns on the 4th Embodiment of this invention, (b) is the side view. 本発明の第５の実施形態に係る熱電モジュールを示す側面図である。It is a side view which shows the thermoelectric module which concerns on the 5th Embodiment of this invention. 本発明の第６の実施形態に係る熱電モジュールを示す側面図である。It is a side view which shows the thermoelectric module which concerns on the 6th Embodiment of this invention. 本発明の第７の実施形態に係る熱電モジュールを示す側面図である。It is a side view which shows the thermoelectric module which concerns on the 7th Embodiment of this invention. 本発明の第８の実施形態に係る熱電モジュールを示す側面図である。It is a side view which shows the thermoelectric module which concerns on the 8th Embodiment of this invention. （ａ）は本発明の第９の実施形態に係る熱電モジュールの基本ブロックを示す側面図であり、（ｂ）は本実施形態の第１の変形例における基本ブロックを示す側面図であり、（ｃ）は本実施形態の第２の変形例における基本ブロックを示す側面図であり、（ｄ）は本実施形態の第３の変形例における基本ブロックを示す側面図である。(A) is a side view which shows the basic block of the thermoelectric module which concerns on the 9th Embodiment of this invention, (b) is a side view which shows the basic block in the 1st modification of this embodiment, ( c) is a side view showing a basic block in a second modification of the present embodiment, and (d) is a side view showing a basic block in a third modification of the present embodiment. （ａ）乃至（ｅ）は、本発明の第１０の実施形態に係る熱電モジュールの製造方法をその工程順に示す斜視図である。(A) thru | or (e) are perspective views which show the manufacturing method of the thermoelectric module which concerns on the 10th Embodiment of this invention in the order of the process. 本実施形態に係る熱電モジュールの製造方法における図１０（ｅ）の次の工程を示す側面図である。It is a side view which shows the next process of FIG.10 (e) in the manufacturing method of the thermoelectric module which concerns on this embodiment. 本実施形態に係る熱電モジュールの製造方法における図１１の次の工程を示す側面図である。It is a side view which shows the process following FIG. 11 in the manufacturing method of the thermoelectric module which concerns on this embodiment. 従来の熱電モジュールの積層体を示す側面図である。It is a side view which shows the laminated body of the conventional thermoelectric module.

符号の説明Explanation of symbols

１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ；熱電モジュール ２、２ａ；下基板 ３、３ａ；上基板 ４；Ｎ型熱電チップ ５；Ｐ型熱電チップ ６、６ａ、６ｂ、６ｃ、６ｄ、６ｅ；下側電極 ７、７ｂ、７ｃ、７ｄ、７ｅ；上側電極 ８；基本ブロック ９、１０；電極パターン ９ａ；外部接続用パターン ９ｂ、９ｃ；基本ブロック間接続用パターン ９ｄ；ダミーパターン １１；リード線 １２、１３；半田材 １６；絶縁層 １７、１８；凹部 １９；内部 ２１；バルク材 ２２；ウエハ ２３；熱電チップ ３１；めっき槽 ３２；めっき液 １０１；Ｎ型熱電チップ １０２；低温側電極 １０３；Ｐ型熱電チップ １０４；高温側電極 １０５；積層体 １０６；低温側基板 １０７；高温側基板 １０６ａ、１０７ａ；凹部   1, 1a, 1b, 1c, 1d, 1e, 1f, 1g; thermoelectric module 2, 2a; lower substrate 3, 3a; upper substrate 4; N-type thermoelectric chip 5; P-type thermoelectric chip 6, 6a, 6b, 6c, 6d, 6e; lower electrode 7, 7b, 7c, 7d, 7e; upper electrode 8; basic block 9, 10; electrode pattern 9a; external connection pattern 9b, 9c; inter-block connection pattern 9d; ; Lead wire 12, 13; Solder material 16; Insulating layer 17, 18; Recess 19; Inside 21; Bulk material 22; Wafer 23; Thermoelectric chip 31; Plating tank 32; Plating solution 101; N-type thermoelectric chip 102; Electrode 103; P-type thermoelectric chip 104; High temperature side electrode 105; Laminated body 106; Low temperature side substrate 107; High temperature side substrate 106a, 107a;

Claims (8)

少なくとも表面が絶縁材料からなる基板と、この基板の表面上に形成された複数個の基板電極と、前記基板の表面に平行な第１の方向に沿って配列され、夫々複数個の熱電チップ及び複数個の電極が交互に配列され相互に直列に接続されて構成された複数個の基本ブロックと、を有し、前記基本ブロックは、前記基板に熱的に接続された第１の電極と、前記基板に熱的に接続されていない第２の電極とが、その相互間に第１導電型熱電チップ又は第２導電型熱電チップを配置して交互に前記第１の方向に沿って繰り返し配列され、相互に隣り合う２つの前記基本ブロックのうち、一方の基本ブロックにおける他方の基本ブロック側の端に配置された第１の電極と、前記他方の基本ブロックにおける前記一方の基本ブロック側の端に配置された第１の電極とが、前記基板電極の１つに共通接続されていることを特徴とする熱電モジュール。 A substrate having at least a surface made of an insulating material; a plurality of substrate electrodes formed on the surface of the substrate; and a plurality of thermoelectric chips arranged in a first direction parallel to the surface of the substrate, A plurality of basic blocks configured by alternately arranging a plurality of electrodes and connected to each other in series, the basic block comprising: a first electrode thermally connected to the substrate; The second electrode which is not thermally connected to the substrate and the first conductivity type thermoelectric chip or the second conductivity type thermoelectric chip are arranged between them and alternately arranged along the first direction. Of the two basic blocks adjacent to each other, the first electrode arranged at the end of the other basic block in one basic block, and the end of the one basic block in the other basic block Placed in Thermoelectric module with one of the electrodes, characterized in that is commonly connected to one of said substrate electrode. 少なくとも表面が絶縁材料からなり、前記第２の電極が熱的に接続された他の基板を有することを特徴とする請求項１に記載の熱電モジュール。 2. The thermoelectric module according to claim 1, further comprising another substrate on which at least a surface is made of an insulating material and to which the second electrode is thermally connected. 前記他の基板の枚数が１枚であることを特徴とする請求項２に記載の熱電モジュール。 The thermoelectric module according to claim 2, wherein the number of the other substrates is one. 前記他の基板が前記基本ブロック毎に設けられていることを特徴とする請求項２に記載の熱電モジュール。 The thermoelectric module according to claim 2, wherein the other substrate is provided for each basic block. 前記基板が、前記第１の方向に隣り合う基本ブロックにおける隣り合う第１の電極が共通に接続された基板電極を２個含む第１種の分割基板と、前記第１の電極が共通に接続された基板電極を含まない第２種の分割基板とに分割されていることを特徴とする請求項４に記載の熱電モジュール。 The substrate is connected in common to the first type of divided substrate including two substrate electrodes to which the adjacent first electrodes in the basic blocks adjacent in the first direction are connected in common. The thermoelectric module according to claim 4 , wherein the thermoelectric module is divided into a second type of divided substrate that does not include the formed substrate electrode . 前記第２の電極における前記基板から見て遠い側の端部に絶縁層が形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の熱電モジュール。 6. The thermoelectric module according to claim 1, wherein an insulating layer is formed at an end of the second electrode far from the substrate. 前記第１及び第２の電極のうち、廃熱側の電極における前記基板の表面に平行な断面の断面積が、吸熱側の電極における前記基板の表面に平行な断面の断面積よりも大きいことを特徴とする請求項１乃至６のいずれか１項に記載の熱電モジュール。 Of the first and second electrodes, the cross-sectional area of the cross section of the waste heat side electrode parallel to the surface of the substrate is larger than the cross sectional area of the cross section of the heat absorption side electrode parallel to the surface of the substrate. The thermoelectric module according to claim 1, wherein: 前記第１及び第２の電極における前記第１導電型熱電チップと前記第２導電型熱電チップとの間に位置する部分の前記第１の方向の長さが、前記第１及び第２の電極における前記部分以外の部分の前記第１の方向の長さよりも短いことを特徴とする請求項１乃至７のいずれか１項に記載の熱電モジュール。 The length in the first direction of the portion located between the first conductivity type thermoelectric chip and the second conductivity type thermoelectric chip in the first and second electrodes is the first and second electrodes. The thermoelectric module according to claim 1, wherein a length other than the portion in the first direction is shorter than the length in the first direction.
JP2005045265A 2005-02-22 2005-02-22 Thermoelectric module Expired - Fee Related JP4375249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005045265A JP4375249B2 (en) 2005-02-22 2005-02-22 Thermoelectric module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005045265A JP4375249B2 (en) 2005-02-22 2005-02-22 Thermoelectric module

Publications (2)

Publication Number Publication Date
JP2006237050A JP2006237050A (en) 2006-09-07
JP4375249B2 true JP4375249B2 (en) 2009-12-02

Family

ID=37044412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005045265A Expired - Fee Related JP4375249B2 (en) 2005-02-22 2005-02-22 Thermoelectric module

Country Status (1)

Country Link
JP (1) JP4375249B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912964B2 (en) * 2007-06-07 2012-04-11 住友化学株式会社 Thermoelectric conversion module
JP5891584B2 (en) * 2010-03-08 2016-03-23 富士通株式会社 Thermoelectric generator
JP5742613B2 (en) * 2011-09-13 2015-07-01 ダイキン工業株式会社 Flat type thin film thermoelectric module
TWI608638B (en) 2016-12-15 2017-12-11 財團法人工業技術研究院 Thermoelectric module
JPWO2019078291A1 (en) * 2017-10-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 Imaging device

Also Published As

Publication number Publication date
JP2006237050A (en) 2006-09-07

Similar Documents

Publication Publication Date Title
JP5499317B2 (en) Thermoelectric conversion element and thermoelectric conversion module
JPWO2006019059A1 (en) Thermoelectric cooler
JP4375249B2 (en) Thermoelectric module
JP2015511397A (en) Thermoelectric generator module, metal-ceramic substrate and method for producing such kind of metal-ceramic substrate
JP2008277584A (en) Thermoelectric substrate member, thermoelectric module, and manufacturing method of them
JP2007048916A (en) Thermoelectric module
EP2660888A1 (en) Thermoelectric conversion member
JP5713526B2 (en) Thermoelectric conversion module, cooling device, power generation device and temperature control device
JP2004153075A (en) Substrate for power module and power module
JP2009111137A (en) Method of arranging electrothermal conversion member
JP2008098197A (en) Thermoelectric conversion element and its fabrication process
JP4284589B2 (en) Thermoelectric semiconductor manufacturing method, thermoelectric conversion element manufacturing method, and thermoelectric conversion device manufacturing method
JP5865721B2 (en) Thermoelectric module
JP6690017B2 (en) Thermoelectric module
WO2018021173A1 (en) Thermoelectric conversion module
JP4005937B2 (en) Thermoelectric module package
JP2005136075A (en) Thermoelectric conversion module and its manufacturing method
JP5404025B2 (en) Production method of thermoelectric conversion module
JP4124150B2 (en) Thermoelectric module manufacturing method
JP6933055B2 (en) Thermoelectric conversion module and its manufacturing method
JP5247531B2 (en) Thermoelectric conversion module
WO2022209786A1 (en) Thermoelectric conversion module
JP2014072314A (en) Semiconductor device and semiconductor device manufacturing method
JP2014007357A (en) Thermoelectric conversion member
JP5940939B2 (en) Thermoelectric module

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R150 Certificate of patent or registration of utility model

Ref document number: 4375249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees