JP4374006B2 - プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）を備える表示装置（プラズマディスプレイ装置：ＰＤＰ装置）の技術に関し、特に、サブフィールド駆動制御の維持（サステイン）動作などにおける放電及びその駆動波形に関する。

従来のＰＤＰ装置において、技術的課題の一つに、低消費電力化及び高輝度化のための発光効率［ｌｍ／Ｗ］の向上がある。発光効率向上の手法の一つとしては、特許第３２４２０９６号公報（特許文献１）記載の技術がある。これは、サブフィールド駆動制御のサステイン動作における維持放電において、その放電発光のピークを２つに分離することにより、高効率化を実現するものである。

図６には、従来のサステイン動作の例として、基本的な維持放電のための駆動波形（第１種の波形（Ａ）とする）の構成を示している。この動作では、単一の駆動波形（Ｐｘ／Ｐｙ）に対して、それによる放電発光（Ｅ）が概ね１つの山状になり、即ち概ね１つの放電ピーク（５１１）になる（タイミングｔ４）。駆動波形（Ｐｘ／Ｐｙ）の印加電圧値は、−Ｖｓ（負の維持電圧）からＶｓ（正の維持電圧）までである。

図７には、従来のサステイン動作の例として、上記波形（Ａ）に対して、前記特許文献１記載の技術のように、放電発光のピークを２つに分離した維持放電のための駆動波形（第２種の波形（Ｂ）とする）の構成を示している。この動作では、単一の駆動波形（Ｐｘ／Ｐｙ）に対して、それによる放電発光（Ｅ）が２つの放電ピーク（５２１，５２２）に分離する（タイミングｔ１１，ｔ１４）。
特許第３２４２０９６号公報 特開２００１−１３９１３号公報

ＰＤＰ装置において、サステイン動作の期間におけるすべての維持放電の波形（維持パルス）を前記第２種の波形（Ｂ）にする構成では、高効率化に対しては最大の利点がある。しかしながら、この構成では、放電の弱体化（２回の放電ピークの両方を含む維持放電の全体的な弱体化）により、全セルを安定して放電するための必要最小な維持電圧（Ｖｓminとする）が上がる副作用（不利点）がある。

上記不利点に対して、サステイン動作において第１種の波形（Ａ）と第２種の波形（Ｂ）とを適度に混在させて用いることにより必要最小維持電圧（Ｖｓmin）を悪化させずに効率を向上する手法（例えば下記（１）〜（３））が考えられ一般的に用いられている。

（１） 図１０に示す例（第１の従来技術とする）は、ＡＬＩＳ方式のＰＤＰ装置において、表示電極（Ｘ，Ｙ電極）に対して、波形Ａ，Ｂを、交互に１：１の割合で印加する構成である。第１の従来技術の場合、波形Ｂによる放電が連続する箇所が無いので、必要最小維持電圧（Ｖｓmin）の悪化の副作用が無くて済む。しかしながら、図１０のように第１の従来技術がＡＬＩＳ方式に適用される場合、大きな画質的問題がある。これは、Ｙ電極の駆動回路とＸ電極の駆動回路とでインピーダンスが異なることから、同一条件でも単発輝度（維持パルス対による１つの維持放電の発光輝度）が異なることに起因している。

具体的には、同じ波形Ｂの印加による維持放電であるにも関わらず、放電（ｙ）が放電（ｘ）よりも僅かながら強く明るくなっている。これにより、駆動対象ライン（Ｌ）群において、２Ｌ毎に、一方が明線、他方が暗線となる、輝度ムラによる縞模様（２Ｌムラとする）が目視される現象が起きる。

（２） 図１１に示す例（第２の従来技術とする）は、ＡＬＩＳ方式のＰＤＰ装置において、表示電極（Ｘ，Ｙ電極）に対して、波形Ａ，Ｂによる１つのコンビネーションである、Ｃ＝［ＡＢＢ］（Ａ，Ｂ，Ｂの順の印加）の繰り返しの印加により構成されている。これにより、波形Ａの放電、波形Ｂの相対的に強い放電（ｙ）、及び波形Ｂの相対的に弱い放電（ｘ）の３種類の放電が発生する。これは、１つのコンビネーション（Ｃ＝［ＡＢＢ］）を構成する波形の数が奇数（３個）であることから、３種類の放電のそれぞれの回数が、駆動対象ライン群で同一となっている。これにより、第２の従来技術の場合では、前記２Ｌムラが発生しない利点がある。しかしながら、波形Ｂの放電（ｘ，ｙ）が連続している箇所が有ることから、必要最小維持電圧（Ｖｓmin）が悪化して実用的ではないという不利点がある。

（３） 図１２に示す例（第３の従来技術とする）は、特開２００１−１３９１３号公報（特許文献２）に記載されている、２種類の波形（サステインペア）を交互に印加する構成である。これは、ｐ１＝［ＡＢ］（Ａ，Ｂの順の印加）とｐ２＝［ＢＡ］（Ｂ，Ａの順の印加）という２つのサステインペア（サブコンビネーション）を、交互に繰り返し出力している構成である。換言すれば、上記要素（ｐ１，ｐ２）から構成される、Ｃ＝［ＡＢＢＡ］（Ａ，Ｂ，Ｂ，Ａの順の印加）という１つのコンビネーション（メインコンビネーション）を、繰り返し出力している構成である。第３の従来技術の場合も、第２の従来技術と同様の利点及び不利点がある。

以上のように、ＡＬＩＳ方式のＰＤＰ装置に対して前述の従来技術を適用した場合、２ＬムラまたはＶｓmin悪化のいずれかの不利点が発生してしまい、量産実用化に至らない問題があった。

本発明は以上のような問題に鑑みてなされたものであり、その目的は、ＡＬＩＳ方式のＰＤＰ装置で、異なる波形を混在させてサステイン動作を行う場合において、２Ｌムラ及びＶｓmin悪化の不利点を抑制または改善して発光効率を向上できる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、少なくとも維持放電を行わせる２種類の電極（Ｘ，Ｙ電極）を備えるＰＤＰの駆動の技術であって、以下に示す技術的手段を備えることを特徴とする。ＰＤＰ装置は、駆動回路などの回路部からＰＤＰの電極に対して駆動波形を印加することにより、当該電極間で放電を発生させる。前記駆動波形の印加により放電を発生させる動作は、例えばＸ，Ｙ電極に対する単一の波形（維持パルス）の対の繰り返しの印加によりＸ−Ｙ電極間で維持放電を所定回数発生させるサステイン動作である。

本発明のＰＤＰ駆動方法及びそれを実行するＰＤＰ装置では、まず、維持放電を発生させるための異なる種類の波形、例えば前述の波形Ａ，Ｂを混在させて、周期的な組み合わせ（コンビネーション）による波形単位を構成し、それを対象電極に印加して維持放電群を発生させる構成である。複数種類の波形の印加により、複数種類の放電が発生する。そして、本構成において、波形Ｂ（相対的に弱い放電を発生させる種類の波形）が連続する確率を十分小さくする構成とする。これにより、必要最小維持電圧（Ｖｓmin）の悪化を抑制または防止する。かつ、各種の強度の放電の回数または総合の輝度を、駆動対象ライン群、例えばＡＬＩＳ方式のインタレース駆動における奇数／偶数ラインで、ほぼ同一にする構成とする。これにより、駆動対象ライン間の輝度ムラ、特にＡＬＩＳ方式のインタレース駆動における２Ｌムラの発生を抑制または防止する。

具体的には例えば、コンビネーションとして、ｐ１＝［ＡＢ］（Ａ，Ｂの順の印加）を、１回ではなく、２回以上繰り返して印加した後に、ｐ２＝［ＢＡ］（Ｂ，Ａの順の印加）を、同様に２回以上繰り返して印加する構成とする。このコンビネーション（Ｃ１）は、形式的に表現すれば、Ｃ１＝［［［ＡＢ］×ｋ］[[ＢＡ]×ｋ］]（×ｋ：２回以上繰り返し）である。この場合、Ｃ１における［ＡＢ］と［ＢＡ］の回数及び各種強度の放電の回数が同一である。これにより、２Ｌムラが発生せず、また、Ｃ１における波形Ｂが連続する箇所が少なく、即ち波形Ｂが連続する確率も低いので、Ｖｓmin悪化が発生しない。

（１）本ＰＤＰ駆動方法は、例えば以下の構成である。サステイン動作における、２種類の電極に対する、交互に極性を反転して繰り返し印加する、前記２種類の電極の間での維持放電群のための駆動波形において、第１種の波形（Ａ）と第２種の波形（Ａ）を含む少なくとも２種類以上の波形（維持放電波形）を混在させた、複数の連続する波形による、周期的な第１の組み合わせ（コンビネーション）を繰り返し生成及び印加する。第１の組み合わせは、それよりも小さい周期の複数の、典型的には前半・後半の２つの、副次的な組み合わせ（サブコンビネーション）により構成される（例：［ＡＢ×ｋ］，［ＢＡ×ｋ］）。あるいは、第１の組み合わせは、周期が異なる少なくとも２種類（２段階）の副次的な組み合わせにより構成される（例：［ＡＢ］，［ＡＢ×ｋ］）。第１の組み合わせにおける第２種の波形が連続する箇所が出現する確率は、２０％未満であることを特徴とする。また更に、第１の組み合わせの構成において、２種類以上の波形による各種の強度の維持放電の回数またはそれらの総合の輝度を、駆動対象となる表示ライン群で略同じにする。

（２）また、本ＰＤＰ駆動方法は、フィールドのサブフィールド間で、第１の組み合わせを途中で区切らずに印加する。

（３）また、本ＰＤＰ駆動方法は、第１の組み合わせ及びその繰り返しの構成において、波形（Ｂ）が連続で配置される箇所のみ、その後者の波形（Ｂ）を波形（Ａ）に変更して、波形（Ｂ）が連続する箇所を無くした構成にする。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ＡＬＩＳ方式のＰＤＰ装置で、異なる波形を混在させてサステイン動作を行う場合において、２Ｌムラ及びＶｓmin悪化の不利点を抑制または改善して発光効率を向上できる。特に、放電ピークの分離化の構成（波形Ｂ）を用いる場合において、それによる発光効率向上を実現できる。

以下、本発明の実施の形態を図面（図１〜図１２）に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。

本実施の形態において、図１は、ＰＤＰ装置の全体、図２は、ＰＤＰの構造例、図３は、フィールド及びサブフィールド（ＳＦと略称する）、図４は、その駆動波形例、図５は、維持パルス生成回路、図６は、サステイン動作の構成要素となる第１種の波形（Ａ）、図７は、サステイン動作の構成要素となる第２種の波形（Ｂ）、図８は、実施の形態１の特徴となるサステイン動作、図９は、各実施の形態の特徴をまとめた構成を示している。また、図１０〜図１２は、本実施の形態と比較してわかりやすく説明するために、各種従来技術（第１〜第３の従来技術）のサステイン動作の構成を示している。

以下、図１〜図４を用いて、本実施の形態のＰＤＰ装置及び駆動方法の基本構成を説明する。本ＰＤＰ装置及び駆動方法は、公知技術であるＡＬＩＳ方式の場合の構成である。

＜ＰＤＰ装置＞
図１において、本ＰＤＰ装置（ＰＤＰモジュール）は、ＰＤＰ１０と、ＰＤＰ１０を駆動及び制御するための回路部とを備える。ＰＤＰモジュールは、図示しないシャーシ部に対して、ＰＤＰ１０が貼り付けられて保持され、回路部がＩＣ等で構成され、ＰＤＰ１０と回路部とが電気的に接続される構成である。更にＰＤＰモジュールが外部筐体に収容されることにより、ＰＤＰ装置（製品セット）が構成される。

回路部は、制御回路１１０と、各駆動回路（ドライバ）とを有する。駆動回路は、Ｘ駆動回路１２１、Ｙ駆動回路１２２、スキャンドライバ（走査駆動回路）１２３、及びＡ（アドレス）駆動回路１２５を有する。なお、Ｙ駆動回路１２２は、Ｙ電極２２群の共通駆動用であり、スキャンドライバ１２３は、Ｙ電極２２群の個別駆動用であるが、これらを合わせて１つのＹ電極駆動用の駆動回路と考えてもよい。

ＰＤＰ１０の表示セル（Ｃ）は、平行に配置されるＸ電極（維持電極）２１とＹ電極（走査電極）２２の対による行（ライン：Ｌ）と、それらに垂直に配置されるＡ（アドレス）電極２５による列との交点により構成される。各電極は、それぞれ、対応する駆動回路に対して接続されており、駆動回路からの駆動波形によって駆動される。各駆動回路は、制御回路１１０に接続されており、制御信号により制御される。

制御回路１１０は、各駆動回路を含む本ＰＤＰ装置の全体を制御する。制御回路１１０には、Ｖｓｙｎｃ（垂直同期信号），Ｈｓｙｎｃ（水平同期信号），ＣＬＫ（クロック），Ｄ（表示データ）等が入力される。制御回路１１０は、表示データ（Ｄ）をもとに、ＰＤＰ１０の駆動のための制御信号や表示データ（フィールド及びＳＦデータ）等を生成し、各駆動回路へ出力する。また、図示しない電源回路が、制御回路１１０等の各回路に対し電源供給する。

Ｘ駆動回路１２１は、維持パルス（Ｖｓ）回路１３１、リセット＆アドレス電圧（Ｖｘ）発生回路１３３を備える。Ｙ駆動回路１２２は、維持パルス（Ｖｓ）回路１３２、リセット＆アドレス電圧（Ｖｗ）発生回路１３４を備える。維持パルス回路１３１は、Ｘ電極２１に対して印加する、維持電圧（Ｖｓ）による維持パルス（Ｐｘ）を発生する。維持パルス回路１３２は、Ｙ電極２２に対して印加する、維持電圧（Ｖｓ）による維持パルス（Ｐｙ）を発生する。リセット＆アドレス電圧（Ｖｘ）発生回路１３３は、Ｘ電極２１に対して印加する、リセット及びアドレス電圧（Ｖｘ）を発生する。リセット＆アドレス電圧（Ｖｗ）発生回路１３４は、Ｙ電極２２に対して印加する、リセット及びアドレス電圧（Ｖｗ）を発生する。

ＡＬＩＳ方式において、ＰＤＰ１０の表示領域は、例えばｎ本のＸ電極２１及びＹ電極２２における隣接する対による表示の行として、奇数ライン（Ｌ１，Ｌ３，……，Ｌ２ｎ−１）及び偶数ライン（Ｌ２，Ｌ４，……，Ｌ２ｎ）を有する。表示の列として、例えばｍ本のＡ電極２５によるＲ，Ｇ，Ｂの列の繰り返しを有する。

＜ＰＤＰ＞
次に、図２において、ＰＤＰ１０のパネル構造例（ＡＣ型面放電、三電極、及びストライプ状リブ構成）を説明する。画素に対応した一部分を示している。ＰＤＰ１０は、主にガラスで構成される、前面基板１１側の構造体（前面部２０１）と背面基板１２側の構造体（背面部２０２）とが対向して組み合わされ、その周囲部が封止され、その空間にＮｅ−Ｘｅ等の放電ガスが封入されることにより構成される。

前面部２０１において、前面基板１１上には、維持放電などを行うための電極（表示電極）である、複数のＸ電極２１及びＹ電極２２が、所定の間隔で第１方向（横方向）に平行に伸びて、第２方向（縦方向）に交互に繰り返して形成されている。これらの表示電極（２１，２２）群は、第１の誘電体層２３に覆われており、更に第１の誘電体層２３の放電空間に向かう表面は、ＭｇＯ等による保護層２４に覆われている。表示電極（２１，２２）は、例えば、それぞれ、直線状で金属製のバス電極と、バス電極に電気的に接続され隣接電極間で放電ギャップを形成する透明電極とから構成される。

背面部２０１において、背面基板１２上には、複数のアドレス電極２５が第２方向に平行に伸びて形成されている。更にアドレス電極２５群は、第２の誘電体層２６に覆われている。アドレス電極２５の両側には、第２方向に伸びる隔壁（縦リブ）２７が形成されており、表示領域の列方向に区分けしている。更に、アドレス電極２５上の第２の誘電体層２６上面及び隔壁２７側面には、紫外線により励起されて赤（Ｒ），緑（Ｇ），青（Ｂ）の可視光を発生する各色の蛍光体２８が、列ごとに区別して塗布されている。Ｒ，Ｇ，Ｂのセル（Ｃ）のセットで画素が構成される。ＰＤＰは、駆動方式などに応じて各種構造が存在する。

＜フィールド及び駆動波形＞
次に、図３及び図４において、ＰＤＰ１０の駆動制御におけるフィールド及びその基本的な駆動波形の構成例を説明する。本駆動方式は、一般的なアドレス表示分離方式である。

図３において、ＰＤＰ１０の表示領域（画面）及び期間に対応する映像表示単位となる１つのフィールド（フレームともいう）３００は、例えば１／６０秒で表示される。フィールド（Ｆ）３００は、階調表現（多階調化）のために時間的に分割される複数（ｍ）のＳＦ（サブフレームともいう）３１０により構成される。例えば、フィールド３００は、「ＳＦ１」〜「ＳＦ１０」の１０個のＳＦ３１０から構成される。各ＳＦ３１０は、リセット期間（ＴＲ）３２１と、次のアドレス期間（ＴＡ）３２２と、次のサステイン期間（ＴＳ）３２３とからなる。フィールド３００の各ＳＦ３１０は、ＴＳ３２３の長さ、換言すれば維持放電回数（サステイン数）Ｎｓによる、重み付けが与えられており、フィールド３００の各ＳＦ３１０の点灯のオン／オフの組み合わせによって、セル（画素）の階調が表現される。

図４において、或るフィールド３００「Ｆｎ」とその次のフィールド３００「Ｆｎ＋１」の各ＳＦ３１０（「ＳＦ１」〜「ＳＦｍ」）における、ＰＤＰ１０の各種電極、即ちＡ電極２５、Ｘ電極２１及びＹ電極２２（例えば３ライン（Ｌ１〜Ｌ３）に対応するＸ１，Ｙ１，Ｘ２，Ｙ２）に対して印加するそれぞれの駆動波形の概略を示している。

具体的な動作は以下である。制御回路１１０における外部からのＶｓｙｎｃの入力により、図４の駆動波形による動作を開始する。

まず、フィールド３００の各セルは、前フィールド３００の表示状態によって、それぞれ異なる量の壁電荷を保持している。そのため、ＳＦ３１０の最初のＴＲ３２１で、全セルを略均一な状態にし、次のＴＡ３２２の動作に備える。ＴＲ３２１は、おおよそ、書き込みリセット波形（Ｒ１）と補償リセット波形（Ｒ２）との２つの波形及び対応する２つの期間から構成される。書き込みリセット波形（Ｒ１）は、全セルに対して多量の壁電荷を生成（蓄積）するための波形である。補償リセット波形（Ｒ２）は、表示データに応じてアドレス放電ができる電荷量に整える目的で、Ｒ１によって書き込みされた多量の壁電荷から不必要な電荷を取り除き、全セルで略均一な壁電荷状態に調整するための波形である。例えば、表示電極（２１，２２）に対する傾斜波を含んだリセット波形（Ｒ１，Ｒ２）の印加により、セルで微小な放電が発生する。

次のＴＡ３２２では、表示データ（ＳＦデータ）に基づいて、ＳＦ３１０のセル群における選択される点灯対象セルのみでアドレス放電を行い、維持放電を行うことができるだけの壁電荷を蓄積する。表示データ（ＳＦデータ）に基づいて、任意選択ラインのＹ電極２２に走査パルス６２（電圧：−Ｖｓ）を印加し、Ｘ電極２１に所定電圧（Ｖｓ＋Ｖｘ）を印加し、かつ、それに合わせたタイミングで、選択されるアドレス電極２５にアドレスパルス４１（電圧：Ｖａ）を印加することにより、選択セルでアドレス放電を発生させる。

次のＴＳ３２３では、全セルで同時に、表示電極（２１，２２）間に、維持パルス（５３，６３）の対を、当該ＳＦ３１０の重み付けに応じたサステイン数（Ｎｓ）で、極性を交互に反転させて繰り返し印加する（電圧：Ｖｓ，−Ｖｓ）。これにより、先のＴＡ３２２のアドレス放電で電荷を多く保持している選択セルのみで維持放電（丸印で示す）を発生させる。この維持放電発光により、ユーザが輝度として認識できる。

２番目以降のＳＦ３１０（「ＳＦ２」〜「ＳＦｍ」）でも、サステイン数（Ｎｓ）以外は「ＳＦ１」と同じである。ＴＲ３２１は、各フィールド３００及びＳＦ３１０で同じである。ＴＡ３２２は、駆動対象ラインに対応した動作になる。サステインペア３１は、駆動対象ライン（Ｘ１−Ｙ１）に対する維持パルス対（５３，６３）の連続２回分の例を示している。

ＡＬＩＳ方式においては、或るフィールド３００（Ｆｎ）のその次のフィールド３００（Ｆｎ＋１）の波形が、前フィールド３００（Ｆｎ）の波形と一部異なる。具体的には、Ｘ電極２１である例えばＸ１とＸ２に対する印加駆動波形が交換される。即ち、フィールド３００単位で駆動対象のライン（スリット）を奇数・偶数で交互に切り替える駆動（インタレース駆動）を用いる。これにより、フィールド３００（Ｆｎ）では例えばＸ１−Ｙ１によるＬ１等の奇数ラインで駆動表示（選択セルの維持放電発光）し、次のフィールド３００（Ｆｎ＋１）では、前フィールド３００（Ｆｎ）で駆動表示していないライン、例えばＹ１−Ｘ２によるＬ２等の偶数ラインで駆動表示する。上記のようなＡＬＩＳ方式は、駆動回路の規模及びアドレス時間が従来の約半分となる大きなメリットがある。

＜波形Ａ＞
次に、図５〜図７等を用いて、本実施の形態で用いる構成要素となる従来技術として、第１種の波形（Ａ）及び第２種の波形（Ｂ）による各サステイン動作を説明する。図５において、維持パルスを生成及び出力するための基本的な維持パルス生成回路４００の構成例を示している。なお、図５の維持パルス生成回路４００の構成は、本実施の形態と従来技術とで基本的に同様の構成であり、主に異なるのはその制御である。図６において、前記特許文献１記載の技術を用いていない、サステイン動作における基本的な維持パルスとして、第１種の波形（Ａ）の立ち上がり部分を示している。図７において、図６の基本構成（波形（Ａ））に対して、前記特許文献１の技術を適用した、サステイン動作における維持パルスとして、第２種の波形（Ｂ）の同様に立ち上がり部分を示している。Ｅは、駆動波形（Ｐｘ／Ｐｙ）による放電発光及びその強度を示す。ＬＵ，ＣＵは、ＬＵ回路４０１，ＣＵ回路４０２の各スイッチ素子のオン（Ｈ）／オフ（Ｌ）の状態である。

図６の波形（Ａ）の技術において、まず、図５の維持パルス生成回路４００で、ＬＵ回路（第１のスイッチ素子）４０１をオンすると、ＧＮＤ（グランド）からコイルＬａを介して電流が流れる。このとき、コイルＬａとパネル容量ＣｃとのＬＣ共振により、その立ち上がり波形は、図６のタイミングｔ１〜ｔ２のように、傾きがなだらかな方向に時間的に変化する曲線となる。

次に、ＬＵ回路４０１のオンの一定時間経過後に（ｔ２）、ＣＵ回路４０２をオンすると、パネル容量ＣｃはＶｓ電源と直結されるので、図６のｔ２〜ｔ３のように、電圧は一気にＶｓまで上昇する。放電開始電圧（放電を開始する電圧）Ｖｉ≒Ｖｓである。この直後に、放電が行われ、このときの放電発光波形（Ｅ）は、おおよそ一つの塊となる（ｔ３〜ｔ５）。この放電発光波形（Ｅ）は、放電開始（ｔ３）から少し電圧ドロップすると共に１つの放電ピーク５１１に達し（ｔ４）、Ｖｓに一定化すると共に収束する（ｔ５）。波形の立ち下げは、ＣＤ回路４０４、ＬＤ回路４０３の順で行うが、立ち上げの場合と考え方は同様なので説明は割愛する。

＜波形Ｂ＞
次に、図６の波形（Ｂ）の技術において、この技術は、維持放電のピークを２つに分離する構成により、高効率化を実現する手法である。図６の波形（Ａ）の技術に対する、図７の波形（Ｂ）の技術において、これらの技術の回路制御上の相違点は、ＬＵオンとＣＵオンとの時間差異であり、図６の波形（Ａ）に対して、図７の波形（Ｂ）では、この時間差異が大きくなっている。これにより、放電現象に大きな相違が生まれる。具体的には、図６の波形（Ａ）の放電発光波形（Ｅ）が、おおよそ一つの塊になっているのに対して、図７の波形（Ｂ）の発光（Ｅ）では、それが２つの分離した放電ピーク（５２１，５２２）を持っていることにある。

この２つの放電ピーク（５２１，５２２）は、具体的には以下のプロセス（Ｐ０〜Ｐ４）で生成されている。

（Ｐ０）ＬＵ回路４０１のオンにより（ｔ１）、ＬＣ共振によって、波形（Ｐｘ／Ｐｙ）の電圧値を、傾きが徐々になだらかになる曲線で上げる。

（Ｐ１）ＬＵ回路４０１のオン状態において、所定の放電開始電圧Ｖｉ＝Ｖ２において、放電を開始する（ｔ３）。時間差異として、（ｔ３−ｔ１）＞（ｔ２−ｔ１）である。また、Ｖ２＜Ｖｓである。

（Ｐ２）放電（Ｅ）の開始直後に電圧ドロップによる放電縮小が起こると共に、１回目の放電ピーク（５２１）を形成する（ｔ１１）。

（Ｐ３）放電（Ｅ）が完全に収束する前に、ＣＵ回路４０２をオンする（ｔ１２）。

（Ｐ４）ＣＵ回路４０２のオン状態において、放電（Ｅ）が復活する。即ち放電（Ｅ）の強度が再度上昇する。波形（Ｐｘ／Ｐｙ）の電圧値がＶｓまで上がり（ｔ１３）、その後、少し電圧ドロップすると共に、２回目の放電ピーク（５２２）の放電を形成する（ｔ１４）。その後、電圧値がＶｓまで一定化すると共に、放電（Ｅ）が収束する（ｔ１５）。

このように単一の駆動波形（Ｐｘ／Ｐｙ）における放電ピーク（５２１，５２２）の二山化により、維持放電の単発輝度は下がるもののそれ以上に発光のための電流が低減し、結果として発光効率が向上することが実験的に確認されている。

図６の波形（Ａ）の技術では、放電開始電圧（Ｖｉ）は、ほぼ維持電圧Ｖｓと同じであるため、放電失敗の可能性が低い利点がある。それに対して、図７の波形（Ｂ）の技術では、放電開始電圧（Ｖｉ）は、維持電圧（Ｖｓ）よりも小さい電圧（Ｖ２）である。波形（Ｂ）では、発光効率を向上できるが、放電の弱体化により、必要最小維持電圧（Ｖｓmin）が上がる不利点がある。即ち、放電の安定化のために、必要最小維持電圧（Ｖｓmin）の値を高めに設計することになる。具体的に例えば、維持電圧（Ｖｓ）が８２Ｖ、必要最小維持電圧（Ｖｓmin）が７９Ｖである。

なお、上記では、主に維持放電が行われる２種の電極（Ｘ電極２１，Ｙ電極２２）に関して、一方の電極が−Ｖｓ電位から＋Ｖｓ電位に変移した際に放電が開始される場合の構成について記載している。しかしながら、これに限らず、＋Ｖｓ電位から−Ｖｓ電位に変移した際に放電が開始される場合、あるいは、±ＶｓからＧＮＤへ変移した際に放電が開始される場合なども可能である。

次に、図１０〜図１２等を用いて、本実施の形態との比較のために、図６の波形（Ａ）と図７の波形（Ｂ）を混在させて維持放電群を発生させる手法である、各種の従来技術（第１〜第３の従来技術）におけるサステイン動作例を説明する。

＜第１の従来技術＞
図１０に示す例（第１の従来技術）は、ＡＬＩＳ方式のＰＤＰ装置において、表示電極（Ｘ，Ｙ電極）に対して、前記波形Ａ，Ｂを、交互に１：１の割合で印加する構成である。例えば、表示電極Ｘ１−Ｙ１のラインＬ１に対し、まず、波形Ａが、Ｘ１が陽（正）極性でＹ１が陰（負）極性となる対（維持パルス対）で印加され、次に、波形Ｂが、Ｙ１に対し、Ｙ１が陽極性となる形（他方のＸ１に対しては波形Ａ）で印加される。この波形Ａ，Ｂを要素とするサステインペア（ｐ１）を、１つのコンビネーション（周期的組み合わせ）と考える。このコンビネーション（Ｃ）であるｐ１＝［ＡＢ］（Ａ，Ｂの順で印加するまとまりを表す）が、繰り返し印加される。

なお、サステイン動作の基本として、駆動対象の表示電極対に対して反対極性の維持パルス対が印加されると共に、その各Ｘ，Ｙ電極で時間方向でも極性が反転する維持パルスが交互に繰り返し印加される。また、表示電極またはその対に対する極性反転した連続２回（組）の維持パルス（維持パルス対）を、１つの単位（サステインペアと称する）として考える。

第１の従来技術の場合、波形Ｂによる放電（ｘ，ｙ）が連続する箇所が無いので、必要最小維持電圧（Ｖｓmin）の悪化の副作用が無くて済む。しかしながら、図１０のように第１の従来技術がＡＬＩＳ方式に適用される場合、大きな画質的問題がある。これは、Ｙ電極の駆動回路とＸ電極の駆動回路とでインピーダンスが異なることから、同一条件でも単発輝度（維持パルス対による１つの維持放電の発光輝度）が異なることに起因している。

具体的には、例えばＹ１が陽極性の波形ＢによるＹ１からＸ１への放電（ｙ）と、Ｘ２が陽極性の波形ＢによるＸ２からＹ２への放電（ｘ）とを有する。同じ波形Ｂの印加による維持放電であるにも関わらず、前者の放電（ｙ）が後者の放電（ｘ）よりも僅かながら強く明るくなっている。これにより、例えばＸ１−Ｙ１間（Ｌ１）の輝度が、Ｘ２−Ｙ２間（Ｌ３）の輝度よりも明るくなってしまう。即ち、駆動対象ライン（Ｌ）群において、２Ｌ毎に、一方が明線、他方が暗線となる、輝度ムラによる縞模様（２Ｌムラとする）が目視される現象が起きる。

＜第２の従来技術＞
図１１に示す例（第２の従来技術）は、ＡＬＩＳ方式のＰＤＰ装置において、表示電極（Ｘ，Ｙ電極）に対して、波形Ａ，Ｂによる１つのコンビネーションである、Ｃ＝［ＡＢＢ］（Ａ，Ｂ，Ｂの順の印加）の繰り返しの印加により構成されている。これにより、波形Ａの放電、波形Ｂの相対的に強い放電（ｙ）、及び波形Ｂの相対的に弱い放電（ｘ）の３種類の放電が発生する。これは、１つのコンビネーション（Ｃ＝［ＡＢＢ］）を構成する波形の数が奇数（３個）であることから、３種類の放電のそれぞれの回数が、駆動対象ライン群、例えばＬ１とＬ３で、同一となっている。

これにより、第２の従来技術の場合では、前記２Ｌムラが発生しない利点がある。しかしながら、波形Ｂの放電（ｘ，ｙ）が連続している箇所が有ることから、必要最小維持電圧（Ｖｓmin）が悪化して実用的ではないという不利点がある。

＜第３の従来技術＞
図１２に示す例（第３の従来技術とする）は、特開２００１−１３９１３号公報（特許文献２）に記載されている、２種類の波形（サステインペア）を交互に印加する構成である。これは、ｐ１＝［ＡＢ］（Ａ，Ｂの順の印加）とｐ２＝［ＢＡ］（Ｂ，Ａの順の印加）という２つのサステインペア（サブコンビネーション）を、交互に繰り返し出力している構成である。換言すれば、上記要素（ｐ１，ｐ２）から構成される、Ｃ＝［ＡＢＢＡ］（Ａ，Ｂ，Ｂ，Ａの順の印加）という１つのコンビネーション（メインコンビネーション）を、繰り返し出力している構成である。

第３の従来技術の場合も、第２の従来技術と同様に、前記３種類の放電のそれぞれの回数が、駆動対象ライン群で同一であることにより、前記２Ｌムラが発生しない利点があり、また、波形Ｂの放電が連続している箇所が有ることから、必要最小維持電圧（Ｖｓmin）が悪化して実用的ではないという不利点がある。

なお、特許文献２記載の技術は、ネオン発光のＸ電極側、又はＹ電極側への偏りが不定期に入れ替わることに起因する輝度のゆらぎを改善する目的で、２種類の波形（第３の従来技術におけるサステインペアである［ＡＢ］と［ＢＡ］に対応する）を交互に印加する構成である。よって、ＡＬＩＳ方式における本発明及び実施の形態の技術とは、輝度ムラと輝度のゆらぎの発生メカニズムの相違等、目的、構成、及び効果が異なる。

（実施の形態１）
次に、図５，図６等を用いて、実施の形態１のＰＤＰ装置における、特徴となるサステイン動作などを説明する。実施の形態１は、波形Ａ，Ｂを用いたコンビネーションの構成において、波形Ｂが連続する箇所が少なく、かつ、逆形のサブコンビネーションの組み合わせにより駆動対象ライン群で各種放電回数が同じになるように構成したものである。

＜維持パルス生成回路＞
まず、図５において、維持パルス生成回路４００の構成を説明する。本維持パルス生成回路４００は、図１のＸ駆動回路１２１，Ｙ駆動回路１２２における維持パルス（Ｖｓ）回路１３１，１３２に対応するものである。維持パルス生成回路４００は、ＰＤＰ１０のセルに対応するパネル容量Ｃｃごとに接続されている。維持パルス生成回路４００は、正負の維持電圧（Ｖｓ，−Ｖｓ）電源と電力回収回路４１０とを内蔵もしくは接続する構成である。また、維持パルス生成回路４００は、駆動波形の制御のためのスイッチとして、第１のスイッチ素子４１１を含むＬＵ（ＬＣ共振アップ）回路４０１と、第２のスイッチ素子４１２を含むＣＵ（クランプアップ）回路４０２と、第３のスイッチ素子を含むＬＤ（ＬＣ共振ダウン）回路４０３と、第４のスイッチ素子を含むＣＤ（クランプダウン）回路４０４とを有する。

ＬＵ回路４０１及びＬＤ回路４０３は、電力回収回路４１０におけるＬＣ共振動作の制御を行うための回路である。ＣＵ回路４０２及びＣＤ回路４０４は、正負の維持電圧（Ｖｓ，−Ｖｓ）電源及びパネル容量Ｃｃにつながる、電圧クランプ動作の制御を行うための回路である。ＬＵ回路４０１及びＣＵ回路４０２は、駆動波形の立ち上げに係わり、ＬＤ回路４０３及びＣＤ回路４０４は、駆動波形の立ち下げに係わる。ＬＵ共振は、コイルＬａ，Ｌｂとパネル容量Ｃｃとでの共振である。

第１〜第４のスイッチ素子４１１〜４１４は、ＦＥＴ（電界効果トランジスタ）等により構成される。例えばＬＵ回路４０１内の「ＬＵ」は、第１のスイッチ素子４１１のオン／オフの制御入力を表しており、他のスイッチ素子でも同様である。

ＬＵ回路４０１の第１のスイッチ素子４１１であるＦＥＴにおいて、ドレインがＧＮＤ側に接続されており、ソースがダイオードを介してコイルＬ１側に接続されており、ゲートが制御入力「ＬＵ」になっている。制御入力「ＬＵ」は、図示しないロジック回路及びプリドライバ等から供給される、ＬＵオン／オフの信号である。この制御入力「ＬＵ」により、第１のスイッチ素子４１１であるＦＥＴの状態が、短絡・接続（ＬＵオン）、または、開放（ＬＵオフ）される。同様に、ＬＤ回路４０３は、ＧＮＤとコイルＬｂに接続されており、制御入力「ＬＤ」によりＬＤオン／オフが制御される。

ＣＵ回路４０２の第２のスイッチ素子であるＦＥＴにおいて、ドレインがダイオードを介してＶｓ（正の維持電圧）電源側に接続されており、ソースがパネル容量Ｃｃ側に接続されており、ゲートが制御入力「ＣＵ」になっている。制御入力「ＣＵ」は、図示しないロジック回路及びプリドライバ等から供給される、ＣＵオン／オフの信号である。同様に、ＣＤ回路４０４は、−Ｖｓ（負の維持電圧）電源とパネル容量Ｃｃに接続されており、制御入力「ＣＤ」によりＣＤオン／オフが制御される。

＜サステイン動作＞
次に、図８等を用いて、実施の形態１のＰＤＰ装置におけるサステイン動作を説明する。図８において、Ｘ電極２１及びＹ電極２２（例：Ｘ１，Ｙ１，Ｘ２，Ｙ２）によるライン（例：Ｌ１，Ｌ２，Ｌ３）に対して印加する駆動波形、その放電発光（Ｅ）、波形Ａ，Ｂによるコンビネーション（Ｃ）、及び、２ＬムラやＶｓminの効果を示している。図５の維持パルス生成回路４００において、ＬＵ，ＣＵ等のスイッチ制御動作によって、図６の波形（Ａ）や図７の波形（Ｂ）を生成及び出力し、表示電極（２１，２２）に印加する。

実施の形態１では、特徴として、２種類の波形Ａ，Ｂから構成されるコンビネーション（Ｃ１）の繰り返しの印加の構成であり、そのコンビネーション（Ｃ１）として、まず［ＡＢ］（Ａ，Ｂの順の印加）のサステインペア（ｐ１）を、２回以上繰り返し（×ｋ）、続いて、そのサステインペア（ｐ１）のリバース（逆形）である［ＢＡ］（Ｂ，Ａの順の印加）のサステインペア（ｐ２）を、同様に２回以上繰り返し（×ｋ）の構成である。

また、メインとなるコンビネーション（Ｃ１）は、それよりも周期の小さいサブコンビネーション（ＳＣ）、即ち、ＳＣ１＝［ＡＢ×ｋ］とＳＣ２＝［ＢＡ×ｋ］から構成されている。また、それらのサブコンビネーション（ＳＣ１，ＳＣ２）も、更に周期の小さいサブコンビネーションであるサステインペア、即ち、ｐ１＝［ＡＢ］，ｐ２＝［ＢＡ］の繰り返しでそれぞれ構成されている。

ＡＬＩＳ方式において、フィールド３００単位で駆動対象のライン（スリット）が変わる駆動（いわゆるインタレース駆動）を実施する。駆動対象ライン（正スリット）、例えばフィールド（Ｆｎ）３００の奇数ラインに対して、Ｘ電極２１とＹ電極２２で反対極性になるように維持パルス対（５３，６３）が印加される。非駆動対象ライン（逆スリット）、例えばフィールド（Ｆｎ）３００の偶数ラインに対しては、Ｘ電極２１とＹ電極２２で同極性になるように印加される。例示しているのは、奇数ライン（Ｌ１，Ｌ３，……）が駆動対象となる場合である。この際、偶数ライン（Ｌ２，Ｌ４，……）は、維持パルス対が同極性となるので放電は発生しない。

コンビネーション（Ｃ１）の印加において、波形Ａの放電、波形Ｂの相対的に強い放電（ｙ）、及び波形Ｂの相対的に弱い放電（ｘ）の３種類の放電が発生する。波形（Ｂ）の表示電極（２１，２２）への印加において、Ｘ電極２１が陽極性となるか、Ｙ電極２１が陽極性となるかにより、維持放電の強度が異なる。各波形（Ａ，Ｂ）による単発輝度は、波形Ａの放電が最も大きく、次いで、Ｙ電極２２が陽極性となる波形Ｂの放電（ｙ）であり、最も小さいのが、Ｘ電極２１が陰極性となる波形Ｂの放電（ｘ）である。

本構成で、これらの３種類の放電のそれぞれの回数は、駆動対象ライン群、例えばＬ１とＬ３とで、同一であり、総合的な輝度も同一である。それ故、前述したような２Ｌムラが発生しない。

細かくは、各サブコンビネーション（ＳＣ１，ＳＣ２）では、それを構成する波形の数が偶数であることから、３種類の放電のそれぞれの回数が、駆動対象ライン群、例えばＬ１とＬ３で異なっており、輝度が異なる。更に、サブコンビネーションが変更されると、波形群及び放電群が前のサブコンビネーションとは逆形になる。例えば、ＳＣ１では、Ｌ１で放電（ｙ）が、Ｌ３で放電（ｘ）が発生する。続くＳＣ２では、逆形に変わるので、Ｌ１で放電（ｘ）が、Ｌ３で放電（ｙ）が発生する。これにより、コンビネーション（Ｃ１）単位では、駆動対象ライン群で、総合的に輝度が同一になる。

また、本構成で、コンビネーション（Ｃ１）及びその繰り返しにおいて、波形Ｂが連続する箇所の回数及び出現確率について、以下のようになる。本構成で、波形Ｂが連続する箇所は、サブコンビネーション（ＳＣ１，ＳＣ２）をＳＣ１からＳＣ２へ変更する場合のみである。よって、上記回数が少なく、上記出現確率も低くなる。即ち、駆動波形群における波形Ｂ及びその放電（ｘ，ｙ）の連続する確率は低い。具体的には、上記確率が２０％未満となる。

従って、上記から、Ｖｓmin悪化もほぼ無くて済む。Ｖｓmin悪化は、波形Ｂ連続箇所の出現確率が高いほど顕著となる。上記確率が２０％未満であれば実用的には実害無いことが、本発明者により実験的に確認されている。なお、第２の従来技術での波形Ｂ連続箇所の出現確率は３３％であり、第３の従来技術での同確率は２５％であることから、実用上の問題となる。

以上のように実施の形態１によれば、波形Ａ，Ｂのコンビネーションの工夫により、２Ｌムラ及びＶｓmin悪化の不利点を抑制または改善して発光効率を向上できる。

（実施の形態２）
次に、図９等を用いて、本発明の実施の形態２におけるＰＤＰ装置を説明する。図９中の（１）は、前述の実施の形態１の特徴及び具体例を簡略的に記載したものである。（２）〜（４）は、実施の形態２〜４の特徴及び具体例をそれぞれ記載したものである。実施の形態２〜４の基本構成は実施の形態１と同様である。

フィールド３００における最初のＳＦ３１０である「ＳＦ１」のサステインペア数が例えば８（維持パルスの個数では１６個）である。一方、（１）で示す実施の形態１において、例えば、ｋ＝３の場合、コンビネーション：Ｃ１＝［ＡＢ］［ＡＢ］［ＡＢ］［ＢＡ］［ＢＡ］［ＢＡ］であり、Ｃ１を構成するサステインペア数が６である。ＳＦ３１０内では、Ｃ１が繰り返されるが、「ＳＦ１」では、上記「ＳＦ１」とＣ１との差のサステインペア数が２ほど余ることになる。この２の余り分（Ｃ１’）が、極僅かではあるが２Ｌムラの発生因子になる。「ＳＦ１」の終わりでは、Ｃ１のシーケンスの途中で終了している。即ち、Ｃ１’＝［ＡＢ］［ＡＢ］までで区切られる。そして、「ＳＦ２」は、「ＳＦ１」と同様に、コンビネーション（Ｃ１）の最初から、［ＡＢ］［ＡＢ］［ＡＢ］［ＢＡ］……の順で開始している。

実施の形態２は、上記因子を改善する手法である。実施の形態２と実施の形態１との相違は、フィールド３００における次のＳＦ３１０である「ＳＦ２」の開始にある。具体的には、実施の形態１に対して、（２）で示す実施の形態２では、「ＳＦ２」は、「ＳＦ１」の最終シーケンス（余り）を継承して開始する。換言すれば、ＳＦ３１０間でコンビネーション（Ｃ１）を区切らずに繰り返す。即ち、「ＳＦ２」は、前記Ｃ１’の続きから、［ＡＢ］［ＢＡ］［ＢＡ］［ＢＡ］……の順で開始している。これにより、前記「ＳＦ１」での余り分（Ｃ１’）は、「ＳＦ２」内に組み込まれることになり、実施の形態１での僅かな２Ｌムラは、実施の形態２では完全に無くなる。以上の構成は「ＳＦ２」〜「ＳＦｍ」で同様である。このように、実施の形態２では、特に２Ｌムラに対して良好な効果を得る。

（実施の形態３）
次に、同様に図９等を用いて、本発明の実施の形態３におけるＰＤＰ装置を説明する。図９の具体例の場合、（１）の実施の形態１では、波形Ｂが連続する確率は、８％である。波形Ｂが連続する箇所は、Ｃ１内のサブコンビネーション（ＳＣ１，ＳＣ２）の変更部分のみである。よって、実験的には、波形Ｂの連続を考慮したＶｓminの上昇はみられない（必要無い）が、原理的には上昇の危険がある。

（３）で示す実施の形態３では、実施の形態１の構成を基本として、波形Ｂが連続した場合に限り、特例として、その連続箇所における後者の波形Ｂを波形Ａに変換する構成である。Ｃ１に代わるＣ１’’において、Ｃ１ではサブコンビネーション（ＳＣ１，ＳＣ２）の変更部分で［ＡＢ］［ＢＡ］と波形Ｂが連続しているので、これを［ＡＢ］［ＡＡ］と変換している。これにより、波形Ｂが連続する確率は０％となり、Ｖｓminの上昇が原理的に皆無となる。このように、実施の形態３では、特にＶｓminに対して良好な効果を得る。

（実施の形態４）
次に、同様に図９等を用いて、本発明の実施の形態４におけるＰＤＰ装置を説明する。（４）で示す実施の形態４は、先の実施の形態２と実施の形態３を組み合わせた構成例である。具体的には、「ＳＦ２」の開始は、「ＳＦ１」の最終シーケンス（Ｃ１’）を継承して［ＡＢ］［ＢＡ］［ＢＡ］［ＢＡ］の順とし、かつ、波形Ｂが連続しないように、波形Ｂが連続した場合のみ後者を波形Ａに変更する処置を施している。即ち、［ＡＢ］［ＡＡ］［ＢＡ］［ＢＡ］としている。これにより、実施の形態４では、２ＬムラとＶｓmin悪化の双方を皆無にすることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、ＰＤＰ装置に利用可能である。

本発明の一実施の形態におけるＰＤＰ装置の全体のブロック構成を示す図である。 本発明の一実施の形態のＰＤＰ装置における、ＰＤＰのパネル構造例を示す図である。 本発明の一実施の形態のＰＤＰ装置における、フィールド及びサブフィールドの構成を示す図である。 本発明の一実施の形態のＰＤＰ装置における、ＰＤＰの駆動波形の構成例を示す図である。 本発明の一実施の形態のＰＤＰ装置における、維持パルス生成回路の構成を示す図である。 本発明の一実施の形態のＰＤＰ装置における、構成要素となる従来技術として、第１種の波形（Ａ）による、サステイン動作として、維持放電発光、維持パルス（立ち上げ部分）、及びスイッチ制御動作を示す図である。 本発明の一実施の形態のＰＤＰ装置における、構成要素となる従来技術として、第２種の波形（Ｂ）による、サステイン動作として、維持放電発光、維持パルス（立ち上げ部分）、及びスイッチ制御動作を示す図である。 本発明の実施の形態１のＰＤＰ装置における、サステイン動作として、電極印加駆動波形、放電発光、コンビネーション、及び効果等を示す図である。 本発明の実施の形態２〜４のＰＤＰ装置における、サステイン動作として、サブフィールド間のコンビネーションの構成、及び効果等を示す図である。 第１の従来技術における、サステイン動作として、電極印加駆動波形、放電発光、コンビネーション、及び効果等を示す図である。 第２の従来技術における、サステイン動作として、電極印加駆動波形、放電発光、コンビネーション、及び効果等を示す図である。 第３の従来技術における、サステイン動作として、電極印加駆動波形、放電発光、コンビネーション、及び効果等を示す図である。

符号の説明

１０…表示パネル（ＰＤＰ）、１１…前面基板、１２…背面基板、２１…Ｘ電極（維持電極）、２２…Ｙ電極（走査電極）、２３，２６…誘電体層、２４…保護層、２５…Ａ（アドレス）電極、２７…隔壁、２８…蛍光体、３１…サステインペア、４１…アドレスパルス、５３，６３…維持パルス、６２…走査パルス、１１０…制御回路、１２１…Ｘ駆動回路、１２２…Ｙ駆動回路、１２３…スキャンドライバ（走査駆動回路）、１２５…Ａ（アドレス）駆動回路、１３１，１３２…維持パルス（Ｖｓ）回路、１３３…リセット＆アドレス電圧（Ｖｘ）発生回路、１３４…リセット＆アドレス電圧（Ｖｗ）発生回路、３００…フィールド（Ｆ）、３１０…サブフィールド（ＳＦ）、３２１…リセット期間（ＴＲ）、３２２…アドレス期間（ＴＡ）、３２３…サステイン期間（ＴＳ）、４００…維持パルス生成回路、４１０…電力回収回路、４０１…ＬＵ（ＬＵ共振アップ）回路、４０２…ＣＵ（クランプアップ）回路、４０３…ＬＤ（ＬＵ共振ダウン）回路、４０４…ＣＤ（クランプダウン）回路、４１１…第１のスイッチ素子、４１２…第２のスイッチ素子、４１３…第３のスイッチ素子、４１４…第４のスイッチ素子、５１１，５２１，５２２…放電ピーク、Ｌａ，Ｌｂ…コイル、Ｃｃ…パネル容量。

Claims (8)

1. 水平方向に形成された維持放電用の２種類の電極を組とし、その組を垂直方向に複数配置したプラズマディスプレイパネルの前記２種類の電極に対して駆動波形を印加することにより前記２種類の電極間で放電を行わせるプラズマディスプレイパネル駆動方法であって、
   前記プラズマディスプレイパネルの表示領域及び期間に対応するフィールドが階調表現のために複数に時間的に分割されたサブフィールドにおけるサステイン動作の駆動制御を行うものであり、
   前記２種類の電極に対する前記２種類の電極の間での維持放電群のための駆動波形において、第１種の波形と第２種の波形を含む２種類の波形を混在させた周期的な第１の組み合わせを生成し、前記２種類の電極に交互に前記第１の組み合わせの順に波形を印加し、
   前記２種類の電極のそれぞれに対して設けられた維持放電を生じさせる電圧を印加するための維持パルス生成回路であって、電源電圧と、前記電源電圧の電極への印加を制御する第１のスイッチ素子と、電極に接続されＬＣ共振を行うためのコイルと、前記コイルに接続されＬＣ共振動作を制御するための第２のスイッチ素子とを備えた維持パルス生成回路において、前記第１種の波形は、前記第２のスイッチ素子がＯＮとなる時点から前記第１のスイッチ素子がＯＮとなる時点までの期間を前記第２種の波形よりも短くすることにより、前記第１種の波形は、１つの放電ピークを持つ維持放電を発生させる波形とし、前記第２種の波形は、２つの放電ピークを持つ、前記第１種の波形よりも相対的に弱い維持放電を発生させる波形とし、
   前記第１の組み合わせは、当該第１の組み合わせよりも小さい周期の複数の副次的な組み合わせにより構成され、
   前記第１の組み合わせにおける前記第２種の波形が連続する箇所が出現する割合は、２０％未満であることを特徴とするプラズマディスプレイパネル駆動方法。
2. 請求項１記載のプラズマディスプレイパネル駆動方法において、
   前記複数の副次的な組み合わせは、それぞれ、前記第１種と第２種の波形の交互の繰り返しにより構成され、
   前記複数の副次的な組み合わせは第１と第２の副次的な組み合わせからなり、前記第１と第２の副次的な組み合わせでは、前記第１種と第２種の波形の配置が逆形になる構成であることを特徴とするプラズマディスプレイパネル駆動方法。
3. 請求項１記載のプラズマディスプレイパネル駆動方法において、
   前記第１の組み合わせは、第１と第２の副次的な組み合わせにより構成され、
   前記第１の副次的な組み合わせは、前記第１種の波形とその次の前記第２種の波形とのペアの２回以上の繰り返しにより構成され、
   その次の前記第２の副次的な組み合わせは、前記第２種の波形とその次の前記第１種の波形とのペアの２回以上の繰り返しから構成されることを特徴とするプラズマディスプレイパネル駆動方法。
4. 請求項１記載のプラズマディスプレイパネル駆動方法において、前記２種類の電極は、Ｘ電極により構成される第１のＸ電極群および第２のＸ電極群と、Ｙ電極により構成される第１のＹ電極群および第２のＹ電極群とにより構成され、第１のタイミングで前記第１のＸ電極群と前記第１のＹ電極群の間、および前記第２のＸ電極群と前記第２のＹ電極群の間で維持放電を生じさせ、第２のタイミングで前記第１のＸ電極群と前記第２のＹ電極群の間、および前記第２のＸ電極群と前記第１のＹ電極群の間で維持放電を生じさせることを特徴とするプラズマディスプレイパネル駆動方法。
5. 請求項４記載のプラズマディスプレイパネル駆動方法において、前記第１のタイミングにおいて、前記第１のＸ電極群と前記第２のＹ電極群に印加される駆動波形は共通であり、かつ、前記第２のＸ電極群と前記第１のＹ電極群に印加される駆動波形は共通であることを特徴とするプラズマディスプレイパネル駆動方法。
6. 水平方向に形成された維持放電用の２種類の電極を組とし、その組を垂直方向に複数配置したプラズマディスプレイパネルと、前記２種類の電極に対して駆動波形を印加する回路部とを備え、前記２種類の電極間で放電を行わせるプラズマディスプレイ装置であって、
   前記プラズマディスプレイパネルの表示領域及び期間に対応するフィールドが階調表現のために複数に時間的に分割されたサブフィールドにおけるサステイン動作の駆動制御を行うものであり、
   前記２種類の電極に対する前記２種類の電極の間での維持放電群のための駆動波形において、第１種の波形と第２種の波形を含む２種類以上の波形を混在させた周期的な第１の組み合わせを生成し、前記２種類の電極に交互に前記第１の組み合わせの順に波形を印加し、
   前記２種類の電極のそれぞれに対して設けられた維持放電を生じさせる電圧を印加するための維持パルス生成回路であって、電源電圧と、前記電源電圧の電極への印加を制御する第１のスイッチ素子と、電極に接続されＬＣ共振を行うためのコイルと、前記コイルに接続されＬＣ共振動作を制御するための第２のスイッチ素子とを備えた維持パルス生成回路において、前記第１種の波形は、前記第２のスイッチ素子がＯＮとなる時点から前記第１のスイッチ素子がＯＮとなる時点までの期間を前記第２種の波形よりも短くすることにより、前記第１種の波形は、１つの放電ピークを持つ維持放電を発生させる波形とし、前記第２種の波形は、２つの放電ピークを持つ、前記第１種の波形よりも相対的に弱い維持放電を発生させる波形とし、
   前記第１の組み合わせは、当該第１の組み合わせよりも小さい周期の複数の副次的な組み合わせにより構成され、
   前記第１の組み合わせにおける前記第２種の波形が連続する箇所が出現する割合は、２０％未満であることを特徴とするプラズマディスプレイ装置。
7. 請求項６記載のプラズマディスプレイ装置において、
   前記フィールドの第２のサブフィールド以降のサブフィールドの先頭では、１つ前のサブフィールドの前記第１の組み合わせの余り分を継承して開始することを特徴とするプラズマディスプレイ装置。
8. 請求項６記載のプラズマディスプレイ装置において、
   前記第１の組み合わせ及びその繰り返しの構成において、前記第２種の波形が連続で配置される箇所のみ、その後者の前記第２種の波形を前記第１種の波形に変更することを特徴とするプラズマディスプレイ装置。

Images