JP4366838B2

JP4366838B2 - Method for manufacturing electronic circuit module

Info

Publication number: JP4366838B2
Application number: JP2000196925A
Authority: JP
Inventors: 秀文植田; 康男山岸; 俊也赤松
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-06-29
Filing date: 2000-06-29
Publication date: 2009-11-18
Anticipated expiration: 2020-06-29
Also published as: JP2002016211A

Abstract

PROBLEM TO BE SOLVED: To provide an electronic circuit module which prevents decrease in the reliability of connection due to repeated heating at mounting time for a semiconductor chip which is connected by flip-chip bonding using lead-free solder. SOLUTION: The semiconductor chip 2 has a 1st electrode 4, made of Ni or Ni alloy and the 1st electrode 4 has a solder bump 3 made of alloy A as Sn-based alloy on its top surface; and a module substrate 5 has a 2nd electrode 8 made of Ni or Ni alloy, and the 2nd electrode 8 has a solder bump 6 made of an alloy B as Sn-based alloy on its top surface. The fusion point of the alloy B is lower than that of the alloy A, and the solder after the alloy A and alloy B are bonded together is alloyed with Ni.

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器の高密度な実装に必要な、はんだ電極を有する半導体チップのモジュール基板への搭載方法に関し、特に近年の地球環境問題に鑑み、有害な鉛を含まないいわゆる鉛フリーはんだによる接合方法に係わる。
【０００２】
近年、半導体の微細化・高集積化に伴う電極端子数の増加に対応するため、従来のＱＦＰ（Quad Flat Package)やＳＯＰ（Small Outline Package)などの周辺部に電極リードピンを有する半導体パッケージに代わり、パッケージの裏面に格子状にはんだバンプを配置したいわゆるＢＧＡ(Ball Grid Array) パッケージが実用化されている。なお、電極上にはんだを形成した突起電極のうち、比較的大きいものをはんだボール、小さいものをはんだバンプと呼ぶ傾向がみられるが、定義が明確ではないためここでは一括してはんだバンプと呼ぶこととする。
【０００３】
はんだバンプとしては、Ｓｎ−Ｐｂ共晶はんだやＳｎ−Ｐｂ共晶はんだに少量のＡｇやＧｅを添加した融点１８３℃近辺のはんだが用いられている。
【０００４】
はんだバンプは、また、半導体集積回路のチップ（ベアチップともいい、以降半導体チップと呼ぶ）を、直接モジュール基板上にフェイスダウンで実装する、いわゆるフリップチップ実装においても用いられており、半導体チップの表面にはんだバンプを格子状に形成したものが用いられている。なお、モジュール基板とは、一つあるいは複数個の機能を有する電子回路を形成する基板を意味している。
【０００５】
はんだバンプを用い、半導体チップをモジュール基板上に複数搭載したモジュール（ＭＣＭ：Multi Chip Module)とすることで信号遅延の短縮が図れることから、はんだバンプは高速コンピュータの分野で採用されている。
【０００６】
また、樹脂パッケージ内における半導体チップとパッケージとの内部接続においてもワイヤボンディングに換えてはんだバンプが採用されつつあり、ピン数の多いパッケージなどで既に実用化されている。
【０００７】
ところで、これまでのはんだバンプとしては、鉛系高温はんだ（例えばＰｂ−５Ｓｎなど）が用いられてきた。これは、鉛系高温はんだを用いることで、表面実装部品をモジュール基板または半導体チップを取り付ける基板であるマザーボードにＳｎ−Ｐｂ共晶はんだで搭載する際に、樹脂パッケージやＭＣＭ内部のはんだバンプの溶融を防ぐという効果があるからである。
【０００８】
一方、鉛系高温はんだの接合には３５０℃もの高温が必要である。ＭＣＭのマザーボードには、熱膨張率が小さく、耐熱性に優れたセラミックスが使用されてきたが、最近では、より安価なガラスエポキシ板等をコア材とする樹脂製のマザーボードを適用したいとのニーズが高まってきている。
【０００９】
しかし、樹脂製のマザーボードは３５０℃もの高温には耐えられない。そこで、マザーボード側にＳｎ−Ｐｂ共晶はんだバンプを形成しておき、これに半導体チップ側の鉛系のはんだバンプを押しつけて、共晶はんだの融点以上に加熱して接続する方法も開発されている。
【００１０】
【従来の技術】
近年、酸性雨の拡大に伴い、鉛を含む廃棄物からの鉛イオンの溶け出し量が増加し、地下水の汚染が問題になってきている。１９８０年代後半、国民の多くが地下水を飲料水としている米国で大規模な調査が行われ、水源の鉛汚染が深刻な状況にあることが明らかになった。
【００１１】
鉛汚染の原因の一つが廃電子製品のはんだからの溶出である。電子機器における鉛使用量の削減は、今後、地球環境保護の観点から避けて通れない課題であり、鉛を含まない代替はんだ材料の調査や接合技術の開発が進められている。
【００１２】
例えば、米国ではＮＣＭＳ（National Center for Manufacturing Science)を中心とするコンソーシアムが、1992年から96年にかけて候補材料の評価を実施した。ＮＣＭＳのファイナルレポート（１９９７年８月発行）によれば、挿入実装部品を搭載するためのフローソルダリングおよび表面実装部品を搭載するためのリフローソルダリング用の鉛フリーはんだ材料が詳細に検討されている。日本においても同様に、例えば回路実装学会や溶接学会において鉛フリーはんだの研究発表が活発に行われている。
【００１３】
これらの研究報告においては、いずれもリードピンを有する部品の搭載技術が中心であったが、ここにきてＢＧＡのようなはんだバンプを有する部品に関する研究、報告がなされるようになってきた。
【００１４】
ＢＧＡなど、はんだバンプを有する部品の鉛フリー化は、鉛フリーはんだ材料が一本化されていないこともあり、非常に難しい問題である。先のＮＣＭＳのレポートや、日本電子工業振興協会の「鉛フリーはんだのロードマップ」（９８年２月月報）でも明らかにされているように、Ｓｎ−Ｐｂ共晶系をそのまま代替できる材料はない。
【００１５】
このため、ＮＣＭＳや電子協によって推奨されているのは、融点の異なるものとしてＳｎ−Ａｇ共晶（融点２２１℃）やＳｎ−Ａｇ共晶にＢｉを少量添加したもの（融点２１０℃近辺）、Ｓｎ−Ｚｎ共晶（融点１９９℃）やＳｎ−Ｚｎ共晶にＢｉを少量添加したもの（融点１９０℃近辺）、Ｓｎ−Ｂｉ共晶（融点１３８℃）などである。
【００１６】
製品の耐熱性を優先する場合にはＳｎ−Ａｇ共晶系を、リフローはんだ付け時の部品の熱損傷防止を優先する場合にはＳｎ−Ｚｎ共晶系やＳｎ−Ｂｉ系をというように、はんだ材料を使い分けていく必要がある。しかし、ここにきてＳｎ−Ａｇ共晶系が、部品の電極の鉛フリー化を待たずに採用できることや、いわゆる「高温はんだ」としての実績から、製品適用が一部で始まっている。これを受けた形でＢＧＡやＣＳＰなどのはんだバンプにもＳｎ−Ａｇ共晶系を用いた研究事例（例えば、第６回エレクトロニクスにおける接合・実装技術、Ｐ２２３〜２２８）が報告されるようになってきた。
【００１７】
一方で、フリップチップ接合を用いて半導体チップをモジュール基板に接合する場合、実装工程において少なくとも２〜３回の熱履歴がはんだバンプの接続部に加わることになる。
【００１８】
まず、半導体チップをモジュール基板に接合するときの加熱、次いで半導体チップをモジュール基板に搭載したモジュールをマザーボードに搭載する際の加熱があり、さらに近年の高密度実装においては両面実装が一般的になりつつあるので、この場合にはさらにマザーボードの反対面に部品を搭載するための加熱が加わることになる。
【００１９】
このように、はんだバンプの接合部は繰り返し熱印加を受けるため、接合界面においていわゆる「電極食われ」が生じ、接続部の信頼性が著しく低下してしまうことになる。
【００２０】
【発明が解決しようとする課題】
半導体チップ側およびマザーボード側の電極は、一般にＣｕやＮｉを含むので、はんだバンプはＣｕやＮｉと接合することになる。したがって、はんだバンプと電極が接合された場合、接合界面にはＳｎと電極材料であるＣｕやＮｉとの金属間化合物、例えばＳｎ−Ｃｕ化合物、Ｓｎ−Ｎｉ化合物が生成していることになる。
【００２１】
このため、上記のように繰り返し熱ストレスが加わると、接合界面においてＳｎの拡散反応が進行し、結果として電極食われを生じやすい。半導体チップの接合部におけるこのような現象は接続不良の原因となるため、是非とも回避したい問題である。
【００２２】
鉛フリーはんだの場合、半導体チップをモジュール基板に接続するはんだと、モジュールをマザーボードに接続するはんだは、共にＳｎ−Ａｇ共晶系のものを用いる場合が頻繁に生じることになり、はんだが同一になる、あるいは融点の極めて近いはんだとなる可能性が高い。この場合、半導体チップの接続部が繰り返し熱印加される毎にはんだバンプの溶融が発生することになり、上記の電極食われの問題はますます深刻になる。
【００２３】
したがって本発明は、鉛フリーはんだを用いてフリップチップ接合により接続される半導体チップにおいて、実装時の繰り返し加熱による接続の信頼性低下を防止する電子回路モジュールの製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明者らが課題を解決するために鋭意検討を行った結果、上に述べた課題は、本発明の第一の発明によれば、半導体チップ上の第一のＮｉ電極に、Ｓｎを含む第一のはんだバンプを接合する工程と、モジュール基板に備えられた第二のＮｉ電極に、前記第一のはんだバンプより融点が低く、ＳｎおよびＺｎを含む第二のはんだバンプを接合する工程と、前記第一のはんだバンプと前記第二のはんだバンプとを接合して第三のはんだバンプを形成する工程とを有し、前記第三のはんだバンプを形成する工程は、前記第一のはんだバンプと前記第二のはんだバンプとを圧着した状態から、前記第二のはんだバンプの融点以上、且つ前記第一のはんだバンプの融点未満の温度に加熱する工程と、前記第一のはんだバンプの融点以上の温度に加熱する工程とを含み、前記第三のはんだバンプと前記第一のＮｉ電極との間、および前記第三のはんだバンプと前記第二のＮｉ電極との間に、Ｚｎ−Ｎｉ層を形成する電子回路モジュールの製造方法を用いることで達成される。
【００２５】
すなわち、モジュール基板の第二のＮｉ電極上に供給する第二のはんだバンプをＺｎを含有するものとし、かつ融点が半導体チップの第一のＮｉ電極上に形成された第一のはんだバンプの融点よりも低いものとしておく。
【００２６】
半導体チップとモジュール基板の接続時に、第二のはんだバンプと第一のはんだバンプとを圧着した状態から加熱を行うと、まず第二のはんだバンプが溶けて、第一のはんだバンプが溶融した第二のはんだバンプに侵入することになる。このとき、第二のはんだバンプの表面酸化膜は、第一のはんだバンプにより機械的にバンプ周辺部へと排掃される。その後さらに接続部の温度が上昇すると、第一のはんだバンプも溶融して、第二のはんだバンプと一体化する。したがって、あらかじめ第一のはんだバンプおよび第二のはんだバンプの組成、供給量を調整しておくことで一体化したはんだバンプは所望の組成となり、さらに第一のＮｉ電極および第二のＮｉ電極のＮｉまたはＮｉ合金と合金化することになる。
【００２７】
この際、Ｚｎが選択的にＮｉまたはＮｉ合金と反応するために、接合界面には拡散反応により成長しやすいＳｎ−Ｎｉ化合物ではなく、Ｚｎ−Ｎｉ化合物が形成される。このＺｎ−Ｎｉ化合物は熱ストレスによる成長がＳｎ−Ｎｉ化合物に比較して極めて遅く、多数回の熱履歴によっても接合部の信頼性の低下を招かないという効果がある。
【００２８】
次いで、上に述べた課題は、本発明の第二の発明によれば、第一のはんだバンプは、９０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方とを含む電子回路モジュールの製造方法とすることで達成される。
【００２９】
第一のはんだバンプのＡｇまたはＣｕの含有量が２〜５重量％であるのは、Ｓｎ−Ａｇ共晶系の共晶点が３．５重量％Ａｇであるので、含有量を２〜５重量％とすることで融点が２２０℃付近となり、第二のはんだバンプよりも高めにすることができ、かつ第二のはんだバンプと第一のはんだバンプとが溶融接合したはんだはＺｎを１〜５重量％含むＳｎ基合金とすることができるからである。
【００３０】
次いで、上に述べた課題は、本発明の第三の発明によれば、第二のはんだバンプは、２〜１０重量％のＺｎと７０〜９５重量％のＳｎとを含む電子回路モジュールの製造方法とすることで達成される。
【００３１】
すなわち、第二のはんだバンプの組成をこの成分とすることで、融点が１９０〜２１０℃付近のはんだとすることができる。
【００３２】
第二のはんだバンプのＺｎの含有量が２〜１０重量％であるのは、Ｚｎが２重量％以上であれば、Ｓｎ−Ｚｎ共晶系の液相線を下げる効果があり、１０重量％以上でははんだの反応性が大きくなるからである。
【００３３】
次いで、上に述べた課題は、本発明の第四の発明によれば、第三のはんだバンプは、０．５〜５．０重量％のＺｎを含む電子回路モジュールの製造方法とすることで達成される。
【００３４】
すなわち、Ｚｎを最終的に０．５重量％以上とすることで、十分なＺｎ−Ｎｉ層が形成される。Ｚｎが５重量％以上では、接合後のはんだの融点が下がってしまい、階層接合に適した融点が保てなくなる。
【００３５】
はんだバンプの大きさは、半導体チップのはんだバンプのほうが大きく、例えばモジュール基板のはんだの４〜５倍の体積であるのが一般的である。このため、第二のはんだバンプの亜鉛の含有量を２〜１０重量％とした。
【００３８】
次いで、上に述べた課題は、本発明の第五の発明によれば、第一のＮｉ電極は、最下層から順にＡｌ層、Ｔｉ層、Ｎｉ層で構成され、Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されている電子回路モジュールの製造方法とすることで達成される。
【００３９】
すなわち、Ａｌ電極を用いる場合には、はんだとの接合界面が熱履歴によって信頼性が低下しないようにするためには、ＮｉまたはＮｉ合金で被覆しておくことが好ましいが、Ａｌ上に直接Ｎｉ合金を形成すると、その密着力が不十分であるために接続不良を発生することがあるので、Ａｌ層とＮｉ層との間にＴｉ層を介在させることでこの現象を回避することができるからである。
【００４０】
次いで、上に述べた課題は、本発明の第六の発明によれば、第一のＮｉ電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されている電子回路モジュールの製造方法とすることで達成される。
【００４１】
すなわち、Ｃｕ電極を用いる場合には、ＣｕとＮｉまたはＮｉ合金との密着力が十分であるために接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合金を形成することができる。
【００４２】
次いで、上に述べた課題は、本発明の第七の発明によれば、第二のＮｉ電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されている電子回路モジュールの製造方法とすることで達成される。
【００４３】
すなわち、Ｃｕ電極を用いる場合には、ＣｕとＮｉまたはＮｉ合金との密着力が十分であるために接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合金を形成することができる。
【００４４】
次いで、上に述べた課題は、本発明の第八の発明によれば、マザーボードと、電子回路モジュールとを有し、マザーボードは、電子回路モジュールに接続される第四のはんだバンプを有し、第四のはんだバンプは、融点が１９０℃以下のＳｎ合金である回路ユニットとすることで達成される。
【００４５】
すなわち、第四のはんだバンプの融点を１９０℃以下のＳｎ合金としておくことで、半導体チップの第一のＮｉ電極の表面の第一のはんだバンプとモジュール基板の第二のＮｉ電極の表面の第二のはんだバンプとが溶融接合したはんだを溶融させることなくマザーボードと電子回路モジュールとを接合できる、すなわち階層接合が可能となる。
【００４６】
最後に、上に述べた課題は、本発明の第九の発明によれば、第四のはんだバンプは、８０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方と、１８重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金である回路ユニットとすることで達成される。
【００４７】
すなわち、この組成の第四のはんだバンプとすることで、融点を１９０℃以下とすることができる。
【００４８】
図１は、本発明による一実施例の半導体チップとモジュール基板との構成を示す図である。
【００４９】
図２は、本発明による一実施例のモジュールをマザーボードに搭載した構成を示す図である。
【００５０】
図３は、本発明のフローを説明する図である。
【００５１】
図３の（１）は、合金Ｂからなるはんだバンプと合金Ａからなるはんだバンプを圧着した状態を示している。図３の（２）は、合金Ｂからなるはんだバンプが溶融し、表面酸化膜が突き破られ、排出される状態を示している。図３の（３）は、合金Ｂからなるはんだバンプと合金Ａからなるはんだバンプが共に溶融し、一体化する状態を示したものであり、図３の（４）は、ＮｉまたはＮｉ合金からなる半導体チップの第一の電極およびＮｉまたはＮｉ合金からなるモジュール基板の第二の電極が、溶融したＺｎを含む一体化したはんだと反応し、溶融接合した界面にＮｉ−Ｚｎ層が形成された状態を示したものである。
【００５２】
【発明の実施の形態】
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらに限定されるものではない。
【００５３】
本発明にしたがって半導体チップをフリップチップ接合によりモジュール基板上に搭載し、さらに半導体チップを搭載したモジュールをマザーボードに搭載し、その効果を確認した。
【００５４】
半導体チップとモジュール基板との構成を図１に示す。ここで、符号１はモジュールを、２は半導体チップを、３は合金Ａからなるはんだバンプを、４は第一の電極を、５はモジュール基板を、６は合金Ｂからなるはんだバンプを、７は表面酸化膜を、８は第二の電極をそれぞれ示している。
【００５５】
また、半導体チップをモジュール基板に搭載したモジュールを、マザーボードに搭載した構成を図２に示す。ここで、符号９は合金Ｃからなるはんだバンプを、１０はマザーボードを、１１はＢＧＡをそれぞれ示している。
【００５６】
半導体チップ２は、Ａ，Ｂ二系統の独立したデイジーチェインパターンが形成された１３ｍｍ角のものを使用した。なお、第一の電極４は２５０μｍピッチの格子状で合計２０２５個あり、第一の電極４の構成はＡｌ電極上に下から０．１μｍ厚さのＴｉ、２μｍ厚さのＮｉ、０．３μｍ厚さのＡｕとした。
【００５７】
また、モジュール１は、厚さ０．５ｍｍのアルミナ基板上に厚さ５μｍのＣｕ配線を形成し、ポリイミド絶縁膜で被覆したものをモジュール基板５として用い、モジュール基板５の半導体チップ２との接続側およびマザーボード１０との接続側の第二の電極８の構成は、共にＣｕ電極上に下から２μｍ厚さのＮｉ、０．３μｍ厚さのＡｕとした。
【００５８】
このモジュール基板５に、上に示した半導体チップ２を２個配置したモジュール（マイクロチップモジュールともいう）を用いた。また、マザーボード１０は、厚さ０．５ｍｍのアルミナ基板上に、厚さ５μｍのＣｕ配線および厚さ１０μｍのポリイミド絶縁膜を交互に配置し、３層配線とした構造のものを用いた。
【００５９】
最表層のＣｕ配線上には２μｍ厚さのＮｉ、０．３μｍ厚さのＡｕ膜を形成した。
【００６０】
そして、以下に示すプロセスで半導体チップ２をモジュール基板５の上に接続してモジュール１とし、さらにこのモジュール１をマザーボード１０に搭載した。
【００６１】
イ．フリップチップ実装によりはんだバンプ同士が接合するモジュール基板の該当位置に、予備はんだ法で合金ＢとしてＳｎ−８Ｚｎ−３Ｂｉ（融点約１９０℃）のはんだを供給した。
【００６２】
ロ．半導体チップをフリップチップボンダを用いてモジュール基板上に載せ、合金Ａとしては、半導体チップの電極上に形成したＳｎ−３．５Ａｇ（融点２２１℃）のはんだバンプをモジュール基板の電極と位置合わせしてモジュール基板の予備はんだと圧着させた状態でピーク温度２４０℃で加熱し、半導体チップとモジュール基板とを接合した。なお、はんだ濡れの確保と半導体チップの仮固定のために、半導体チップ上に予めロジンフラックスを塗布しておいた。
【００６３】
ハ．デイジーチェインの導通試験を行い、半導体チップ上の２０２５個の全ての電極が接続されていることを確認した。
【００６４】
ニ．半導体チップを搭載したモジュールをマザーボードの片面上に、図示していない他の電子部品と共に合金ＣとしてＳｎ−３．５Ａｇ−１６．５Ｂｉのはんだで接続した。
【００６５】
以上のプロセスにより、複数個（本実施例では２個）の半導体チップをフリップチップ接続したモジュールをマザーボード上に搭載した。
【００６６】
そしてこのマザーボードに搭載したモジュールについて再度のデイジーチェインの導通試験を行い、半導体チップ上の全ての電極が接続されていることを確認した。
【００６７】
この確認の後に、はんだバンプ接合部の断面観察およびＥＰＭＡ（Electron Probe Micro Analyser ）での分析を行ったところ、接合界面にＺｎ−Ｎｉ層が形成されていることが確認された。このＺｎ−Ｎｉ層は熱履歴によっては厚みを増したり、成長したりすることはなかった。
【００６８】
比較のために、モジュール基板上に、Ｓｎ−８Ｚｎ−３Ｂｉを予備はんだすることなしに半導体チップをフリップチップ接合により内部接続した場合には、上記と同様の熱履歴を経た後にデイジーチェインの導通試験を行ったところ、５０％以上で接続不良が発生した。
【００６９】
なお、本実施例では合金ＡとしてＳｎ−３．５Ａｇのはんだを用いたが、基本的にはＳｎ−Ａｇ共晶またはこれに少量のＢｉ、Ｃｕを添加して融点を１９０〜２２０℃としたものが適切である。しかし、Ｂｉの添加量は１３８℃近辺の低温融解が起こらないように、５重量％以下とすることが好ましい。
【００７０】
また、本実施例では合金ＢとしてＳｎ−８Ｚｎ−３Ｂｉのはんだを用いたが、基本的にはＳｎ−Ｚｎ共晶またはこれに少量のＢｉまたはＣｕなどの添加元素を加えた融点が２００℃以下のものが好ましい。
【００７１】
また、本実施例では合金ＣとしてＳｎ−３．５Ａｇ−１６．５Ｂｉのはんだを用いたが、基本的には融点が１９０℃以下の鉛を含まないはんだであれば好ましく、例えば８０重量％を超えるＳｎと、７〜１０重量％のＺｎと、１０重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金や、４０〜６０重量％のＳｎと、６０〜４０重量％のＢｉとを含むＳｎ合金などが好ましい。
【００７２】
なお、これらの合金Ａおよび合金Ｂにおいて、ソフトエラーを防止するには、α粒子カウント数が０．１cph/cm²以下のはんだが望ましい。
【００７３】
さらに、合金Ａおよび合金Ｂとを用いてバンプ接合を行った後、アンダーフィル（エポキシ樹脂等によって基板と部品との隙間を充填すること）を行ってもよい。こうすることによって応力や湿度からバンプ接合部分を保護することができる。
【００７４】
また、モジュール基板の第二の電極への合金Ｂの供給は、電極ピッチが２５０μｍ以下の場合には基板の第二の電極に形成したはんだによって行うことが好ましいが、電極ピッチが２５０μｍ以上であればはんだペーストによる供給も可能である。
【００７５】
さらに、半導体チップの第一の電極およびモジュール基板の第二の電極の最表面は、ＡｕまたはＰｄで被覆することによってはんだバンプの濡れが良くなるので有効である。この場合、接合時にははんだバンプ内に拡散して電極上には残存せず、また、はんだバンプ内で金属間化合物を作らない程度の量、例えば１００μｍ径のはんだバンプの場合には０．５μｍ厚以下が好ましい。
（付記１）半導体チップとモジュール基板とを有し、該半導体チップは、ＮｉまたはＮｉ合金からなる第一の電極を有し、該第一の電極は、表面にＳｎ基合金である合金Ａからなるはんだバンプを有し、該モジュール基板は、ＮｉまたはＮｉ合金からなる第二の電極を有し、該第二の電極は、表面にＺｎを含むＳｎ基合金である合金Ｂからなるはんだバンプを有し、該合金Ｂの融点は、該合金Ａの融点よりも低く、該合金Ａと該合金Ｂとが溶融接合したはんだは、Ｎｉと合金化してなることを特徴とする電子回路モジュール。
（付記２）前記合金Ａは、９０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方とを含むＳｎ基合金であることを特徴とする付記１記載の電子回路モジュール。
（付記３）前記合金Ｂは、２〜１０重量％のＺｎと７０〜９５重量％のＳｎとを含むＳｎ合金であることを特徴とする付記１記載の電子回路モジュール。
（付記４）前記合金Ａと前記合金Ｂとが溶融接合したはんだは、０．５〜５．０重量％のＺｎを含むＳｎ基合金はんだであることを特徴とする付記１記載の電子回路モジュール。
（付記５）前記第一の電極と前記合金Ａとが溶融接合した第一の界面は、Ｓｎ−Ｎｉ層およびＺｎ−Ｎｉ層を有し、前記第二の電極と前記合金Ｂとが溶融接合した第二の界面は、Ｚｎ−Ｎｉ層を有することを特徴とする付記１記載の電子回路モジュール。
（付記６）前記第一の電極は、最下層から順にＡｌ層、Ｔｉ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されていることを特徴とする付記１記載の電子回路モジュール。
（付記７）前記第一の電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されていることを特徴とする付記１記載の電子回路モジュール。
（付記８）前記第二の電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されていることを特徴とする付記１記載の電子回路モジュール。
（付記９）マザーボードと、付記１記載の電子回路モジュールとを有し、該マザーボードは、表面に合金Ｃからなるはんだバンプを有し、該合金Ｃは、融点が１９０℃以下のＳｎ合金であることを特徴とする回路ユニット。
（付記１０）前記合金Ｃは、８０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方と、１８重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金であることを特徴とする付記９記載の回路ユニット。
（付記１１）前記合金Ｃは、８０重量％を超えるＳｎと、７〜１０重量％のＺｎと、１０重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金であることを特徴とする付記９記載の回路ユニット。
（付記１２）前記合金Ｃは、４０〜６０重量％のＳｎと、６０〜４０重量％のＢｉとを含むＳｎ合金であることを特徴とする付記９記載の回路ユニット。
【００７６】
【発明の効果】
以上説明したように、本発明の電子回路モジュールとすることによって、接合後のはんだバンプ中のＺｎが選択的にＮｉまたはＮｉ合金と反応するので、拡散反応によって成長しやすいＳｎ−Ｎｉ金属間化合物ではなく、Ｚｎ−Ｎｉ金属間化合物が形成されるため、多数回の熱履歴によっても接合部の信頼性の低下を招かないという効果が得られ、また、Ｓｎと電極材料であるＮｉまたはＮｉ合金との拡散を防止するバリア層としても働く。
【図面の簡単な説明】
【図１】本発明による一実施例の半導体チップとモジュール基板との構成を示す図。
【図２】本発明による一実施例のモジュールをマザーボードに搭載した構成を示す図。
【図３】本発明のフローを説明する模式図。
【符号の説明】
１モジュール
２半導体チップ
３合金Ａからなるはんだバンプ
４第一の電極
５モジュール基板
６合金Ｂからなるはんだバンプ
７表面酸化膜
８第二の電極
９合金Ｃからなるはんだバンプ
１０マザーボード
１１ＢＧＡ（Ball Grid Array)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for mounting a semiconductor chip having solder electrodes necessary for high-density mounting of electronic equipment on a module substrate, and in particular, in view of global environmental problems, by so-called lead-free solder that does not contain harmful lead. It relates to the joining method.
[0002]
In recent years, in order to cope with the increase in the number of electrode terminals due to miniaturization and high integration of semiconductors, instead of conventional semiconductor packages having electrode lead pins in the periphery such as Quad Flat Package (QFP) and Small Outline Package (SOP) A so-called BGA (Ball Grid Array) package in which solder bumps are arranged in a grid pattern on the back surface of the package has been put into practical use. Of the protruding electrodes in which solder is formed on the electrodes, a relatively large one tends to be called a solder ball and a small one is called a solder bump. However, since the definition is not clear, it is collectively called a solder bump here. I will do it.
[0003]
As the solder bump, Sn—Pb eutectic solder or solder having a melting point near 183 ° C. obtained by adding a small amount of Ag or Ge to Sn—Pb eutectic solder is used.
[0004]
Solder bumps are also used in so-called flip chip mounting, in which a chip of a semiconductor integrated circuit (also referred to as a bare chip, hereinafter referred to as a semiconductor chip) is directly mounted face-down on a module substrate. In addition, solder bumps formed in a lattice shape are used. The module substrate means a substrate on which an electronic circuit having one or a plurality of functions is formed.
[0005]
Since a signal delay can be shortened by using a solder bump and a module (MCM: Multi Chip Module) in which a plurality of semiconductor chips are mounted on a module substrate, the solder bump is used in the field of high-speed computers.
[0006]
In addition, solder bumps are being adopted instead of wire bonding for internal connection between a semiconductor chip and a package in a resin package, which has already been put into practical use in a package having a large number of pins.
[0007]
By the way, as a conventional solder bump, lead-based high-temperature solder (for example, Pb-5Sn) has been used. This is because the lead-based high-temperature solder is used to melt the solder bumps inside the resin package and the MCM when mounting the surface-mounted component on the motherboard, which is the substrate to which the module substrate or the semiconductor chip is attached, with Sn-Pb eutectic solder. This is because it has the effect of preventing.
[0008]
On the other hand, a high temperature as high as 350 ° C. is required for the joining of lead-based high-temperature solder. Ceramics with a low coefficient of thermal expansion and excellent heat resistance have been used for MCM motherboards, but recently there is a need to apply resin-made motherboards with core materials such as cheaper glass epoxy boards. Is growing.
[0009]
However, the resin motherboard cannot withstand temperatures as high as 350 ° C. Therefore, a method has been developed in which Sn-Pb eutectic solder bumps are formed on the mother board side, and lead-type solder bumps on the semiconductor chip side are pressed against the bumps and heated above the melting point of the eutectic solder. Yes.
[0010]
[Prior art]
In recent years, with the expansion of acid rain, the amount of lead ions dissolved from waste containing lead has increased, and contamination of groundwater has become a problem. In the late 1980s, a large-scale survey was conducted in the United States, where many citizens use groundwater as drinking water, and it became clear that lead pollution in water sources was in a serious situation.
[0011]
One of the causes of lead contamination is elution of waste electronic products from solder. Reduction of the amount of lead used in electronic equipment is an unavoidable issue from the viewpoint of protecting the global environment, and investigations on alternative solder materials that do not contain lead and development of joining technologies are underway.
[0012]
For example, in the United States, a consortium led by NCMS (National Center for Manufacturing Science) evaluated candidate materials from 1992 to 1996. According to the final report of NCMS (issued in August 1997), lead-free solder materials for flow soldering for mounting insertion mounting parts and reflow soldering for mounting surface mounting parts have been studied in detail. Yes. Similarly, in Japan, research presentations on lead-free solder are actively being conducted, for example, at Circuit Mounting Society and Welding Society.
[0013]
In these research reports, all have been centered on mounting technology for components having lead pins. However, studies and reports on components having solder bumps such as BGA have come to be made here.
[0014]
Lead-free components such as BGA having solder bumps are a very difficult problem because lead-free solder materials are not unified. There is no material that can replace the Sn-Pb eutectic system as it is, as revealed in the previous NCMS report and the "Lead-free solder roadmap" (February 1998 report) of the Japan Electronics Industry Promotion Association. .
[0015]
For this reason, what is recommended by NCMS and Electronic Cooperatives is that Sn-Ag eutectic (melting point 221 ° C) or Sn-Ag eutectic with a small amount of Bi added (melting point around 210 ° C) as a different melting point. Sn—Zn eutectic (melting point: 199 ° C.), Sn—Zn eutectic with a small amount of Bi added (melting point around 190 ° C.), Sn—Bi eutectic (melting point: 138 ° C.), and the like.
[0016]
When priority is given to the heat resistance of the product, the Sn—Ag eutectic system is used. When priority is given to the prevention of thermal damage of the parts during reflow soldering, the Sn—Zn eutectic system and the Sn—Bi system are used. It is necessary to use different solder materials. However, application of the product has started in part due to the fact that the Sn—Ag eutectic system can be adopted without waiting for lead-free parts electrodes and the so-called “high temperature solder”. In response to this, research examples using the Sn-Ag eutectic system for solder bumps such as BGA and CSP (for example, 6th Electronics Bonding / Mounting Technology, P223-228) have been reported. I came.
[0017]
On the other hand, when the semiconductor chip is bonded to the module substrate using flip chip bonding, at least two to three thermal histories are applied to the solder bump connection portion in the mounting process.
[0018]
First, there is heating when bonding the semiconductor chip to the module substrate, then heating when mounting the module having the semiconductor chip mounted on the module substrate on the motherboard, and in recent high-density mounting, double-sided mounting is common. In this case, further heating for mounting components on the opposite side of the motherboard is applied.
[0019]
In this way, since the joint portion of the solder bump is repeatedly subjected to heat application, so-called “electrode erosion” occurs at the joint interface, and the reliability of the connection portion is significantly lowered.
[0020]
[Problems to be solved by the invention]
Since the electrodes on the semiconductor chip side and the motherboard side generally contain Cu or Ni, the solder bumps are bonded to Cu or Ni. Therefore, when the solder bump and the electrode are bonded, an intermetallic compound of Sn and Cu or Ni as an electrode material, for example, a Sn—Cu compound or a Sn—Ni compound is generated at the bonding interface.
[0021]
For this reason, when the thermal stress is repeatedly applied as described above, the Sn diffusion reaction proceeds at the bonding interface, and as a result, the electrode is easily eroded. Such a phenomenon in the joint portion of the semiconductor chip causes a connection failure and is a problem that should be avoided.
[0022]
In the case of lead-free solder, both the solder for connecting the semiconductor chip to the module substrate and the solder for connecting the module to the motherboard often use Sn-Ag eutectic type, and the solder is the same. Or a solder with a very close melting point. In this case, the solder bumps melt every time heat is repeatedly applied to the connection portion of the semiconductor chip, and the problem of the electrode erosion becomes more serious.
[0023]
Therefore, the present invention provides an electronic circuit module that prevents a decrease in connection reliability due to repeated heating during mounting in a semiconductor chip connected by lead-free soldering. How to make It is to provide.
[0024]
[Means for Solving the Problems]
As a result of intensive studies by the present inventors in order to solve the problems, the problems described above are the first issues of the present invention. Clearly According to the above, the step of bonding the first solder bump containing Sn to the first Ni electrode on the semiconductor chip, and the second Ni electrode provided on the module substrate has a melting point higher than that of the first solder bump. Low, joining a second solder bump containing Sn and Zn, and joining the first solder bump and the second solder bump to form a third solder bump, The step of forming the third solder bump is A step of heating the first solder bump and the second solder bump to a temperature equal to or higher than the melting point of the second solder bump and lower than the melting point of the first solder bump; Heating to a temperature above the melting point of the first solder bump, A Zn—Ni layer is formed between the third solder bump and the first Ni electrode, and between the third solder bump and the second Ni electrode. Ruden This is achieved by using a method for manufacturing a child circuit module.
[0025]
That is, the second of the module substrate Ni Ni Supply to the best Second solder bump Containing Zn and having a melting point of the first of the semiconductor chip Ni Ni Formed at the finest First solder bump It should be lower than the melting point of.
[0026]
When connecting the semiconductor chip and module board, Second solder bump When With the first solder bump When heating from the state where the Second solder bump Melts First solder bump Melted Second solder bump Will invade. At this time, Second solder bump The surface oxide film of First solder bump Is mechanically discharged to the periphery of the bump. After that, when the temperature of the connection rises further, First solder bump Also melted Second solder bump And integrate. Therefore, in advance First solder bump and Second solder bump By adjusting the composition and supply amount of the solder bump, the integrated solder bumps have the desired composition. Ni Ni Pole and second Ni Ni It will be alloyed with Ni or Ni alloy of the pole.
[0027]
At this time, since Zn selectively reacts with Ni or a Ni alloy, a Zn—Ni compound is formed at the bonding interface instead of a Sn—Ni compound that is easily grown by a diffusion reaction. This Zn—Ni compound has an effect that the growth due to thermal stress is extremely slow compared to the Sn—Ni compound, and the reliability of the joint is not lowered even by a large number of thermal histories.
[0028]
Next, the problem described above is the second aspect of the present invention. Clearly Therefore, the first solder bump is achieved by providing an electronic circuit module manufacturing method including Sn exceeding 90% by weight and at least one of 2 to 5% by weight of Ag or Cu.
[0029]
First solder bump The reason why the content of Ag or Cu is 2 to 5% by weight is that the eutectic point of the Sn-Ag eutectic system is 3.5% by weight Ag, so the content should be 2 to 5% by weight. The melting point is around 220 ° C, Second solder bump Can be higher, and Second solder bump When First solder bump This is because the solder that is melt-bonded to each other can be an Sn-based alloy containing 1 to 5 wt% of Zn.
[0030]
Next, the problem described above is the third aspect of the present invention. Clearly According to this, the second solder bump is achieved by using a method for manufacturing an electronic circuit module containing 2 to 10 wt% Zn and 70 to 95 wt% Sn.
[0031]
That is, Second solder bump By making this composition into this component, a solder having a melting point of about 190 to 210 ° C. can be obtained.
[0032]
Second solder bump The Zn content of 2 to 10% by weight is effective for lowering the Sn—Zn eutectic liquidus when the Zn content is 2% by weight or more. This is because the nature increases.
[0033]
Next, the problem described above is the fourth aspect of the present invention. Clearly According to this, the third solder bump is achieved by adopting a method for manufacturing an electronic circuit module containing 0.5 to 5.0% by weight of Zn.
[0034]
That is, a sufficient Zn—Ni layer is formed by finally setting Zn to 0.5 wt% or more. If Zn is 5% by weight or more, the melting point of the solder after joining is lowered, and the melting point suitable for hierarchical joining cannot be maintained.
[0035]
The size of the solder bump is larger in the solder bump of the semiconductor chip and is generally 4 to 5 times the volume of the solder of the module substrate, for example. For this reason, Second solder bump The zinc content was 2 to 10% by weight.
[0038]
Next, the problem described above is the fifth aspect of the present invention. Clearly Accordingly, the first Ni electrode is composed of an Al layer, a Ti layer, and a Ni layer in order from the lowest layer, and the Ni layer has a surface coated with at least one of Au and Pd. Is achieved.
[0039]
That is, in the case of using an Al electrode, it is preferable to cover the joint interface with the solder with Ni or a Ni alloy in order to prevent the reliability from being deteriorated due to the thermal history. When an alloy is formed, connection failure may occur due to insufficient adhesion, so this phenomenon can be avoided by interposing a Ti layer between the Al layer and the Ni layer. It is.
[0040]
Next, the problem described above is the sixth aspect of the present invention. Clearly Therefore, the first Ni electrode is composed of a Cu layer and a Ni layer in order from the lowest layer, and the Ni layer is a method for manufacturing an electronic circuit module whose surface is coated with at least one of Au or Pd. Achieved.
[0041]
That is, in the case of using a Cu electrode, since the adhesion between Cu and Ni or Ni alloy is sufficient, poor connection is unlikely to occur, so that the Ni alloy can be formed directly on the Cu layer.
[0042]
Next, the problem described above is the seventh aspect of the present invention. Clearly According to this, the second Ni electrode is composed of a Cu layer and a Ni layer in order from the lowest layer, and the Ni layer is a method for manufacturing an electronic circuit module whose surface is coated with at least one of Au and Pd. Achieved.
[0043]
That is, in the case of using a Cu electrode, since the adhesion between Cu and Ni or Ni alloy is sufficient, poor connection is unlikely to occur, so that the Ni alloy can be formed directly on the Cu layer.
[0044]
Next, the above-described problem is solved by the present invention. Eight Departure Clearly According to the motherboard , Electric The mother board has a fourth solder bump connected to the electronic circuit module, and the fourth solder bump is a circuit unit made of Sn alloy having a melting point of 190 ° C. or lower. Achieved.
[0045]
That is, Fourth solder bump The melting point of the semiconductor chip is made to be an Sn alloy having a melting point of 190 ° C. or lower. Ni Ni Polar surface First Solder bump and module board second Ni Ni Polar surface Second The mother board and the electronic circuit module can be joined without melting the solder with which the solder bumps are fused and joined, that is, hierarchical joining is possible.
[0046]
Finally, the problem described above is the subject of the present invention. Nine Departure Clearly According to the fourth aspect, the fourth solder bump is an Sn alloy containing Sn exceeding 80% by weight, at least one of 2 to 5% by weight of Ag or Cu, and at least one of Bi or In of 18% by weight or less. This is achieved by using a circuit unit.
[0047]
That is, of this composition Fourth solder bump As a result, the melting point can be 190 ° C. or lower.
[0048]
FIG. 1 is a diagram showing a configuration of a semiconductor chip and a module substrate according to an embodiment of the present invention.
[0049]
FIG. 2 is a diagram showing a configuration in which a module according to an embodiment of the present invention is mounted on a mother board.
[0050]
FIG. 3 is a diagram for explaining the flow of the present invention.
[0051]
FIG. 3 (1) shows a state in which a solder bump made of alloy B and a solder bump made of alloy A are pressed. (2) in FIG. 3 shows a state in which the solder bump made of the alloy B is melted, the surface oxide film is pierced and discharged. (3) in FIG. 3 shows a state in which the solder bump made of alloy B and the solder bump made of alloy A are melted and integrated together, and (4) in FIG. The first electrode of the semiconductor chip and the second electrode of the module substrate made of Ni or Ni alloy reacted with the integrated solder containing molten Zn, and a Ni-Zn layer was formed at the melt bonded interface It shows the state.
[0052]
DETAILED DESCRIPTION OF THE INVENTION
EXAMPLES Hereinafter, although an Example demonstrates this invention further in detail, this invention is not limited to these.
[0053]
According to the present invention, a semiconductor chip was mounted on a module substrate by flip chip bonding, and a module on which a semiconductor chip was mounted was mounted on a mother board, and the effect was confirmed.
[0054]
The configuration of the semiconductor chip and the module substrate is shown in FIG. Here, reference numeral 1 is a module, 2 is a semiconductor chip, 3 is a solder bump made of alloy A, 4 is a first electrode, 5 is a module substrate, 6 is a solder bump made of alloy B, 7 Indicates a surface oxide film, and 8 indicates a second electrode.
[0055]
FIG. 2 shows a configuration in which a module having a semiconductor chip mounted on a module substrate is mounted on a motherboard. Here, reference numeral 9 denotes a solder bump made of alloy C, 10 denotes a mother board, and 11 denotes BGA.
[0056]
The semiconductor chip 2 used was a 13 mm square having A and B independent daisy chain patterns. The first electrode 4 has a grid shape with a pitch of 250 μm and a total of 2025, and the configuration of the first electrode 4 is an Al electrode with 0.1 μm thick Ti, 2 μm thick Ni, 0.3 μm from the bottom. The thickness was Au.
[0057]
The module 1 uses a module substrate 5 in which a Cu wiring having a thickness of 5 μm is formed on an alumina substrate having a thickness of 0.5 mm and is coated with a polyimide insulating film, and the module chip 5 is connected to the semiconductor chip 2. The configuration of the second electrode 8 on the side and the connection side with the mother board 10 was both 2 μm thick Ni and 0.3 μm thick Au on the Cu electrode from the bottom.
[0058]
A module (also referred to as a microchip module) in which two semiconductor chips 2 shown above are arranged on the module substrate 5 was used. Further, the motherboard 10 has a structure in which a 5 μm thick Cu wiring and a 10 μm thick polyimide insulating film are alternately arranged on a 0.5 mm thick alumina substrate to form a three-layer wiring.
[0059]
A 2 μm thick Ni and a 0.3 μm thick Au film were formed on the outermost Cu wiring.
[0060]
Then, the semiconductor chip 2 was connected on the module substrate 5 to form a module 1 by the process shown below, and this module 1 was further mounted on the mother board 10.
[0061]
I. Solder of Sn-8Zn-3Bi (melting point: about 190 ° C.) as alloy B was supplied to the corresponding position of the module substrate where the solder bumps were joined by flip chip mounting by the pre-solder method.
[0062]
B. The semiconductor chip is placed on the module substrate using a flip chip bonder, and as the alloy A, Sn-3.5Ag (melting point 221 ° C.) solder bump formed on the electrode of the semiconductor chip is aligned with the electrode of the module substrate. Then, the semiconductor chip and the module substrate were joined by heating at a peak temperature of 240 ° C. in a state of being pressure-bonded to the preliminary solder of the module substrate. Note that rosin flux was previously applied on the semiconductor chip in order to ensure solder wetting and temporarily fix the semiconductor chip.
[0063]
C. A daisy chain continuity test was performed to confirm that all 2025 electrodes on the semiconductor chip were connected.
[0064]
D. The module on which the semiconductor chip was mounted was connected to one side of the mother board together with other electronic components (not shown) as an alloy C using Sn-3.5Ag-16.5Bi solder.
[0065]
Through the above process, a module in which a plurality (two in this embodiment) of semiconductor chips are flip-chip connected is mounted on the motherboard.
[0066]
A daisy chain continuity test was performed again on the module mounted on the motherboard to confirm that all the electrodes on the semiconductor chip were connected.
[0067]
After this confirmation, cross-sectional observation of the solder bump joint and analysis by EPMA (Electron Probe Micro Analyzer) confirmed that a Zn—Ni layer was formed at the joint interface. This Zn—Ni layer did not increase in thickness or grow depending on the thermal history.
[0068]
For comparison, when a semiconductor chip is internally connected by flip chip bonding without pre-soldering Sn-8Zn-3Bi on the module substrate, the daisy chain continuity test is performed after the thermal history similar to the above. As a result, connection failure occurred at 50% or more.
[0069]
In this example, Sn-3.5Ag solder was used as the alloy A, but basically a Sn-Ag eutectic or a small amount of Bi or Cu was added thereto to make the melting point 190 to 220 ° C. Things are appropriate. However, the amount of Bi added is preferably 5% by weight or less so that low temperature melting near 138 ° C. does not occur.
[0070]
In this example, Sn-8Zn-3Bi solder was used as the alloy B, but basically a melting point of Sn-Zn eutectic or a small amount of additive elements such as Bi or Cu added thereto was 200 ° C. or less. Are preferred.
[0071]
In this example, Sn-3.5Ag-16.5Bi solder was used as the alloy C. However, it is basically preferable if the solder does not contain lead having a melting point of 190 ° C. or lower, for example, 80% by weight. Sn alloy containing more than Sn, 7 to 10 wt% Zn, and 10 wt% or less of Bi or In, 40 to 60 wt% Sn, and 60 to 40 wt% Bi An Sn alloy or the like is preferable.
[0072]
In these alloys A and B, in order to prevent soft errors, the α particle count is 0.1 cph / cm. ² The following solder is desirable.
[0073]
Furthermore, after performing bump bonding using the alloy A and the alloy B, an underfill (filling a gap between the substrate and the component with an epoxy resin or the like) may be performed. By doing so, the bump bonding portion can be protected from stress and humidity.
[0074]
The supply of the alloy B to the second electrode of the module substrate is preferably performed by solder formed on the second electrode of the substrate when the electrode pitch is 250 μm or less, but the electrode pitch should be 250 μm or more. For example, supply by solder paste is also possible.
[0075]
Furthermore, since the outermost surfaces of the first electrode of the semiconductor chip and the second electrode of the module substrate are covered with Au or Pd, wetting of the solder bumps is effective. In this case, it diffuses into the solder bump at the time of bonding and does not remain on the electrode, and is an amount that does not form an intermetallic compound in the solder bump. The following is preferred.
(Additional remark 1) It has a semiconductor chip and a module substrate, and this semiconductor chip has the 1st electrode which consists of Ni or Ni alloy, and this 1st electrode is made from alloy A which is Sn group alloy on the surface. The module substrate has a second electrode made of Ni or a Ni alloy, and the second electrode has a solder bump made of an alloy B which is a Sn-based alloy containing Zn on the surface. And the melting point of the alloy B is lower than the melting point of the alloy A, and the solder in which the alloy A and the alloy B are melt-bonded is alloyed with Ni.
(Supplementary note 2) The electronic circuit module according to supplementary note 1, wherein the alloy A is a Sn-based alloy containing Sn exceeding 90% by weight and at least one of 2 to 5% by weight of Ag or Cu.
(Supplementary note 3) The electronic circuit module according to supplementary note 1, wherein the alloy B is a Sn alloy containing 2 to 10 wt% Zn and 70 to 95 wt% Sn.
(Supplementary note 4) The electronic circuit module according to supplementary note 1, wherein the solder in which the alloy A and the alloy B are fusion-bonded is a Sn-based alloy solder containing 0.5 to 5.0 wt% of Zn. .
(Supplementary Note 5) The first interface where the first electrode and the alloy A are melt-bonded has a Sn-Ni layer and a Zn-Ni layer, and the second electrode and the alloy B are melt-bonded. The electronic circuit module according to supplementary note 1, wherein the second interface includes a Zn-Ni layer.
(Supplementary Note 6) The first electrode includes an Al layer, a Ti layer, and a Ni layer in order from the lowest layer, and the Ni layer has a surface coated with at least one of Au and Pd. The electronic circuit module according to appendix 1.
(Supplementary note 7) The first electrode is composed of a Cu layer and a Ni layer in order from the lowest layer, and the surface of the Ni layer is coated with at least one of Au or Pd. Electronic circuit module.
(Supplementary note 8) The supplementary note 1, wherein the second electrode is composed of a Cu layer and a Ni layer in order from the lowest layer, and the surface of the Ni layer is coated with at least one of Au and Pd. Electronic circuit module.
(Additional remark 9) It has a motherboard and the electronic circuit module of Additional remark 1, This motherboard has the solder bump which consists of alloy C on the surface, This alloy C is Sn alloy whose melting | fusing point is 190 degrees C or less A circuit unit characterized by that.
(Supplementary Note 10) The alloy C is an Sn alloy containing Sn exceeding 80% by weight, at least one of 2 to 5% by weight of Ag or Cu, and at least one of Bi or In of 18% by weight or less. The circuit unit according to appendix 9, characterized by:
(Additional remark 11) The said alloy C is Sn alloy containing Sn more than 80 weight%, 7 to 10 weight% Zn, and at least one of Bi or In of 10 weight% or less. 9. The circuit unit according to 9.
(Supplementary note 12) The circuit unit according to supplementary note 9, wherein the alloy C is a Sn alloy containing 40 to 60% by weight of Sn and 60 to 40% by weight of Bi.
[0076]
【The invention's effect】
As described above, by using the electronic circuit module of the present invention, Zn in the solder bump after bonding selectively reacts with Ni or a Ni alloy, so that the Sn—Ni intermetallic compound easily grows by diffusion reaction. However, since a Zn—Ni intermetallic compound is formed, the effect of not deteriorating the reliability of the joint even by a large number of thermal histories can be obtained. Also, Sn and Ni or Ni alloy as an electrode material Also works as a barrier layer to prevent diffusion.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a semiconductor chip and a module substrate according to an embodiment of the present invention.
FIG. 2 is a diagram showing a configuration in which a module according to an embodiment of the present invention is mounted on a motherboard.
FIG. 3 is a schematic diagram illustrating the flow of the present invention.
[Explanation of symbols]
1 module
2 Semiconductor chip
3 Solder bumps made of alloy A
4 First electrode
5 Module board
6 Solder bumps made of alloy B
7 Surface oxide film
8 Second electrode
9 Solder bumps made of alloy C
10 Motherboard
11 BGA (Ball Grid Array)

Claims

半導体チップ上の第一のＮｉ電極に、Ｓｎを含む第一のはんだバンプを接合する工程と、
モジュール基板に備えられた第二のＮｉ電極に、前記第一のはんだバンプより融点が低く、ＳｎおよびＺｎを含む第二のはんだバンプを接合する工程と、
前記第一のはんだバンプと前記第二のはんだバンプとを接合して第三のはんだバンプを形成する工程とを有し、
前記第三のはんだバンプを形成する工程は、
前記第一のはんだバンプと前記第二のはんだバンプとを圧着した状態から、前記第二のはんだバンプの融点以上、且つ前記第一のはんだバンプの融点未満の温度に加熱する工程と、
前記第一のはんだバンプの融点以上の温度に加熱する工程と
を含み、
前記第三のはんだバンプと前記第一のＮｉ電極との間、および前記第三のはんだバンプと前記第二のＮｉ電極との間に、Ｚｎ−Ｎｉ層を形成することを特徴とする電子回路モジュールの製造方法。Bonding a first solder bump containing Sn to a first Ni electrode on a semiconductor chip;
A step of bonding a second solder bump containing Sn and Zn having a melting point lower than that of the first solder bump to the second Ni electrode provided on the module substrate;
A step of joining the first solder bump and the second solder bump to form a third solder bump;
The step of forming the third solder bumps,
From the state where the first solder bump and the second solder bump are pressure-bonded, heating to a temperature equal to or higher than the melting point of the second solder bump and lower than the melting point of the first solder bump;
Heating to a temperature above the melting point of the first solder bump;
Including
Between the before and Symbol third solder bumps first Ni electrode, and between the third solder bump and the second Ni electrodes, electrons and forming a Zn-Ni layer Circuit module manufacturing method.