JP4360065B2 - Plasma processing method - Google Patents

Plasma processing method Download PDF

Info

Publication number
JP4360065B2
JP4360065B2 JP2002193045A JP2002193045A JP4360065B2 JP 4360065 B2 JP4360065 B2 JP 4360065B2 JP 2002193045 A JP2002193045 A JP 2002193045A JP 2002193045 A JP2002193045 A JP 2002193045A JP 4360065 B2 JP4360065 B2 JP 4360065B2
Authority
JP
Japan
Prior art keywords
film
gas
processing method
plasma processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002193045A
Other languages
Japanese (ja)
Other versions
JP2004039777A5 (en
JP2004039777A (en
Inventor
武司 北
智洋 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002193045A priority Critical patent/JP4360065B2/en
Publication of JP2004039777A publication Critical patent/JP2004039777A/en
Publication of JP2004039777A5 publication Critical patent/JP2004039777A5/ja
Application granted granted Critical
Publication of JP4360065B2 publication Critical patent/JP4360065B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体や液晶などの電子デバイスやマイクロマシンの製造に利用されるドライエッチング、スパッタリング、プラズマCVDなどのプラズマ処理方法に関するものである。
【0002】
【従来の技術】
近年、半導体などの電子デバイスは、急速に細密化が進んでおり、高精度の加工処理が求められている。このような微細加工技術では、プラズマ処理方法を利用した加工処理が一般的となっており、例えば、ドライエッチング法、スパッタリング法、プラズマCVD法などが用いられる。
【0003】
以下、前述するプラズマ処理方法のうち、特にドライエッチング法(以下「D/E」と称す)を取り上げ説明する。図2は従来のドライエッチング装置(特にRIEエッチング装置)の概略図である。以下、D/Eの具体的な動作仕様について説明する。
【0004】
まず、真空容器21内にガス供給系22からガスを導入し、同時にガス排気系23であるポンプなどで真空容器21内の排気を行う。続けて、真空容器21内を所定の圧力に制御しながら、真空容器21内に配置された基板電極24に高周波電源25により、高周波電力を供給することによって、真空容器21内にプラズマを発生させる。このように発生させたプラズマの作用によって、基板電極24上に配置された基板26をエッチングすることができる。
【0005】
ここでD/Eの基本的な原理を説明する。本例の場合、真空容器21内にプラズマが発生すると、プラズマ中に存在する分子が解離したり分子同士の衝突したりするなどして、正電荷を有するイオンや電子、更には、電荷的には中性ではあるが高い反応性を保持するラジカルが発生する。一般的にはこれらイオンやラジカルを用いてエッチングが進行しているとされる。
【0006】
現在、高速/低消費電力化を実現する次世代トランジスタ技術の確立を目指し、薄膜ゲート絶縁膜やゲート材料の検討が行われている。デザインルール100nm以下のSi半導体デバイスにおいては、新ゲート材料としてタングステン(W)を適用したメタルゲート構造が有力であると考えられている。従来、0.25μmや0.18μm幅のゲートWエッチングに関しては、SF6やCF4などのF系ガスによる加工が行われていたが、これ以上の微細構造の処理に対しては、技術的に限界があるとされ、0.13μm幅よりCl2やHClなどのCl系ガスでの検討が進んでいる。
【0007】
また、被エッチング物を処理する際に用いられるプラズマ源に関しては、現在、一般的に用いられているRIEやICPプラズマ源では0.13μmルール以降、微細加工や下地絶縁膜に対する選択比確保が困難になってきているため、次世代のプラズマ源であるVHFやUHF、マイクロ波プラズマ源が検討されている。その中でVHFプラズマ源を用いたHCl/O2系プロセスでは0.18μm幅のゲートエッチングが可能になり、下地絶縁膜に対する選択比も100以上を達成しているのが現状である。
【0008】
【発明が解決しようとする課題】
しかしながら、上述するD/E技術においても、図2(a)のように、下層部3上に成膜され、マスク1によってパターニングされたタングステン(以下、単に「W」と称す)の被エッチング膜2をエッチングした際、図2(b)のように、ゲート部の形状は入り込み6(これを「ボーイング」という)が発生してしまうという問題が生じることになる。この形状ではゲート部の抵抗が大きくなり、デバイス性能を決定するトランジスタ特性が悪化してしまい、デバイスとしての信頼性が極端に低下することになる。
【0009】
本発明は、上記従来の問題点を解決するもので、Wエッチング形状の側壁部の入り込みを抑制するプラズマ処理方法を提供することを目的としている。
【0010】
【課題を解決するための手段】
上記の目的を達成するために、請求項1に記載されたプラズマ処理方法は、真空容器内にガスを供給しつつ排気し、前記真空容器内を所定の圧力に制御しながら、基板を載置する基板電極に高周波電力を印加することでプラズマを発生させ、前記基板を処理するプラズマ処理方法であって、前記基板に成膜されたタングステン膜またはタングステンを主成分とする膜を被エッチング膜とし、F系ガスを含まない雰囲気において塩化水素ガスと酸素ガス含有する混合ガスに窒素ガスを供給すること前記被エッチング膜の側壁部にタングステンと窒素ラジカルの結合物を生成しながら前記エッチング膜を0.13μm幅以下でエッチングすることを特徴とする。
【0011】
また、請求項2に記載されたプラズマ処理方法は、請求項1におけるプラズマ処理方法において、窒素ガスの流量が混合ガスの全体の20%以下であることを特徴とする。
【0012】
また、請求項3に記載されたプラズマ処理方法は、請求項1または2に記載のプラズマ処理方法において、基板の温度が30℃以下であることを特徴とする。
【0013】
更に、請求項4に記載されたプラズマ処理方法は、基板がマスクによってパターニングされた状態で処理され、前記マスクの材質はSiN,SiO2,Au,Ni,Cuのいずれかである請求項1〜3のいずれか1項に記載されることを特徴とする。
【0014】
【発明の実施の形態】
本発明に係るプラズマ処理装置は、図2を参照しながら説明した従来技術の装置構成と同様である。真空容器21内にガス供給系22からガスを導入しつつ排気系23であるポンプなどで排気を行い、真空容器21内の圧力を一定に保ちながら、高周波電源25により高周波電力を供給することによって真空容器21内にプラズマを発生させ、基板電極24上に載置された基板をエッチングすることができる。
【0015】
本実施形態の場合、特に基板にタングステン膜やアルミニウム膜などのメタル材料を含有する膜を処理することを想定しているが、その膜の表面に自然酸化膜が存在するため、従来の技術で説明したような一般的なD/Eの動作仕様に加え、自然酸化膜を除去する工程を追加するとエッチングレート制御性が向上する。
【0016】
以下に、図1を参照しながら上記内容を詳細に説明する。
【0017】
図1(a)はD/E処理前の被処理物の形状を示す。1はマスクであり、後述する被エッチング膜2の表面にパターニングされている。2はWの被エッチング膜であり、3は被エッチング膜2の下部に形成された絶縁膜の下層部である。
【0018】
図1(a)に示す状態から、エッチング処理を行うと、パターンのない部分(マスク1が存在しない部分)ではほぼ一様にエッチングされる。しかしながら、パターン近傍に存在するラジカルは等方的に拡散するためにマスク1の直下に進行し被エッチング膜2をエッチングする。
【0019】
それと同時に、図1(b)のように、添加したN2ガスから生成されるNラジカル4と被エッチング膜2の側壁部のタングステンが結合し、WNの保護膜5を生成する。この保護膜5によって、タングステン側壁でのラジカル反応が抑制され、入り込みのない垂直な形状にエッチングすることが可能となる。
【0020】
なお、タングステンをエッチングするガスは、HCl/N2ガス系が有効である。前述したように、タングステンをエッチングする場合、一般的にSF6やCF4などのF系ガスを適用することが多いが、パターンの微細化が進行すると技術的な限界を生じることになる。
【0021】
このような課題に対し、ハロゲン系ガスであるCl2やHCl,HBrを適用すると、Siとの反応性が低くなり、かつラジカルとイオン量の制御性が向上するため、下地SiO2膜に対する選択比が向上し、微細な形状制御も可能になる。特に、HClガスの場合、Clラジカル量を抑制できるので、他のガスと比較して選択比が高くなる。また、Hラジカルの還元作用のため、下地SiO2膜表面の荒れも小さくなる。O2ガスは下地SiO2との選択比を確保するために添加する。これらの結果から、HCl/O2/N2ガスを適用すれば、エッチング後の形状が良好なものとなる
【0022】
なお、本実施形態では、N2ガスを添加する場合で説明したが、N2ガスの添加量としてガス総流量に対して20%以下で実施するとよい。この場合、保護膜を生成する効果は一層高まりエッチング膜の形状がより良好なものとなる。逆に、N2流量が20%を超えると、N2ラジカルの生成が不十分になり、側壁保護効果が減少してしまう。
【0023】
また、エッチング処理において、基板温度を30℃以下で実施するのがよい。この場合も、保護膜を生成する効果は一層高まりエッチング膜の形状がより良好なものとなる。
【0024】
また、上記エッチング処理に使われるマスク材質としてSiN,SiO2,Au,Ni,Cu膜の他に、レジスト膜,ARC(反射防止膜)又はそれらの積層膜で実施してもよい。
【0025】
更に、VHFプラズマ源を用いてタングステンを含有する膜をエッチング処理する場合であっても同様な効果が期待できる。
【0026】
なお、本実施形態は、特に反応性イオンエッチング(RIE)装置の場合を想定して説明したが、2周波RIEや誘導結合型(ICP),VHFエッチング装置に適用できるのは言うまでもない。
【0027】
以上のように、タングステンを主成分とする膜をエッチングする際にN2ガスを添加することで、エッチング形状の入り込みが抑制することが可能となる。
【0028】
【発明の効果】
本発明のプラズマ処理方法によれば、タングステンを主成分とする膜をエッチングする際にN2ガスを添加することで、0.13μm幅以下のエッチング形状の入り込みを抑制することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る被エッチング膜の処理方法を説明する図
【図2】従来のプラズマ処理方法を利用した場合のエッチング形状を示す図
【図3】反応性イオンエッチング(RIE)処理装置の概略図
【符号の説明】
1 マスク
2 被エッチング膜
3 下層部(絶縁膜)
4 Nラジカル
5 保護膜(WN)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma processing method such as dry etching, sputtering, and plasma CVD used for manufacturing electronic devices such as semiconductors and liquid crystals, and micromachines.
[0002]
[Prior art]
In recent years, electronic devices such as semiconductors have been rapidly miniaturized, and high-precision processing is required. In such a fine processing technique, processing using a plasma processing method is generally used, and for example, a dry etching method, a sputtering method, a plasma CVD method, or the like is used.
[0003]
Hereinafter, among the plasma processing methods described above, the dry etching method (hereinafter referred to as “D / E”) will be particularly described. FIG. 2 is a schematic view of a conventional dry etching apparatus (particularly, an RIE etching apparatus). Hereinafter, specific operation specifications of D / E will be described.
[0004]
First, gas is introduced into the vacuum vessel 21 from the gas supply system 22, and at the same time, the vacuum vessel 21 is evacuated with a pump or the like as the gas exhaust system 23. Subsequently, plasma is generated in the vacuum vessel 21 by supplying high-frequency power from the high-frequency power source 25 to the substrate electrode 24 disposed in the vacuum vessel 21 while controlling the inside of the vacuum vessel 21 to a predetermined pressure. . The substrate 26 disposed on the substrate electrode 24 can be etched by the action of the plasma thus generated.
[0005]
Here, the basic principle of D / E will be described. In the case of this example, when plasma is generated in the vacuum vessel 21, molecules existing in the plasma are dissociated or molecules collide with each other, so that positively charged ions and electrons, Produces neutral but highly reactive radicals. In general, it is considered that etching proceeds using these ions and radicals.
[0006]
Currently, thin gate insulating films and gate materials are being studied with the aim of establishing next-generation transistor technology that achieves high speed and low power consumption. In Si semiconductor devices with a design rule of 100 nm or less, a metal gate structure using tungsten (W) as a new gate material is considered to be promising. Conventionally, the gate W etching having a width of 0.25 μm or 0.18 μm has been processed by an F-based gas such as SF 6 or CF 4. Therefore, studies with Cl-based gases such as Cl 2 and HCl are proceeding from a width of 0.13 μm.
[0007]
Further, with respect to a plasma source used when processing an object to be etched, it is difficult to secure a selection ratio with respect to microfabrication or a base insulating film after the 0.13 μm rule with a RIE or ICP plasma source that is currently generally used. Therefore, next-generation plasma sources such as VHF, UHF, and microwave plasma sources are being studied. Among them, the HCl / O 2 system process using a VHF plasma source enables gate etching with a width of 0.18 μm, and the selection ratio with respect to the base insulating film is 100 or more.
[0008]
[Problems to be solved by the invention]
However, even in the D / E technique described above, as shown in FIG. 2A, a film to be etched of tungsten (hereinafter simply referred to as “W”) formed on the lower layer 3 and patterned by the mask 1 is used. When 2 is etched, as shown in FIG. 2B, there is a problem that the gate portion has an intrusion 6 (this is called “Boeing”). With this shape, the resistance of the gate portion is increased, transistor characteristics that determine device performance are deteriorated, and the reliability of the device is extremely reduced.
[0009]
The present invention solves the above-described conventional problems, and an object of the present invention is to provide a plasma processing method that suppresses entry of a W-etched sidewall.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the plasma processing method according to claim 1 evacuates while supplying a gas into the vacuum vessel, and places the substrate while controlling the inside of the vacuum vessel to a predetermined pressure. A plasma processing method of generating plasma by applying high-frequency power to a substrate electrode to process the substrate, wherein a tungsten film formed on the substrate or a film containing tungsten as a main component is used as a film to be etched , the etch layer wherein while producing binding of tungsten and nitrogen radicals to the side wall portion of the film to be etched by supplying nitrogen gas to a mixed gas containing hydrogen chloride gas and oxygen gas in the atmosphere containing no F-based gas Etching is performed with a width of 0.13 μm or less .
[0011]
The plasma processing method according to claim 2 is characterized in that, in the plasma processing method according to claim 1, the flow rate of nitrogen gas is 20% or less of the whole mixed gas.
[0012]
The plasma processing method described in claim 3 is the plasma processing method according to claim 1 or 2, wherein the temperature of the substrate is 30 ° C. or lower.
[0013]
The plasma processing method according to claim 4 is processed in a state where the substrate is patterned with a mask, and the material of the mask is any one of SiN, SiO 2 , Au, Ni, and Cu. 3. It is described in any one of 3.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The plasma processing apparatus according to the present invention has the same configuration as that of the prior art apparatus described with reference to FIG. By introducing gas from the gas supply system 22 into the vacuum vessel 21 and evacuating with a pump or the like which is an exhaust system 23, supplying high frequency power from the high frequency power supply 25 while keeping the pressure in the vacuum vessel 21 constant. Plasma can be generated in the vacuum chamber 21 and the substrate placed on the substrate electrode 24 can be etched.
[0015]
In the case of this embodiment, it is assumed that a film containing a metal material such as a tungsten film or an aluminum film is processed on the substrate. However, since a natural oxide film exists on the surface of the film, the conventional technique is used. In addition to the general D / E operation specifications as described above, the etching rate controllability is improved by adding a process of removing the natural oxide film.
[0016]
Hereinafter, the above contents will be described in detail with reference to FIG.
[0017]
Fig.1 (a) shows the shape of the to-be-processed object before D / E processing. Reference numeral 1 denotes a mask, which is patterned on the surface of a film to be etched 2 described later. Reference numeral 2 denotes an etching target film of W, and reference numeral 3 denotes a lower layer portion of an insulating film formed below the etching target film 2.
[0018]
When the etching process is performed from the state shown in FIG. 1A, the portion without the pattern (the portion where the mask 1 does not exist) is etched almost uniformly. However, since radicals existing in the vicinity of the pattern are diffused isotropically, the radical proceeds directly under the mask 1 and etches the etched film 2.
[0019]
At the same time, as shown in FIG. 1B, the N radical 4 generated from the added N 2 gas and the tungsten on the side wall of the film to be etched 2 are combined to form a WN protective film 5. The protective film 5 suppresses radical reaction on the tungsten side wall, and enables etching into a vertical shape without entering.
[0020]
As a gas for etching tungsten, an HCl / N 2 gas system is effective. As described above, when etching tungsten, an F-based gas such as SF 6 or CF 4 is generally applied. However, as the pattern becomes finer, a technical limit occurs.
[0021]
For such problems, Cl 2 or HCl is halogen-based gas, application of HBr, low reactivity with the Si, and to improve the controllability of the radical and ion amount, selection for the underlying SiO 2 film The ratio is improved and fine shape control is possible. In particular, in the case of HCl gas, since the amount of Cl radicals can be suppressed, the selection ratio becomes higher compared to other gases. In addition, due to the reducing action of H radicals, the surface roughness of the underlying SiO 2 film is reduced. O 2 gas is added to ensure a selection ratio with the underlying SiO 2 . From these results, when HCl / O 2 / N 2 gas is applied, the shape after etching becomes good .
[0022]
In the present embodiment, the case where N 2 gas is added has been described. However, the amount of N 2 gas added may be 20% or less of the total gas flow rate. In this case, the effect of generating the protective film is further enhanced, and the etching film has a better shape. On the contrary, when the N 2 flow rate exceeds 20%, the generation of N 2 radicals becomes insufficient, and the side wall protection effect is reduced.
[0023]
In the etching process, the substrate temperature is preferably 30 ° C. or lower. Also in this case, the effect of generating the protective film is further increased, and the shape of the etching film becomes better.
[0024]
In addition to the SiN, SiO 2 , Au, Ni, Cu film as a mask material used for the etching process, a resist film, ARC (antireflection film) or a laminated film thereof may be used.
[0025]
Furthermore, similar effects can be expected even when a tungsten-containing film is etched using a VHF plasma source.
[0026]
Although the present embodiment has been described on the assumption of a reactive ion etching (RIE) apparatus, it is needless to say that the present embodiment can be applied to a two-frequency RIE, inductively coupled (ICP), or VHF etching apparatus.
[0027]
As described above, when the N 2 gas is added when the film containing tungsten as a main component is etched, it is possible to prevent the etching shape from entering.
[0028]
【The invention's effect】
According to the plasma processing method of the present invention, it is possible to suppress the entry of an etching shape having a width of 0.13 μm or less by adding N 2 gas when etching a film containing tungsten as a main component.
[Brief description of the drawings]
FIG. 1 is a view for explaining a processing method of a film to be etched according to an embodiment of the present invention. FIG. 2 is a view showing an etching shape when a conventional plasma processing method is used. ) Schematic diagram of processing equipment [Explanation of symbols]
1 Mask 2 Film to be etched 3 Lower layer (insulating film)
4 N radical 5 Protective film (WN)

Claims (4)

真空容器内にガスを供給しつつ排気し、前記真空容器内を所定の圧力に制御しながら、基板を載置する基板電極に高周波電力を印加することでプラズマを発生させ、前記基板を処理するプラズマ処理方法であって、
前記基板に成膜されたタングステン膜またはタングステンを主成分とする膜を被エッチング膜とし、F系ガスを含まない雰囲気において塩化水素ガスと酸素ガス含有する混合ガスに窒素ガスを供給すること前記被エッチング膜の側壁部にタングステンと窒素ラジカルの結合物を生成しながら前記エッチング膜を0.13μm幅以下でエッチングすること
を特徴とするプラズマ処理方法。
The substrate is processed by generating a plasma by applying high-frequency power to the substrate electrode on which the substrate is placed, while evacuating while supplying the gas into the vacuum vessel, and controlling the inside of the vacuum vessel to a predetermined pressure. A plasma processing method comprising:
Wherein by supplying nitrogen gas to a mixed gas containing hydrogen chloride gas and oxygen gas film mainly containing tungsten film or a tungsten which is deposited on the substrate as a film to be etched in an atmosphere containing no F-based gas A plasma processing method, wherein the etching film is etched with a width of 0.13 μm or less while a combined substance of tungsten and nitrogen radicals is formed on a side wall portion of the film to be etched.
前記窒素ガスの流量が混合ガスの全体の20%以下であることを特徴とする請求項1記載のプラズマ処理方法。  The plasma processing method according to claim 1, wherein the flow rate of the nitrogen gas is 20% or less of the entire mixed gas. 前記基板の温度が30℃以下であることを特徴とする請求項1または2記載のプラズマ処理方法。  The plasma processing method according to claim 1, wherein the temperature of the substrate is 30 ° C. or less. 前記基板はマスクによってパターニングされた状態で処理され、前記マスクの材質はSiN,SiO2,Au,Ni,Cuのいずれかであることを特徴とする請求項1〜3の何れか1項に記載のプラズマ処理方法。  The said board | substrate is processed in the state patterned by the mask, The material of the said mask is any one of SiN, SiO2, Au, Ni, Cu, The one of Claims 1-3 characterized by the above-mentioned. Plasma processing method.
JP2002193045A 2002-07-02 2002-07-02 Plasma processing method Expired - Fee Related JP4360065B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002193045A JP4360065B2 (en) 2002-07-02 2002-07-02 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002193045A JP4360065B2 (en) 2002-07-02 2002-07-02 Plasma processing method

Publications (3)

Publication Number Publication Date
JP2004039777A JP2004039777A (en) 2004-02-05
JP2004039777A5 JP2004039777A5 (en) 2005-10-20
JP4360065B2 true JP4360065B2 (en) 2009-11-11

Family

ID=31702104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002193045A Expired - Fee Related JP4360065B2 (en) 2002-07-02 2002-07-02 Plasma processing method

Country Status (1)

Country Link
JP (1) JP4360065B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026622B2 (en) 2016-03-16 2018-07-17 Toshiba Memory Corporation Method for manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919005B2 (en) 2005-05-24 2011-04-05 Panasonic Corporation Dry etching method, fine structure formation method, mold and mold fabrication method
KR20080094544A (en) * 2006-02-13 2008-10-23 파나소닉 주식회사 Dry etching method, fine structure formation method, mold and mold fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026622B2 (en) 2016-03-16 2018-07-17 Toshiba Memory Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2004039777A (en) 2004-02-05

Similar Documents

Publication Publication Date Title
JP4579611B2 (en) Dry etching method
KR100924853B1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2010205967A (en) Plasma etching method, plasma etching device, and computer storage medium
JP2014096500A (en) Plasma etching method and plasma etching device
US20110171833A1 (en) Dry etching method of high-k film
WO2003056617A1 (en) Etching method and plasma etching device
US5968278A (en) High aspect ratio contact
JP4360065B2 (en) Plasma processing method
JP4554479B2 (en) Dry etching method
JP3271373B2 (en) Dry etching method
JPS60120525A (en) Method for reactive ion etching
JP3059159B1 (en) Method of forming contact hole
TWI812575B (en) Plasma treatment method
JP3440599B2 (en) Via hole formation method
JP3399494B2 (en) Low gas pressure plasma etching method for WSiN
JP7202489B2 (en) Plasma treatment method
JP2008010692A (en) Dry etching method
JP3038984B2 (en) Dry etching method
WO2020100339A1 (en) Plasma processing method
JP3565127B2 (en) Etching method
JPH0817169B2 (en) Plasma etching method
JP3222726B2 (en) Dry etching method
JPH06283476A (en) Plasma etching method
JPH06112169A (en) Etching of platinum
JPH05136129A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees