JP4359618B2 - コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品 - Google Patents
コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品 Download PDFInfo
- Publication number
- JP4359618B2 JP4359618B2 JP2006528222A JP2006528222A JP4359618B2 JP 4359618 B2 JP4359618 B2 JP 4359618B2 JP 2006528222 A JP2006528222 A JP 2006528222A JP 2006528222 A JP2006528222 A JP 2006528222A JP 4359618 B2 JP4359618 B2 JP 4359618B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- configuration
- registers
- index
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Logic Circuits (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
Description
Claims (24)
- コンフィグレーション・レジスターのアクセス方法であって、コンピューター・システムの集積回路(IC)部品により実行され、
a)前記IC部品のコンフィグレーション・レジスターを指すインデックス変数を格納する、前記IC部品内にある第1の制御レジスターへのアクセスが行われたことを検出する段階、及び次に、
b)前記インデックス変数が指すコンフィグレーション・レジスターの内容の一部を格納する、前記IC部品の第2の制御レジスターへのアクセスが行われたことを検出する段階、及び次に、
c)b)に応じて、及び前記第1の制御レジスターへの別のアクセスが行われるのを待たずに、前記IC部品の別のコンフィグレーション・レジスターを指すよう、前記インデックス変数を変更する段階
を有する、方法。 - 前記第1の制御レジスターへのアクセスは、所与のコンフィグレーション・レジスターを指す所与のインデックス値の書き込みであり、
及び前記第2の制御レジスターへのアクセスは、前記所与のコンフィグレーション・レジスターの内容の一部である所与の内容値の書き込みである、請求項1記載の方法。 - 前記所与のインデックス及び内容値の1つは、前記第1及び第2の制御レジスターへそれぞれ書き込まれるときに符号化される、請求項2記載の方法。
- 前記所与のインデックス及び内容値の両方は、前記第1及び第2の制御レジスターへそれぞれ書き込まれるときに符号化される、請求項3記載の方法。
- c)の後に、
d)前記第2の制御レジスターへ別のアクセスが行われたことを検出する段階、及び次に
e)d)に応じて、及び前記第1の制御レジスターへの更に別のアクセスが行われたことを検出する前に、前記インデックス変数を更に別のコンフィグレーション・レジスターを指すよう、変更する段階、及び次に、
d)からe)を更に別のコンフィグレーション・レジスターを指すよう繰り返す段階
を更に有する、請求項2記載の方法。 - c)において、前記インデックス変数は、自動インデックス付けを通じて、コンフィグレーション・レジスターを設定するために前記IC部品が特別のモード動作に入った場合のみ変更される、請求項1記載の方法。
- コンピューター・システムにより実行される、前記システムの集積回路(IC)部品の複数のコンフィグレーション・レジスターの設定方法であって、
a)前記IC部品を、b)からe)に従って前記複数のコンフィグレーション・レジスターが設定される第1の動作モードにする段階、
b)前記IC部品内の第1の制御レジスターに、前記コンフィグレーション・レジスターの選択された1つにアクセスさせるよう、書き込む段階、及び次に、
c)前記IC部品内の第2の制御レジスターに、前記コンフィグレーション・レジスターの前記選択された1つの内容値を書き込む段階、及び次に、
d)再び前記第1の制御レジスターに書き込まずに、前記第2の制御レジスターに、前記コンフィグレーション・レジスターの別の選択された1つの更なる内容値を書き込む段階、及び次に、
e)前記コンフィグレーション・レジスターの全てが設定されるまで、d)を繰り返す段階
を有する、方法。 - f)前記第1の動作モードを無効にし、及び次に、
g)前記第1の制御レジスターに、更なるコンフィグレーション・レジスターの選択された1つにアクセスさせるよう、書き込み、及び次に、
h)前記第2の制御レジスターに、前記更なるコンフィグレーション・レジスターの前記選択された1つの内容値を書き込み、及び次に、
前記更なるコンフィグレーション・レジスターの全てが設定されるまでg)からh)を繰り返す
ことにより前記更なる複数のコンフィグレーション・レジスターを設定する段階を更に有する請求項7記載の方法。 - 前記更なる複数のコンフィグレーション・レジスターは連続的に設定される、請求項8記載の方法。
- 集積回路(IC)部品であって、
複数のコンフィグレーション・レジスター、
カウンターを自動的にインクリメント又はデクリメントすることにより変更できる、第1のインデックス値を提供するカウンター、
前記第1のインデックス値を受信する第1の入力、第2のインデックス値を受信する第2の入力、前記複数のコンフィグレーション・レジスターをインデックス付けするよう結合された出力を有し、前記カウンターを自動的にインクリメント又はデクリメントすることにより前記コンフィグレーション・レジスターがインデックス付けされる前記IC部品の動作モードを示す制御信号を受信する、マルチプレクサー・ロジック、及び
コンフィグレーション・レジスターへアクセスする要求が前記IC部品の外部から受信されたことを示す第1のハードウェア制御信号を受信する入力、及び前記カウンターへインクリメント又はデクリメント信号を提供する出力を有する、検出ロジック
を有する、部品。 - 前記第1のハードウェア制御信号は、前記IC部品のコンフィグレーション・データ・レジスターを書き込む要求を受信したことを示し、前記検出ロジックは、前記コンフィグレーション・レジスターを読み出す要求を受信したことを示す第2のハードウェア制御信号、アサートされている前記第1及び第2のハードウェア制御信号の何れか1つに応じてアサートされる前記インクリメント又はデクリメント信号を受信する入力を更に有する、請求項10記載のIC部品。
- 前記カウンターは、前記IC部品の外部から受信された前記IC部品のコンフィグレーション・アドレス・レジスターへの書き込み要求から取得された前記第1のインデックス値を読み込む更なる入力を有する、請求項10記載のIC部品。
- コンピューター・システムであって、
第1のプロセッサー及び主記憶装置の組、
画像用サブシステム、及び
第1のポイント・ツー・ポイント接続を経由して前記第1の組に通信できるよう結合され、そして第2のポイント・ツー・ポイント接続を経由して前記画像用サブシステムに通信できるよう結合されるI/Oハブ、を有し、
前記I/Oハブは、前記第1の組と前記画像用サブシステム要素の間でブリッジとして動作し、
前記I/Oハブは、複数のコンフィグレーション・レジスターを有し、一部のコンフィグレーション・レジスターの内容は、前記ブリッジの片側で受信されたトランザクション要求が、どのようにブリッジの別の側へ転送されるかを示し、及び
前記I/Oハブは、
第1のインデックス値を提供するカウンター、
カウンターを自動的にインクリメント又はデクリメントすることにより前記コンフィグレーション・レジスターがインデックス付けされるモードである前記I/Oハブの動作モードを示す制御信号を受信し、前記第1のインデックス値を受信する第1の入力と、第2のインデックス値を受信する第2の入力と、前記複数のコンフィグレーション・レジスターをインデックス付けするために結合された出力とを更に有するマルチプレクサー・ロジック、及び
前記I/Oハブの外部から受信された、コンフィグレーション・レジスターへアクセスする要求を示す第1のハードウェア制御信号を受信する入力、前記カウンターにインクリメント又はデクリメント信号を提供する出力を有する検出ロジック
を更に有する、システム。 - 第3のポイント・ツー・ポイント接続を経由して前記I/Oハブに、及び第4のポイント・ツー・ポイント接続を経由して前記第1の組に通信可能なように結合された、第2のプロセッサーと主記憶装置の組を更に有し、そして前記I/Oハブは、前記第2の組と前記画像用サブシステムの間で更にブリッジとして動作する、請求項13記載のシステム。
- 第5のポイント・ツー・ポイント接続を経由して前記I/Oハブに通信可能なように結合されたネットワーク・インターフェース制御部を更に有する、請求項14記載のシステム。
- 前記I/Oハブは、共に前記コンフィグレーション・レジスターの選択された1つを指すポート番号、機能番号、及びレジスター番号を有するコンフィグレーション・アドレス・レジスター、及び前記コンフィグレーション・レジスターの選択された1つの内容の一部を格納するコンフィグレーション・データ・レジスターを更に有する、請求項13記載のシステム。
- ソフトウェア・アクセス可能なレジスターの設定方法であって、中央演算処理装置により実行され、
a)コンピューター・システム内で、前記システムの複数のソフトウェア・アクセス可能なレジスターの1つを指すインデックス変数にアクセスすることを目的とする第1のバス・イベント、及び前記インデックス変数が指すソフトウェア・アクセス可能なレジスターの内容にアクセスすることを目的とする第2のバス・イベントを検出する段階、及び次に
b)前記ソフトウェア・アクセス可能なレジスターのいくつかを設定するために、ブロック・モードに変更する段階、及び次に
c)前記システム内で、前記インデックス変数が指す複数のソフトウェア・アクセス可能なレジスターの1つを更新することを目的とする第3のバス・イベントを検出する段階、及び次に
d)c)に応じて、及び前記インデックス変数にアクセスすることを目的とする別のバス・イベントを待たずに、前記インデックス変数を前記複数のソフトウェア・アクセス可能なレジスターの別の1つを指すよう変更する段階
を有する、方法。 - 前記第1のバス・イベントは、所与のインデックス値を前記システムの第1の制御レジスターに書き込み、前記所与のインデックス値は前記複数のソフトウェア・アクセス可能なレジスターの所与の1つを指し、
及び前記第2のバス・イベントは所与の内容値を前記システムの第2の制御レジスターに書き込み、前記システムはそして前記所与の内容値を所与の前記ソフトウェア・アクセス可能なレジスターに書き込む、
請求項17記載の方法。 - 前記所与のインデックス及び内容値は、前記第1及び第2の制御レジスターにそれぞれ書き込まれる時に符号化される、請求項18記載の方法。
- d)の後に、
e)前記複数のソフトウェア・アクセス可能なレジスターの前記別の1つを更新する第4のバス・イベントを検出する段階、及び次に、
f)e)に応じて、及び前記インデックス変数を更新する更に別のバス・イベントを検出する前に、前記インデックス変数を前記複数のソフトウェア・アクセス可能なレジスターの更に別の1つを指すよう変更する段階、
を更に有する、請求項17記載の方法。 - 前記第1及び第2のレジスターは、前記システムのホストCPU I/Oアドレス空間に割り付けられる、請求項18記載の方法。
- 製品であって、
機械によりアクセスされると、
a)複数のコンフィグレーション・レジスターが以下のb)からd)に従い設定されるブロック・モード動作、及び次に、
b)前記コンフィグレーション・レジスターの1つを指す第1の制御レジスターにアクセスするバス・トランザクション、及び次に、
c)前記コンフィグレーション・レジスターの1つの内容を格納する第2の制御レジスターにアクセスする別のバス・トランザクション、及び次に、
d)前記第1の制御レジスターにアクセスする更なるバス・トランザクションを有さずに、それぞれが第2の制御レジスターにアクセスする複数の更なるバス・トランザクション
を開始するデータを有する、機械アクセス可能な媒体
を有する、製品。 - 前記媒体は、機械によりアクセスされると、前記ブロック・モードから通常モ―ドへの復帰を生じるデータを更に有し、前記通常モードでは、更なるコンフィグレーション・レジスターは、前記第1の制御レジスターにアクセスするバス・トランザクションを、そして次に前記第2の制御レジスターにアクセスする別のバス・トランザクションを開始することにより設定される、請求項22記載の製品。
- 前記データは、前記第1及び第2の制御レジスターをホスト/CPU I/Oアドレス空間へ割り付けられるよう処理する、請求項23記載の製品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/671,973 US7219167B2 (en) | 2003-09-25 | 2003-09-25 | Accessing configuration registers by automatically changing an index |
PCT/US2004/031399 WO2005031563A2 (en) | 2003-09-25 | 2004-09-23 | Accessing configuration registers by automatically changing an index |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007507045A JP2007507045A (ja) | 2007-03-22 |
JP4359618B2 true JP4359618B2 (ja) | 2009-11-04 |
Family
ID=34393467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006528222A Expired - Fee Related JP4359618B2 (ja) | 2003-09-25 | 2004-09-23 | コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7219167B2 (ja) |
EP (1) | EP1668491A2 (ja) |
JP (1) | JP4359618B2 (ja) |
CN (1) | CN101189577B (ja) |
TW (1) | TWI245222B (ja) |
WO (1) | WO2005031563A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7519802B2 (en) * | 2004-05-05 | 2009-04-14 | Hewlett-Packard Development Company, L.P. | System and method for configuring a computer system |
DE602005005021T2 (de) * | 2005-04-22 | 2009-04-23 | Infineon Technologies Ag | System und Verfahren zum Zusammenbau und Zerlegung von Datenpaketen |
JP4660362B2 (ja) * | 2005-11-25 | 2011-03-30 | 株式会社日立製作所 | 計算機システム |
US7624222B2 (en) * | 2006-10-06 | 2009-11-24 | International Business Machines Corporation | South bridge system and method |
WO2013101165A1 (en) * | 2011-12-30 | 2013-07-04 | Intel Corporation | Register error protection through binary translation |
US20170270062A1 (en) * | 2016-03-21 | 2017-09-21 | Intel Corporation | In-band retimer register access |
US10198394B2 (en) * | 2016-05-24 | 2019-02-05 | Intel Corporation | Reduced pin count interface |
US20220206879A1 (en) * | 2020-12-30 | 2022-06-30 | Heena Bhatia | PCIe Race Condition secure by Trait Claims and Address Space by using Portable Stimulus |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6021498A (en) | 1994-04-06 | 2000-02-01 | Advanced Micro Devices, Inc. | Power management unit including a programmable index register for accessing configuration registers |
US5655148A (en) * | 1994-05-27 | 1997-08-05 | Microsoft Corporation | Method for automatically configuring devices including a network adapter without manual intervention and without prior configuration information |
JP3458532B2 (ja) * | 1995-06-02 | 2003-10-20 | 株式会社デンソー | 車両用交流発電機の整流装置 |
KR100223844B1 (ko) * | 1996-12-27 | 1999-10-15 | 구본준 | 옵션 자동 설정 회로 |
US6553439B1 (en) * | 1999-08-30 | 2003-04-22 | Intel Corporation | Remote configuration access for integrated circuit devices |
US6407960B1 (en) * | 2000-09-01 | 2002-06-18 | Advanced Micro Devices | Arrangement for programming selected device registers during initialization from an external memory |
US7036005B2 (en) | 2001-12-31 | 2006-04-25 | Intel Corporation | Method and apparatus for modifying the contents of revision identification register |
US6697076B1 (en) * | 2001-12-31 | 2004-02-24 | Apple Computer, Inc. | Method and apparatus for address re-mapping |
-
2003
- 2003-09-25 US US10/671,973 patent/US7219167B2/en not_active Expired - Fee Related
-
2004
- 2004-08-23 TW TW093125379A patent/TWI245222B/zh not_active IP Right Cessation
- 2004-09-23 JP JP2006528222A patent/JP4359618B2/ja not_active Expired - Fee Related
- 2004-09-23 CN CN2004800271328A patent/CN101189577B/zh not_active Expired - Fee Related
- 2004-09-23 WO PCT/US2004/031399 patent/WO2005031563A2/en active Application Filing
- 2004-09-23 EP EP04789009A patent/EP1668491A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
TWI245222B (en) | 2005-12-11 |
WO2005031563A3 (en) | 2006-05-18 |
US7219167B2 (en) | 2007-05-15 |
CN101189577A (zh) | 2008-05-28 |
EP1668491A2 (en) | 2006-06-14 |
JP2007507045A (ja) | 2007-03-22 |
CN101189577B (zh) | 2012-03-21 |
TW200517957A (en) | 2005-06-01 |
WO2005031563A2 (en) | 2005-04-07 |
US20050086463A1 (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100262677B1 (ko) | Pci 버스 컴퓨터용 인에이블/디스에이블 확장 rom을구비한 증설 보드 | |
US7107382B2 (en) | Virtual peripheral component interconnect multiple-function device | |
KR100909119B1 (ko) | 집적 dma 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법 | |
US5878237A (en) | Apparatus, method and system for a comuter CPU and memory to PCI bridge having a pluarlity of physical PCI buses | |
US5675794A (en) | Method and apparatus for configuring multiple agents in a computer system | |
US5826093A (en) | Dual function disk drive integrated circuit for master mode and slave mode operations | |
US6292859B1 (en) | Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller | |
US20050091432A1 (en) | Flexible matrix fabric design framework for multiple requestors and targets in system-on-chip designs | |
US6611912B1 (en) | Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard | |
US20080133787A1 (en) | Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices | |
US20060253694A1 (en) | Peripheral device with hardware linked list | |
JP2001142842A (ja) | Dmaハンドシェークプロトコル | |
US5764996A (en) | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses | |
JP2009043256A (ja) | 記憶装置のアクセス方法及び装置 | |
US5859987A (en) | Method and apparatus for providing multiple configuration reset modes for an intelligent bridge | |
JP4359618B2 (ja) | コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品 | |
US6021483A (en) | PCI-to-PCI bridges with a timer register for storing a delayed transaction latency | |
US5933613A (en) | Computer system and inter-bus control circuit | |
KR20010108428A (ko) | 데이터 트랜잭션 액세스 시스템 및 방법 | |
CN114281726B (zh) | 用于soc芯片的***架构及外设通信方法 | |
JPH0973429A (ja) | コンピュータシステム及びバス間制御回路 | |
EP0869441A2 (en) | Bus-to-bus bridge | |
JPH1021182A (ja) | 割り込み処理方式および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |