JP4357792B2 - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4357792B2 JP4357792B2 JP2002108708A JP2002108708A JP4357792B2 JP 4357792 B2 JP4357792 B2 JP 4357792B2 JP 2002108708 A JP2002108708 A JP 2002108708A JP 2002108708 A JP2002108708 A JP 2002108708A JP 4357792 B2 JP4357792 B2 JP 4357792B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- conductive layer
- corner
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Application Of Or Painting With Fluid Materials (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、パソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器に用いられるプリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器の高機能化、高密度化に伴い、電子部品は、益々小型化、高集積化、高速化の傾向にある。
【0003】
このために、プリント配線板の形態も益々低誘電率、薄型、軽量化、高密度化の傾向が進み製品及び生産過程における各種精度の向上が求められている。
【0004】
特に、プリント配線板の写真法プロセスの形成方法のひとつである静電塗布において、塗布される膜厚の精度の向上が要求されてきている。
【0005】
以下に従来のプリント配線板の製造方法の静電塗布について説明する。
【0006】
図7は、従来のプリント配線板の静電塗布方法の構成を示す図である。この構成において以下の順で塗膜を形成する(工程の流れは図示せず)。
【0007】
(1)回路パターンが形成されたプリント配線板11を準備する。
【0008】
(2)接地(0V)状態に保った搬送部12にプリント配線板を固定させ、プリント配線板全面をアース状態とする。
【0009】
(3)プリント配線板と反対の電荷を帯電させたソルダレジストインキ13をスプレーガン14を介して、吐出する。
【0010】
(4)ソルダレジストインキ13は、スプレーの吐出力に加え、それぞれ反対の電荷との間に発生する電気力線より生じる静電引力によってプリント配線板11の全面に塗布される。
【0011】
(5)塗布されたソルダレジストインキを、80℃、20分程度の熱風により指触乾燥する。
【0012】
(6)その後、露光用フィルムなどを介して紫外線照射により露光し、未露光部を現像液で溶解除去し、130℃、50分程度の熱処理により本硬化しソルダレジストを完成する。
【0013】
【発明が解決しようとする課題】
プリント配線板表面に形成された回路パターンの形成密度は基板上の位置で異なる。そのため金属層からなる回路パターンが形成された部分と回路パターンが形成されず基材が露出した部分とは電気特性の違いにより帯電状態が異なり、プリント配線板に電荷を帯電させる際にその電荷密度は不均一となる。
【0014】
その結果、上記従来の製造方法においては、ソルダレジストインキとプリント配線板との間に生じる電気力線の電束密度が不均一となる。
【0015】
特に、図8に示すようにプリント配線板11の角部15においては、電気力線の電束密度が高くなりやすくソルダレジストインキ13の塗布量が多くなり、これが原因で塗布ムラ、ソルダレジスト厚のバラツキが発生するという問題点を有していた。
【0016】
更に、以上のことは益々回路パターンの細線化、高密度化が進む中でこの傾向が顕著になり、またプリント配線板の高機能化の要求に応えるために基材材料の低誘電率化が進む中でこの傾向が顕著になるという問題点を有していた。
【0017】
本発明は上記従来の問題点を解決するものであり、プリント配線板表面にソルダレジストインキを均一に塗布し、塗布ムラ、ソルダレジスト厚のバラツキのないプリント配線板の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
この目的を達成するために本発明のプリント配線板の製造方法は、複数の個別プリント配線板によって構成されたプリント配線板の角部を曲率半径2mm以上の曲線形状に加工する工程と、角部を構成する2辺から10mmの領域内に貫通孔を設ける工程と、少なくとも最外層の導電層に回路パターンを形成するとともに前記個別プリント配線板の四隅に角部形状が曲率半径2mm以上の曲線である導電層を形成する工程と、ソルダレジストインキを帯電させ前記貫通孔と角部形状が曲率半径2mm以上の曲線である導電層と曲率半径2mm以上の曲線形状の角部を有する前記プリント配線板に対してスプレー塗布する工程を備えることを特徴とするプリント配線板の製造方法というものであり、これによりプリント配線板表面にソルダレジストインキを均一に塗布し、塗布ムラ、厚みのバラツキのないプリント配線板を提供するものである。
【0019】
【発明の実施の形態】
まず本発明の特徴は、板状のプリント配線板の角部に、電気力線の密度が高くならない手段を設ける工程において、その手段を備えたプリント配線板を準備し、そのプリント配線板に電荷を帯電させ、前記電荷と逆の電荷をインキに帯電させる工程と、前記インキをプリント配線板上に静電塗布する工程を用いてプリント配線板の製造方法とすることである。これにより、板状のプリント配線板の角部とそれ以外の部分との電気力線の密度の差、及び静電塗布によるインキの塗布量の差及びバラツキを低減させるという作用を有する。
【0020】
また本発明は、電気力線の密度が高くならない手段を設ける工程として、プリント配線板の角部を曲率半径2mm以上の曲線形状に仕上げることであり、このプリント配線板上に静電塗布することにより曲線形状により電気力線の電束密度の角部先端への集中をなくし、インキの塗布量の集中を防ぐことができる。
【0021】
さらに本発明は、電気力線の密度が高くならない手段を設ける工程として、角部近傍に導電層を形成するものであって、その導電層を曲率半径2mm以上の曲線を有するものとすることである。このプリント配線板上に静電塗布することにより曲線形状の導電層により電気力線の電束密度の角部先端から分散し、インキの塗布量を均一にすることができる。
【0022】
さらに本発明は、電気力線の密度が高くならない手段を設ける工程として、角部を構成する2辺から10mmの領域内に貫通孔を設け、このプリント配線板上に静電塗布することにより、貫通孔内へのインキの流入により、角部近傍の表面の厚みを低減させ、プリント配線板全体として、均一な塗布を実現するものである。
【0023】
特に貫通孔の中心の位置は、角部を構成する2辺から10mmが望ましく、近すぎると貫通孔の直径が小となり、インキ流入量が少ない。逆に遠すぎるとプリント配線板材料に無駄が生じる。
【0024】
また貫通孔の直径は、2mm以上10mm以下であることが有効である。上記の貫通孔の形成位置において、プリント配線板材料に無駄を生じることなく、貫通孔内に流入するインキ量を確保するのに必要な直径となる。
【0025】
さらに本発明は、前記プリント配線板は複数の個別プリント配線板で構成されたものにおいても有効である。
【0026】
特に個別プリント配線板の角部に電気力線の密度が高くならない手段として、個別プリント配線板の角部近傍に導電層を備え、その導電層を曲率半径2mm以上の曲線を有するものとすることである。このプリント配線板上に静電塗布することにより曲線形状の導電層により電気力線の電束密度の角部先端から分散し、各個別プリント配線板のインキの塗布量を均一にすることができる。
【0027】
さらに本発明は、プリント配線板あるいは個別プリント配線板の前記導電層を表裏面に形成し、それを導通孔によって電気的接続することで、表裏を同電位とし、表裏面においてもインキの塗布量を均一にすることができる。
【0028】
(実施の形態)
以下本発明の実施の形態について説明する。
【0029】
まず第1の実施の形態について説明する。
【0030】
図1は、本発明の実施の形態におけるプリント配線板を示すものである。
【0031】
絶縁基板上に回路パターンを形成したプリント配線板1の四隅の角部2を曲率半径2mm以上の曲線の形状に形成する。形成する工程は、回路パターンの形成前であっても形成後であってもよいが、後のソルダレジストの塗布形成前に行う必要がある。
【0032】
次に、本発明のプリント配線板の製造方法を説明する。
【0033】
図2は、本発明の実施の形態におけるプリント配線板の静電塗布方法の構成を示す図である。この構成において、次の順序でソルダレジストを形成する。
【0034】
(1)回路パターンが形成され、かつ電気力線の密度が高くならない手段としての角部2を備えたプリント配線板1を準備する。
【0035】
(2)接地(0V)状態に保った搬送部6にプリント配線板1を固定させ、プリント配線板1全面をアース状態とする。
【0036】
(3)プリント配線板1と反対の電荷を帯電させたソルダレジストインキ3をスプレーガン7を介して、吐出する。
【0037】
(4)ソルダレジストインキ3は、スプレーの吐出力に加え、それぞれ反対の電荷との間に発生する電気力線より生じる静電引力によってプリント配線板1の全面に塗布される。
【0038】
(5)塗布されたソルダレジストインキ3を、80℃、20分程度の熱風により指触乾燥する。
【0039】
(6)その後、露光用フィルムなどを介して紫外線照射により露光し、未露光部を現像液で溶解除去し、130℃、50分程度の熱処理により本硬化しソルダレジストを完成する。
【0040】
次に第2の実施の形態について説明する。
【0041】
図3は、本発明の実施の形態におけるプリント配線板を示すものである。
【0042】
絶縁基板上に回路パターンを形成したプリント配線板1の四隅の角部2の近傍に曲線半径2mm以上の曲線を有する導電層4を形成する。形成する工程は、回路パターンの形成と同時に行う。
【0043】
また図4に示すように、プリント配線板1が、複数の個別プリント配線板1bで構成される場合においても、各個別プリント配線板1bの角部2bの近傍に導電層4bを回路パターンの形成と同時に行うこともできる。
【0044】
さらに、図5に示すように、導電層4をプリント配線板1の表裏面の略同一箇所に形成し、導通孔5を介して電気的接続を図ることもできる。導通孔5の形成は、電解めっきによる方法、あるいは導電性ペーストの充填による方法があるが、回路パターンの形成前、あるいは回路パターン形成後であってもよいが、ソルダレジストの形成前でなければならない。
【0045】
このように電気力線の密度が高くならない手段としての導電層4または4bを備えたプリント配線板1を準備する工程を経た後、第1の実施の形態に示した図2の構成及び方法と同様にしてソルダレジストを形成することができる。
【0046】
次に第3の実施の形態について説明する。
【0047】
図6は、本発明の実施の形態におけるプリント配線板を示すものである。
【0048】
絶縁基板上に回路パターンを形成したプリント配線板1の四隅の角部2を構成する2辺2c,2dから10mmの領域内に貫通孔5を形成する。形成する工程は、回路パターンの形成前あるいは回路パターン形成後であってもよいが、ソルダレジストの形成前でなければならない。
【0049】
特に貫通孔5の直径は2mm以上10mm以下に形成することによって、プリント配線板材料に無駄を生じることなく、貫通孔5内に流入するインキ量を確保するのに有効である。
【0050】
このように貫通孔5を備えたプリント配線板1を準備する工程を経た後、第1の実施の形態に示した図2の構成及び方法と同様にしてソルダレジストを形成することができる。
【0051】
以上の本発明の作用効果について説明する。
【0052】
本発明は、プリント配線板の角部を曲線形状とすることにより電気力線の電束密度の角部先端への集中をなくし、インキの塗布量の集中を防ぐことができる。
【0053】
また、角部近傍に曲率半径2mm以上の曲線を有する導電層を形成することで電気力線の電束密度の角部先端から分散し、インキの塗布量を均一にすることができる。また表裏両面に導電層を形成し導通接続することによって、表裏のバラツキを低減させることができる。
【0054】
さらに角部を構成する2辺から10mmの領域内に貫通孔を設け、この貫通孔内へのインキの流入により、角部近傍の表面の厚みを低減させ、プリント配線板全体として、均一な塗布を実現するものである。
【0055】
本発明の実施の形態によって、プリント配線板の角部と他の部位とのソルダレジストの厚みのバラツキは10μm程度となり、従来の20〜30μmのバラツキに比較して著しく均一に塗布することができる。
【0056】
なお、上記の実施の形態においては、本発明の第1〜第3の実施の形態をそれぞれ単独で行ったが、各実施の形態を組み合わせることによって、さらに効果を高めることも可能である。
【0057】
【発明の効果】
以上のように本発明は、プリント配線板表面を均一な電荷に帯電させ、これによりソルダレジストインキを均一に塗布し、塗布ムラや厚みのバラツキの低いソルダレジストを備えたプリント配線板の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるプリント配線板を示す図
【図2】本発明の実施の形態におけるプリント配線板の静電塗布方法の構成を示す図
【図3】本発明の実施の形態におけるプリント配線板を示す図
【図4】本発明の実施の形態におけるプリント配線板を示す図
【図5】本発明の実施の形態におけるプリント配線板を示す図
【図6】本発明の実施の形態におけるプリント配線板を示す図
【図7】従来のプリント配線板の静電塗布方法の構成を示す図
【図8】従来のプリント配線板を示す図
【符号の説明】
1 プリント配線板
1b 個別プリント配線板
2,2b 角部
2c,2d 角部を構成する辺
3 ソルダレジストインキ
4,4b 導電層
5 導通孔
6 搬送部
7 スプレーガン
Claims (1)
- 複数の個別プリント配線板によって構成されたプリント配線板の角部を曲率半径2mm以上の曲線形状に加工する工程と、角部を構成する2辺から10mmの領域内に貫通孔を設ける工程と、少なくとも最外層の導電層に回路パターンを形成するとともに前記個別プリント配線板の四隅に角部形状が曲率半径2mm以上の曲線である導電層を形成する工程と、ソルダレジストインキを帯電させ前記貫通孔と角部形状が曲率半径2mm以上の曲線である導電層と曲率半径2mm以上の曲線形状の角部を有する前記プリント配線板に対してスプレー塗布する工程を備えることを特徴とするプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002108708A JP4357792B2 (ja) | 2002-04-11 | 2002-04-11 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002108708A JP4357792B2 (ja) | 2002-04-11 | 2002-04-11 | プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003304054A JP2003304054A (ja) | 2003-10-24 |
JP4357792B2 true JP4357792B2 (ja) | 2009-11-04 |
Family
ID=29392372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002108708A Expired - Fee Related JP4357792B2 (ja) | 2002-04-11 | 2002-04-11 | プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4357792B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007066964A (ja) * | 2005-08-29 | 2007-03-15 | Cmk Corp | 集合プリント配線板及びその製造方法 |
KR100643928B1 (ko) | 2005-08-29 | 2006-11-10 | 삼성전기주식회사 | 이원화된 내층 구조를 가진 인쇄회로기판 |
CN104438000B (zh) * | 2013-09-23 | 2017-11-07 | 深圳崇达多层线路板有限公司 | 静电喷涂线路板的喷涂方法及其装置 |
-
2002
- 2002-04-11 JP JP2002108708A patent/JP4357792B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003304054A (ja) | 2003-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3618997B2 (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
JP4357792B2 (ja) | プリント配線板の製造方法 | |
JP4666754B2 (ja) | 多層プリント配線板用ドライフィルム及びそれを用いた多層プリント配線板の製造方法 | |
US8308887B2 (en) | Via hole forming method using electrophotographic printing method | |
JP3189297B2 (ja) | プリント配線板の製造装置とそれを用いたプリント配線板の製造方法 | |
JP2730508B2 (ja) | 印刷配線板の製造方法 | |
JP3414229B2 (ja) | プリント配線板の製造方法 | |
JP2002217248A (ja) | パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法 | |
US20050067188A1 (en) | Thin film circuit integrating thick film resistors thereon and method of fabricating the same | |
JP2010171035A (ja) | プリント配線板の製造方法およびプリント配線板 | |
JP2002223059A (ja) | 微細パターン形成方法 | |
JP2003183876A (ja) | 基板の製造方法 | |
JP2849163B2 (ja) | 電子回路基板の製造方法 | |
JP2003031930A (ja) | プリント配線板の製造方法 | |
JPS61240667A (ja) | 厚膜電子回路形成方法 | |
JPH0410694A (ja) | プリント配線基板の半田コーティング方法 | |
JPH0410903A (ja) | セラミック基板の製造方法 | |
JP3777927B2 (ja) | 多層プリント配線板の製造方法 | |
JP2765373B2 (ja) | プリント基板 | |
JP2000101236A (ja) | セラミック多層基板の製造方法 | |
JPS63296293A (ja) | 厚膜回路形成方法 | |
JPS61288487A (ja) | プリント基板の電路形成方法 | |
JPH01321683A (ja) | 印刷配線板の製造方法 | |
JPH04355994A (ja) | プリント配線板の製造方法 | |
JPH05335722A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040217 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070413 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |