JP4357667B2 - Arc welder main circuit and arc welder - Google Patents
Arc welder main circuit and arc welder Download PDFInfo
- Publication number
- JP4357667B2 JP4357667B2 JP26681899A JP26681899A JP4357667B2 JP 4357667 B2 JP4357667 B2 JP 4357667B2 JP 26681899 A JP26681899 A JP 26681899A JP 26681899 A JP26681899 A JP 26681899A JP 4357667 B2 JP4357667 B2 JP 4357667B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- voltage
- semiconductor element
- smoothing
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arc Welding Control (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ほぼ倍数関係にある二つの入力電圧を使用するアーク溶接機の主回路およびアーク溶接機に関するものである。
【0002】
【従来の技術】
ほぼ倍数関係にある二つの入力電圧を使用できるアーク溶接機においては、入力電圧に応じて主回路構成を切り換えることによって対応してきた。主回路構成には、従来、二つの方法が使用されてきた。一つは、図4に示すように、低い方の入力電圧では主回路をフルブリッジ構成(図4(a))に、高い方の入力電圧では主回路をハーフブリッジ構成(図4(b))に切り換える方法である。もう一つは、主回路構成をフルブリッジ構成にしたまま、図5(a),(b)に示すように、入力電圧に応じてメイントランスの一次側の結線を切り換える方法である。
【0003】
まず、図4に示す方法について考える。図4(a)は低い方の電圧が入力された時のフルブリッジ構成であり、図4(b)は高い方の電圧が入力された時のハーフブリッジ構成である。図4において、1は三相入力部、2は三相入力を直流に整流する整流部、3は平滑コンデンサ3a,3bからなり整流部2に接続して整流電圧を平滑する平滑部、4a,4bはそれぞれ二つの半導体素子(半導体素子4a1と半導体素子4a2,半導体素子4b1と半導体素子4b2)を持つ半導体パッケージである。5は平滑部3の電圧を溶接に適する電圧に変換するメイントランスである。ただし、ここではメイントランス5の一次側巻線のみ図示している。メイントランス5の二次側巻線(図示せず)から溶接アークが必要とする電力が取り出される。図4(a)において、平滑部3の平滑コンデンサ3aと平滑コンデンサ3bは直列接続となっているが、並列接続でもよい。なお、図4(b)では、半導体パッケージ4bは主回路構成に寄与しないため図示していない。なお、半導体素子4a1,4a2,4b1,4b2には、全て同等の半導体素子を使用し、例えばIGBTやMOSFETなどのパワー素子のいずれでも良い。
【0004】
図4に示す構成方法では、低い方の電圧が入力された時に図4(a)の回路を構成し、半導体パッケージ4aと半導体パッケージ4bとがフルブリッジ構成となってメイントランス5に電力を供給する。この場合、図2(b)のタイミングチャートで示されるように、半導体素子4a1と半導体素子4b2とが同時に導通・非導通、半導体素子4a2と半導体素子4b1とが同時に導通・非導通となり、半導体素子4a1,4b2と半導体素子4a2,4b1とが交互に導通するように制御される。
【0005】
また、高い方の電圧が入力された時に図4(b)の回路を構成し、半導体パッケージ4aと平滑部3とがハーフブリッジを構成してメイントランス5に電力を供給する。この場合、半導体素子4a1と半導体素子4a2とが交互に導通するように制御される。
【0006】
この構成方法で半導体パッケージの熱損失を考えると、高い方の電圧が入力された時の図4(b)の半導体素子の定常電流と低い方の電圧が入力された時の図4(a)の半導体素子の定常電流とがほぼ等しいので、両者の定常損失はほぼ等しい。しかし、図4(b)の場合のスイッチング損失は、その入力電圧が図4(a)の場合より高いため、図4(a)の場合のスイッチング損失より高くなる。したがって、全体の半導体素子の発熱を考えると、図4(b)の場合の方が図4(a)の場合より多くなるため、半導体パッケージ4aの温度上昇が問題となる恐れがある。
【0007】
次に、図5に示す方法について考える。この方法では、図4(a)のメイントランス5に代えて、入力電圧に応じて、図5(a)のメイントランス6あるいは図5(b)のメイントランス7の構成とし、その他の主回路構成については、図4(a)のフルブリッジと同じなのでその説明を省略する。なお、図5でも、メイントランス6あるいはメイントランス7の一次側の結線のみを示し、二次側巻線を省略している。
【0008】
図5(a)は低い方の電圧が入力された時であり、メイントランス6の一次側の二つの巻線6aと巻線6bを並列に接続する。一方、図5(b)は高い方の電圧が入力された時であり、メイントランス7の一次側の二つの巻線7aと巻線7bを直列に接続する。図5(a)と図5(b)とのいずれの場合においてもメイントランス6あるいはメイントランス7の二次側から同等の出力を得ることができる。ただし、図示の通り、メイントランス6あるいはメイントランス7の一次側の巻線を二つにする必要がある。通常、一次側の巻線を二重に巻く方法と一次側の巻線を二つのコアに巻く方法がある。前者では一次側の巻線の線間の絶縁が問題になる恐れがある。また、いずれの場合も、メイントランスが大きくなることが免れない。したがって、特にトランスの小型化が要求された場合は、図4に示す主回路構成が向いている。
【0009】
【発明が解決しようとする課題】
しかしながら、図4に示す従来の主回路ではハーフブリッジ構成時に半導体パッケージの温度上昇が問題となる恐れがあった。
【0010】
本発明は、ほぼ倍数関係にある二つの入力電圧を必要に応じて切り換えるアーク溶接機において、トランスの大型化を防止し、かつ半導体パッケージの温度上昇を低減できるアーク溶接機の主回路およびそれを応用したアーク溶接機を提供することを目的とする。
【0011】
【課題を解決するための手段】
請求項1記載のアーク溶接機の主回路は、入力電圧として第1の電圧と前記第1の電圧のほぼ2倍の第2の電圧とが入力されるアーク溶接機の主回路であって、前記入力電圧を直流に整流する整流部と、第1および第2の平滑コンデンサからなる平滑部と、それぞれ二つの半導体素子を有して前記整流部により整流された直流をオンオフする第1および第2の半導体パッケージと、前記第1および第2の半導体パッケージを介して前記平滑部に接続された一次側巻線を有するとともに溶接アークが必要とする電力が取り出される二次側巻線を有するトランスと、前記第1の電圧または前記第2の電圧に応じて前記平滑部、前記第1および第2の半導体パッケージならびに前記トランスの相互間の接続を切り換える切換手段とを備え、前記切換手段は、前記第1の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第1および第2の半導体パッケージの全ての半導体素子とを使用するフルブリッジ構成とする接続に切り換え、前記第2の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第1および第2の半導体パッケージのそれぞれ一つの半導体素子とを使用するハーフブリッジ構成とする接続に切り換え、前記第1の半導体パッケージは直列接続された第1の半導体素子と第2の半導体素子を有し、前記第2の半導体パッケージは直列接続された第3の半導体素子と第4の半導体素子を有する。なお、第1および第2の半導体パッケージ内の半導体素子としては、IGBTやMOSFETなどのパワー素子のいずれでも良い。
【0012】
この主回路によれば、第2の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際、第1および第2の二つの半導体パッケージからそれぞれ一つの半導体素子を使用することで、半導体素子の発熱が二つの半導体パッケージに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、トランスの大型化も防止できる。
【0013】
請求項2記載のアーク溶接機の主回路は、請求項1記載のアーク溶接機の主回路において、入力電圧として第2の電圧を入力する際のハーフブリッジ構成に使用する二つの半導体素子に、入力電圧として第1の電圧を入力する際のフルブリッジ構成に使用されるときに導通・非導通のタイミングが異なる関係にある半導体素子を用いることを特徴とする。
【0014】
この主回路により、第2の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際に使用される二つの半導体素子を、第1の電圧を入力電圧としてフルブリッジ構成を含む主回路を構成する際と同じように動作させればよいため、半導体素子の制御が簡単になる。
【0015】
請求項3記載のアーク溶接機の主回路は、請求項1または請求項2記載のアーク溶接機の主回路において、第2の電圧が第1の電圧の1.8〜2.2倍である。このような範囲にあることが好ましい。
【0016】
請求項4記載のアーク溶接機は、第1の電圧と前記第1の電圧のほぼ2倍の第2の電圧とを入力電圧とし前記入力電圧を直流に整流する整流部と、第1および第2の平滑コンデンサと、周期的に導通・非導通の状態に制御される第1および第2の半導体素子を有した第1の半導体パッケージと、周期的に導通・非導通の状態に制御される第3および第4の半導体素子を有した第2の半導体パッケージと、一次側巻線および二次側巻線を有し前記二次側巻線から溶接アークが必要とする電力が取り出されるトランスと、前記整流部と前記第1および第2の平滑コンデンサと前記第1,第2,第3および第4の半導体素子と前記トランスとの接続を切り換える切換手段と、前記第1,第2,第3および第4の半導体素子を駆動する半導体駆動回路とを備え、前記入力電圧として前記第1の電圧を入力する際に、前記切換手段は、前記整流部の出力の一端と他端との間に前記第1および第2の平滑コンデンサを直列または並列接続した平滑部を接続し、前記平滑部の一端に前記第1の半導体素子が接続され前記平滑部の他端に前記第2の半導体素子が接続されるように前記平滑部の両端間に前記第1の半導体パッケージを構成する前記第1および第2の半導体素子を直列接続し、前記平滑部の一端に前記第3の半導体素子が接続され前記平滑部の他端に前記第4の半導体素子が接続されるように前記平滑部の両端間に前記第2の半導体パッケージを構成する前記第3および第4の半導体素子を直列接続し、前記第1と第2の半導体素子の接続点と前記第3と第4の半導体素子の接続点との間に前記トランスの一次側巻線を接続し、前記半導体駆動回路は、前記第1の半導体パッケージを構成する前記第1の半導体素子と前記第2の半導体素子との導通・非導通のタイミングが異なり、前記第2の半導体パッケージを構成する前記第3の半導体素子と前記第4の半導体素子との導通・非導通のタイミングが異なり、前記第1の半導体パッケージを構成する前記第1の半導体素子と前記第2の半導体パッケージを構成する前記第4の半導体素子との導通・非導通のタイミングが同じになり、前記第1の半導体パッケージを構成する前記第2の半導体素子と前記第2の半導体パッケージを構成する前記第3の半導体素子との導通・非導通のタイミングが同じになるように制御し、前記入力電圧として前記第2の電圧を入力する際に、前記切換手段は、前記整流部の出力の一端と他端との間に前記第1および第2の平滑コンデンサを直列接続し、前記トランスの一次側巻線を介して前記第1の平滑コンデンサの両端間に直列接続され前記第1の半導体パッケージを構成する前記第1および第2のうち一方の半導体素子を接続し、前記トランスの一次側巻線を介して前記第2の平滑コンデンサの両端間に直列接続され前記第2の半導体パッケージを構成する前記第3および第4のうち一方の半導体素子を接続し、前記半導体駆動回路は、前記第1の平滑コンデンサの両端間に接続した半導体素子と前記第2の平滑コンデンサの両端間に接続した半導体素子との導通・非導通のタイミングが異なるように制御することを特徴とする。なお、第1〜第4の半導体素子としては、IGBTやMOSFETなどのパワー素子のいずれでも良い。
【0017】
この構成によれば、第2の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際、第1および第2の二つの半導体パッケージからそれぞれ一つの半導体素子を使用することで、半導体素子の発熱が二つの半導体パッケージに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、トランスの大型化も防止できる。
【0018】
請求項5記載のアーク溶接機は、請求項4記載のアーク溶接機において、入力電圧として第2の電圧を入力する際に、トランスの一次側巻線を介して第1の平滑コンデンサの両端間に接続する半導体素子と、トランスの一次側巻線を介して第2の平滑コンデンサの両端間に接続する半導体素子とは、入力電圧として第1の電圧を入力する際に導通・非導通のタイミングが異なる関係にある半導体素子を用いることを特徴とする。
【0019】
この構成により、第2の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際に使用される2つの半導体素子を、第1の電圧を入力電圧としてフルブリッジ構成を含む主回路を構成する際と同じように動作させればよいため、半導体素子を制御する半導体駆動回路の構成が簡単になる。
【0020】
請求項6記載のアーク溶接機は、請求項4または請求項5記載のアーク溶接機において、第2の電圧が第1の電圧の1.8〜2.2倍である。このような範囲にあることが好ましい。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【0022】
図1は本発明の実施の形態におけるアーク溶接機の主回路を示すブロック図である。低い方の電圧が入力されてフルブリッジを構成する場合は図4(a)に示す従来の構成例と同様になるので、その図面を省略する。図1は、高い方の電圧が入力されてハーフブリッジを構成する場合のブロック図である。なお、図1において、従来の構成例と同一機能のものには同一の符号を付してその説明を省略する。
【0023】
本実施の形態では、高い方の電圧が入力された時に、半導体パッケージ4aと半導体パッケージ4bからそれぞれ一つの半導体素子(図1では、半導体素子4a1と4b1)を使用し、平滑部3とハーフブリッジを構成してメイントランス5に電力を供給する。なお、図1では半導体素子4a1と4b1を使用してハーフブリッジを構成しているが、半導体素子4a2と4b2を使用してハーフブリッジを構成してもよい。
【0024】
次に、本実施の形態におけるフルブリッジ構成とハーフブリッジ構成の場合の動作を図2を参照しながら説明する。図2(a)は本発明の実施の形態における半導体素子の駆動方法を説明するためのブロック図であり、8は半導体素子4a1,4a2,4b1,4b2の制御端子へ駆動信号を出力する半導体駆動回路である。図2(b)は半導体駆動回路8が出力する駆動信号のタイミングチャートであり、▲1▼は半導体素子4a1,4b2へ入力される駆動信号、▲2▼は半導体素子4a2,4b1へ入力される駆動信号であり、図中のon,offは駆動信号がそのレベルのときに半導体素子がon(導通),off(非導通)することを示す。
【0025】
半導体駆動回路8が、半導体素子4a1,4b2に▲1▼の駆動信号を入力し、半導体素子4a2,4b1へ▲2▼の駆動信号を入力することで、半導体素子4a1と半導体素子4b2とが同時に導通・非導通、半導体素子4a2と半導体素子4b1とが同時に導通・非導通となり、半導体素子4a1,4b2と半導体素子4a2,4b1とが交互に導通する。
【0026】
図4(a)に示されるように、低い方の電圧が入力される時のフルブリッジ構成では、二つの半導体パッケージ4aと4bにある四つの半導体素子4a1,半導体素子4a2,半導体素子4b1および半導体素子4b2が全部使用されるので、図2(b)に示す動作タイミングチャートの通り動作する。
【0027】
一方、ハーフブリッジ構成では、二つの半導体パッケージ4aと半導体パッケージ4bからそれぞれ一つの半導体素子を使用し、図2(b)に示す動作タイミングチャートの通り動作させるためには、図1のように半導体素子4a1と半導体素子4b1とを使用するか、あるいは半導体素子4a2と半導体素子4b2とを使用しなければならない。なお、この場合に使用される半導体素子4a1と半導体素子4b1、あるいは半導体素子4a2と半導体素子4b2は、フルブリッジ構成時には同時に導通していない。このように構成することで、ハーフブリッジ構成およびフルブリッジ構成のいずれにおいても、同一の半導体駆動信号を使用することができるので、半導体駆動回路8の構成が簡単となる。
【0028】
以上のように本実施の形態によれば、ハーフブリッジ構成時に二つの半導体パッケージ4aと半導体パッケージ4bからそれぞれ一つの半導体素子を使用することで、図4(b)に示す従来の主回路構成と比較して、半導体素子の発熱が二つの半導体パッケージ4aと4bに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、メイントランス5を図5のように一次側の巻線を二つにする必要がないため、メイントランス5の大型化も防止できる。
【0029】
さらに、本実施の形態では、ハーフブリッジ構成において、フルブリッジ構成時に同時に導通しない半導体素子4a1と半導体素子4b1、あるいは半導体素子4a2と半導体素子4b2を使用することで、前述のように半導体駆動回路8の構成が簡単となる。なお、ハーフブリッジ構成において、半導体素子4a1と半導体素子4b2、あるいは半導体素子4a2と半導体素子4b1を使用して半導体パッケージにおける温度上昇を低減することもできるが、この場合、使用する二つの半導体素子を交互に導通させるために、フルブリッジ構成時と異なる駆動信号を用いなければならなくなる。
【0030】
図3に本発明の実施の形態におけるアーク溶接機を示すブロック図である。図3において、10は切換手段であり、その他図1と対応する部分には同一符号を付している。なお、図3では、半導体駆動回路8は図示されていないが、図2に示されたように半導体駆動回路8はフルブリッジ構成およびハーフブリッジ構成のいずれの場合も半導体素子4a1,4a2,4b1,4b2の制御端子に接続されたままである。したがって、ハーフブリッジ構成の場合に、半導体駆動回路8は、ハーフブリッジ構成に使用される二つの半導体素子に対してフルブリッジ構成時と同一の駆動信号を供給するが、ハーフブリッジ構成に使用されない二つの半導体素子に対しても駆動信号を供給している。
【0031】
前述したアーク溶接機の主回路を実現するために、本実施の形態のアーク溶接機は、切換手段10を設け、この切換手段10により、整流部2と、平滑コンデンサ3aおよび平滑コンデンサ3bと、半導体素子4a1,半導体素子4a2,半導体素子4b1および半導体素子4b2と、メイントランス5とを、フルブリッジ構成の場合には例えば図4(a)と等価な回路となるように接続し、ハーフブリッジ構成の場合は例えば図1と等価な回路となるように接続するというように、接続を切り換えるようにしている。切換手段10の動作は以下の通りである。
【0032】
すなわち、ほぼ倍数関係にある二つの入力電圧の低い方の電圧が入力された時に、切換手段10は整流部2の出力を受け、その出力を平滑部3に入力し、さらに平滑部3の出力を、半導体パッケージ4a,4bにある四つの半導体素子4a1,半導体素子4a2,半導体素子4b1および半導体素子4b2からなるフルブリッジに入力する。さらに、フルブリッジの出力をメイントランス5に入力して溶接に供する。この場合、前述したように平滑部3にある二つの平滑コンデンサ3aと平滑コンデンサ3bは図4(a)のように直列接続でもよいが、並列接続でもよい。
【0033】
一方、高い方の電圧が入力された時に、切換手段10は整流部2の出力を受け、その出力を平滑部3と半導体パッケージ4a,4bにあるそれぞれ一つの半導体素子からなるハーフブリッジに入力する。さらに、ハーフブリッジの出力をメイントランス5に入力して溶接に供する。この場合、ハーフブリッジ構成に使用する半導体素子として、フルブリッジ構成時に同時に導通しない半導体素子4a1と半導体素子4b1、あるいは半導体素子4a2と半導体素子4b2を使用することにより、前述のように半導体駆動回路8(図2)の構成が簡単になる。
【0034】
以上のように構成するアーク溶接機では、一次側の巻線を二つにする必要がなくメイントランス5の大型化を防止できるとともに、高い方の電圧が入力された時のハーフブリッジ構成における半導体パッケージの温度上昇を低減できる。
【0035】
なお、上記の実施の形態において、三相入力部1に入力される高い方の電圧(第2の電圧)が、低い方の電圧(第1の電圧)の1.8〜2.2倍の範囲であれば、前述の効果を得ることができる。
【0036】
【発明の効果】
以上のように本発明によれば、第1の電圧と第1の電圧のほぼ2倍の第2の電圧との二つの入力電圧を必要に応じて切り換えるアーク溶接機において、第2の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際、第1および第2の二つの半導体パッケージからそれぞれ一つの半導体素子を使用することで、半導体素子の発熱が二つの半導体パッケージに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、トランスの大型化も防止できる。
【0037】
さらに、第2の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際に使用される二つの半導体素子に、入力電圧として第1の電圧を入力する際に導通・非導通のタイミングが異なる関係にある半導体素子を用いることにより、その2つの半導体素子を第1の電圧を入力電圧としてフルブリッジ構成を含む主回路を構成する際と同じように動作させればよいため、半導体素子を制御する半導体駆動回路の構成が簡単になる。
【0038】
また、第2の電圧が第1の電圧の1.8〜2.2倍の範囲であれば、前述の効果を得ることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態におけるアーク溶接機の主回路を示すブロック図。
【図2】本発明の実施の形態における半導体素子の駆動方法を説明するためのブロック図および駆動信号波形図。
【図3】本発明の実施の形態におけるアーク溶接機を示すブロック図。
【図4】 従来のアーク溶接機の主回路を示すブロック図。
【図5】 他の従来のアーク溶接機の主回路を説明するための図。
【符号の説明】
1 三相入力部
2 整流部
3 平滑部
3a 平滑コンデンサ
3b 平滑コンデンサ
4a 半導体パッケージ
4b 半導体パッケージ
4a1 半導体素子
4a2 半導体素子
4b1 半導体素子
4b2 半導体素子
5 メイントランス
8 半導体駆動回路
10 切換手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an arc welder main circuit and an arc welder that use two input voltages that are substantially in a multiple relationship.
[0002]
[Prior art]
In an arc welding machine that can use two input voltages that are substantially in a multiple relationship, the main circuit configuration has been switched according to the input voltage. Conventionally, two methods have been used for the main circuit configuration. First, as shown in FIG. 4, the main circuit has a full-bridge configuration (FIG. 4A) at a lower input voltage, and the main circuit has a half-bridge configuration at a higher input voltage (FIG. 4B). ). The other is a method of switching the connection on the primary side of the main transformer in accordance with the input voltage as shown in FIGS. 5A and 5B while maintaining the main circuit configuration in a full bridge configuration.
[0003]
First, consider the method shown in FIG. FIG. 4A shows a full bridge configuration when a lower voltage is input, and FIG. 4B shows a half bridge configuration when a higher voltage is input. In FIG. 4, 1 is a three-phase input unit, 2 is a rectifying unit that rectifies the three-phase input into direct current, 3 is a smoothing unit that comprises
[0004]
In the configuration method shown in FIG. 4, when the lower voltage is input, the circuit of FIG. 4A is configured, and the
[0005]
When the higher voltage is input, the circuit of FIG. 4B is configured, and the
[0006]
Considering the heat loss of the semiconductor package with this configuration method, when the higher voltage is input, the steady current of the semiconductor element of FIG. 4B and the lower voltage of FIG. 4A are input. Since the steady-state currents of the semiconductor elements are almost equal, the steady-state losses of both are almost equal. However, the switching loss in the case of FIG. 4B is higher than the switching loss in the case of FIG. 4A because the input voltage is higher than that in the case of FIG. Therefore, when considering the heat generation of the entire semiconductor element, the temperature in the case of FIG. 4B is larger than that in the case of FIG.
[0007]
Next, consider the method shown in FIG. In this method, instead of the
[0008]
FIG. 5A shows the case where the lower voltage is input, and the two primary windings 6a and 6b of the
[0009]
[Problems to be solved by the invention]
However, in the conventional main circuit shown in FIG. 4, the temperature rise of the semiconductor package may become a problem in the half-bridge configuration.
[0010]
The present invention relates to an arc welder that switches two input voltages that are substantially in a multiple relationship as necessary, and prevents the transformer from becoming large and can reduce the temperature rise of the semiconductor package and the main circuit of the arc welder. The object is to provide an applied arc welder.
[0011]
[Means for Solving the Problems]
The main circuit of the arc welder according to
[0012]
According to this main circuit , when a main circuit including a half-bridge configuration is configured using the second voltage as an input voltage, one semiconductor element is used from each of the first and second semiconductor packages, thereby providing a semiconductor. Since the heat generated by the element is distributed to the two semiconductor packages, the amount of heat generated in one semiconductor package is reduced to about one half, and the temperature rise in the semiconductor package can be reduced. Moreover, the enlargement of the transformer can be prevented.
[0013]
The main circuit of an arc welding machine according to
[0014]
With this main circuit , two semiconductor elements used when configuring a main circuit including a half-bridge configuration with the second voltage as an input voltage, and a main circuit including a full-bridge configuration with the first voltage as an input voltage Since it suffices to operate in the same manner as the configuration, the control of the semiconductor element is simplified.
[0015]
The main circuit of an arc welding machine according to
[0016]
The arc welding machine according to
[0017]
According to this configuration, when configuring the main circuit including the half-bridge configuration using the second voltage as the input voltage, one semiconductor element is used from each of the first and second semiconductor packages, thereby providing the semiconductor element. Is generated in two semiconductor packages, the amount of heat generated in one semiconductor package is approximately halved, and the temperature rise in the semiconductor package can be reduced. Moreover, the enlargement of the transformer can be prevented.
[0018]
The arc welder according to
[0019]
With this configuration, two semiconductor elements used when configuring a main circuit including a half-bridge configuration using the second voltage as an input voltage, and a main circuit including a full-bridge configuration using the first voltage as an input voltage Therefore, the configuration of the semiconductor drive circuit for controlling the semiconductor element is simplified.
[0020]
The arc welder according to
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
FIG. 1 is a block diagram showing a main circuit of an arc welder in an embodiment of the present invention. When a lower voltage is input to configure a full bridge, the configuration is the same as the conventional configuration example shown in FIG. FIG. 1 is a block diagram when a half-bridge is configured by inputting a higher voltage. In FIG. 1, the same functions as those in the conventional configuration example are denoted by the same reference numerals, and the description thereof is omitted.
[0023]
In the present embodiment, when the higher voltage is input, one semiconductor element (semiconductor elements 4a1 and 4b1 in FIG. 1) is used from each of the
[0024]
Next, operations in the case of the full bridge configuration and the half bridge configuration in the present embodiment will be described with reference to FIG. FIG. 2A is a block diagram for explaining a method for driving a semiconductor element according to an embodiment of the present invention.
[0025]
When the
[0026]
As shown in FIG. 4A, in the full bridge configuration when the lower voltage is input, the four semiconductor elements 4a1, the semiconductor element 4a2, the semiconductor element 4b1, and the semiconductors in the two
[0027]
On the other hand, in the half-bridge configuration, one semiconductor element is used from each of the two
[0028]
As described above, according to the present embodiment, by using one semiconductor element from each of the two
[0029]
Further, in the present embodiment, in the half-bridge configuration, the
[0030]
FIG. 3 is a block diagram showing an arc welder in the embodiment of the present invention. In FIG. 3,
[0031]
In order to realize the main circuit of the arc welder described above, the arc welder of the present embodiment is provided with switching means 10, and by this switching means 10, the rectifying
[0032]
That is, when the lower voltage of two input voltages that are substantially in a multiple relationship is input, the switching means 10 receives the output of the rectifying
[0033]
On the other hand, when the higher voltage is input, the switching means 10 receives the output of the rectifying
[0034]
In the arc welding machine configured as described above, it is not necessary to use two primary windings, and the
[0035]
In the above embodiment, the higher voltage (second voltage) input to the three-
[0036]
【The invention's effect】
As described above, according to the present invention, in the arc welding machine that switches between the two input voltages of the first voltage and the second voltage that is approximately twice the first voltage as necessary, the second voltage is When a main circuit including a half-bridge configuration is configured as an input voltage, heat generation of the semiconductor element is distributed to the two semiconductor packages by using one semiconductor element from each of the first and second semiconductor packages. Therefore, the amount of heat generated in one semiconductor package is reduced to about one half, and the temperature rise in the semiconductor package can be reduced. Moreover, the enlargement of the transformer can be prevented.
[0037]
Furthermore, the timing of conduction / non-conduction when the first voltage is input as the input voltage to the two semiconductor elements used when the main circuit including the half-bridge configuration is configured using the second voltage as the input voltage. By using semiconductor elements having different relations, the two semiconductor elements may be operated in the same manner as when a main circuit including a full bridge configuration is formed using the first voltage as an input voltage. The configuration of the semiconductor drive circuit to be controlled is simplified.
[0038]
In addition, when the second voltage is in a range of 1.8 to 2.2 times the first voltage, the above-described effect can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a main circuit of an arc welder in an embodiment of the present invention.
FIGS. 2A and 2B are a block diagram and a drive signal waveform diagram for describing a method for driving a semiconductor element in an embodiment of the present invention. FIGS.
FIG. 3 is a block diagram showing an arc welder in an embodiment of the present invention.
FIG. 4 is a block diagram showing a main circuit of a conventional arc welder.
FIG. 5 is a view for explaining a main circuit of another conventional arc welder.
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
前記切換手段は、前記第1の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第1および第2の半導体パッケージの全ての半導体素子とを使用するフルブリッジ構成とする接続に切り換え、
前記第2の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第1および第2の半導体パッケージのそれぞれ一つの半導体素子とを使用するハーフブリッジ構成とする接続に切り換え、前記第1の半導体パッケージは直列接続された第1の半導体素子と第2の半導体素子を有し、前記第2の半導体パッケージは直列接続された第3の半導体素子と第4の半導体素子を有するアーク溶接機の主回路。A main circuit of an arc welding machine to which a first voltage and a second voltage that is approximately twice the first voltage are input as an input voltage, a rectifying unit that rectifies the input voltage into a direct current, A smoothing unit including first and second smoothing capacitors, first and second semiconductor packages each having two semiconductor elements and rectifying direct current rectified by the rectifying unit; and the first and second semiconductor packages A transformer having a primary side winding connected to the smoothing part via a semiconductor package and having a secondary side winding from which electric power required by a welding arc is taken out; and the first voltage or the second voltage And a switching means for switching connection between the smoothing unit, the first and second semiconductor packages, and the transformer,
In the case of the first voltage, the switching unit uses the smoothing unit and all the semiconductor elements of the first and second semiconductor packages as the output side configuration of the rectifying unit with respect to the transformer. Switch to the configured connection,
In the case of the second voltage, a connection on the output side of the rectifying unit with respect to the transformer is a half-bridge configuration using the smoothing unit and one semiconductor element of each of the first and second semiconductor packages. The first semiconductor package has a first semiconductor element and a second semiconductor element connected in series, and the second semiconductor package is a third semiconductor element and a fourth semiconductor connected in series. main circuit arc welder which have a device.
前記入力電圧として前記第1の電圧を入力する際に、
前記切換手段は、前記整流部の出力の一端と他端との間に前記第1および第2の平滑コンデンサを直列または並列接続した平滑部を接続し、前記平滑部の一端に前記第1の半導体素子が接続され前記平滑部の他端に前記第2の半導体素子が接続されるように前記平滑部の両端間に前記第1の半導体パッケージを構成する前記第1および第2の半導体素子を直列接続し、前記平滑部の一端に前記第3の半導体素子が接続され前記平滑部の他端に前記第4の半導体素子が接続されるように前記平滑部の両端間に前記第2の半導体パッケージを構成する前記第3および第4の半導体素子を直列接続し、前記第1と第2の半導体素子の接続点と前記第3と第4の半導体素子の接続点との間に前記トランスの一次側巻線を接続し、
前記半導体駆動回路は、前記第1の半導体パッケージを構成する前記第1の半導体素子と前記第2の半導体素子との導通・非導通のタイミングが異なり、前記第2の半導体パッケージを構成する前記第3の半導体素子と前記第4の半導体素子との導通・非導通のタイミングが異なり、前記第1の半導体パッケージを構成する前記第1の半導体素子と前記第2の半導体パッケージを構成する前記第4の半導体素子との導通・非導通のタイミングが同じになり、前記第1の半導体パッケージを構成する前記第2の半導体素子と前記第2の半導体パッケージを構成する前記第3の半導体素子との導通・非導通のタイミングが同じになるように制御し、
前記入力電圧として前記第2の電圧を入力する際に、
前記切換手段は、前記整流部の出力の一端と他端との間に前記第1および第2の平滑コンデンサを直列接続し、前記トランスの一次側巻線を介して前記第1の平滑コンデンサの両端間に直列接続され前記第1の半導体パッケージを構成する前記第1および第2のうち一方の半導体素子を接続し、前記トランスの一次側巻線を介して前記第2の平滑コンデンサの両端間に直列接続され前記第2の半導体パッケージを構成する前記第3および第4のうち一方の半導体素子を接続し、
前記半導体駆動回路は、前記第1の平滑コンデンサの両端間に接続した半導体素子と前記第2の平滑コンデンサの両端間に接続した半導体素子との導通・非導通のタイミングが異なるように制御することを特徴とするアーク溶接機。A rectification unit that rectifies the input voltage to a direct current using the first voltage and a second voltage that is approximately twice the first voltage as input voltage, and the first and second smoothing capacitors are periodically connected. The first semiconductor package having the first and second semiconductor elements controlled to be in a non-conductive state and the third and fourth semiconductor elements controlled to be in a conductive / non-conductive state periodically. A second semiconductor package, a transformer having a primary side winding and a secondary side winding from which electric power required by a welding arc is taken out from the secondary side winding, the rectifying unit, and the first and second Switching means for switching connection between the second smoothing capacitor, the first, second, third and fourth semiconductor elements and the transformer, and driving the first, second, third and fourth semiconductor elements. A semiconductor drive circuit,
When inputting the first voltage as the input voltage,
The switching means connects a smoothing unit in which the first and second smoothing capacitors are connected in series or in parallel between one end and the other end of the output of the rectifying unit, and the first unit is connected to one end of the smoothing unit. The first and second semiconductor elements constituting the first semiconductor package between both ends of the smoothing section so that a semiconductor element is connected and the second semiconductor element is connected to the other end of the smoothing section. connected in series, said second semiconductor across the smoothing portion so that the third said other end of the semiconductor element is connected the smooth portion of the fourth semiconductor element is connected to one end of the smoothing portion The third and fourth semiconductor elements constituting the package are connected in series, and the transformer is connected between the connection point of the first and second semiconductor elements and the connection point of the third and fourth semiconductor elements. Connect the primary winding,
The semiconductor drive circuit has different timings of conduction / non-conduction between the first semiconductor element constituting the first semiconductor package and the second semiconductor element, and the second semiconductor package constitutes the second semiconductor package . The third semiconductor element and the fourth semiconductor element have different conduction / non-conduction timings, and the first semiconductor element constituting the first semiconductor package and the fourth semiconductor element constituting the second semiconductor package . The conduction / non-conduction timing with the semiconductor element is the same, and the conduction between the second semiconductor element constituting the first semiconductor package and the third semiconductor element constituting the second semiconductor package is made.・ Control so that the timing of non-conduction is the same,
When inputting the second voltage as the input voltage,
The switching means connects the first and second smoothing capacitors in series between one end and the other end of the output of the rectifying unit, and connects the first smoothing capacitor via the primary winding of the transformer. One of the first and second semiconductor elements constituting the first semiconductor package connected in series between both ends is connected, and between both ends of the second smoothing capacitor via the primary winding of the transformer Connected to one of the third and fourth semiconductor elements constituting the second semiconductor package connected in series to each other,
The semiconductor drive circuit controls the semiconductor element connected between both ends of the first smoothing capacitor and the semiconductor element connected between both ends of the second smoothing capacitor so that the conduction / non-conduction timing is different. An arc welding machine characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26681899A JP4357667B2 (en) | 1999-09-21 | 1999-09-21 | Arc welder main circuit and arc welder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26681899A JP4357667B2 (en) | 1999-09-21 | 1999-09-21 | Arc welder main circuit and arc welder |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001087857A JP2001087857A (en) | 2001-04-03 |
JP2001087857A5 JP2001087857A5 (en) | 2005-08-04 |
JP4357667B2 true JP4357667B2 (en) | 2009-11-04 |
Family
ID=17436103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26681899A Expired - Fee Related JP4357667B2 (en) | 1999-09-21 | 1999-09-21 | Arc welder main circuit and arc welder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4357667B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100942288B1 (en) | 2008-05-27 | 2010-02-16 | 한국전기연구원 | Multi output structure of full bridge inverter |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2579077B2 (en) * | 1991-06-11 | 1997-02-05 | 松下電器産業株式会社 | Inverter welding power supply |
JP2607997B2 (en) * | 1991-10-18 | 1997-05-07 | 株式会社三社電機製作所 | Arc welding machine |
JP2694502B2 (en) * | 1993-08-30 | 1997-12-24 | 株式会社三社電機製作所 | Power supply for arc welding |
JPH099644A (en) * | 1995-06-21 | 1997-01-10 | Fuji Electric Co Ltd | Semiconductor device for power |
JPH09219970A (en) * | 1996-02-13 | 1997-08-19 | Fuji Electric Co Ltd | Semiconductor power conversion equipment |
JP4175583B2 (en) * | 1998-04-07 | 2008-11-05 | 日立ビアエンジニアリング株式会社 | AC or AC / DC arc welding power supply |
-
1999
- 1999-09-21 JP JP26681899A patent/JP4357667B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001087857A (en) | 2001-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000278943A (en) | Switching power supply | |
CN1941589B (en) | Electric power converter circuit | |
JP4460572B2 (en) | Arc welding generator with high power factor | |
JP2006345641A (en) | Dc/ac converter circuit and method for converting dc into ac | |
JP2579077B2 (en) | Inverter welding power supply | |
JP3346543B2 (en) | Switching power supply | |
WO2007108096A1 (en) | Heating power supply | |
JP4375839B2 (en) | Switching power supply | |
JP4357667B2 (en) | Arc welder main circuit and arc welder | |
JP3584686B2 (en) | Voltage source power conversion circuit | |
JPH1177302A (en) | Dc power unit for equipment using arc discharge | |
JPH09233822A (en) | Ac-dc converter | |
JP2000037076A (en) | Rectifying circuit | |
KR100859284B1 (en) | Apparatus for changing switch of electrical welding machine | |
JP3368752B2 (en) | Welding power supply | |
JP2000125548A (en) | Switching power unit | |
JP3602333B2 (en) | Parallel inverter device | |
JP2002027601A (en) | Auxiliary generating set for vehicle | |
KR200358227Y1 (en) | Power supply device of electrical welding machine | |
JP2001087857A5 (en) | Main circuit of arc welder and arc welder | |
JP2007267486A (en) | Converter | |
JP4214467B2 (en) | Frequency converter | |
JPH10295079A (en) | Multi-shaft power supply circuit of transistor inverter device and its unit circuit | |
JP2008048487A (en) | Ac/dc converter and its driving method | |
JP3179423B2 (en) | Transformer reset circuit and power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |