JP4354038B2 - デジタル信号レベル制御装置および制御方法 - Google Patents
デジタル信号レベル制御装置および制御方法 Download PDFInfo
- Publication number
- JP4354038B2 JP4354038B2 JP08948799A JP8948799A JP4354038B2 JP 4354038 B2 JP4354038 B2 JP 4354038B2 JP 08948799 A JP08948799 A JP 08948799A JP 8948799 A JP8948799 A JP 8948799A JP 4354038 B2 JP4354038 B2 JP 4354038B2
- Authority
- JP
- Japan
- Prior art keywords
- procedure
- output
- envelope
- gain
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の属する技術分野】
本発明は、デジタル信号のレベルを制御するデジタル信号レベル制御装置および制御方法に関し、特に、デジタル携帯電話装置などのデジタル音響機器において入力デジタル音響信号のコンプレッサ(レベル圧縮)動作を行いながら、そのコンプレッサ動作状態を同時に表示するコンプレッサ装置に好適なデジタル信号レベル制御装置および制御方法に関する。
【0002】
【従来の技術】
コンプレッサ動作表示機能を有するコンプレッサ装置の従来例を図5に示す。
【0003】
この図において、入力端子1から入力されたデジタル音響信号は、絶対値変換器3により絶対値変換される。絶対値変換されたデジタル音響信号はレベル値であり、レベル−ゲイン変換器4により、コンプレッサ装置のスレッショルドレベルと圧縮比に従いレベル値からゲイン値に変換される。そして、ゲイン値に変換された後、エンベロープ発生器5によりアタックタイム/リリースタイムが付加され、エンベロープ加工されたゲイン値として出力される。このエンベロープ発生器5から出力されたゲイン値は、乗算器6において入力デジタル音響信号と乗算され出力端子2から出力される。出力端子2からの出力信号は、任意のスレッショルドレベルと圧縮比によりレベル圧縮されたデジタル音響信号となる。このようにしてコンプレッサ動作は行われる。
【0004】
次にコンプレッサ装置の表示部について説明する。絶対値変換器3で絶対値変換された入力デジタル音響信号のレベル値は、フィルタ18に入力され、そのフィルタ処理で信号をなまらせ、人間の目でレベル変動が認識できるようにする。フィルタ18の出力は比較器8に入力され、コンプレッサ装置のスレッショルドレベル19との大小関係が比較され、コンプレッサ動作表示器9へ出力される。ここで、入力デジタル音響信号のレベル値がスレッショルドレベル19以上であれば、コンプレッサ動作中と判断し、コンプレッサ動作表示をオン表示とする。また、入力デジタル音響信号のレベル値がスレッショルドレベル値19よりも小さければ、コンプレッサが動作中でないと判断し、コンプレッサ動作表示をオフ表示とする。
【0005】
以上のように、入力デジタル音響信号を絶対値変換したレベル値とコンプレッサ装置のスレッショルドレベル値を比較し、その比較結果によりコンプレッサの動作状態を判断していたので、コンプレッサ装置のスレッショルドレベルと圧縮比が変わるごとに、入力デジタル音響信号のレベル値と比較するスレッショルドレベル値をCPUで計算するか、あるいはROMなどの係数テーブルに格納していた。
【0006】
また、エンベロープ発生器5では積分器を使用するが、デジタル音響信号を格納するメモリは有限ビット長のため、ビット長が短ければ積分器の収束率が悪化する構成となっていた。
【0007】
【発明が解決しようとする課題】
上記のような構成では、コンプレッサのスレッショルドレベルおよび圧縮比を変更するたびに、入力デジタル音響信号のレベル値と比較されるスレッショルドレベル値も変更する必要が生じ、取り得るスレッショルドレベル値を常にROMなどに格納しておくか、その都度CPUで計算する必要があり、構成が複雑になるという第1の問題点があった。DSP内で同様の処理を行う場合でもメモリ数が増加するという問題点があった。
【0008】
また、エンベロープ発生器5では積分器を使用しており、デジタル音響信号を格納するデータメモリのビット長が短い場合、積分定数が長い積分時間では積分器での収束率が悪く、エンベロープ発生器5の出力ゲイン値がずれ、その結果、出力レベルに誤差が発生するという第2の問題点があった。
【0009】
本発明はこのような問題点を解決したデジタル信号レベル制御装置および制御方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
前記第1の問題点を解決するために、本発明は、デジタル信号レベル制御装置または制御方法において、基準係数値とエンベロープ発生手段またはエンベロープ発生手順の出力ゲイン値とを比較した結果により、レベル制御動作の動作表示を行うように構成した。このように構成したことにより、DSP外部のCPUでの計算やROM上のデータ検索をすることなしにデジタル信号レベル制御動作の動作表示を行うことができる。
【0011】
また、前記第2の問題点を解決するため、本発明は、デジタル信号レベル制御装置または制御方法において、基準係数値とエンベロープ発生手段またはエンベロープ発生手順の出力ゲイン値とを比較した結果により、エンベロープ発生手段またはエンベロープ発生手順のゲイン値か、あるいは整数値“1”を入力信号に乗算するように構成した。このように構成したことにより、データ長が短いデータメモリをエンベロープ発生手段またはエンベロープ発生手順に使用したとしても、収束誤差のないレベル制御動作を行うことができる。
【0012】
【発明の実施の形態】
本発明の請求項1に記載の発明は、入力デジタル信号を絶対値変換する絶対値変換手段と、この絶対値変換手段の出力に対してレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手段と、このレベル−ゲイン変換手段によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手段と、このエンベロープ発生手段によって発生させたゲイン値と標準ゲイン値との大きさを比較する比較手段と、この比較手段の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手段と、前記エンベロープ発生手段によって発生させたゲイン値と前記入力デジタル信号とを乗算する第1の乗算手段とを備えたデジタル信号レベル制御装置であり、エンベロープ発生手段によって発生させたゲイン値と標準ゲイン値との大きさを比較し、この比較結果によりレベル制御の動作状態を表示するという作用を有する。
【0013】
本発明の請求項2に記載の発明は、入力デジタル信号を絶対値変換する絶対値変換手順と、この絶対値変換手順によって求めたレベル値からレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手順と、このレベル−ゲイン変換手順によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手順と、このエンベロープ発生手順によって発生させたゲイン値と標準ゲイン値との大きさを比較する比較手順と、この比較手順の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手順と、前記エンベロープ発生手順によって発生させたゲイン値と前記入力デジタル信号とを乗算する第1の乗算手順とを備えたデジタル信号レベル制御方法であり、エンベロープ発生手順によって発生させたゲイン値と標準ゲイン値との大きさを比較し、この比較結果によりレベル制御の動作状態を表示するという作用を有する。
【0014】
本発明の請求項3に記載の発明は、請求項1記載の発明において、前記エンベロープ発生手段は、第1のエンベロープ係数と、第2のエンベロープ係数と、前記レベル−ゲイン変換手段の出力を1サンプリング期間遅延させる遅延手段と、前記レベル−ゲイン変換手段の出力と前記第1のエンベロープ係数とを乗算する第2の乗算手段と、前記第2のエンベロープ係数と前記遅延手段の出力とを乗算する第3の乗算手段と、前記第1の乗算手段の出力と前記第2の乗算手段の出力とを加算する加算手段とを有しており、前記加算器手段の出力を前記比較手段および前記第1の乗算手段に出力するとともに、前記第1のエンベロープ係数を前記標準ゲイン値として前記比較手段に供給するデジタル信号レベル制御装置であり、エンベロープ発生手段によって発生させたゲイン値と第1のエンベロープ係数との大きさを比較し、この比較結果によりレベル制御の動作状態を表示するという作用を有する。
【0015】
本発明の請求項4に記載の発明は、請求項2記載の発明において、前記エンベロープ発生手順は、前記レベル−ゲイン変換手順の出力を1サンプリング期間遅延させる遅延手順と、前記レベル−ゲイン変換手順の出力と第1のエンベロープ係数とを乗算する第2の乗算手順と、第2のエンベロープ係数と前記遅延手順の出力とを乗算する第3の乗算手順と、前記第1の乗算手順の出力と前記第2の乗算手順の出力とを加算する加算手順とを有しており、前記加算手順の出力を前記比較手順および前記第1の乗算手順に出力するとともに、前記第1のエンベロープ係数を前記標準ゲイン値として前記比較手順に出力するデジタル信号レベル制御方法であり、エンベロープ発生手順によって発生させたゲイン値と第1のエンベロープ係数との大きさを比較し、この比較結果によりレベル制御の動作状態を表示するという作用を有する。
【0016】
本発明の請求項5に記載の発明は、入力デジタル信号を絶対値変換する絶対値変換手段と、この絶対値変換手段の出力に対してレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手段と、このレベル−ゲイン変換手段によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手段であって、第1のエンベロープ係数、第2のエンベロープ係数、前記レベル−ゲイン変換手段の出力を1サンプリング期間遅延させる遅延手段、前記レベル−ゲイン変換手段の出力と前記第1のエンベロープ係数とを乗算する第2の乗算手段、前記第2のエンベロープ係数と前記遅延手段の出力とを乗算する第3の乗算手段、および前記第1の乗算手段の出力と前記第2の乗算手段の出力とを加算する加算手段とを有する前記エンベロープ発生手段と、前記加算手段の出力ゲイン値と前記第1のエンベロープ係数との大きさを比較する比較手段と、整数値“1”を出力する係数手段と、前記比較手段の比較結果により前記加算手段の出力または前記係数手段の出力を選択する選択手段と、この選択手段の出力と前記入力デジタル信号とを乗算する第1の乗算手段とを備えデジタル信号レベル制御装置であり、エンベロープ発生手段によって発生させたゲイン値と第1のエンベロープ係数との大きさを比較し、この比較結果によりそのゲイン値または整数値“1”を選択して入力デジタル信号に乗算するという作用を有する。
【0017】
本発明の請求項6に記載の発明は、入力デジタル信号を絶対値変換する絶対値変換手順と、この絶対値変換手順の出力に対してレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手順と、このレベル−ゲイン変換手順によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手順であって、前記レベル−ゲイン変換手段の出力を1サンプリング期間遅延させる遅延手順、前記レベル−ゲイン変換手順の出力と第1のエンベロープ係数とを乗算する第2の乗算手順、第2のエンベロープ係数と前記遅延手順の出力とを乗算する第3の乗算手順、および前記第1の乗算手順の出力と前記第2の乗算手順の出力とを加算する加算手順とを有する前記エンベロープ発生手順と、前記加算手順の出力ゲイン値と前記第1のエンベロープ係数との大きさを比較する比較手順と、整数値“1”を出力する係数手順と、前記比較手順の比較結果により前記加算手順の出力または前記係数手順の出力を選択する選択手順と、この選択手順の出力と前記入力デジタル信号とを乗算する第1の乗算手順とを備えたデジタル信号レベル制御方法であり、エンベロープ発生手順によって発生させたゲイン値と第1のエンベロープ係数との大きさを比較し、この比較結果によりそのゲイン値または整数値“1”を選択して入力デジタル信号に乗算するという作用を有する。
【0018】
本発明の請求項7に記載の発明は、請求項5記載の発明において、前記比較手段の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手段を備えたデジタル信号レベル制御装置であり、エンベロープ発生手段によって発生させたゲイン値と第1のエンベロープ係数との大きさを比較し、この比較結果によりそのゲイン値または整数値“1”を選択して入力デジタル信号に乗算するとともに、その比較結果によりレベル制御の動作状態を表示するという作用を有する。
【0019】
本発明の請求項8に記載の発明は、請求項6記載の発明において、前記比較手順の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手順を備えたデジタル信号レベル制御方法であり、エンベロープ発生手順によって発生させたゲイン値と第1のエンベロープ係数との大きさを比較し、この比較結果によりそのゲイン値または整数値“1”を選択して入力デジタル信号に乗算するとともに、その比較結果によりレベル制御の動作状態を表示するという作用を有する。
【0020】
以下、本発明の実施の形態について、図1から図4を用いて詳細に説明する。
(第1の実施の形態)
本発明の第1の実施の形態では、エンベロープ発生器の出力と基準ゲイン係数とを比較し、その比較結果によりコンプレッサ動作表示を行う構成とした。
【0021】
図1は本発明の第1の実施の形態のコンプレッサ装置のブロック図である。ここで、図5と同一または相当の部分には図5で使用した符号と同一の符号を付した。
【0022】
図1において、入力端子1はデジタル音響信号を入力する端子であり、出力端子2はコンプレッサ動作を受けたデジタル音響信号を出力する端子である。絶対値変換器3は入力デジタル信号を絶対値に変換する。レベル−ゲイン変換器4は、入力されたレベル値に対して、このコンプレッサ装置のスレッショルドレベルと圧縮比に応じたゲイン値を出力する。このゲイン値は、コンプレッサ動作に必要な圧縮比および入力信号レベルとコンプレッサ動作が開始されるスレッショルドレベルとの差分により計算される。すなわち、圧縮する比率を数学的に算出し、ゲイン値を計算する。ゲイン値を計算する方法は、近似式あるいは簡易的な特性計算を採用することができる。エンベロープ発生器5はレベル−ゲイン変換器4が出力したゲイン値に対して、アタックタイムとリリースタイムを付加する。乗算器6は入力端子1からのデジタル信号とエンベロープ発生器5の出力ゲイン値を乗算し、出力端子2へ送る。
【0023】
比較器8はエンベロープ発生器5の出力ゲイン値と基準ゲイン係数7とを比較し、その比較結果をコンプレッサ動作表示器9へ出力する。ここで、基準ゲイン係数は整数値“1”とする。コンプレッサ動作表示器9は、前記比較結果に応じてコンプレッサ動作状態を表示する。
【0024】
次に、上記コンプレッサ装置の動作について説明する。入力端子1にはアナログ音響信号がデジタル変換されたデジタル音響信号が入力される。このデジタル音響信号は、絶対値変換器3に入力され、レベル値に変換される。絶対値変換器3の出力はレベル−ゲイン変換器に入力され、コンプレッサ装置のスレッショルドレベルと圧縮比に応じたゲイン値に変換される。このゲイン値はエンベロープ発生器5に入力され、アタックタイムとリリースタイムが付加される。このように時間軸上のエンベロープ加工を施すことで、デジタル信号の波形の歪みを防止し、自然なレベル制御効果を得ている。エンベロープ加工されたゲイン値は乗算器6に入力され、入力端子1からの入力デジタル音響信号と乗算されて圧縮処理されたデジタル音響信号が出力端子2から出力される。ここで、エンベロープ発生器6の出力ゲイン値が“1”の場合、乗算器6では入力デジタル音響信号が単純に1倍されるだけで、入力信号がそのまま出力される。つまり、ゲイン値が“1”の場合、コンプレッサ装置は動作していないことを意味する。
【0025】
エンベロープ発生器5でエンベロープ加工をされたゲイン値は比較器8にも入力される。比較器8は基準ゲイン係数7、すなわち整数値“1”と、エンベロープ加工をされたゲイン値とを大小関係を比較し、その結果をコンプレッサ動作表示器9へ出力する。コンプレッサ動作状態表示器9は、エンベロープ発生器5の出力ゲイン値のほうが基準ゲイン係数7よりも小さいとの比較結果を比較器8が出力している場合、換言すれば、エンベロープ発生器5の出力ゲイン値が“1”よりも小さい場合、コンプレッサ動作状態とみなし、コンプレッサ動作表示をオン表示とする。一方、エンベロープ発生器5の出力ゲイン値と基準ゲイン係数7とが等しいとの比較結果を比較器8が出力している場合、換言すれば、エンベロープ発生器の出力ゲイン値が“1”である場合は、コンプレッサ非動作状態とみなし、コンプレッサ動作表示をオフ表示とする。
【0026】
このように、本発明の第1の実施の形態によれば、エンベロープ発生器5の出力ゲイン値と基準ゲイン係数7とを比較し、その結果を判断するだけでコンプレッサ動作状態の有無を知ることができるので、コンプレッサ装置のスレッショルドレベルおよび圧縮比を変更した場合にも、DSP外部のCPUでの計算やROM上のデータ検索をすることなくコンプレッサ装置の動作表示を行うことができる。また、聴感に合わせてコンプレッサ装置の動作表示器9の基準を調整する場合にも、基準ゲイン値を変更するだけで済む。
【0027】
(第2の実施の形態)
本発明の第2の実施の形態では、エンベロープ発生器5で使用する第1のエンベロープ係数を比較器8の基準ゲイン値と共用する構成とした。
【0028】
図2は本発明の第2の実施の形態のコンプレッサ装置のブロック図である。ここで、図1あるいは図5と同一または相当の部分には図1で使用した符号と同一の符号を付すとともに、重複を避けるためにその説明を省略する。
【0029】
本発明の第2の実施の形態において、エンベロープ発生器5は、第1のエンベロープ係数10と、第2のエンベロープ係数11と、レベル−ゲイン変換器4の出力を1サンプリング期間遅延させる遅延素子12と、レベル−ゲイン変換器4の出力と第1のエンベロープ係数10とを乗算する乗算器13と、第2のエンベロープ係数11と遅延素子12の出力とを乗算する乗算器14と、乗算器13の出力と乗算器14の出力とを加算する加算器15とを備えており、第1のエンベロープ係数10と加算器15の出力とを比較器8へ出力し、加算器15の出力を乗算器6へ出力するように構成されている。したがって、第1のエンベロープ係数10が図1の基準ゲイン係数7に相当する。以上の部分以外は第1の実施の形態と同一である。
【0030】
次に、このように構成されたコンプレッサ装置の動作について説明する。レベル−ゲイン変換器4によりゲイン値が得られる部分までは第1の実施の形態の動作と同じである。乗算器6、比較器8、およびコンプレッサ動作表示器9の動作も第1の実施の形態と同じである。したがって、ここではエンベロープ発生器5の動作を説明する。
【0031】
レベル−ゲイン変換器4の出力は、エンベロープ発生器5に入力される。エンベロープ発生器5に入力されたゲイン値に対して、乗算器13において第1のエンベロープ係数11が乗算される。また、遅延素子12により1 サンプリング期間遅延されたゲイン値に対して、乗算器14において第2のエンベロープ係数12が乗算される。そして、乗算器13の出力と乗算器14の出力とが加算器15において加算され、その加算値がエンベロープ加工されたゲイン値として比較器8と乗算器6へ出力される。また、第1のエンベロープ係数10は基準ゲイン係数として比較器8へ出力される。
【0032】
ここで、第1のエンベロープ係数10と第2のエンベロープ係数11は、このエンベロープ発生器5が積分器の構成となるように係数値が計算される。この構成方法では、第2のエンベロープ係数11は収束するまでの加算成分であり、第1のエンベロープ係数10の係数値の方が大きい。実際の運用上のアタックタイム/リリースタイムは0ms 〜2000msが一般的であり、この場合、エンベロープ係数10>>第2のエンベロープ11係数であり、第1のエンベロープ係数10は、整数値“1”に限りなく近い。したがって、第1のエンベロープ係数10を基準ゲイン係数値とし、この基準ゲイン係数値とエンベロープ発生器5の出力ゲイン値とを比較器8で比較し、その大小関係によりコンプレッサ動作の有無の表示をコンプレッサ動作表示器9で行うことができる。
【0033】
なお、第1のエンベロープ係数10は、整数値“1”ではないが、リニア上は整数値“1”に限りなく近いため、聴感上、コンプレッサの動作の有無とコンプレッサ動作表示器9のオン/オフ表示とは一致する。つまり、厳密に言えば、整数値“1”に限りなく近いゲイン値は“1”ではなくコンプレッサ動作状態であるが、聴感上は認識が不可能であるため、エンベロープ係数10を動作表示を比較する基準値としても聴感上のコンプレッサ動作の有無と視覚上のコンプレッサ動作表示の有無は一致する。
【0034】
このように本発明の第2の実施の形態では、第1のエンベロープ係数10をそのまま基準ゲイン係数として使用しているので、第1のエンベロープ係数10をDSP上などのメモリに保持する必要がなくなり、DSP上などの係数格納用メモリを削減できる。
【0035】
(第3の実施の形態)
本発明の第3の実施の形態は、エンベロープ発生器5の出力値と第1のエンベロープ係数10との大小関係の比較結果により、エンベロープ発生器5の出力値をそのままゲイン値とするか、あるいは、整数値“1”をゲイン値として使用するかを切り換える構成とした。
【0036】
図3は、本発明の第3の実施の形態のコンプレッサ装置のブロック図である。ここで、図2と同一または相当の部分には図2で使用した符号と同一の符号を付すとともに、重複を避けるためにその構成の説明を省略する。
【0037】
本発明の第3の実施の形態では、第2の実施の形態に対して、整数値“1”16とスイッチ17とを付加し、コンプレッサ動作表示器9を除いた。ここで、スイッチ17はエンベロープ発生器5における加算器15の出力と整数値“1”16とを入力し、比較器8の出力によりその一方を選択し、乗算器6へ出力するように構成した。それ以外の構成は第2の実施の形態と同一である。
【0038】
次に、このように構成されたコンプレッサ装置の動作について説明する。
【0039】
レベル−ゲイン変換器4によりゲイン値が得られる部分までの動作、およびエンベロープ発生器5の動作は第2の実施の形態の動作と同じである。したがって、ここでは、比較器8およびスイッチ17の動作を中心に説明する。比較器8は第1のエンベロープ係数10と加算器15の出力であるエンベロープ加工されたゲイン値とを比較し、その比較結果に応じた切換信号をスイッチ17へ供給する。
【0040】
ここで、比較器8は、エンベロープ加工されたゲイン値が第1のエンベロープ係数10より大きい場合にはスイッチ17により整数値“1”16を選択し、エンベロープ加工されたゲイン値が第1のエンベロープ係数10以下の場合にはスイッチ17によりエンベロープ加工されたゲイン値を選択するように、スイッチ17を切換制御する。このように構成することで、エンベロープ発生器5を構成する積分器部分のデータを格納するデータ長が短い場合における収束誤差を補正する。なお、比較器8で比較に使用する第1のエンベロープ係数10は、そのまま使用せずオフセット値を加算して、微調整することも可能である。この場合、オフセット値は積分器部分に使用するデータ格納のビット長に依存する収束状態により事前に調整しておく。
【0041】
このように、本発明の第3の実施の形態では、エンベロープ発生器5の出力値をそのままゲイン値とするか、あるいは、整数値“1”16をゲイン値として使用するかの切換基準を設けておことにより、エンベロープ発生器5の積分器部分のデータ長ビット数が小さいために収束誤差が発生する場合であっても、乗算器6へ供給するゲイン値をゲイン値“1”に収束させることができる。このとき、エンベロープ発生器5の出力ゲイン値とゲイン値“1”とを切換えるため、係数値の不連続が発生するが、ゲイン“1”に限りなく近い係数値の領域で切換えを行えば、聴感上は不連続感を感じることはない。
【0042】
(第4の実施の形態)
本発明の第4の実施の形態では、エンベロープ発生器5の出力値と第1のエンベロープ係数10との大小関係の比較結果により、エンベロープ発生器5の出力値をそのままゲイン値とするか、あるいは、整数値“1”をゲイン値として使用するかを切り換えるとともに、その比較結果によりコンプレッサ動作状態を表示する構成とした。
【0043】
図4は、本発明の第4の実施の形態のコンプレッサ装置のブロック図である。ここで、図2または図3と同一または相当の部分には図2または図3で使用した符号と同一の符号を付すとともに、重複を避けるためにその構成の説明を省略する。
【0044】
本発明の第4の実施の形態は、第3の実施の形態に対して、比較器8の比較結果の出力に応じてコンプレッサ動作表示のオン/オフ表示を行うコンプレッサ動作表示器9を付加した。換言すれば、本発明の第4の実施の形態は第2の実施の形態と第3の実施の形態とを組み合わせたものである。
【0045】
次に、上記第4の実施の形態の動作について説明する。エンベロープ発生器5の出力ゲイン値と整数値“1”のゲインを第1のエンベロープ係数10を基準にして切換える部分までは、上記第3の実施の形態の動作と同じである。第4の実施の形態では、上記第3の実施の形態の動作に加え、比較器8の比較結果をコンプレッサ動作表示器9へ出力する。コンプレッサ動作表示器9は、エンベロープ加工されたゲイン値が第1のエンベロープ係数10より小さいとの比較結果を出力している場合には、コンプレッサ動作状態とみなし、コンプレッサ動作表示をオン表示とする。逆に、エンベロープ加工されたゲイン値が第1のエンベロープ係数10以上であるとの比較結果を出力している場合には、コンプレッサ非動作状態とみなし、コンプレッサ動作表示をオフ表示とする。
【0046】
このように、本発明の第4の実施の形態によれば、エンベロープ発生器5を構成する積分器部分のデータを格納するデータ長が短い場合における収束誤差を補正すると同時にコンプレッサ動作の有無の表示を行うことができる。
【0047】
【発明の効果】
以上のように本発明では、基準係数値とエンベロープ発生手段またはエンベロープ発生手順の出力ゲイン値とを比較した結果により、レベル制御動作の動作表示を行うように構成したので、DSP外部のCPUでの計算やROM上のデータ検索をすることなしにデジタル信号レベル制御動作の動作表示を行うことができるという効果が得られる。
【0048】
また、デジタル信号レベル制御装置または制御方法において、基準係数値とエンベロープ発生手段またはエンベロープ発生手順の出力ゲイン値とを比較した結果により、エンベロープ発生手段またはエンベロープ発生手順の出力ゲイン値か、あるいは整数値“1”を入力信号に乗算するように構成したので、データ長が短いデータメモリをエンベロープ発生手段またはエンベロープ発生手順に使用したとしても、収束誤差のないレベル制御動作を行うことができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のコンプレッサ装置のブロック図、
【図2】本発明の第2の実施の形態のコンプレッサ装置のブロック図、
【図3】本発明の第3の実施の形態のコンプレッサ装置のブロック図、
【図4】本発明の第4の実施の形態のコンプレッサ装置のブロック図、
【図5】コンプレッサ動作表示機能を有する従来のコンプレッサ装置のブロック図である。
【符号の説明】
1 入力端子
2 出力端子
3 絶対値変換器
4 レベル−ゲイン変換器
5 エンベロープ発生器
6、13、14 乗算器
7 基準ゲイン係数
8 比較器
9 コンプレッサ動作表示器
10 第1のエンベロープ係数
11 第2のエンベロープ係数
12 遅延素子
15 加算器
16 整数値“1”
17 スイッチ
18 フィルタ
19 スレッショルドレベル
Claims (8)
- 入力デジタル信号を絶対値変換する絶対値変換手段と、この絶対値変換手段の出力に対してレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手段と、このレベル−ゲイン変換手段によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手段と、このエンベロープ発生手段によって発生させたゲイン値と基準ゲイン係数との大きさを比較する比較手段と、この比較手段の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手段と、前記エンベロープ発生手段によって発生させたゲイン値と前記入力デジタル信号とを乗算する第1の乗算手段とを備えたことを特徴とするデジタル信号レベル制御装置。
- 入力デジタル信号を絶対値変換する絶対値変換手順と、この絶対値変換手順によって求めたレベル値からレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手順と、このレベル−ゲイン変換手順によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手順と、このエンベロープ発生手順によって発生させたゲイン値と基準ゲイン係数との大きさを比較する比較手順と、この比較手順の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手順と、前記エンベロープ発生手順によって発生させたゲイン値と前記入力デジタル信号とを乗算する第1の乗算手順とを備えたことを特徴とするデジタル信号レベル制御方法。
- 前記エンベロープ発生手段は、第1のエンベロープ係数と、第2のエンベロープ係数と、前記レベル−ゲイン変換手段の出力を1サンプリング期間遅延させる遅延手段と、前記レベル−ゲイン変換手段の出力と前記第1のエンベロープ係数とを乗算する第2の乗算手段と、前記第2のエンベロープ係数と前記遅延手段の出力とを乗算する第3の乗算手段と、前記第1の乗算手段の出力と前記第2の乗算手段の出力とを加算する加算手段とを有しており、前記加算手段の出力を前記比較手段および前記第1の乗算手段に出力するとともに、前記第1のエンベロープ係数を前記基準ゲイン係数として前記比較手段に出力することを特徴とする請求項1記載のデジタル信号レベル制御装置。
- 前記エンベロープ発生手順は、前記レベル−ゲイン変換手順の出力を1サンプリング期間遅延させる遅延手順と、前記レベル−ゲイン変換手順の出力と第1のエンベロープ係数とを乗算する第2の乗算手順と、第2のエンベロープ係数と前記遅延手順の出力とを乗算する第3の乗算手順と、前記第1の乗算手順の出力と前記第2の乗算手順の出力とを加算する加算手順とを有しており、前記加算手順の出力を前記比較手順および前記第1の乗算手順に出力するとともに、前記第1のエンベロープ係数を前記基準ゲイン係数として前記比較手順に出力することを特徴とする請求項2記載のデジタル信号レベル制御方法。
- 入力デジタル信号を絶対値変換する絶対値変換手段と、この絶対値変換手段の出力に対してレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手段と、このレベル−ゲイン変換手段によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手段であって、第1のエンベロープ係数、第2のエンベロープ係数、前記レベル−ゲイン変換手段の出力を1サンプリング期間遅延させる遅延手段、前記レベル−ゲイン変換手段の出力と前記第1のエンベロープ係数とを乗算する第2の乗算手段、前記第2のエンベロープ係数と前記遅延手段の出力とを乗算する第3の乗算手段、および前記第1の乗算手段の出力と前記第2の乗算手段の出力とを加算する加算手段とを有する前記エンベロープ発生手段と、前記加算手段の出力ゲイン値と前記第1のエンベロープ係数との大きさを比較する比較手段と、整数値“1”を出力する係数手段と、前記比較手段の比較結果により前記加算手段の出力または前記係数手段の出力を選択する選択手段と、この選択手段の出力と前記入力デジタル信号とを乗算する第1の乗算手段とを備えたことを特徴とするデジタル信号レベル制御装置。
- 入力デジタル信号を絶対値変換する絶対値変換手順と、この絶対値変換手順の出力に対してレベル制御に応じたゲイン値を発生させるレベル−ゲイン変換手順と、このレベル−ゲイン変換手順によって発生させたゲイン値にエンベロープを付加するエンベロープ発生手順であって、前記レベル−ゲイン変換手順の出力を1サンプリング期間遅延させる遅延手順、前記レベル−ゲイン変換手順の出力と第1のエンベロープ係数とを乗算する第2の乗算手順、第2のエンベロープ係数と前記遅延手順の出力とを乗算する第3の乗算手順、および前記第1の乗算手順の出力と前記第2の乗算手順の出力とを加算する加算手順とを有する前記エンベロープ発生手順と、前記加算手順の出力ゲイン値と前記第1のエンベロープ係数との大きさを比較する比較手順と、整数値“1”を出力する係数手順と、前記比較手順の比較結果により前記加算手順の出力または前記係数手順の出力を選択する選択手順と、この選択手順の出力と前記入力デジタル信号とを乗算する第1の乗算手順とを備えたことを特徴とするデジタル信号レベル制御方法。
- 前記比較手段の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手段を備えたことを特徴とする請求項5記載のデジタル信号レベル制御装置。
- 前記比較手順の比較結果によりレベル制御の動作状態を表示するレベル制御動作表示手順を備えたことを特徴とする請求項6記載のデジタル信号レベル制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08948799A JP4354038B2 (ja) | 1999-03-30 | 1999-03-30 | デジタル信号レベル制御装置および制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08948799A JP4354038B2 (ja) | 1999-03-30 | 1999-03-30 | デジタル信号レベル制御装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286750A JP2000286750A (ja) | 2000-10-13 |
JP4354038B2 true JP4354038B2 (ja) | 2009-10-28 |
Family
ID=13972114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08948799A Expired - Fee Related JP4354038B2 (ja) | 1999-03-30 | 1999-03-30 | デジタル信号レベル制御装置および制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4354038B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263583A (ja) | 2007-03-16 | 2008-10-30 | Sony Corp | 低域増強方法、低域増強回路および音響再生システム |
-
1999
- 1999-03-30 JP JP08948799A patent/JP4354038B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000286750A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5098569B2 (ja) | 帯域拡張再生装置 | |
JP5068373B2 (ja) | 信号処理回路 | |
US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
JP3194135B2 (ja) | デジタルオーディオプロセッサ | |
JP2003295899A (ja) | 音声入力装置 | |
JP4256631B2 (ja) | オートゲインコントロール装置 | |
JP4354038B2 (ja) | デジタル信号レベル制御装置および制御方法 | |
WO2006123495A1 (ja) | ハウリング制御装置および音響装置 | |
JP2001228896A (ja) | 欠落音声パケットの代替置換方式 | |
JP2002345075A (ja) | 信号処理装置 | |
JP4221538B2 (ja) | デジタル信号発生方法 | |
WO2007069369A1 (ja) | 信号処理装置及び信号処理方法 | |
US20180286420A1 (en) | Methods and apparatus for buffering and compression of data | |
JP2001169248A (ja) | デジタル音声レベル可変装置 | |
JP4164183B2 (ja) | ノイズ除去装置およびノイズ除去方法 | |
JP3601164B2 (ja) | エコーサプレス方法およびエコーサプレッサ装置 | |
JPH0786943A (ja) | 利得制御機能付ad変換装置 | |
US20240171187A1 (en) | Signal processing system, signal processing method, and non-transitory computer readable medium | |
JP2004194205A (ja) | 音声信号処理装置および音声信号処理方法 | |
JP3687096B2 (ja) | 音響信号コンプレッサ装置 | |
JP2793520B2 (ja) | 有音判定回路 | |
US20030194099A1 (en) | Method and apparatus for processing microphone audio signals | |
JP2004309980A (ja) | 楽音信号処理装置 | |
JPH056178A (ja) | デイストーシヨン回路 | |
JP2002118433A (ja) | デジタル・オーディオ・ダイナミックレンジ圧縮装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |