JP4350655B2

JP4350655B2 - Spread spectrum clock generator

Info

Publication number: JP4350655B2
Application number: JP2005019305A
Authority: JP
Inventors: 良介森
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2005-01-27
Filing date: 2005-01-27
Publication date: 2009-10-21
Anticipated expiration: 2025-01-27
Also published as: JP2006209388A

Description

本発明は、クロック周波数がクロック毎に僅かに変動するスペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータ（以下、ＳＳＣＧという）に関するものである。 The present invention relates to a spread spectrum clock generator (hereinafter referred to as SSCG) that generates a spread spectrum clock whose clock frequency slightly varies from clock to clock.

ＰＣ（パーソナルコンピュータ）やプリンタなどの電子機器内のデジタル回路は、水晶発振器等により発生された基準クロックに同期して動作している。この時、機器内のプリント基板のクロック配線等から発生するＥＭＩ（Electro Magnetic Interference）ノイズが他の機器や人体へ悪影響を及ぼす。そのパワーピークはデバイスの高速化、高密度化に応じて大きくなるため、近年ＥＭＩの問題がクローズアップされ、米国ＦＣＣ規格（米国における電磁ノイズの法規制）を代表例として、電子機器のＥＭＩに関する出荷規制などが整備されつつある。 A digital circuit in an electronic device such as a PC (personal computer) or a printer operates in synchronization with a reference clock generated by a crystal oscillator or the like. At this time, EMI (Electro Magnetic Interference) noise generated from the clock wiring of the printed circuit board in the device adversely affects other devices and the human body. Since the power peak increases as the device speeds up and increases in density, the problem of EMI has been highlighted in recent years. The US FCC standard (regulation of electromagnetic noise in the United States) is a representative example, and EMI of electronic equipment Shipping regulations are being developed.

ＥＭＩノイズのパワーピークの低減方法の一つとして、ＳＳＣＧがある。水晶発振器等により発生された単一周波数を持つクロックは、そのスペクトラムがクロック基本周波数および高調周波数に鋭いピークを持つ。ＳＳＣＧは、クロックの周期をクロック毎に僅かに変化させることによって、スペクトラムのピークを分散させ、その高さを低減する。ＳＳＣＧは、電子機器のシールド等の他のＥＭＩ低減手法と比較すると、比較的低コストで実現できる手法である。 One method for reducing the power peak of EMI noise is SSCG. A clock having a single frequency generated by a crystal oscillator or the like has a sharp peak in the spectrum at the clock fundamental frequency and the harmonic frequency. SSCG disperses the spectrum peaks and reduces their height by slightly changing the clock period for each clock. SSCG is a technique that can be realized at a relatively low cost as compared with other EMI reduction techniques such as shielding of electronic equipment.

図４は、スペクトラム拡散クロックの代表的な時系列プロファイルである三角変調の様子を表す一例のタイミングチャートである。図４は、三角変調の中でも特に、入力クロックの基本周波数を中心として周波数を変動させるセンタースプレッドの様子を示している。同図の縦軸はクロック周波数Ｆｃｌｋ、横軸は時間ｔを表す。同図には、単一周波数を持つ入力クロックの中心周波数Ｆｃｅｎが点線で表され、ＳＳＣＧにより発生されるスペクトラム拡散クロックの周波数の経時変化が実線（三角波形）で表されている。 FIG. 4 is an example timing chart showing the state of triangular modulation, which is a typical time series profile of a spread spectrum clock. FIG. 4 shows a state of center spread in which the frequency is fluctuated around the fundamental frequency of the input clock, particularly among the triangular modulations. In the figure, the vertical axis represents the clock frequency Fclk, and the horizontal axis represents time t. In the figure, the center frequency Fcen of the input clock having a single frequency is represented by a dotted line, and the change with time of the frequency of the spread spectrum clock generated by the SSCG is represented by a solid line (triangular waveform).

ここで、ＳＳＣＧにより発生されるクロックの変調周期Ｔｍｏｄ、変調度％ｄｅｐｔｈがプロファイルの代表的なスペックである。（クロック周波数）＞＞１／Ｔｍｏｄであり、％ｄｅｐｔｈは、通常、クロック周波数に対する百分率表示となる。図４から分かるように、ＳＳＣＧにより発生されるクロックは、連続的に少しずつその周期を変えることになる。このように周波数変化を連続的に変更することによって、デジタル回路のセットアップホールド時間にインパクトを与えるサイクルツーサイクル（Cycle to Cycle）ジッタを最小限に抑えることができる。 Here, the modulation cycle Tmod of the clock generated by the SSCG and the modulation factor% depth are typical specifications of the profile. (Clock frequency) >> 1 / Tmod, and% depth is normally expressed as a percentage with respect to the clock frequency. As can be seen from FIG. 4, the clock generated by the SSCG changes its cycle little by little continuously. By continuously changing the frequency change in this way, cycle-to-cycle jitter that impacts the setup hold time of the digital circuit can be minimized.

図４に示す三角変調プロファイルを持つクロックを発生する従来のＳＳＣＧとしては、次に述べる（１）、（２）などの手法がある。 As a conventional SSCG for generating a clock having a triangular modulation profile shown in FIG. 4, there are methods (1) and (2) described below.

（１）ＰＬＬ（Phase Locked Loop）を応用したＳＳＣＧ
特許文献１，２等に記載されているように、ＰＬＬを応用したＳＳＣＧがある。これが従来のＳＳＣＧの主流であると考えられる。そのうち最もシンプルな形態（ａ）および（ｂ）をそれぞれ図５（ａ）および（ｂ）に示す。 (1) SSCG using PLL (Phase Locked Loop)
As described in Patent Documents 1 and 2 and the like, there is an SSCG to which a PLL is applied. This is considered to be the mainstream of conventional SSCG. The simplest forms (a) and (b) are shown in FIGS. 5 (a) and 5 (b), respectively.

（ａ）ＰＬＬのコントロール電圧にＦＭ変調信号を加算する方法
図５（ａ）に示すように、ＰＬＬにおいて、位相検出器（ＰＤ）により、基準クロック源から入力される基準クロックと、電圧制御発振器１（ＶＣＯ１）から出力される内部クロックを、フィードバックディバイダ÷Ｎ（ＦＢＤＩＶ）によってＮ分周したフィードバッククロックとの間の位相差が検出される。その検出結果は、ループフィルタ（ＬＰＦ）を介してコントロール電圧としてＶＣＯ１に入力され、コントロール電圧に応じて内部クロックの周波数が変更される。 (A) Method of Adding FM Modulation Signal to PLL Control Voltage As shown in FIG. 5A, in the PLL, a reference clock input from a reference clock source by a phase detector (PD) and a voltage controlled oscillator The phase difference between the internal clock output from 1 (VCO1) and the feedback clock obtained by dividing the internal clock by N by feedback divider / N (FBDIV) is detected. The detection result is input to the VCO 1 as a control voltage via a loop filter (LPF), and the frequency of the internal clock is changed according to the control voltage.

上記動作を繰り返し行うことによって、基準クロックとフィードバッククロックとの間の位相が同期（ロック）される。この時、ＶＣＯ１からは、基準クロックに位相同期され、そのＮ倍の周波数Ｆｒｅｆ×Ｎ［Ｈｚ］を持つ内部クロックが出力される。 By repeating the above operation, the phase between the reference clock and the feedback clock is synchronized (locked). At this time, the VCO 1 outputs an internal clock having a frequency Fref × N [Hz] that is N times that of the reference clock.

コントロール電圧は、加算器により、ＦＭ変調信号が加算されて、ＶＣＯ１と同一の特性を持つ電圧制御発振器２（ＶＣＯ２）に入力される。ＦＭ変調信号として、例えば０Ｖを中心に、その電圧が上下に変動を繰り返す三角波を加算すれば、それに追従してＶＣＯ２の発振周波数が変動する。これにより、図４に示す変調プロファイルを持ち、Ｆｒｅｆ×Ｎ［Ｈｚ］を中心周波数とするスペクトラム拡散クロックを実現することができる。 The control voltage is added to the FM modulation signal by an adder and input to the voltage controlled oscillator 2 (VCO2) having the same characteristics as the VCO1. If, for example, a triangular wave whose voltage fluctuates up and down is added as an FM modulation signal, for example, centering on 0 V, the oscillation frequency of the VCO 2 fluctuates accordingly. As a result, a spread spectrum clock having the modulation profile shown in FIG. 4 and having a center frequency of Fref × N [Hz] can be realized.

（ｂ）フィードバックディバイダをダイナミックに変更させる方法
図５（ｂ）に示すように、ＦＢＤＩＶにおける分周率をダイナミックに変更できるようにする。簡単のために、ＰＬＬのループ応答速度が無限大であると仮定すれば、電圧制御発振器（ＶＣＯ）の発振クロック毎に、例えば…→Ｎ−２→Ｎ−１→Ｎ→Ｎ＋１→Ｎ＋２→…と切り替えることにより、発振周波数は、…→Ｆｒｅｆ×（Ｎ−２）→Ｆｒｅｆ×（Ｎ−１）→Ｆｒｅｆ×Ｎ→Ｆｒｅｆ×（Ｎ＋１）→Ｆｒｅｆ×（Ｎ＋２）→…と変化する。この変更はルックアップテーブルを参照して１クロック毎に切り替えられる。 (B) Method of dynamically changing the feedback divider As shown in FIG. 5B, the frequency division ratio in the FBDIV can be dynamically changed. For the sake of simplicity, assuming that the loop response speed of the PLL is infinite, for example, for every oscillation clock of the voltage controlled oscillator (VCO), N → N−1 → N → N + 1 → N + 2 → , The oscillation frequency changes as follows: → Fref × (N−2) → Fref × (N−1) → Fref × N → Fref × (N + 1) → Fref × (N + 2) →. This change is switched every clock with reference to the lookup table.

このようにＮを中心として等間隔に連続してＦＢＤＩＶの分周率を切り替えれば、それに追従してＶＣＯの発振周波数が変動し、図４に示す変調プロファイルを持ち、Ｆｒｅｆ×Ｎ［Ｈｚ］を中心周波数とするスペクトラム拡散クロックを実現できる。 If the frequency division ratio of the FBDIV is switched continuously at equal intervals around N as described above, the oscillation frequency of the VCO fluctuates following that, and the modulation profile shown in FIG. 4 is obtained, and Fref × N [Hz] is A spread spectrum clock having a center frequency can be realized.

（２）カウンタ制御ディレイラインを使用したＳＳＣＧ
特許文献３などに記載されているように、カウンタ制御ディレイラインを使用したＳＳＣＧがある。そのうち最もシンプルな形態を図６に示す。 (2) SSCG using counter-controlled delay line
As described in Patent Document 3 and the like, there is an SSCG that uses a counter-controlled delay line. The simplest form is shown in FIG.

図６に示すように、クロック源から発生されたクロックは、直列に接続された多数の遅延素子（Ｄ）を通過し、それぞれの遅延素子の出力がセレクタに入力される。その動作が制御回路により制御されるカウンタによってセレクタの選択信号が発生され、セレクタの出力は、カウンタの出力に応じてＯＵＴ＿０、ＯＵＴ＿１、…、ＯＵＴ＿Ｎのうちから１つ選択される。カウンタの出力を１クロックずつダイナミックに変更していけば、セレクタの出力は１クロック毎に、その発振周期を変えることになる。 As shown in FIG. 6, the clock generated from the clock source passes through a number of delay elements (D) connected in series, and the output of each delay element is input to the selector. A selector selection signal is generated by a counter whose operation is controlled by a control circuit, and the output of the selector is selected from OUT_0, OUT_1,..., OUT_N according to the output of the counter. If the output of the counter is changed dynamically one clock at a time, the output of the selector changes its oscillation cycle every clock.

ここで、仮に遅延素子が同一のものとすれば、セレクタの出力として、図４に示す三角変調クロックを得るためには、カウンタを等間隔に連続して変更してはならない。カウンタを等間隔に連続して変更すると、セレクタの出力は、その周期が入力クロックよりも長くなったり短くなったりはするが、周期はクロック毎に変わっていない。従って、例えば周期を長くする方向にクロックを変調させたい場合には、ＯＵＴ＿０→ＯＵＴ＿１→ＯＵＴ＿３→ＯＵＴ＿６→…のように変更をする必要がある。 Here, if the delay elements are the same, the counter must not be continuously changed at equal intervals in order to obtain the triangular modulation clock shown in FIG. 4 as the output of the selector. If the counter is continuously changed at equal intervals, the output of the selector may have a period longer or shorter than the input clock, but the period does not change from clock to clock. Therefore, for example, when it is desired to modulate the clock in the direction of increasing the period, it is necessary to make a change such as OUT_0 → OUT_1 → OUT_3 → OUT_6 →.

特開平７−２３５８６２号公報JP-A-7-235862 特開２００２−３４１９５９号公報JP 2002-341959 A 再表００／４５２４６号公報No. 00/45246

上記（１）のようにＰＬＬを応用したＳＳＣＧでは、製造プロセスや温度変動などを考慮に入れた場合、安定に思惑通りの時系列プロファイルでクロックを変調させるためには、アナログ的な高度な設計技術を必要とする。具体的には次のような懸念点がある。 In SSCG using PLL as described in (1) above, in order to stably modulate the clock with the expected time-series profile when taking into account the manufacturing process and temperature fluctuations, an advanced analog design Requires technology. Specifically, there are the following concerns.

（ａ）では、電圧の加算器（オペアンプを応用）の応答特性、線形性、素子の製造仕上がり精度などに注意する必要がある。 In (a), it is necessary to pay attention to the response characteristics, linearity, and device manufacturing accuracy of a voltage adder (application of an operational amplifier).

また、（ｂ）では、ＦＢＤＩＶをダイナミックに変更するため、安定性を深く考慮する必要がある。また実際には、ＰＬＬの応答速度は無限大ではなく、ＦＢＤＩＶを切り替えたとしても瞬時に出力に応答しない。このため、ループの応答特性を考慮に入れた設計を行わなければ、思惑通りの三角変調は得られない。さらに、通常、ルックアップテーブルはＲＯＭを用いて実現される。これに書き込まれているパターンによって変調の時系列プロファイルが決定されるが、他のプロファイルを持つ変調クロックを得たい場合は、ＲＯＭのパターンをハード的に修正しなければならない。 Moreover, in (b), since FBDIV is changed dynamically, it is necessary to consider stability deeply. Actually, the response speed of the PLL is not infinite, and even if the FBDIV is switched, it does not respond to the output instantaneously. For this reason, unless the design is made in consideration of the response characteristic of the loop, the expected triangular modulation cannot be obtained. Furthermore, the look-up table is usually realized using a ROM. The time-series profile of modulation is determined by the pattern written in this, but in order to obtain a modulation clock having another profile, the ROM pattern must be corrected in hardware.

一方、（２）のカウンタ制御ディレイラインを用いたＳＳＣＧは、設計が比較的容易である。しかし、出力クロックの周期としては、１遅延素子の遅延量分の間隔を持った飛び飛びの値となる。遅延素子の数が少なければ、セレクタの出力クロックとして連続して周期を増加させたり減少させたりの変更可能な量が小さいことを意味するので、図４中のＴｍｏｄや％ｄｅｐｔｈの大きい変調プロファイルを作ることができない。 On the other hand, the SSCG using the counter control delay line (2) is relatively easy to design. However, the period of the output clock is a jump value with an interval corresponding to the delay amount of one delay element. If the number of delay elements is small, it means that the amount that can be continuously increased or decreased as the output clock of the selector is small. Therefore, a modulation profile having a large Tmod or% depth in FIG. I can't make it.

特許文献３は、その図１のセレクタの出力をランダムに変更することによってランダム変調プロファイルでＥＭＩの問題を解決している。しかし、近年の電子デバイスの高速化によってサイクルツーサイクルジッタがロジック回路のセットアップホールド時間に与えるインパクトは増大している。そのため、やはり三角変調を代表例とする連続的な変調がスペクトラム拡散クロックとして好ましい。 Patent Document 3 solves the problem of EMI with a random modulation profile by randomly changing the output of the selector of FIG. However, the impact of cycle-to-cycle jitter on the setup and hold time of a logic circuit is increasing due to the recent increase in speed of electronic devices. Therefore, continuous modulation with triangular modulation as a representative example is also preferable as a spread spectrum clock.

さらに、特許文献３では、例えば％ｄｅｐｔｈの異なる複数の変調プロファイルを切り替えて使用したい場合には、セレクタの選択信号の変更の仕方を複数通り用意しなければならない。例えば、パターン１として、ＯＵＴ＿０→ＯＵＴ＿１→ＯＵＴ＿３→ＯＵＴ＿６→…、パターン２として、ＯＵＴ＿０→ＯＵＴ＿２→ＯＵＴ＿６→ＯＵＴ＿１２→…という２つのパターンを用意する必要がある。複数プロファイルの切り替えを実現するためには、特許文献３の図１のカウンタを制御するコントロール回路が複雑になり、また多数の遅延素子を必要とする。 Further, in Patent Document 3, for example, when it is desired to switch and use a plurality of modulation profiles having different% depths, it is necessary to prepare a plurality of ways of changing the selection signal of the selector. For example, it is necessary to prepare two patterns of OUT_0 → OUT_1 → OUT_3 → OUT_6 →... As pattern 1 and OUT_0 → OUT_2 → OUT_6 → OUT_12 →. In order to realize switching of a plurality of profiles, the control circuit for controlling the counter of FIG. 1 of Patent Document 3 becomes complicated, and a large number of delay elements are required.

本発明の目的は、前記従来技術に基づく問題点を解消し、設計が容易で、なおかつプロファイルの変更も簡単に行うことができるスペクトラム拡散クロックジェネレータを提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a spread spectrum clock generator that solves the problems associated with the prior art, is easy to design, and can easily change the profile.

上記の通り、ディレイラインを用いたＳＳＣＧは設計が比較的容易である。また、基本的に入力クロックをそのまま遅延させるだけなので、源振が正確なものであれば比較的安定した出力クロックが得られることもメリットである。一方、ディレイラインを用いたＳＳＣＧは、変調周期Ｔｍｏｄ、変調度％ｄｅｐｔｈの大きい変調プロファイルを得ることが困難である。さらに、複数通りの変調プロファイルを実現するには複雑なロジック制御と多数の遅延素子が必要となってくる。 As described above, the SSCG using the delay line is relatively easy to design. In addition, since the input clock is basically delayed as it is, a relatively stable output clock can be obtained if the source oscillation is accurate. On the other hand, in SSCG using a delay line, it is difficult to obtain a modulation profile having a large modulation period Tmod and modulation degree% depth. Furthermore, complex logic control and a large number of delay elements are required to realize a plurality of modulation profiles.

本発明では、電圧制御ディレイラインを用いたＳＳＣＧを提案する。これはＰＬＬを使用したＳＳＣＧ設計技術の高度さを取り除き、かつ、カウンタ制御のディレイラインが持つ遅延素子の不連続遅延に起因するデメリットを解消するものである。特に、ＣＭＯＳプロセスを対象とすると、ＭＯＳＦＥＴの飽和電流特性の二乗則を用いて容易に図４に示すような三角変調を実現することができる。 In the present invention, an SSCG using a voltage controlled delay line is proposed. This removes the advanced level of the SSCG design technology using the PLL and eliminates the demerits caused by the discontinuous delay of the delay elements of the counter-controlled delay line. Particularly for the CMOS process, triangular modulation as shown in FIG. 4 can be easily realized using the square law of the saturation current characteristic of the MOSFET.

すなわち、上記目的を達成するために、本発明は、所定の単一周波数のクロックを発生するクロック源と、所定周波数の変調波を発生する変調波発生源と、該変調波発生源から入力される変調波の電圧に応じた変調電流を発生し、切替信号に応じて、前記変調電流の方向を決定する変調電流発生源と、該変調電流発生源から出力される変調電流を所定のコントロール電圧に変換する電流電圧変換回路と、該電流電圧変換回路によって変換されたコントロール電圧に応じて、前記クロック源から入力されるクロックの遅延を変え、クロック周波数がクロック毎に変動するスペクトラム拡散クロックとして出力する電圧制御ディレイラインとを備えていることを特徴とするスペクトラム拡散クロックジェネレータを提供するものである。 That is, in order to achieve the above object, the present invention receives a clock source that generates a clock having a predetermined single frequency, a modulation wave generation source that generates a modulation wave of a predetermined frequency, and the modulation wave generation source. A modulation current generating source that generates a modulation current according to the voltage of the modulation wave to be generated and determines a direction of the modulation current according to the switching signal; and a modulation current output from the modulation current generation source is a predetermined control voltage. A current-voltage conversion circuit that converts the signal into a voltage and a delay of a clock input from the clock source according to a control voltage converted by the current-voltage conversion circuit, and output as a spread spectrum clock in which the clock frequency varies from clock to clock The present invention provides a spread spectrum clock generator including a voltage control delay line.

ここで、前記変調波発生源は、所定周波数の三角波を発生する三角波発生源であり、前記変調電流発生源は、前記三角波発生源から入力される三角波の電圧に応じて、所定の２次関数に従う２次電流を発生し、切替信号に応じて、前記２次電流の方向を決定する２次電流発生源であり、前記電流電圧変換回路は、前記２次電流発生源から出力される２次電流を所定のコントロール電圧に変換することが好ましい。 Here, the modulation wave generation source is a triangular wave generation source that generates a triangular wave having a predetermined frequency, and the modulation current generation source is a predetermined quadratic function according to a voltage of the triangular wave input from the triangular wave generation source. Is a secondary current generation source that determines a direction of the secondary current according to a switching signal, and the current-voltage conversion circuit outputs a secondary current output from the secondary current generation source. It is preferable to convert the current into a predetermined control voltage.

また、前記２次電流発生源は、前記２次関数として、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流を発生することが好ましい。 The secondary current generation source preferably generates a secondary current that follows the square law of the saturation current of the MOSFET as the secondary function.

本発明のスペクトラム拡散クロックジェネレータは、電圧制御ディレイラインを使用するので、ＰＬＬを応用したスペクトラム拡散クロックジェネレータよりも設計が簡単である。特に、ＣＭＯＳプロセスを対象とすると、ＭＯＳＦＥＴの飽和電流特性の二乗則に従う２次電流を発生する２次電流発生源を用いることによって、三角変調プロファイルを持つスペクトラム拡散クロックを容易に得ることができる。また、電圧制御ディレイラインを用いることで、カウンタ制御のディレイラインとは異なり、変調電流発生源に与える変調波の周期や振幅を変更することによって、変調プロファイルの形状を容易に変更することができる。 Since the spread spectrum clock generator of the present invention uses a voltage control delay line, the design is simpler than the spread spectrum clock generator to which the PLL is applied. Particularly for a CMOS process, a spread spectrum clock having a triangular modulation profile can be easily obtained by using a secondary current generation source that generates a secondary current that follows the square law of the saturation current characteristic of the MOSFET. Also, by using the voltage control delay line, unlike the counter control delay line, the shape of the modulation profile can be easily changed by changing the period and amplitude of the modulation wave applied to the modulation current generation source. .

以下に、添付の図面に示す好適実施形態に基づいて、本発明のスペクトラム拡散クロックジェネレータを詳細に説明する。 In the following, the spread spectrum clock generator of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.

図１は、本発明のスペクトラム拡散クロックジェネレータの構成を表す一実施形態の概念図である。同図に示すスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）１０は、クロック周波数がクロック毎に僅かに変動するスペクトラム拡散クロックを生成するもので、クロック源１２と、三角波発生源１４と、２次電流発生源１６と、電流電圧変換回路１８と、電圧制御ディレイライン（ＶＣＤＬ）２０とを備えている。 FIG. 1 is a conceptual diagram of an embodiment showing a configuration of a spread spectrum clock generator of the present invention. A spread spectrum clock generator (SSCG) 10 shown in the figure generates a spread spectrum clock whose clock frequency slightly varies from clock to clock. The clock source 12, the triangular wave generation source 14, and the secondary current generation source 16 are shown in FIG. And a current-voltage conversion circuit 18 and a voltage control delay line (VCDL) 20.

クロック源１２は、所定の単一周波数のクロックを発生する。クロック源１２から出力されるクロックは、入力クロックＣＬＫＩＮとしてＶＣＤＬ２０に入力される。 The clock source 12 generates a clock having a predetermined single frequency. The clock output from the clock source 12 is input to the VCDL 20 as the input clock CLKIN.

三角波発生源１４は、所定周波数の三角波ＶＴＲＩを発生する。三角波発生源１４から出力される三角波ＶＴＲＩは、２次電流発生源１６に入力される。 The triangular wave generation source 14 generates a triangular wave VTRI having a predetermined frequency. The triangular wave VTRI output from the triangular wave generation source 14 is input to the secondary current generation source 16.

２次電流発生源１６は、三角波発生源１４から入力される三角波ＶＴＲＩの電圧に応じて、所定の２次関数に従う２次電流ＩＧＥＮを発生する。また、２次電流発生源１６は、切替信号Ｄ＿ＵＤに従って、発生する２次電流ＩＧＥＮの方向を決定する。本実施形態の場合、切替信号Ｄ＿ＵＤがハイレベルの時、図１中矢印の向きの２次電流が発生され、ローレベルの時、その逆向きの２次電流が発生される。 The secondary current generation source 16 generates a secondary current IGEN according to a predetermined secondary function according to the voltage of the triangular wave VTRI input from the triangular wave generation source 14. Further, the secondary current generation source 16 determines the direction of the generated secondary current IGEN according to the switching signal D_UD. In the present embodiment, when the switching signal D_UD is at a high level, a secondary current in the direction of the arrow in FIG. 1 is generated, and when the switching signal D_UD is at a low level, a secondary current in the opposite direction is generated.

なお、切替信号Ｄ＿ＵＤの極性は上記の逆でもよい。また、２次電流発生源１６で使用する２次関数は何ら限定されない。例えば、ＣＭＯＳプロセスを使用してＳＳＣＧ１０を実現する場合、２次電流発生源１６は、ＭＯＳＦＥＴの飽和電流の二乗則として良く知られ、下記式によって表される２次関数に従う２次電流を発生する回路とすることができる。なお、２次電流発生源１６については、具体例を挙げて後述する。 Note that the polarity of the switching signal D_UD may be reversed. Further, the secondary function used in the secondary current generation source 16 is not limited at all. For example, when the SSCG 10 is realized using a CMOS process, the secondary current generation source 16 is well known as a square law of the saturation current of the MOSFET, and generates a secondary current according to a quadratic function expressed by the following equation. It can be a circuit. The secondary current generation source 16 will be described later with a specific example.

Ｉｄ＝（１／２）μＣｏｘ（Ｗ／Ｌ）（Ｖｇｓ−Ｖｔｈ）＾２
ここで、Ｉｄはドレイン電流、μはキャリア移動度、Ｃｏｘはゲート絶縁膜の単位面積当たりの容量、ＷおよびＬは実効チャネル幅および実効チャネル長、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈはしきい値電圧である。 Id = (1/2) μCox (W / L) (Vgs−Vth) ^ 2
Here, Id is drain current, μ is carrier mobility, Cox is capacitance per unit area of the gate insulating film, W and L are effective channel width and effective channel length, Vgs is gate-source voltage, and Vth is threshold. Value voltage.

続いて、電流電圧変換回路１８は、電流を対応する電圧に変換するもので、図示例の場合、キャパシタによって構成されている。２次電流発生源１６から出力される２次電流ＩＧＥＮは、電流電圧変換回路１８のキャパシタによって２次電流ＩＧＥＮに対応する電圧値を持つコントロール電圧ＶＣＮＴに変換される。電流電圧変換回路１８によって変換されたコントロール電圧ＶＣＮＴは、ＶＣＤＬ２０に入力される。 Subsequently, the current-voltage conversion circuit 18 converts a current into a corresponding voltage, and is configured by a capacitor in the illustrated example. The secondary current IGEN output from the secondary current generation source 16 is converted into a control voltage VCNT having a voltage value corresponding to the secondary current IGEN by the capacitor of the current-voltage conversion circuit 18. The control voltage VCNT converted by the current-voltage conversion circuit 18 is input to the VCDL 20.

なお、電流電圧変換回路１８は、図１に示すキャパシタに限定されるわけではなく、電流を電圧に変換することができる各種の素子や各種構成の回路を利用することが可能である。 Note that the current-voltage conversion circuit 18 is not limited to the capacitor shown in FIG. 1, and various elements that can convert a current into a voltage and circuits having various configurations can be used.

最後に、ＶＣＤＬ２０は、電流電圧変換回路１８によって変換されたコントロール電圧に応じて、クロック源１２から入力されるクロックＣＬＫＩＮの遅延を変え、スペクトラム拡散クロックＳＳＣＬＫとして出力する。 Finally, the VCDL 20 changes the delay of the clock CLKIN input from the clock source 12 in accordance with the control voltage converted by the current-voltage conversion circuit 18, and outputs the spread spectrum clock SSCLK.

なお、クロック源１２、三角波発生源１４およびＶＣＤＬ２０としては、公知の各種構成のものを使用することができる。 As the clock source 12, the triangular wave generation source 14, and the VCDL 20, various known configurations can be used.

次に、２次電流発生源１６について具体例を挙げて説明する。 Next, the secondary current generation source 16 will be described with a specific example.

図２は、図１に示す２次電流発生源の構成を表す回路図である。同図に示す２次電流発生源１６は、２次関数として、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流を発生するもので、Ｐ型ＭＯＳトランジスタ（以下、ＰＭＯＳという）２２ａ、２２ｂおよび２４ａ、２４ｂと、Ｎ型ＭＯＳトランジスタ（以下、ＮＭＯＳという）２６ａ、２６ｂおよび２８ａ、２８ｂと、切替スイッチ３０ａ、３０ｂとを備えている。 FIG. 2 is a circuit diagram showing the configuration of the secondary current generation source shown in FIG. The secondary current generating source 16 shown in the figure generates a secondary current that follows the square law of the saturation current of the MOSFET as a secondary function, and is a P-type MOS transistor (hereinafter referred to as PMOS) 22a, 22b and 24a, 24b, N-type MOS transistors (hereinafter referred to as NMOS) 26a, 26b and 28a, 28b, and changeover switches 30a, 30b.

ＰＭＯＳ２２ａ、２２ｂのソースは電源ＶＤＤに接続され、そのゲートは、ともにＰＭＯＳ２２ａのドレインに接続されてカレントミラー回路が構成されている。また、ＰＭＯＳ２２ａのドレインは、ＮＭＯＳ２６ａを介してグランドＧＮＤに接続され、ＰＭＯＳ２２ｂのドレインは、切替スイッチ３０ａおよびＮＭＯＳ２８ａを介してグランドＧＮＤに接続されている。 The sources of the PMOSs 22a and 22b are connected to the power supply VDD, and the gates thereof are both connected to the drain of the PMOS 22a to form a current mirror circuit. The drain of the PMOS 22a is connected to the ground GND through the NMOS 26a, and the drain of the PMOS 22b is connected to the ground GND through the changeover switch 30a and the NMOS 28a.

同様に、ＰＭＯＳ２４ａ、２４ｂのソースは電源ＶＤＤに接続され、そのゲートは、ともにＰＭＯＳ２４ａのドレインに接続されてカレントミラー回路が構成されている。また、ＰＭＯＳ２４ａのドレインは、切替スイッチ３０ｂおよびＮＭＯＳ２６ｂを介してグランドＧＮＤに接続され、ＰＭＯＳ２４ｂのドレインは、ＮＭＯＳ２８ｂを介してグランドＧＮＤに接続されている。 Similarly, the sources of the PMOSs 24a and 24b are connected to the power supply VDD, and the gates thereof are both connected to the drain of the PMOS 24a to form a current mirror circuit. The drain of the PMOS 24a is connected to the ground GND through the changeover switch 30b and the NMOS 26b, and the drain of the PMOS 24b is connected to the ground GND through the NMOS 28b.

三角波ＶＴＲＩは、ＮＭＯＳ２６ａ、２６ｂのゲートに入力され、切替信号Ｄ＿ＵＤとその反転信号／Ｄ＿ＵＤは、それぞれ切替スイッチ３０ｂ、３０ａに入力されている。また、ＮＭＯＳ２８ａ、２８ｂのゲートは、ともにＮＭＯＳ２８ａのドレインに接続されてカレントミラー回路が構成されている。２次電流ＩＧＥＮは、ＰＭＯＳ２４ｂのドレインとＮＭＯＳ２８ｂのドレインとの接続点から出力される。 The triangular wave VTRI is input to the gates of the NMOSs 26a and 26b, and the switching signal D_UD and its inverted signal / D_UD are input to the switching switches 30b and 30a, respectively. The gates of the NMOSs 28a and 28b are both connected to the drain of the NMOS 28a to form a current mirror circuit. The secondary current IGEN is output from the connection point between the drain of the PMOS 24b and the drain of the NMOS 28b.

なお、ＰＭＯＳ２２ａ、２２ｂのトランジスタサイズ、ＰＭＯＳ２４ａ、２４ｂのトランジスタサイズ、ＮＭＯＳ２６ａ、２６ｂのトランジスタサイズ、およびＮＭＯＳ２８ａ、２８ｂのトランジスタサイズは、それぞれ同一サイズであるとする。 It is assumed that the transistor sizes of the PMOSs 22a and 22b, the transistor sizes of the PMOSs 24a and 24b, the transistor sizes of the NMOSs 26a and 26b, and the transistor sizes of the NMOSs 28a and 28b are the same.

図２に示す２次電流発生源１６において、切替信号Ｄ＿ＵＤがハイレベル、すなわちその反転信号／Ｄ＿ＵＤがローレベルの時、切替スイッチ３０ａ、３０ｂは、それぞれオフ、オンとなり、ＮＭＯＳ２８ａ、２８ｂはともにオフとなり、ＰＭＯＳ２４ａ、２４ｂはともにオンとなる。 In the secondary current generation source 16 shown in FIG. 2, when the switching signal D_UD is at a high level, that is, the inverted signal / D_UD is at a low level, the selector switches 30a and 30b are turned off and on, respectively, and both the NMOSs 28a and 28b are turned off. Thus, both the PMOSs 24a and 24b are turned on.

この場合、三角波ＶＴＲＩの電圧に対応する電流が、電源ＶＤＤからＰＭＯＳ２４ａ、切替スイッチ３０ｂおよびＮＭＯＳ２６ｂを介してグランドＧＮＤに流れる。従って、ＰＭＯＳ２４ａに流れる電流と同じ量の電流が、電源ＶＤＤからＰＭＯＳ２４ｂを介して流れ、これが図２中矢印の向きに２次電流ＩＧＥＮとして出力される。 In this case, a current corresponding to the voltage of the triangular wave VTRI flows from the power supply VDD to the ground GND through the PMOS 24a, the changeover switch 30b, and the NMOS 26b. Therefore, the same amount of current as that flowing in the PMOS 24a flows from the power supply VDD via the PMOS 24b, and this is output as the secondary current IGEN in the direction of the arrow in FIG.

一方、切替信号Ｄ＿ＵＤがローレベル、その反転信号／Ｕ＿ＤＵがハイレベルの時、切替スイッチ３０ａ、３０ｂは、それぞれオン、オフとなり、ＮＭＯＳ２８ａ、２８ｂはともにオンとなり、ＰＭＯＳ２４ａ、２４ｂはともにオフとなる。 On the other hand, when the switching signal D_UD is at a low level and its inverted signal / U_DU is at a high level, the selector switches 30a and 30b are turned on and off, the NMOSs 28a and 28b are both turned on, and the PMOSs 24a and 24b are both turned off.

この場合、三角波ＶＴＲＩに対応する電流が、電源ＶＤＤからＰＭＯＳ２２ａおよびＮＭＯＳ２６ａを介してグランドに流れ、ＰＭＯＳ２２ａに流れる電流と同じ量の電流が、電源ＶＤＤからＰＭＯＳ２２ｂ、切替スイッチ３０ａおよびＮＭＯＳ２８ａを介してグランドＧＮＤに流れる。そして、さらにＮＭＯＳ２８ａに流れる電流と同じ量の電流が、ＮＭＯＳ２８ｂを介してグランドＧＮＤに流れ、これが図２中矢印の逆向きに２次電流ＩＧＥＮとして出力される。 In this case, a current corresponding to the triangular wave VTRI flows from the power supply VDD to the ground via the PMOS 22a and NMOS 26a, and the same amount of current as the current flowing to the PMOS 22a flows from the power supply VDD to the ground GND via the PMOS 22b, the changeover switch 30a and the NMOS 28a. Flowing into. Further, a current of the same amount as the current flowing through the NMOS 28a flows to the ground GND via the NMOS 28b, and this is output as the secondary current IGEN in the direction opposite to the arrow in FIG.

なお、図２に示す２次電流発生源１６は一例であって、本発明のＳＳＣＧで使用される２次電流発生源は、図２に示す回路に限定されず、他の回路構成で同様の機能を果たす各種構成のものを使用することができる。 The secondary current generation source 16 shown in FIG. 2 is an example, and the secondary current generation source used in the SSCG of the present invention is not limited to the circuit shown in FIG. Various configurations having functions can be used.

次に、図３に示すタイミングチャートを参照しながら、図１に示すＳＳＣＧ１０において、図４に示す三角変調プロファイルを持つスペクトラム拡散クロックを得る場合の動作を説明する。 Next, the operation when obtaining the spread spectrum clock having the triangular modulation profile shown in FIG. 4 in the SSCG 10 shown in FIG. 1 will be described with reference to the timing chart shown in FIG.

クロック源１２から、単一周波数を持つクロックが出力され、入力クロックＣＬＫＩＮとしてＶＣＤＬ２０に入力される。一方、図３のタイミングチャートに示すように、三角波発生源１４から、所定周波数の三角波ＶＴＲＩが出力され、２次電流発生源１６に入力される。なお、ＳＳＣＧ１０では、三角波発生源１４から、図２に示す２次電流発生源１６を構成するＮＭＯＳのしきい値電圧Ｖｔｈよりも高い電圧を持つ三角波ＶＴＲＩが出力される。 A clock having a single frequency is output from the clock source 12 and input to the VCDL 20 as the input clock CLKIN. On the other hand, as shown in the timing chart of FIG. 3, a triangular wave VTRI having a predetermined frequency is output from the triangular wave generation source 14 and input to the secondary current generation source 16. In the SSCG 10, a triangular wave VTRI having a voltage higher than the threshold voltage Vth of the NMOS constituting the secondary current generating source 16 shown in FIG.

２次電流発生源１６は、図３のタイミングチャートに示すように、三角波発生源１４から入力される三角波ＶＴＲＩの入力電圧に応じて、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流ＩＧＥＮを発生する。また、２次電流発生源１６では、切替信号Ｄ＿ＵＤに応じて、２次電流ＩＧＥＮの方向が決定される。既に述べた通り、切替信号Ｄ＿ＵＤがハイレベルの時に、図１中の２次電流ＩＧＥＮの矢印の向き（正側）、切替信号Ｄ＿ＵＤがローレベルの時に、その逆向き（負側）の２次電流が発生される。 As shown in the timing chart of FIG. 3, the secondary current generation source 16 generates a secondary current IGEN according to the square law of the saturation current of the MOSFET according to the input voltage of the triangular wave VTRI input from the triangular wave generation source 14. . In the secondary current generation source 16, the direction of the secondary current IGEN is determined according to the switching signal D_UD. As described above, when the switching signal D_UD is at the high level, the secondary current IGEN in FIG. 1 is directed in the direction of the arrow (positive side), and when the switching signal D_UD is at the low level, the secondary current is in the opposite direction (negative side). A current is generated.

２次電流発生源１６から出力される２次電流ＩＧＥＮは、図３のタイミングチャートに示すように、電流電圧変換回路１８のキャパシタによって所定の電圧値を持つコントロール電圧ＶＣＮＴに変換され、ＶＣＤＬ２０に与えられる。 The secondary current IGEN output from the secondary current generation source 16 is converted into a control voltage VCNT having a predetermined voltage value by the capacitor of the current-voltage conversion circuit 18 and applied to the VCDL 20 as shown in the timing chart of FIG. It is done.

ＶＣＤＬ２０では、クロック源１２から入力された単一周波数のクロックＣＬＫＩＮが、コントロール電圧の変化に応じて時間毎に、すなわちクロック毎にその遅延が変更され、スペクトラム拡散クロックＳＳＣＬＫとして出力される。その結果、図３のタイミングチャートに示すように、図４と同様の三角変調プロファイルを持ち、Ｔｃｅｎを中心周期とするＳＳＣＬＫを得ることができる。 In the VCDL 20, the delay of the single frequency clock CLKIN input from the clock source 12 is changed every time according to the change of the control voltage, that is, every clock, and outputted as the spread spectrum clock SSCLK. As a result, as shown in the timing chart of FIG. 3, it is possible to obtain SSCLK having the same triangular modulation profile as that of FIG. 4 and having Tcen as the central period.

なお、図３のタイミングチャートに示すＳＳＣＬＫにおいて、縦軸はクロック周期、横軸は時間を表す。また、同図には、単一周波数を持つ入力クロックの中心周期Ｔｃｅｎが点線で表され、ＳＳＣＧ１０により発生されるスペクトラム拡散クロックＳＳＣＬＫの周期の経時変化が実線（三角波形）で表されている。 In SSCLK shown in the timing chart of FIG. 3, the vertical axis represents the clock cycle, and the horizontal axis represents time. In the same figure, the center period Tcen of the input clock having a single frequency is represented by a dotted line, and the change with time of the period of the spread spectrum clock SSCLK generated by the SSCG 10 is represented by a solid line (triangular waveform).

ここで、ＶＣＤＬ２０として、コントロール電圧ＶＣＮＴの単位増加に対して一定の遅延増加量を持つ、すなわち一定ゲインの理想的な線形ディレイラインを想定する。また便宜上、ＶＣＮＴの増加に対してディレイラインの遅延値が増加の極性を持つとする。時間ｔに対してＶＣＮＴがＡ×ｔ＾２（Ａは定数）の電圧変化をしたとすると、ある時間τからτ＋Δτまでのディレイラインが持つ遅延増加量は、下記式で表される。 Here, as the VCDL 20, an ideal linear delay line having a constant delay increase amount with respect to the unit increase of the control voltage VCNT, that is, a constant gain is assumed. For convenience, it is assumed that the delay value of the delay line has an increasing polarity with respect to the increase in VCNT. Assuming that VCNT has a voltage change of A × t ^ 2 (A is a constant) with respect to time t, the delay increase amount of the delay line from a certain time τ to τ + Δτ is expressed by the following equation.

Ａ×｛（τ＋Δτ）＾２−τ＾２｝
＝Ａ×２×τ×Δτ＋Ａ×（Δτ）＾２
≒Ａ×２×τ×Δτ A × {(τ + Δτ) ^ 2-τ ^ 2}
= A × 2 × τ × Δτ + A × (Δτ) ^ 2
≒ A × 2 × τ × Δτ

すなわち、上記式によって、Δτを一定量ずつ増やしていくと、ディレイラインの持つ遅延増加量の増加（遅延増加の傾き）は直線的に増えていくことが分かる。この時、ΔτをＣＬＫＩＮから入力される単一周波数クロックの周期であるとすれば、このディレイラインを通過するクロックの周期は一定に増加していく。周期を減少させる場合も同様の考え方である。 That is, according to the above equation, it can be seen that as Δτ is increased by a certain amount, the increase in the delay increase amount (slope of delay increase) of the delay line increases linearly. At this time, if Δτ is the period of the single frequency clock input from CLKIN, the period of the clock passing through this delay line increases constantly. The same concept applies to reducing the period.

前述の通り、図１に示すＳＳＣＧ１０では、ＶＣＮＴおよび最終的な出力ＳＳＣＬＫのクロック周期変動として、図３に示す波形の信号を得ることができる。この時、Ｔｃｅｎは、ＣＬＫＩＮのクロック周期に等しい。Ｆｃｅｎ＝１／Ｔｃｅｎとし、ＴｄｅｖがＴｃｅｎよりも十分小さいとすると、クロックＳＳＣＬＫとして、近似的に図４に示す三角変調プロファイルを持つスペクトラム拡散クロックを得ることができる。 As described above, the SSCG 10 shown in FIG. 1 can obtain a signal having the waveform shown in FIG. 3 as the clock cycle fluctuation of the VCNT and the final output SSCLK. At this time, Tcen is equal to the clock cycle of CLKIN. If Fcen = 1 / Tcen and Tdev is sufficiently smaller than Tcen, a spread spectrum clock having a triangular modulation profile shown in FIG. 4 can be obtained approximately as the clock SSCLK.

ＳＳＣＧ１０は、ＶＣＤＬ２０を用いているので、ＰＬＬを応用したＳＳＣＧよりも設計が簡単である。特に、上記実施形態のように、ＣＭＯＳプロセスを対象として、ＭＯＳＦＥＴの飽和電流特性の二乗則に従う２次電流発生源を用いることによって、図４に示す三角変調プロファイルを持つスペクトラム拡散クロックを容易に得ることができる。また、ＶＣＤＬ２０を用いることで、カウンタ制御のディレイラインとは異なり、２次電流発生源に与える三角波の周期や振幅を変更することによって、変調プロファイルの形状を容易に変更することができる。 Since the SSCG 10 uses the VCDL 20, the design is simpler than the SSCG using the PLL. In particular, as in the above embodiment, a spread spectrum clock having a triangular modulation profile shown in FIG. 4 can be easily obtained by using a secondary current generation source that follows the square law of the saturation current characteristic of a MOSFET for a CMOS process. be able to. Also, by using the VCDL 20, unlike the counter-controlled delay line, the shape of the modulation profile can be easily changed by changing the period and amplitude of the triangular wave applied to the secondary current generation source.

なお、異なる変調周期、変調度を持つスペクトラム拡散クロックを得たい場合は、図１中の三角波発生源１４から出力される電圧の周期、振幅をそれぞれ変更するという簡単な作業のみで最終的なプロファイルのスペックを適宜変更することができる。 If it is desired to obtain a spread spectrum clock having a different modulation period and modulation degree, the final profile is obtained only by a simple operation of changing the period and amplitude of the voltage output from the triangular wave generation source 14 in FIG. The specifications can be changed as appropriate.

また、三角変調に限定されず、三角波発生源の代わりに、所定周波数の変調波を発生する変調波発生源を設け、２次電流発生源の代わりに、変調波発生源から入力される変調波の電圧に応じた変調電流を発生し、切替信号に応じて、変調電流の方向を決定する変調電流発生源を設け、電流電圧変換回路により、変調電流発生源から出力される変調電流を所定のコントロール電圧に変換することによって、三角変調以外の変調プロファイルを持つＳＳＣＧも同様に簡単に実現可能である。 Further, the present invention is not limited to triangular modulation, and a modulation wave generation source that generates a modulation wave of a predetermined frequency is provided instead of the triangular wave generation source, and a modulation wave input from the modulation wave generation source is used instead of the secondary current generation source. A modulation current generation source that generates a modulation current according to the voltage of the current and determines the direction of the modulation current according to the switching signal, and the modulation current output from the modulation current generation source is set to a predetermined value by the current-voltage conversion circuit. By converting to a control voltage, an SSCG having a modulation profile other than triangular modulation can be easily realized as well.

本発明は、基本的に以上のようなものである。
以上、本発明のスペクトラム拡散クロックジェネレータについて詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。 The present invention is basically as described above.
The spread spectrum clock generator of the present invention has been described in detail above. However, the present invention is not limited to the above-described embodiment, and various improvements and modifications may be made without departing from the spirit of the present invention. It is.

本発明のスペクトラム拡散クロックジェネレータの構成を表す一実施形態の概略図である。It is the schematic of one Embodiment showing the structure of the spread spectrum clock generator of this invention. 図１に示す２次電流発生源の構成を表す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of a secondary current generation source illustrated in FIG. 1. 図１に示すスペクトラム拡散クロックジェネレータの動作を表すタイミングチャートである。2 is a timing chart showing the operation of the spread spectrum clock generator shown in FIG. スペクトラム拡散クロックの代表的な時系列プロファイルである三角変調の様子を表す一例のタイミングチャートである。It is a timing chart of an example showing the state of triangular modulation which is a typical time series profile of a spread spectrum clock. （ａ）および（ｂ）は、それぞれ従来のＰＬＬを応用したスペクトラム拡散クロックジェネレータの構成を表す概略図である。(A) And (b) is the schematic showing the structure of the spread spectrum clock generator which applied the conventional PLL, respectively. 従来のカウンタ制御ディレイラインを使用したスペクトラム拡散クロックジェネレータの構成を表す概略図である。It is the schematic showing the structure of the spread spectrum clock generator using the conventional counter control delay line.

符号の説明Explanation of symbols

１０スペクトラム拡散クロックジェネレータ
１２クロック源
１４三角波発生源
１６２次電流発生源
１８電流電圧変換回路
２０電圧制御ディレイライン
２２ａ、２２ｂ、２４ａ、２４ｂＰ型ＭＯＳトランジスタ
２６ａ、２６ｂ、２８ａ、２８ｂＮ型ＭＯＳトランジスタ
３０ａ、３０ｂ切替スイッチ DESCRIPTION OF SYMBOLS 10 Spread spectrum clock generator 12 Clock source 14 Triangular wave generation source 16 Secondary current generation source 18 Current-voltage conversion circuit 20 Voltage control delay line 22a, 22b, 24a, 24b P-type MOS transistor 26a, 26b, 28a, 28b N-type MOS transistor 30a, 30b selector switch

Claims

所定の単一周波数のクロックを発生するクロック源と、所定周波数の変調波を発生する変調波発生源と、該変調波発生源から入力される変調波の電圧に応じた変調電流を発生し、切替信号に応じて、前記変調電流の方向を決定する変調電流発生源と、該変調電流発生源から出力される変調電流を所定のコントロール電圧に変換する電流電圧変換回路と、該電流電圧変換回路によって変換されたコントロール電圧に応じて、前記クロック源から入力されるクロックの遅延を変え、クロック周波数がクロック毎に変動するスペクトラム拡散クロックとして出力する電圧制御ディレイラインとを備えていることを特徴とするスペクトラム拡散クロックジェネレータ。 A clock source that generates a clock of a predetermined single frequency, a modulation wave generation source that generates a modulation wave of a predetermined frequency, and a modulation current corresponding to the voltage of the modulation wave input from the modulation wave generation source, A modulation current generation source that determines the direction of the modulation current in response to a switching signal, a current-voltage conversion circuit that converts the modulation current output from the modulation current generation source into a predetermined control voltage, and the current-voltage conversion circuit A voltage control delay line that changes a delay of a clock input from the clock source in accordance with the control voltage converted by the output voltage and outputs a spread spectrum clock whose clock frequency varies from clock to clock. Spread spectrum clock generator.

前記変調波発生源は、所定周波数の三角波を発生する三角波発生源であり、前記変調電流発生源は、前記三角波発生源から入力される三角波の電圧に応じて、所定の２次関数に従う２次電流を発生し、切替信号に応じて、前記２次電流の方向を決定する２次電流発生源であり、前記電流電圧変換回路は、前記２次電流発生源から出力される２次電流を所定のコントロール電圧に変換することを特徴とする請求項１に記載のスペクトラム拡散クロックジェネレータ。 The modulation wave generation source is a triangular wave generation source that generates a triangular wave having a predetermined frequency, and the modulation current generation source is a secondary that follows a predetermined quadratic function according to a voltage of the triangular wave input from the triangular wave generation source. A secondary current generation source that generates a current and determines a direction of the secondary current in accordance with a switching signal; and the current-voltage conversion circuit receives a secondary current output from the secondary current generation source in a predetermined manner. The spread spectrum clock generator according to claim 1, wherein the spread spectrum clock generator converts the control voltage into a control voltage.

前記２次電流発生源は、前記２次関数として、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流を発生することを特徴とする請求項２に記載のスペクトラム拡散クロックジェネレータ。 3. The spread spectrum clock generator according to claim 2, wherein the secondary current generation source generates a secondary current according to a square law of a saturation current of the MOSFET as the secondary function.