JP4349097B2 - Drive circuit - Google Patents
Drive circuit Download PDFInfo
- Publication number
- JP4349097B2 JP4349097B2 JP2003387013A JP2003387013A JP4349097B2 JP 4349097 B2 JP4349097 B2 JP 4349097B2 JP 2003387013 A JP2003387013 A JP 2003387013A JP 2003387013 A JP2003387013 A JP 2003387013A JP 4349097 B2 JP4349097 B2 JP 4349097B2
- Authority
- JP
- Japan
- Prior art keywords
- bootstrap capacitor
- drive circuit
- output stage
- switching elements
- stage switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
この発明は、ドライブ回路に係り、特にブートストラップ方式のドライブ回路に関するものである。 The present invention relates to a drive circuit, and more particularly to a bootstrap drive circuit.
一般に、インバータ等においては、２つの主回路素子をアーム接続し、上アームの主回路素子と下アームの主回路素子を交互にオン／オフ制御して使用している。このような主回路素子を駆動する回路として、コストや体格等の観点から、例えば特許文献１に記載されているようなブートストラップ方式のドライブ回路が多く採用されている。 In general, in an inverter or the like, two main circuit elements are arm-connected, and the main circuit element of the upper arm and the main circuit element of the lower arm are alternately used for on / off control. As a circuit for driving such a main circuit element, for example, a bootstrap type drive circuit described in Patent Document 1 is often used from the viewpoint of cost, physique, and the like.
この種のドライブ回路の構成を図２に示す。高圧電源Ｅとグランドとの間に２つのＭＯＳＦＥＴからなる主回路素子Ｑ１及びＱ２が直列に接続されている。上アームの主回路素子Ｑ１のゲートにＭＯＳＦＥＴからなる出力段のスイッチング素子Ｑ３及びＱ４の接続点が接続されている。これらスイッチング素子Ｑ３及びＱ４は高圧側回路１を介して駆動用ＩＣ２に接続されている。１５ｖの制御電源にダイオードを介して接続された電源ラインＬ１とスイッチング素子Ｑ４のソース端子が接続される基準ラインＬ０との間にブートストラップコンデンサＣ１が接続されている。また、下アームの主回路素子Ｑ２のゲートには低圧側回路３が接続されている。
The configuration of this type of drive circuit is shown in FIG. Main circuit elements Q1 and Q2 made of two MOSFETs are connected in series between the high-voltage power supply E and the ground. The connection point of the switching elements Q3 and Q4 in the output stage made of MOSFET is connected to the gate of the main circuit element Q1 of the upper arm. These switching elements Q3 and Q4 are connected to the driving
低圧側回路３は例えば１５ｖの制御電源からの電源供給を受け、外部からの入力信号に基づいて下アームの主回路素子Ｑ２をオン／オフ制御する。主回路素子Ｑ２のオン時には、制御電源により充電抵抗Ｒ１を介してブートストラップコンデンサＣ１に充電がなされる。そして、下アームの主回路素子Ｑ２がオフすると、ブートストラップコンデンサＣ１に蓄積された電荷を電源として駆動用ＩＣ２が作動し、外部からの入力信号に基づいて高圧側回路１に駆動信号を出力し、高圧側回路１によってスイッチング素子Ｑ３がオン状態に、スイッチング素子Ｑ４がオフ状態になり、上アームの主回路素子Ｑ１がターンオンする。
The low
しかしながら、ブートストラップコンデンサＣ１が放電してその両端が同電位になった場合に、下アームの主回路素子Ｑ２がターンオンした瞬間の主回路素子Ｑ１とＱ２の接続点Ｐの電位はグランド付近にまで低下し、上アームの主回路素子Ｑ１のゲート端子も０ｖとなる。このため、スイッチング素子Ｑ３の両端に制御電源の１５ｖが印加されることとなる。ここで、ＭＯＳＦＥＴからなるスイッチング素子Ｑ３は電圧駆動素子であるため、両端に１５ｖが印加されると、内部の寄生容量等によって誤ってオンする虞があり、結果的に主回路素子Ｑ１が誤オンしてアーム短絡により回路が破損する虞も生じてしまう。 However, when the bootstrap capacitor C1 is discharged and both ends thereof have the same potential, the potential at the connection point P between the main circuit elements Q1 and Q2 at the moment when the main circuit element Q2 of the lower arm is turned on is close to the ground. The gate terminal of the main circuit element Q1 of the upper arm becomes 0v. For this reason, 15v of the control power supply is applied to both ends of the switching element Q3. Here, since the switching element Q3 made of a MOSFET is a voltage drive element, there is a possibility that it will be erroneously turned on due to an internal parasitic capacitance or the like when 15v is applied to both ends. As a result, the main circuit element Q1 is erroneously turned on. As a result, the circuit may be damaged by the arm short circuit.
この発明は、このような従来の問題点を解消するためになされたもので、ブートストラップコンデンサが放電しても誤動作することなく信頼性の高い動作を行うことができるドライブ回路を提供することを目的とする。 The present invention has been made to solve such a conventional problem, and provides a drive circuit capable of performing a highly reliable operation without malfunction even when a bootstrap capacitor is discharged. Objective.
この発明に係るドライブ回路は、ブートストラップコンデンサの蓄積電荷を電源として作動する駆動回路から出力された駆動信号により互いに直列に接続された一対の出力段スイッチング素子を駆動し、これら一対の出力段スイッチング素子の接続点を主回路素子のゲート端子に接続して主回路素子をオン／オフ制御するドライブ回路において、出力段スイッチング素子への急激な電圧印加を防止するための第２のブートストラップコンデンサを一対の出力段スイッチング素子の直列接続に並列に接続したものである。
ブートストラップコンデンサが第２のブートストラップコンデンサより速く充電されるようにブートストラップコンデンサ及び第２のブートストラップコンデンサの時定数を設定することが好ましい。
さらに、好ましくは、一対の出力段スイッチング素子と電源ラインとの間に充電抵抗が接続される。
A drive circuit according to the present invention drives a pair of output stage switching elements connected in series with each other by a drive signal output from a drive circuit that operates using a stored charge of a bootstrap capacitor as a power source, and the pair of output stage switching elements In a drive circuit for controlling on / off of the main circuit element by connecting the connection point of the element to the gate terminal of the main circuit element, a second bootstrap capacitor for preventing abrupt voltage application to the output stage switching element A pair of output stage switching elements are connected in parallel to each other in series.
It is preferable to set the time constants of the bootstrap capacitor and the second bootstrap capacitor so that the bootstrap capacitor is charged faster than the second bootstrap capacitor.
Further, preferably, a charging resistor is connected between the pair of output stage switching elements and the power supply line.
この発明によれば、出力段スイッチング素子の直列接続に並列に接続された第２のブートストラップコンデンサにより出力段スイッチング素子への急激な電圧印加が防止され、ブートストラップコンデンサが放電しても誤動作の発生が回避される。
なお、ブートストラップコンデンサが第２のブートストラップコンデンサより速く充電されるようにブートストラップコンデンサ及び第２のブートストラップコンデンサの時定数を設定すれば、出力段スイッチング素子に大きな電圧が印加される前にブートストラップコンデンサが充電されてその充電電圧により駆動回路が立ち上がり、出力段スイッチング素子が正常に駆動される。
According to the present invention, the second bootstrap capacitor connected in parallel with the series connection of the output stage switching elements prevents the sudden application of voltage to the output stage switching elements, and malfunctions even if the bootstrap capacitors are discharged. Occurrence is avoided.
Note that if the time constants of the bootstrap capacitor and the second bootstrap capacitor are set so that the bootstrap capacitor is charged faster than the second bootstrap capacitor, before a large voltage is applied to the output stage switching element. The bootstrap capacitor is charged, and the drive circuit is activated by the charged voltage, so that the output stage switching element is normally driven.
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１に実施の形態に係るドライブ回路の構成を示す。このドライブ回路は、図２に示した従来の回路において、出力段スイッチング素子Ｑ３及びＱ４の直列接続に並列に第２のブートストラップコンデンサＣ２を接続すると共にスイッチング素子Ｑ３と電源ラインとの間に充電抵抗Ｒ２を接続したものである。
すなわち、高圧電源Ｅとグランドとの間に２つのＭＯＳＦＥＴからなる主回路素子Ｑ１及びＱ２が直列に接続され、上アームの主回路素子Ｑ１のゲートにＭＯＳＦＥＴからなる出力段のスイッチング素子Ｑ３及びＱ４の接続点が接続されている。これらスイッチング素子Ｑ３及びＱ４は高圧側回路１を介して駆動用ＩＣ２に接続されている。１５ｖの制御電源にダイオードを介して接続された電源ラインＬ１とスイッチング素子Ｑ４のソース端子が接続される基準ラインＬ０との間にブートストラップコンデンサＣ１が接続され、基準ラインＬ０に充電抵抗Ｒ１が接続されている。
また、下アームの主回路素子Ｑ２のゲートには低圧側回路３が接続されている。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 shows a configuration of a drive circuit according to the embodiment. In this drive circuit, in the conventional circuit shown in FIG. 2, a second bootstrap capacitor C2 is connected in parallel with the series connection of the output stage switching elements Q3 and Q4 and charged between the switching element Q3 and the power supply line. The resistor R2 is connected.
That is, the main circuit elements Q1 and Q2 made of two MOSFETs are connected in series between the high-voltage power supply E and the ground, and the switching elements Q3 and Q4 of the output stage made of MOSFETs are connected to the gate of the main circuit element Q1 of the upper arm. The connection point is connected. These switching elements Q3 and Q4 are connected to the driving
The low
次に、この実施の形態の動作について説明する。まず、低圧側回路３は１５ｖの制御電源からの電源供給を受け、外部からの入力信号に基づいて下アームの主回路素子Ｑ２をオン／オフ制御する。主回路素子Ｑ２のオン時には、制御電源により充電抵抗Ｒ１を介してブートストラップコンデンサＣ１に充電がなされる。そして、下アームの主回路素子Ｑ２がオフすると、ブートストラップコンデンサＣ１に蓄積された電荷を電源として駆動用ＩＣ２が作動し、外部からの入力信号に基づいて高圧側回路１に駆動信号を出力し、高圧側回路１によってスイッチング素子Ｑ３がオン状態に、スイッチング素子Ｑ４がオフ状態になり、上アームの主回路素子Ｑ１がターンオンする。
Next, the operation of this embodiment will be described. First, the low-
ここで、ブートストラップコンデンサＣ１が放電してその両端が同電位になった場合に、下アームの主回路素子Ｑ２がターンオンした瞬間の主回路素子Ｑ１とＱ２の接続点Ｐの電位はグランド付近にまで低下し、上アームの主回路素子Ｑ１のゲート端子も０ｖとなる。ところが、スイッチング素子Ｑ３及びＱ４の直列接続に並列に第２のブートストラップコンデンサＣ２が接続されると共にスイッチング素子Ｑ３と電源ラインとの間に充電抵抗Ｒ２が接続されているので、スイッチング素子Ｑ３の両端間電圧は制御電源の１５ｖにまで急激に上昇することはなく、第２のブートストラップコンデンサＣ２の充電と共に徐々に上昇する。従って、ブートストラップコンデンサＣ１が第２のブートストラップコンデンサＣ２より速く充電されるように、これらブートストラップコンデンサＣ１及び第２のブートストラップコンデンサＣ２の時定数を設定しておけば、スイッチング素子Ｑ３に大きな電圧が印加される前にブートストラップコンデンサＣ１が充電され、ブートストラップコンデンサＣ１の蓄積電荷を電源として駆動用ＩＣ２及び高圧側回路１が立ち上がり、スイッチング素子Ｑ３が正常にオフ状態に制御される。その結果、主回路素子Ｑ１が誤オンしてアーム短絡により回路が破損するような事態が未然に回避される。
Here, when the bootstrap capacitor C1 is discharged and both ends thereof have the same potential, the potential at the connection point P between the main circuit elements Q1 and Q2 at the moment when the main circuit element Q2 of the lower arm is turned on is close to the ground. And the gate terminal of the main circuit element Q1 of the upper arm becomes 0v. However, since the second bootstrap capacitor C2 is connected in parallel with the series connection of the switching elements Q3 and Q4 and the charging resistor R2 is connected between the switching element Q3 and the power supply line, both ends of the switching element Q3 are connected. The inter-voltage does not rapidly increase to 15 V of the control power supply, but gradually increases with the charging of the second bootstrap capacitor C2. Therefore, if the time constants of the bootstrap capacitor C1 and the second bootstrap capacitor C2 are set so that the bootstrap capacitor C1 is charged faster than the second bootstrap capacitor C2, the switching element Q3 has a large value. Before the voltage is applied, the bootstrap capacitor C1 is charged, the driving
なお、この発明は、インバータを構成する主回路素子をオン／オフ制御するドライブ回路に限らず、ブートストラップコンデンサを電源としてスイッチング素子をオン／オフする各種の回路に適用することができる。 The present invention can be applied not only to a drive circuit that controls on / off of a main circuit element constituting an inverter but also to various circuits that turn on / off a switching element using a bootstrap capacitor as a power source.
１ 高圧側回路、２ 駆動用ＩＣ、３ 低圧側回路、Ｅ 高圧電源、Ｑ１，Ｑ２ 主回路素子、Ｑ３，Ｑ４ スイッチング素子、Ｃ１ ブートストラップコンデンサ、Ｃ２ 第２のブートストラップコンデンサ、Ｒ１，Ｒ２ 充電抵抗、Ｌ０ 基準ライン、Ｌ１ 電源ライン。 DESCRIPTION OF SYMBOLS 1 High voltage side circuit, 2 Drive IC, 3 Low voltage side circuit, E High voltage power supply, Q1, Q2 Main circuit element, Q3, Q4 Switching element, C1 Bootstrap capacitor, C2 2nd bootstrap capacitor, R1, R2 Charge resistance , L0 reference line, L1 power line.
Claims (2)
ブートストラップコンデンサを駆動回路に並列に接続し、
出力段スイッチング素子への急激な電圧印加を防止するための第２のブートストラップコンデンサを一対の出力段スイッチング素子の直列接続に並列に接続し、
ブートストラップコンデンサが第２のブートストラップコンデンサより速く充電されるようにブートストラップコンデンサ及び第２のブートストラップコンデンサの時定数を設定したことを特徴とするドライブ回路。 A pair of output stage switching elements connected in series are driven by a drive signal output from a drive circuit that operates using the stored charge of the bootstrap capacitor as a power source, and the connection point of these pair of output stage switching elements is the main circuit element. A drive circuit for controlling on / off of a main circuit element by connecting to a gate terminal of the output circuit, wherein the drive circuit includes a pair of output stage switching elements configured by voltage drive elements, and a series connection of the pair of output stage switching elements In the drive circuit that applies a voltage across the bootstrap capacitor to the part including
Connect the bootstrap capacitor in parallel to the drive circuit,
A second bootstrap capacitor for preventing sudden voltage application to the output stage switching element is connected in parallel to the series connection of the pair of output stage switching elements ;
A drive circuit , wherein time constants of the bootstrap capacitor and the second bootstrap capacitor are set so that the bootstrap capacitor is charged faster than the second bootstrap capacitor .
駆動回路の電源の高電位側端と
の間に充電抵抗が接続された請求項１に記載のドライブ回路。 A pair of output stage switching elements and a high-potential side end of the second bootstrap capacitor;
The drive circuit according to claim 1 , wherein a charging resistor is connected between a high-potential side end of the power supply of the drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003387013A JP4349097B2 (en) | 2003-11-17 | 2003-11-17 | Drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003387013A JP4349097B2 (en) | 2003-11-17 | 2003-11-17 | Drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005151722A JP2005151722A (en) | 2005-06-09 |
| JP4349097B2 true JP4349097B2 (en) | 2009-10-21 |
Family
ID=34694534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003387013A Expired - Fee Related JP4349097B2 (en) | 2003-11-17 | 2003-11-17 | Drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4349097B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6160372B2 (en) * | 2013-09-03 | 2017-07-12 | ダイキン工業株式会社 | Power converter |
| CN107925345B (en) * | 2016-02-16 | 2019-12-27 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3244388B2 (en) * | 1994-09-30 | 2002-01-07 | 三洋電機株式会社 | Drive circuit |
| JP3607033B2 (en) * | 1997-03-31 | 2005-01-05 | 三菱電機株式会社 | Semiconductor device |
| JP2002136150A (en) * | 2000-10-30 | 2002-05-10 | Murata Mach Ltd | Invertor circuit |
| JP4382312B2 (en) * | 2001-09-05 | 2009-12-09 | 三菱電機株式会社 | Drive control device, power conversion device, power conversion device control method, and power conversion device use method |
| JP2003224983A (en) * | 2002-01-25 | 2003-08-08 | Murata Mach Ltd | Inverter |
-
2003
- 2003-11-17 JP JP2003387013A patent/JP4349097B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005151722A (en) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4712519B2 (en) | Charge pump circuit for high side drive circuit and driver drive voltage circuit | |
| US7538583B2 (en) | High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator | |
| JP4901445B2 (en) | Drive circuit and semiconductor device using the same | |
| JP4268176B2 (en) | Floating drive circuit | |
| JP4895623B2 (en) | Power supply control device | |
| US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| JP4242425B2 (en) | Bidirectional switch with current detection | |
| JP4951907B2 (en) | Semiconductor circuit, inverter circuit, and semiconductor device | |
| JP4779549B2 (en) | A gate driving circuit of a voltage driven semiconductor element. | |
| JP2007318891A (en) | Power circuit for driving switching element | |
| WO2006030569A1 (en) | Discharge lamp lighting device | |
| JP4349097B2 (en) | Drive circuit | |
| JP5145142B2 (en) | Half bridge circuit | |
| US7319359B2 (en) | High current charge pump for intelligent power switch drive | |
| KR20200028461A (en) | Overcurrent protection circuit and liquid crystal display device | |
| TWI420272B (en) | System and method for driving a power supply device in an initial activation stage | |
| JP4198634B2 (en) | MOSFET gate driver with negative gate bias voltage | |
| JP4895624B2 (en) | Power supply control device | |
| JP6613256B2 (en) | Protection circuit and load drive circuit | |
| JP4307314B2 (en) | Load drive circuit | |
| US11777497B1 (en) | Efficiency concept for driving a PMOS and NMOS full-bridge power stage | |
| WO2024122236A1 (en) | Switch drive device and power supply device provided with same | |
| JP4153408B2 (en) | Inverter device | |
| WO2023090187A1 (en) | Motor drive device | |
| WO2021060152A1 (en) | Gate drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4349097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |