JP4346699B2 - Method for manufacturing photoelectric conversion device - Google Patents

Method for manufacturing photoelectric conversion device Download PDF

Info

Publication number
JP4346699B2
JP4346699B2 JP01809998A JP1809998A JP4346699B2 JP 4346699 B2 JP4346699 B2 JP 4346699B2 JP 01809998 A JP01809998 A JP 01809998A JP 1809998 A JP1809998 A JP 1809998A JP 4346699 B2 JP4346699 B2 JP 4346699B2
Authority
JP
Japan
Prior art keywords
semiconductor film
microcrystalline semiconductor
electrode
photoelectric conversion
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01809998A
Other languages
Japanese (ja)
Other versions
JPH11204812A (en
Inventor
真之 坂倉
康行 荒井
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP01809998A priority Critical patent/JP4346699B2/en
Priority to US09/219,722 priority patent/US6287888B1/en
Publication of JPH11204812A publication Critical patent/JPH11204812A/en
Priority to US09/939,768 priority patent/US6531711B2/en
Application granted granted Critical
Publication of JP4346699B2 publication Critical patent/JP4346699B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、太陽電池や画像入力センサーに代表される光電変換装置の作製方法に関するものである。
【０００２】
【従来の技術】
非晶質シリコン膜は、結晶系シリコン材料と比較して、４００℃以下の低温で大面積に作製出来ることや、光電変換層として光を吸収するために必要な厚さが１μｍ程度で十分であること等が特徴とされている。このため、シリコン資源の節約や、製造エネルギーを低減できることが提示され、低コスト材料として従来から注目を集めてきた。
【０００３】
従来の技術において、太陽電池、イメージセンサ、フォトセンサ等の光電変換層は、光電変換効率や光応答性を高めるために、ｐｉｎ接合を形成したダイオード型の構造を用いることが一般的であった。ここで、ｐ型及びｎ型の半導体膜と、実質的に真性なｉ型の半導体膜のすべてを非晶質シリコン膜で形成することも可能であるが、良好な光電変換特性を得るために、ｐ型及びｎ型の半導体膜に対して、微結晶シリコン材料を用いると良好な光電変換特性が得られることが知られていた。この理由は、この構造の素子において、光吸収とそれに伴う電荷の生成はｉ型の非晶質シリコン膜が担うので、ｐ型とｎ型の半導体膜は高い光透過性有することが望ましく、かつ、電極と良好なコンタクトを得る為に、高い導電率を有した材料が要求されている為であった。このような要求に対し、微結晶シリコン膜は低光吸収性と、高い導電率を兼ね備えた特性を有した材料てあり適した材料であった。
【０００４】
非晶質シリコン膜は、減圧下におけるグロー放電プラズマを用いた化学堆積法（プラズマＣＶＤ法）で作製されている。プラズマＣＶＤ法には、反応室と、反応室を減圧下に保つ排気手段と、原料ガスを導入するガス導入手段と、反応室内でグロー放電プラズマを発生させる手段と、基板を保持し加熱する手段と、から構成されるプラズマＣＶＤ装置が用いられる。原料ガスは、シラン（ＳｉＨ4 ）ガスが通常用いられるが、ジシラン（Ｓｉ2 Ｈ6 ）ガスを用いることも可能であり、さらに、前記原料ガスを水素ガス（Ｈ2 ）で希釈して用いることもできた。
【０００５】
一方、微結晶シリコン膜は、原料ガスに、ＳｉＨ4 ガスとＨ2 ガスとの混合ガスが用いられ、ＳｉＨ4 ガスに対してＨ2 ガスの希釈割合を高めた状態で成膜すると得ることが出来た。ｐ型またはｎ型の導電型決定不純物元素を添加しない微結晶シリコン膜は、それ自身でｎ型の導電性を示すことが知られているが、通常は、ｐ型やｎ型の導電型の制御の為に、前記原料ガスにｐ型及びｎ型の導電型決定元素を含む不純物ガスを成膜時に同時に添加して作製されている。半導体の分野では、ｐ型の導電型決定元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）に代表される元素が、また、ｎ型の導電型決定元素には、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）に代表される元素が知られている。通常のプラズマＣＶＤ法においては、Ｂ2 Ｈ6 やＰＨ3 に代表される不純物ガスを前記原料ガスに混合させて成膜されている。このとき混合される不純物ガスの添加量は、ＳｉＨ4 に対して０．１％から５％程度であり、多くても１０％以下の濃度であった。
【０００６】
【発明が解決しようとする課題】
基板上に作製される太陽電池やイメージセンサ等の光電変換装置の基本的な工程は、基板上に第１の電極を形成し、該第１の電極上に密接してｐｉｎ接合から成る光電変換層を形成し、さらに第２の電極を積層して作製される。ｐｉｎ接合の作製時には接合界面の特性を良好にするために、通常は真空を切らずに成膜が実施されている。
【０００７】
この時、ｐ型やｎ型の半導体膜を成膜するために、前記原料ガスに前記不純物ガスを添加すると、微量な不純物ガスとその反応生成物が、反応室内やグロー放電プラズマ発生手段の一部である放電電極に残留付着することが知られていた。ここで連続して、同じ反応室で不純物ガスを添加せずに、実質的に真性なｉ型の非晶質シリコン膜を成膜すると、その残留不純物が離脱して、新たに膜中に取り込まれてしまう問題点があった。実質的に真性なｉ型の非晶質シリコン膜は、膜中の欠陥密度がおよそ１×１０16／ｃｍ3 以下の値となるように作製される為に、たとえ数１０ｐｐｍから数１００ｐｐｍの濃度で前記不純物元素が取り込まれたとしても、不純物順位を形成して膜の特性を変えてしまう問題点があった。
【０００８】
このような問題点に対して、プラズマＣＶＤ装置に複数の反応室を設け、反応室と他の反応室との間の仕切弁により、それぞれの反応室を分離させた多室分離型のＣＶＤ装置が考案されている。従って、従来技術によれば、ｐｉｎ接合を形成するためには、少なくとも、ｐ型、ｉ型、ｎ型の半導体膜を成膜するための３つの独立した反応室を設ける必要があった。
【０００９】
その結果、プラズマＣＶＤ装置は、各反応室に対応してＳｉＨ4 、Ｈ2 、Ｂ2 Ｈ6 、ＰＨ3 等を導入するガス導入手段や排気手段やグロー放電プラズマ発生手段等を設ける必要があり、複雑で大がかりな構成になってしまった。そのために、装置の維持管理の面からも多大な労力が要求されていた。
【００１０】
さらに、プロセスの観点からみると、一つの導電型の半導体膜を成膜するごとに、反応室から他の反応室へ、基板の移動と、反応ガスの導入と、反応ガスの排気との工程が必ず必要となり、この工程を順次繰り返す必要があった。そのために、光電変換層を形成するための時間を短縮することは、おのずと限界があった。たとえ高速成膜の技術を使って、実成膜時間が短縮させても、基板の搬送や、ガスの導入と排気にかかる時間は無視出来ない問題となっていた。
【００１１】
また、従来の太陽電池の技術分野において、光電変換層のｐ／ｉ界面におけるｐ型不純物濃度を連続的に変化させて、界面の連続性を形成して接合性を改善する方法が従来から知られている。従来技術では、成膜工程において、微量のｐ型不純物元素を含むガスを、コンピュター等を使用して精密に制御する必要があった。
【００１２】
【課題を解決するための手段】
上記問題点を解決する手段として、本発明は、非晶質半導体層及び微結晶半導体層を形成する工程と、微結晶半導体層に不純物を添加して導電型を制御する工程とを分離して光電変換層を形成する方法を開示する。
【００１３】
本発明は、プラズマＣＶＤ法に代表される光電変換層の作製工程において、その生産性を高める為に、第１の電極に密接して、ｐ型またはｎ型の導電型決定不純物元素を添加しないで作製される第１及び第２の微結晶半導体膜と、実質的に真性な非晶質半導体膜と、からなる光電変換層を形成する工程と、前記光電変換層に密接して第２の電極を形成する工程と、前記第２の電極の表面から、ｐ型の導電型決定不純物元素を前記微結晶半導体膜に注入し、加熱する工程と、を有することを特徴とする。
【００１４】
また、本発明によれば、第１の微結晶半導体膜と、実質的に真性な非晶質半導体膜と、第２の微結晶半導体膜と、からなる光電変換層を形成し、第２の微結晶半導体膜に密接して設けられた第２の電極の表面から、第２の微結晶シリコン膜と、実質的に真性な非晶質シリコン膜の前記第２の微結晶シリコン膜との界面近傍とに、Ｐ型の導電型決定不純物元素を注入して、加熱する工程により、光電変換装置を作製することを特徴とする。
【００１５】
また、本発明によれば、プラズマＣＶＤ法による不純物ガスの汚染を防ぐ為に、ｐ型またはｎ型の導電型決定不純物元素を添加しないで作製される第１及び第２の微結晶半導体膜に対して、該第１の微結晶半導体膜と、ｐ型の導電型決定不純物元素が注入された第２の微結晶半導体膜と、に加熱する工程により、ｐ型とｎ型の導電性を有する微結晶半導体膜を得て、光電変換層を作製することを特徴とする。
【００１６】
本発明において、微結晶半導体膜には微結晶シリコン膜が、非晶質半導体膜には非晶質シリコン膜が、適用されることが最も望ましい実施形態である。また、非晶質半導体膜には、非晶質シリコンカーバイト膜、非晶質シリコンゲルマニューム膜、非晶質シリコンスズ膜を適用することも可能である。
【００１７】
ｐ型の導電型決定不純物元素を、第２の電極の表面から注入する方法は、イオンドープ法を用いることが、本発明の望ましい実施形態の一例である。
【００１８】
【作用】
本発明によれば、従来のｐ型及びｎ型の微結晶半導体膜を成膜する工程に対して、ｐ型またはｎ型の導電型決定不純物元素を添加することが不要となる。このことは、ｐ型及びｎ型の微結晶半導体膜と実質的に真性なｉ型の非晶質半導体膜とを成膜する工程において、前記不純物による汚染を考慮する必要がなく、例えば、同一成膜室で連続して成膜することも可能となる。具体的には、ｐ型及びｎ型の微結晶シリコン膜と実質的に真性な非晶質シリコン膜とは、ＳｉＨ4 ガスまたはＳｉ2 Ｈ6 ガスとＨ2 ガスとからのみで作製されるため、同一反応室に設けられた同一のグロー放電プラズマ発生手段により成膜することが出来る。さらに、ｐ型及びｎ型の微結晶シリコン膜と実質的に真性な非晶質シリコン膜との作製を、グロー放電プラズマを維持したまま連続して実施することも可能となる。
【００１９】
また、本発明によれば、ｐ型及びｎ型の微結晶半導体膜と実質的に真性なｉ型の非晶質半導体膜を成膜する工程において、不純物ガスを導入する必要が無く、プラズマＣＶＤ装置における不純物の汚染の影響が低減するために、反応室は実質的には一つで済み、プラズマＣＶＤ装置の構成を簡略化することができる。
【００２０】
従って、本発明によれば、第１の微結晶半導体膜を形成する工程と、実質的に真性な非晶質半導体膜を形成する工程と、第２の微結晶半導体膜を形成する工程と、第２の微結晶半導体膜にＰ型決定不純物元素を注入する工程と、第１及び第２の微結晶半導体膜と実質的に真性な非晶質半導体膜に加熱する工程と、によりｐ型及びｎ型の導電性を示す微結晶半導体膜と、実質的に真性な非晶質半導体膜とを得ることが出来、ｐｉｎ接合を形成することが出来る。ｐ型またはｎ型の導電型決定不純物元素を添加しない微結晶シリコン膜は、それ自身でｎ型の導電性を示す。第１の微結晶半導体膜として、このｎ型の導電性を有する微結晶シリコン膜を用いてｐｉｎ接合を構成しても、良好な光電変換層が得られることがわかった。従って、従来の技術であったｎ型不純物元素を使用しなくても良い。
【００２１】
本発明の望ましい実施形態において、第１と第２の微結晶シリコン膜と実質的に真性な非晶質シリコン膜とは、ＳｉＨ4 ガスとＨ2 ガスとから作製することが出来るため、それぞれの膜を作製するときに必ずしもガスの切り替えをする必要がない。従って、従来の工程で必要とされていたような、基板の反応室から反応室への移動や、ガスの導入と排気にかかる時間が不要となり、工程処理能力が向上させることができる。
【００２２】
また、本発明によれば、ｐ型及びｎ型の微結晶シリコン膜と実質的に真性な非晶質シリコン膜とは、複数の反応室を有するプラズマＣＶＤ装置のそれぞれの反応室で、同時に、または、それぞれに、作製することが可能となり、工程処理能力を向上させることが出来る。
【００２３】
また、イオンドープ法を用いてｐ型の導電型決定不純物元素を、第２の微結晶半導体膜の表面より注入することで、ｐ型不純物の膜厚方向の濃度分布を容易に制御することができる。
【００２４】
【発明の実施の形態】
【００２５】
【実施例】
以下に実施例により本発明を具体的に説明するが、本発明は以下の実施例により何ら制限されるものではない。
【００２６】
〔実施例１〕
本発明による実施形態の一例を、図１で示した太陽電池の工程に従って説明する。基板１０１は平坦化された絶縁表面を有し、最高でも４５０℃程度の耐熱温度を有する材質のものであれば良い。ここでは市販の無アルカリガラスを使用した。
【００２７】
この基板１０１の表面に第１の電極を形成する。第１の電極１０２は真空蒸着法やスパッタ法に代表される公知の方法を用いて形成した。第１の電極１０２に用いる材料は、Ａｌ、Ａｇ、Ｔｉ、Ｃｒ、Ｎｉ、Ｐｔ、から選ばれた光反射性の金属電極で形成すれば良い。必要な膜厚としては、１００nm〜３００nm程度あれば十分であるが、この範囲以外の厚さであっても、本発明の構成要素に何ら関係するものではない。ここでは、Ｔｉをスパッタ法で２５０ｎｍの厚さに形成した。（図１(a) ）
【００２８】
次いで、第１の電極１０２の表面に、光電変換層となる微結晶シリコン膜及び非晶質シリコン膜を成膜する工程を行った。ｐ型またはｎ型の導電型決定不純物元素を添加せずに第１の微結晶シリコン膜１０３と、実質的に真性な非晶質シリコン膜１０４と、ｐ型またはｎ型の導電型決定不純物元素を添加せずに第２の微結晶シリコン膜１０５ａを、プラズマＣＶＤ法で形成した。（図１(b) ）
【００２９】
図２は本実施例で使用した枚葉式のプラズマＣＶＤ装置の概念図である。プラズマＣＶＤ装置は従来技術による構成のもので良く、基板のトランスファー室２０１を中心に、基板の搬出搬入室２０２と複数の反応室２０３ａ、２０３ｂ、２０３ｃがあり、各反応室にはプラズマ発生手段２０４が設けられている。また、図示はしてないが、各反応室には反応室を減圧下に保つ排気手段と、基板を保持し加熱する手段と、が設けられている。本発明によれば、第１及び第２の微結晶シリコン層と、実質的に真性な非晶質シリコン層とは、ＳｉＨ4 ガスとＨ2 ガスの２種類を供給すれば良いので、同一の反応室内で、同一の放電手段を用いて作製することが出来た。従って、図２で示した従来の構成の枚葉式のプラズマＣＶＤ装置を使用した場合、複数の反応室のそれぞれで同じ成膜を実施することが出来た。
【００３０】
また、本実施例では用いなかったが、従来技術の、基板の搬出搬入室と、一つまたは複数個の反応室を直列に接続した構成の、インライン式のプラズマＣＶＤ装置を用いても良い。
【００３１】
この工程で、ｐ型またはｎ型の導電型決定不純物元素を添加せずに形成する第１の微結晶シリコン膜１０３と、第２の微結晶シリコン膜１０５ａは同一条件で成膜した。具体的には、ＳｉＨ4 流量２ｓｃｃｍ、Ｈ2 流量２００ｓｃｃｍとして、圧力を１３３Ｐａに保ち、１２０ｍＷ／ｃｍ2 のＲＦ（１３．５６ＭＨｚ）電力を投入して成膜を行った。この時基板温度は１６０℃に保った。微結晶シリコン膜の成膜条件に関しては、基本的には公知の技術であり、上記成膜条件のみに限定を受けるものではない。適用可能な成膜条件の範囲としては、ＳｉＨ4 ：Ｈ2 ＝１：３０〜１００、圧力５〜２６６Ｐａ、ＲＦ電力密度１０〜２５０ｍＷ／ｃｍ2 、基板温度８０〜３００℃である。堆積膜厚は第１の微結晶シリコン膜１０３は１０〜８０ｎｍ、第２の微結晶シリコン膜１０５ａは５〜５０ｎｍの範囲で成膜すれば良く、本実施例では、第１の微結晶シリコン膜１０３を３０ｎｍとし、第２の微結晶シリコン膜１０５ａを２５ｎｍとした。
【００３２】
実質的に真性な非晶質シリコン膜１０４は、ＳｉＨ4 流量４０ｓｃｃｍ、Ｈ2 流量３６０ｓｃｃｍとして、圧力を１３３Ｐａに保ち、４８ｍＷ／ｃｍ2 のＲＦ（１３．５６ＭＨｚ）電力を投入して成膜を行った。この時基板温度は１６０℃に保った。非晶質シリコン膜の成膜条件に関しては、基本的には公知の技術であり、上記成膜条件のみに限定を受けるものではない。適用可能な成膜条件の範囲としては、ＳｉＨ4 ガスに対するＨ2 ガスの割合は０％から９５％の範囲で選択すれば良く、圧力５〜２６６Ｐａ、ＲＦ電力密度５〜１００ｍＷ／ｃｍ2 、基板温度８０〜３５０℃である。堆積膜厚は１００〜２０００ｎｍの範囲にすることが望ましく、本実施例では、１０００ｎｍの厚さで成膜した。
【００３３】
また、実質的に真性な非晶質シリコン膜の代わりに、成膜時においてＳｉＨ4 ガスに加えて、炭素（Ｃ）、ゲルマニューム（Ｇｅ）、スズ（Ｓｎ）の水素化物、フッ化物、塩化物からなるガスを導入して、非晶質シリコンカーバイト膜、非晶質シリコンゲルマニューム膜、非晶質シリコンスズ膜を形成することも可能である。
【００３４】
以上の工程の後に、同一基板面内で光電変換層と電極とをそれぞれ分割し、直列に接続する集積化加工の工程を行った。集積化加工は公知技術により実施されるものであり、レーザースクライブ法で光電変換層と電極とに開孔を形成する工程と、スクリーン印刷法で絶縁樹脂を形成する工程とから成っている。集積化加工の設計に関する事項は公知例に従うものであり、ここでは詳細に記述しない。
【００３５】
第１の開孔１０７ａ、１０７ｂは、光電変換層と第１の電極とに形成される絶縁分離用の開孔であり、この開孔は同一基板面内上に複数個のユニットセルを形成する為のものである。第２の開孔１０８ａ、１０８ｂは第１の開孔１０７ａ、１０７ｂにそれぞれ隣接して設けられ、隣り合う第１の電極と第２の電極とを接続するための開孔である。上記開孔の形成は、レーザースクライブ法により行った。（図１(c) ）
【００３６】
第１の開孔と第２の開孔を形成した後に、スクリーン印刷法で絶縁樹脂を印刷した。絶縁樹脂は、第１の絶縁樹脂領域１０９ａ、１０９ｂと第２の絶縁樹脂領域１１１ａ、１１１ｂとが形成された。第１の絶縁樹脂領域１０９ａ、１０９ｂは、第１の開孔１０７ａ、１０７ｂ上と該開孔を充填する形で形成され、第２の絶縁樹脂領域１１１ａ、１１１ｂは第２の開孔１０８ａ、１０８ｂに隣接して設けられる。絶縁樹脂は市販のものを使用すれば良いが、アクリル系またはウレタン系のものであり、２００℃程度で焼成できることが望ましい。絶縁樹脂の厚さに関しては特に限定される範囲はないが、ここでは２０μｍの厚さに形成した。（図１(d) ）
【００３７】
第２の電極１０６は、前記第２の微結晶シリコン膜１０５ａと第１の絶縁樹脂領域１０９ａ、１０９ｂと第２の絶縁樹脂領域１１１ａ、１１１ｂとを覆って形成した。第２の電極１０６は透明電極であり、真空蒸着法やスパッタ法に代表される公知の方法を用いれば良い。具体的には、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＺｎＯ、ＩＴＯ膜等を用いれば良く、ここではＩＴＯ膜をスパッタ法で７０ｎｍの厚さに形成した。（図１(e) ）
【００３８】
第２の電極１０６をそれぞれのユニットセルに対して分割する第３の開孔１１２ａ、１１２ｂは、第２の開孔に隣接して、第２の絶縁樹脂領域上にレーザースクライブ法で形成した。（図１(f) ）
【００３９】
第２の電極１０６は、比較的抵抗率が高いので、補助電極１１３を形成するとさらに望ましい構成となる。補助電極１１３ａ、１１３ｂは、第２の電極１０６に密接して設けられ、第２の開孔１０８ａ、１０８ｂを覆う形で形成される。補助電極は導電性の高い金属材料で形成され、ここでは銀（Ａｇ）を櫛形状にスクリーン印刷法で形成した。（図１(f) ）
【００４０】
以上の工程の後に、前記第２の電極の表面から、イオンドープ法で、第２の微結晶シリコン膜１０５ａに、ｐ型の導電型決定不純物を導入し、ｐ型微結晶シリコン膜１０５ｂを形成する工程を行った。微結晶シリコン膜に対して、ｐ型に価電子制御可能な不純物は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等の周期律表第IIIb族の元素を加えれば良い。イオンドープ法は、前記不純物元素の水素化物、塩化物、フッ化物等の気体をプラズマ化し、生成された前記不純物元素をイオン化し、基板に対して加速する方向に電界を印加して、基板に注入する方法である。本実施例では、Ｂ2 Ｈ6 ガスを用いた。ドーズ量は２．０×１０13〜５．０×１０15／ｃｍ2 の範囲で行えば良く、ここでは１．０×１０14／ｃｍ2 とした。（図１(g) ）
【００４１】
イオンドープ法では、加速電圧によって、注入元素に深さ方向の濃度分布を持ち、この値を適切に調整することが必要となる。太陽電池の場合、ｐ型層の厚さによりその最適な条件は異なるが、加速電圧は５〜２５ｋｅＶの範囲で設定した。本実施例では１５ｋｅＶとした。ドーズ量１．０×１０14／ｃｍ2 、加速電圧１０ｋｅＶの条件でＢを注入したとき、膜中に注入されたＢの濃度は、２次イオン質量分析法により調べられ、ピーク位置の濃度で５×１０19／ｃｍ3 の濃度が得られた。
【００４２】
また、加速電圧を高め、第２の微結晶シリコン膜と、実質的に真性な非晶質シリコン膜の第２の微結晶シリコン膜との界面近傍の領域と、に前記ｐ型不純物元素を注入しても良い。太陽電池の技術分野において、ｐ／ｉ界面におけるｐ型不純物濃度を連続的に変化させて、その界面の接合特性を改善する方法は従来から知られた技術である。従来技術では、成膜工程において、微量のｐ型不純物元素を含むガスを、コンピュータ等を使用して、精密に制御する必要があったが、本発明によれば、イオンドープ法の工程において、加速電圧のみを制御すれば良いので、この界面及びその近傍における不純物濃度の膜の厚さ方向の制御がより精密に出来るようになった。
【００４３】
注入されたＢ元素はこのままではｐ型不純物元素として作用しないので、加熱処理による活性化の工程が必要となる。加熱処理の工程は、大気雰囲気中、窒素雰囲気中、または、水素雰囲気中で行えば良く、温度は２００〜４５０℃の範囲で可能であり、好ましくは３００〜４００℃の範囲で行うと良い。ここでは、３００℃で２時間の加熱処理を行った。（図１(h) ）
【００４４】
微結晶シリコン膜の加熱処理による導電率の変化は、実験であらかじめ確認されていた。その結果を図３に示す。ＳｉＨ4 ガスとＨ2 ガスとから作製された微結晶シリコン膜の成膜後の導電率は約５×１０-4Ｓ／ｃｍであるが、本発明の構成であるように、ｐ型不純物を注入して加熱すると導電率を高めることができた。導電率は、３００℃の加熱処理で２〜３×１０-0Ｓ／ｃｍまで増加することが確認された。さらに、不純物元素を何ら注入しない微結晶シリコン膜に対して同様に加熱すると、導電率は、約１．１×１０-2Ｓ／ｃｍまで増加することが確認された。また、不純物元素をなんら注入しない微結晶シリコン膜はｎ型の導電性を有していることが確認された。
【００４５】
以上の工程により、第１のｎ型微結晶シリコン膜と、実質的に真性な非晶質シリコン膜と、第２のｐ型の微結晶シリコン膜とからなる光電変換層を形成することができた。
【００４６】
以上の工程で、複数個のユニットセル１１０ａ、１１０ｂ、１１０ｃを直列接続した太陽電池を作製することができた。本実施例で示した太陽電池の作製方法は、第１の電極を形成する工程、第１の微結晶シリコン膜を形成する工程、実質的に真性な非晶質シリコン膜を形成する工程、第２の微結晶シリコン膜を形成する工程、第２の微結晶シリコン膜にＰ型決定不純物元素を注入する工程、第１及び第２の微結晶シリコン膜と実質的に真性な非晶質シリコン膜に加熱する工程、第２の電極を形成する工程から成り、第１または第２の電極を公知の方法でパターニングして、基板の表面上の所定の位置に配列させる工程を加えれば、太陽電池の直列接続構造や、イメージセンサや、フォトセンサの作製に適用できる。
【００４７】
〔実施例２〕
本発明による実施形態の他の一例を、図１で示した太陽電池の工程に従って説明する。基板１０１は平坦化された絶縁表面を有し、最高でも４５０℃程度の耐熱温度を有する材質のものであれば良い。ここでは市販の無アルカリガラスを使用した。
【００４８】
この基板１０１の表面に第１の電極を形成する。第１の電極１０２は真空蒸着法やスパッタ法に代表される公知の方法を用いて形成した。第１の電極１０２に用いる材料は、Ａｌ、Ａｇ、Ｔｉ、Ｃｒ、Ｎｉ、Ｐｔ、から選ばれた光反射性の金属電極で形成すれば良い。必要な膜厚としては、１００nm〜３００nm程度あれば十分であるが、この範囲以外の厚さであっても、本発明の構成要素に何ら関係するものではない。ここでは、Ｔｉをスパッタ法で３００ｎｍの厚さに形成した。（図１(a) ）
【００４９】
次いで、第１の電極１０２の表面に、光電変換層となる微結晶シリコン層及び非晶質シリコン層を成膜する工程を行った。ｐ型またはｎ型の導電型決定不純物元素を添加せずに第１の微結晶シリコン膜１０３と、実質的に真性な非晶質シリコン膜１０４と、ｐ型またはｎ型の導電型決定不純物元素を添加せずに第２の微結晶シリコン膜１０５ａを、プラズマＣＶＤ法で形成した。（図１(b) ）
【００５０】
図２は本実施例で使用した枚葉式のプラズマＣＶＤ装置の概念図である。プラズマＣＶＤ装置は従来技術による構成のもので良く、基板のトランスファー室２０１を中心に、基板の搬出搬入室２０２と複数の反応室２０３ａ、２０３ｂ、２０３ｃがあり、各反応室にはプラズマ発生手段２０４が設けられている。また、図示はしてないが、各反応室には基板加熱手段が設けられており、その他排気手段等の構成は従来の技術に従うものである。本発明によれば、第１及び第２の微結晶シリコン層と、実質的に真性な非晶質シリコン層とは、ＳｉＨ4 ガスとＨ2 ガスの２種類を供給すれば良いので、同一の反応室内で、同一の放電手段を用いて作製することが出来た。従って、図２で示した従来の構成の枚葉式のプラズマＣＶＤ装置を使用した場合、複数の反応室のそれぞれで同じ成膜を実施することが出来た。
【００５１】
また、本実施例では用いなかったが、従来技術の、基板の搬出搬入室と、一つまたは複数個の反応室を直列に接続した構成の、インライン式のプラズマＣＶＤ装置を用いても良い。
【００５２】
本発明によれば、第１の微結晶シリコン膜１０３と、実質的に真性な非晶質シリコン膜１０４と、第２の微結晶シリコン膜１０５ａとは、同じＳｉＨ4 ガスとＨ2 ガスとから同一の反応室内で作製することができるので、成膜時の条件を適時変更するだけで、連続成膜が可能となる。具体的には、前記ガスの混合比と放電電力と反応ガス圧力を調整すれば良い。
【００５３】
この工程で、ｐ型またはｎ型の導電型決定不純物元素を添加せずに形成する第１の微結晶シリコン膜１０３と、第２の微結晶シリコン膜１０５ａは同一条件で作製した。具体的には、ＳｉＨ4 流量４ｓｃｃｍ、Ｈ2 流量４００ｓｃｃｍとして、圧力を１３３Ｐａに保ち、１２０ｍＷ／ｃｍ2 のＲＦ（１３．５６ＭＨｚ）電力を投入して成膜を行った。この時基板温度は１６０℃に保った。微結晶シリコン膜の成膜条件に関しては、基本的には公知の技術であり、上記成膜条件のみに限定を受けるものではない。適用可能な成膜条件の範囲としては、ＳｉＨ4 ：Ｈ2 ＝１：３０〜１００、圧力５〜２６６Ｐａ、ＲＦ電力密度１０〜２５０ｍＷ／ｃｍ2 、基板温度８０〜３００℃である。
【００５４】
第１の微結晶シリコン膜１０３の厚さは、予め求められている堆積速度を基に堆積時間で決められ、ここでは３０ｎｍの厚さとなるようにした。そして、ＳｉＨ4 ガスとＨ2 ガスの反応ガスの供給とグロー放電を止めることなしに実質的に真性な非晶質シリコン膜１０４の作製を行った。具体的には、ＳｉＨ4 ガス流量を４ｓｃｃｍから４０ｓｃｃｍへ増加させ、Ｈ2 ガス流量を４００ｓｃｃｍから３６０ｓｃｃｍへ減少させると共に、ＲＦ電力密度を、１２０ｍＷ／ｃｍ2 から４８ｍＷ／ｃｍ2 へ変化させた。ここで、ガス流量や、ＲＦ電力密度の時間的な変化量は設計上の課題であるのでここでは記載しない。この時基板温度は１６０℃、圧力は１３３Ｐａに保った。
【００５５】
非晶質シリコン膜の成膜条件に関しても、基本的には公知の技術であり、上記成膜条件のみに限定を受けるものではない。適用可能な成膜条件の範囲としては、ＳｉＨ4 ガスに対するＨ2 ガスの割合は０％から９５％の範囲で選択すれば良く、圧力５〜２６６Ｐａ、ＲＦ電力密度５〜１００ｍＷ／ｃｍ2 、基板温度８０〜３５０℃である。
【００５６】
実質的に真性な非晶質シリコン膜１０４の厚さも、堆積速度を基に堆積時間で決められ、ここでは１０００ｎｍの厚さとなるようにした。そして、ＳｉＨ4 ガスとＨ2 ガスの反応ガスの供給とグロー放電を止めることなしに第２の微結晶シリコン膜１０５ａの作製を行った。具体的には、ＳｉＨ4 ガス流量を４０ｓｃｃｍから４ｓｃｃｍへ減少させ、Ｈ2 ガス流量を３６０ｓｃｃｍから４００ｓｃｃｍへ増加させると共に、ＲＦ電力密度を、４ｍＷ／ｃｍ2 から１２０ｍＷ／ｃｍ2 へ変化させた。この時基板温度は１６０℃、圧力は１３３Ｐａに保った。第２の微結晶シリコン膜１０５ａを２５ｎｍとなるように設定した。
【００５７】
また、上記工程において実質的に真性な非晶質シリコン膜の代わりに、成膜時においてＳｉＨ4 ガスに加えて、炭素（Ｃ）、ゲルマニューム（Ｇｅ）、スズ（Ｓｎ）の水素化物、フッ化物、塩化物からなるガスを導入して、非晶質シリコンカーバイト膜、非晶質シリコンゲルマニューム膜、非晶質シリコンスズ膜を形成することも可能である。
【００５８】
上記本実施例で示した工程をとることによって、微結晶シリコン膜から非晶質シリコン膜へと、非晶質シリコン膜から微結晶シリコン膜へと、構造が連続的に変化した接合を形成することができた。
【００５９】
以上の工程の後に、同一基板面内で光電変換層と電極とをそれぞれ分割し、直列に接続する集積化加工の工程を行った。集積化加工は公知技術により実施されるものであり、レーザースクライブ法で光電変換層と電極とに開孔を形成する工程と、スクリーン印刷法で絶縁樹脂を形成する工程とから成っている。集積化加工の設計に関する事項は公知例に従うものであり、ここでは詳細に記述しない。
【００６０】
第１の開孔１０７ａ、１０７ｂは、光電変換層と第１の電極とに形成される絶縁分離用の開孔であり、この開孔により同一基板面内上に複数個の単位セルが形成される。第２の開孔１０８ａ、１０８ｂはそれぞれ第１の開孔１０７ａ、１０７ｂに隣接して設けられ、隣り合う第１の電極と第２の電極とを接続するための開孔である。以上は、レーザースクライブ法により行った。（図１(c) ）
【００６１】
第１の開孔と第２の開孔を形成した後に、スクリーン印刷法で絶縁樹脂を印刷した。絶縁樹脂は、第１の絶縁樹脂領域１０９ａ、１０９ｂと第２の絶縁樹脂領域１１１ａ、１１１ｂとが形成された。第１の絶縁樹脂領域１０９ａ、１０９ｂは、第１の開孔１０７ａ、１０７ｂ上と該開孔を充填する形で形成され、第２の絶縁樹脂領域１１１ａ、１１１ｂは第２の開孔１０８ａ、１０８ｂにそれぞれ隣接して設けられる。絶縁樹脂は市販のものを使用すれば良いが、アクリル系またはウレタン系のものであり、２００℃程度で焼成できることが望ましい。絶縁樹脂の厚さに関しては特に限定される範囲はないが、ここでは２０μｍの厚さに形成した。（図１(d) ）
【００６２】
第２の電極１０６は、前記第２の微結晶シリコン膜１０５ａと第１の絶縁樹脂領域１０９ａ、１０９ｂと第２の絶縁樹脂領域１１１ａ、１１１ｂとを覆って形成した。第２の電極１０６は透明電極であり、真空蒸着法やスパッタ法に代表される公知の方法を用いれば良い。具体的には、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＺｎＯ、ＩＴＯ膜等を用いれば良く、ここではＩＴＯ膜をスパッタ法で７０ｎｍの厚さに形成した。（図１(e) ）
【００６３】
第２の電極１０６をそれぞれ単位セルに分離する第３の開孔１１１ａ、１１１ｂは、第２の開孔に隣接して、第２の絶縁樹脂領域上にレーザースクライブ法で形成した。（図１(f) ）
【００６４】
第２の電極１０６は、比較的抵抗率が高いので、補助電極１１３ａ、１１３ｂを形成するとさらに望ましい構成となる。補助電極１１２は、第２の電極１０６に密接して設けられ、第２の開孔１０８ａ、１０８ｂを覆う形で形成される。補助電極は導電性の高い金属材料で形成され、ここでは銀（Ａｇ）を櫛形状にスクリーン印刷法で形成した。（図１(f) ）
【００６５】
以上の工程の後に、前記第２の電極の表面から、イオンドープ法で、第２の微結晶シリコン膜１０５ａに、ｐ型の導電型決定不純物を導入し、ｐ型微結晶シリコン膜１０５ｂを形成する工程を行った。微結晶シリコン膜に対して、ｐ型に価電子制御可能な不純物は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等の周期律表第IIIb族の元素を加えれば良い。イオンドープ法は、前記不純物元素の水素化物、塩化物、フッ化物等の気体をプラズマ化し、生成された前記不純物元素をイオン化し、基板に対して加速する方向に電界を印加して、基板に注入する方法である。本実施例では、Ｂ2 Ｈ6 ガスを用いた。ドーズ量は２．０×１０13〜５．０×１０15／ｃｍ2 の範囲で行えば良く、ここでは１．０×１０14／ｃｍ2 とした。（図１(g) ）
【００６６】
イオンドープ法では、加速電圧によって、注入元素に深さ方向の濃度分布を持ち、この値を適切に調整することが必要となる。太陽電池の場合、ｐ型層の厚さによりその最適な条件は異なるが、加速電圧は５〜２５ｋｅＶの範囲で設定した。本実施例では１０ｋｅＶとした。ドーズ量１．０×１０14／ｃｍ2 、加速電圧１０ｋｅＶの条件でＢを注入したとき、膜中に注入されたＢの濃度は、２次イオン質量分析法により調べられ、ピーク位置の濃度で５×１０19／ｃｍ3 の濃度が得られた。
【００６７】
実験の結果によれば、膜中に注入されるＢの量は、ドーズ量にほぼ比例して変化し、ドーズ量を１．０×１０15／ｃｍ2 とすれば、５×１０20／ｃｍ3 の濃度が得られた。
【００６８】
また、加速電圧を高め、第２の微結晶シリコン膜と、実質的に真性な非晶質シリコン膜の連続的に変化した第２の微結晶シリコン膜との界面近傍の領域とに前記ｐ型不純物元素を注入しても良い。太陽電池の技術分野において、ｐ／ｉ界面におけるｐ型不純物濃度を連続的に変化させて、その界面の接合性を改善する方法は従来から知られた技術である。従来技術では、成膜工程で微量のｐ型不純物元素を含むガスを、コンピュータ等を使用して、精密に制御する必要があったが、本発明によれば、イオンドープ法の工程において、加速電圧のみを制御すれば良いので、この界面及びその近傍における不純物濃度の膜の厚さ方向の制御がよりやりやすくなった。
【００６９】
注入されたＢ元素はこのままではｐ型不純物元素として作用しないので、加熱処理による活性化の工程が必要となる。加熱処理の工程は、大気雰囲気中、窒素雰囲気中、または、水素雰囲気中で行えば良く、温度は２００〜４５０℃の範囲で可能であり、好ましくは３００〜４００℃の範囲で行うと良い。ここでは、３００℃で２時間の加熱処理を行った。（図１(h) ）
【００７０】
微結晶シリコンの成膜後の導電率は約５×１０-4Ｓ／ｃｍであり、３００℃の加熱処理で２〜３×１０-0Ｓ／ｃｍまで増加することが確認された。さらに、不純物元素を何ら注入しない微結晶シリコン膜においても、導電率は、約１．１×１０-2Ｓ／ｃｍまで増加することが確認された。また、不純物元素を何ら注入しない微結晶シリコン膜はｎ型の導電性を有していることが確認された。
【００７１】
以上の工程で、複数個のユニットセル１１０ａ、１１０ｂ、１１０ｃを直列接続した太陽電池を作製することができた。本実施例で示した太陽電池の作製方法は、第１の電極を形成する工程、第１の微結晶シリコン膜を形成する工程、実質的に真性な非晶質シリコン膜を形成する工程、第２の微結晶シリコン膜を形成する工程、第２の微結晶シリコン膜にＰ型決定不純物元素を注入する工程、第１及び第２の微結晶シリコン膜と実質的に真性な非晶質シリコン膜に加熱する工程、第２の電極を形成する工程から成り、第１または第２の電極を公知の方法でパターニングして、基板の表面上の所定の位置に配列させる工程を加えれば、太陽電池の直列接続構造や、イメージセンサや、フォトセンサの作製に適用できる。
【００７２】
【発明の効果】
本発明によれば、ｐ型及びｎ型の微結晶シリコン膜と実質的に真性なｉ型の非晶質シリコン膜とを成膜する工程において、ｐ型やｎ型不純物による汚染を考慮する必要がなく、例えば、同一成膜室で連続して成膜することも可能となる。具体的には、ｐ型及びｎ型の微結晶シリコン膜と実質的に真性な非晶質シリコン膜とは、ＳｉＨ4 ガスまたはＳｉ2 Ｈ6 ガスとＨ2 ガスとからのみで作製することができるため、同一反応室に設けられた同一のグロー放電プラズマ発生手段により成膜することが出来る。このことは、プラズマＣＶＤ装置の構成を簡略化することを可能とする。さらに、ｐ型及びｎ型の微結晶シリコン膜と実質的に真性な非晶質シリコン膜との作製を、グロー放電プラズマを維持したまま連続して実施することも可能となる。
【００７３】
従って、本発明によれば、第１の電極を形成する工程、第１の微結晶シリコン膜を形成する工程と、実質的に真性な非晶質シリコン膜を形成する工程と、第２の微結晶シリコン膜を形成する工程と、第２の微結晶シリコン膜にＰ型決定不純物元素を注入する工程と、第１及び第２の微結晶シリコン膜と実質的に真性な非晶質シリコン膜に加熱する工程と、によりｐ型及びｎ型の導電性を示す微結晶シリコン膜と、実質的に真性な非晶質シリコン膜とを得ることが出来、ｐｉｎ接合を形成することが出来る。従って、従来の技術であったｎ型不純物元素を使用しなくても良い。
【００７４】
前記第１と第２の微結晶シリコン膜と実質的に真性な非晶質シリコン膜とは、ＳｉＨ4 ガスとＨ2 ガスとから作製することが出来るため、それぞれの膜を作製するときに必ずしもガスの切り替えをする必要がない。従って、従来の工程で必要とされていたような、基板の反応室から反応室への移動や、ガスの導入と排気にかかる時間が不要となり、工程処理能力が向上させることができる。
【００７５】
また、本発明によれば、ｐ型及びｎ型の微結晶シリコン膜と実質的に真性な非晶質シリコン膜とは、複数の反応室を有するプラズマＣＶＤ装置のそれぞれの反応室で、同時に、または、それぞれに、作製することが可能となり、工程処理能力を向上させることが出来る。
【００７６】
また、イオンドープ法を用いてｐ型の導電型決定不純物元素を、第２の微結晶半導体膜の表面より注入することで、注入時の加速電圧をの制御によりｐ型不純物の膜厚方向の濃度分布を容易に制御することが出来る。
【図面の簡単な説明】
【図１】実施例の光電変換装置の作製方法の一例を示す概略図
【図２】実施例の光電変換装置を作製する為に適用されるプラズマＣＶＤ装置の構成を示す概略図
【図３】実施例により得られたｐ型及びｎ型の導電性を示す微結晶シリコン膜の加熱処理温度による導電率の変化を示す図
【符号の説明】
１０１・・・・・・基板
１０２・・・・・・第１の電極
１０３・・・・・・第１の微結晶シリコン膜（ｎ型）
１０４・・・・・・実質的に真性な非晶質シリコン膜（ｉ型）
１０５ａ・・・・第２の微結晶シリコン膜（活性化前）
１０５ｂ・・・・第２の微結晶シリコン膜（活性化後）
１０６・・・・・・第２の電極
１０７ａ、１０７ｂ・・・第１の開孔
１０８ａ、１０８ｂ・・・第２の開孔
１０９ａ、１０９ｂ・・・・第１の絶縁樹脂領域
１１０ａ、１１０ｂ、１１０ｃ・・・・・・・・ユニットセル
１１１ａ、１１１ｂ・・・・第２の絶縁樹脂領域
１１２ａ、１１２ｂ・・・・第３の開孔
１１２ａ、１１２ｂ・・・・補助電極
２０１・・・・・・・・・・トランスファー室
２０２・・・・・・・・・・基板搬出搬入室
２０３ａ、２０３ｂ、２０３ｃ・・・・・・・・反応室
２０４・・・・・・・・・・グロー放電プラズマ発生手段
２０５・・・・・・・・・・反応ガス供給手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a photoelectric conversion device typified by a solar cell or an image input sensor.
[0002]
[Prior art]
An amorphous silicon film can be produced in a large area at a low temperature of 400 ° C. or lower as compared with a crystalline silicon material, and a thickness of about 1 μm necessary for absorbing light as a photoelectric conversion layer is sufficient. It is characterized by being. For this reason, it has been suggested that silicon resources can be saved and manufacturing energy can be reduced, and has been attracting attention as a low-cost material.
[0003]
In conventional techniques, a photoelectric conversion layer such as a solar cell, an image sensor, or a photosensor generally uses a diode-type structure in which a pin junction is formed in order to increase photoelectric conversion efficiency and photoresponsiveness. . Here, it is possible to form all of the p-type and n-type semiconductor films and the substantially intrinsic i-type semiconductor film with an amorphous silicon film, but in order to obtain good photoelectric conversion characteristics. It has been known that good photoelectric conversion characteristics can be obtained by using a microcrystalline silicon material for p-type and n-type semiconductor films. This is because, in an element having this structure, the i-type amorphous silicon film is responsible for light absorption and the accompanying charge generation, and therefore it is desirable that the p-type and n-type semiconductor films have high light transmittance, and This is because a material having high conductivity is required to obtain a good contact with the electrode. In response to such a demand, the microcrystalline silicon film is a suitable material because it has a characteristic that combines low light absorption and high electrical conductivity.
[0004]
The amorphous silicon film is produced by a chemical deposition method (plasma CVD method) using glow discharge plasma under reduced pressure. In the plasma CVD method, a reaction chamber, an exhaust means for keeping the reaction chamber under reduced pressure, a gas introduction means for introducing a source gas, a means for generating glow discharge plasma in the reaction chamber, and a means for holding and heating the substrate Is used. The source gas is silane (SiH Four ) Gas is usually used, but disilane (Si 2 H 6 ) Gas may be used, and the source gas may be hydrogen gas (H 2 It was also possible to use after diluting with).
[0005]
On the other hand, the microcrystalline silicon film uses SiH as a source gas. Four Gas and H 2 A mixed gas with gas is used, and SiH Four H against gas 2 It was possible to obtain a film with an increased gas dilution ratio. A microcrystalline silicon film to which no p-type or n-type conductivity-determining impurity element is added is known to exhibit n-type conductivity by itself, but usually has a p-type or n-type conductivity type. For control purposes, the source gas is prepared by simultaneously adding an impurity gas containing p-type and n-type conductivity determining elements during film formation. In the field of semiconductors, p-type conductivity determining elements include elements represented by boron (B), aluminum (Al), gallium (Ga), and indium (In), and n-type conductivity determining elements. For example, elements represented by phosphorus (P), arsenic (As), and antimony (Sb) are known. In the normal plasma CVD method, B 2 H 6 And PH Three The film is formed by mixing an impurity gas represented by The amount of impurity gas added at this time is SiH. Four The concentration was about 0.1% to 5%, and at most 10% or less.
[0006]
[Problems to be solved by the invention]
The basic process of a photoelectric conversion device such as a solar cell or an image sensor manufactured on a substrate is to form a first electrode on the substrate and to make a photoelectric conversion consisting of a pin junction in close contact with the first electrode. A layer is formed, and further a second electrode is stacked. In producing a pin junction, in order to improve the characteristics of the junction interface, film formation is usually performed without turning off the vacuum.
[0007]
At this time, when the impurity gas is added to the source gas in order to form a p-type or n-type semiconductor film, a very small amount of the impurity gas and its reaction product are generated in the reaction chamber or in the glow discharge plasma generating means. It has been known that the residual electrode adheres to the discharge electrode. Here, when a substantially intrinsic i-type amorphous silicon film is formed continuously without adding impurity gas in the same reaction chamber, the residual impurities are detached and newly taken into the film. There was a problem that would be lost. A substantially intrinsic i-type amorphous silicon film has a defect density of about 1 × 10 6 in the film. 16 / Cm Three Since it is fabricated to have the following values, there is a problem that even if the impurity element is incorporated at a concentration of several tens of ppm to several hundreds of ppm, the order of impurities is formed to change the film characteristics. .
[0008]
To solve such a problem, a multi-chamber separation type CVD apparatus in which a plurality of reaction chambers are provided in a plasma CVD apparatus, and each reaction chamber is separated by a gate valve between the reaction chamber and another reaction chamber. Has been devised. Therefore, according to the prior art, in order to form a pin junction, it is necessary to provide at least three independent reaction chambers for forming p-type, i-type, and n-type semiconductor films.
[0009]
As a result, the plasma CVD apparatus corresponds to each reaction chamber with SiH. Four , H 2 , B 2 H 6 , PH Three It is necessary to provide gas introducing means, exhaust means, glow discharge plasma generating means, etc. for introducing the gas, etc., resulting in a complicated and large-scale configuration. Therefore, a great amount of labor has been required from the aspect of maintenance and management of the apparatus.
[0010]
Further, from the viewpoint of the process, every time a semiconductor film of one conductivity type is formed, the steps of moving the substrate from one reaction chamber to another reaction chamber, introducing the reaction gas, and exhausting the reaction gas It was necessary to repeat this process sequentially. Therefore, shortening the time for forming the photoelectric conversion layer is naturally limited. Even if the actual film formation time is shortened by using the high-speed film formation technique, the time required for transporting the substrate and introducing and exhausting the gas has been a problem that cannot be ignored.
[0011]
Further, in the technical field of conventional solar cells, a method for improving the bonding property by continuously changing the p-type impurity concentration at the p / i interface of the photoelectric conversion layer to form the interface continuity is known. It has been. In the prior art, it is necessary to precisely control a gas containing a small amount of a p-type impurity element using a computer or the like in a film forming process.
[0012]
[Means for Solving the Problems]
As a means for solving the above problems, the present invention separates the step of forming the amorphous semiconductor layer and the microcrystalline semiconductor layer from the step of controlling the conductivity type by adding impurities to the microcrystalline semiconductor layer. A method for forming a photoelectric conversion layer is disclosed.
[0013]
The present invention does not add a p-type or n-type conductivity-determining impurity element in close contact with the first electrode in order to increase productivity in a photoelectric conversion layer manufacturing process typified by plasma CVD. A step of forming a photoelectric conversion layer made of the first and second microcrystalline semiconductor films manufactured in step 1 and a substantially intrinsic amorphous semiconductor film, and a second layer in close contact with the photoelectric conversion layer. A step of forming an electrode; and a step of injecting a p-type conductivity-determining impurity element into the microcrystalline semiconductor film from the surface of the second electrode and heating.
[0014]
According to the invention, a photoelectric conversion layer including the first microcrystalline semiconductor film, the substantially intrinsic amorphous semiconductor film, and the second microcrystalline semiconductor film is formed, and the second microcrystalline semiconductor film is formed. From the surface of the second electrode provided in close contact with the microcrystalline semiconductor film, the interface between the second microcrystalline silicon film and the second microcrystalline silicon film of a substantially intrinsic amorphous silicon film A photoelectric conversion device is manufactured by injecting a P-type conductivity-determining impurity element in the vicinity and heating.
[0015]
In addition, according to the present invention, the first and second microcrystalline semiconductor films formed without adding a p-type or n-type conductivity-determining impurity element to prevent impurity gas contamination by the plasma CVD method. On the other hand, the first microcrystalline semiconductor film and the second microcrystalline semiconductor film into which the p-type conductivity-determining impurity element has been implanted have p-type and n-type conductivity by heating. A microcrystalline semiconductor film is obtained and a photoelectric conversion layer is manufactured.
[0016]
In the present invention, it is the most desirable embodiment that a microcrystalline silicon film is applied to the microcrystalline semiconductor film and an amorphous silicon film is applied to the amorphous semiconductor film. As the amorphous semiconductor film, an amorphous silicon carbide film, an amorphous silicon germanium film, or an amorphous silicon tin film can be applied.
[0017]
As a method for injecting the p-type conductivity determining impurity element from the surface of the second electrode, an ion doping method is an example of a preferred embodiment of the present invention.
[0018]
[Action]
According to the present invention, it is not necessary to add a p-type or n-type conductivity-determining impurity element to the conventional step of forming p-type and n-type microcrystalline semiconductor films. This is because it is not necessary to consider the contamination due to the impurities in the step of forming the p-type and n-type microcrystalline semiconductor films and the substantially intrinsic i-type amorphous semiconductor film. It is also possible to form a film continuously in the film formation chamber. Specifically, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film are SiH. Four Gas or Si 2 H 6 Gas and H 2 Since it is produced only from gas, it can be formed by the same glow discharge plasma generating means provided in the same reaction chamber. Further, it becomes possible to continuously produce p-type and n-type microcrystalline silicon films and substantially intrinsic amorphous silicon films while maintaining glow discharge plasma.
[0019]
Further, according to the present invention, there is no need to introduce an impurity gas in the step of forming a p-type and n-type microcrystalline semiconductor film and a substantially intrinsic i-type amorphous semiconductor film. Since the influence of impurity contamination in the apparatus is reduced, the number of reaction chambers is substantially one, and the configuration of the plasma CVD apparatus can be simplified.
[0020]
Therefore, according to the present invention, a step of forming a first microcrystalline semiconductor film, a step of forming a substantially intrinsic amorphous semiconductor film, a step of forming a second microcrystalline semiconductor film, A step of implanting a p-type determining impurity element into the second microcrystalline semiconductor film, and a step of heating the first and second microcrystalline semiconductor films and the substantially intrinsic amorphous semiconductor film, A microcrystalline semiconductor film exhibiting n-type conductivity and a substantially intrinsic amorphous semiconductor film can be obtained, and a pin junction can be formed. A microcrystalline silicon film to which no p-type or n-type conductivity determining impurity element is added exhibits n-type conductivity by itself. It has been found that even when a pin junction is formed using this n-type conductive microcrystalline silicon film as the first microcrystalline semiconductor film, a good photoelectric conversion layer can be obtained. Therefore, it is not necessary to use the conventional n-type impurity element.
[0021]
In a preferred embodiment of the present invention, the first and second microcrystalline silicon films and the substantially intrinsic amorphous silicon film are SiH. Four Gas and H 2 Since it can be produced from gas, it is not always necessary to switch the gas when producing each film. Therefore, the time required for the movement of the substrate from the reaction chamber to the reaction chamber and the introduction and exhaust of gas as required in the conventional process becomes unnecessary, and the process throughput can be improved.
[0022]
Further, according to the present invention, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film are simultaneously formed in each reaction chamber of a plasma CVD apparatus having a plurality of reaction chambers. Alternatively, each can be manufactured, and process throughput can be improved.
[0023]
Further, by implanting a p-type conductivity-determining impurity element from the surface of the second microcrystalline semiconductor film using an ion doping method, the concentration distribution in the film thickness direction of the p-type impurity can be easily controlled. it can.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
[0025]
【Example】
EXAMPLES The present invention will be specifically described below with reference to examples, but the present invention is not limited to the following examples.
[0026]
[Example 1]
An example of an embodiment according to the present invention will be described according to the steps of the solar cell shown in FIG. The substrate 101 may be made of a material having a flattened insulating surface and a heat resistance temperature of about 450 ° C. at the maximum. Here, a commercially available alkali-free glass was used.
[0027]
A first electrode is formed on the surface of the substrate 101. The first electrode 102 was formed using a known method typified by a vacuum evaporation method or a sputtering method. The material used for the first electrode 102 may be a light-reflective metal electrode selected from Al, Ag, Ti, Cr, Ni, and Pt. A necessary film thickness is about 100 nm to 300 nm, but even a thickness outside this range is not related to the constituent elements of the present invention. Here, Ti was formed to a thickness of 250 nm by sputtering. (Fig. 1 (a))
[0028]
Next, a step of forming a microcrystalline silicon film and an amorphous silicon film to be a photoelectric conversion layer on the surface of the first electrode 102 was performed. The first microcrystalline silicon film 103, the substantially intrinsic amorphous silicon film 104, the p-type or n-type conductivity-determining impurity element without adding the p-type or n-type conductivity-determining impurity element The second microcrystalline silicon film 105a was formed by plasma CVD without adding. (Fig. 1 (b))
[0029]
FIG. 2 is a conceptual diagram of a single wafer plasma CVD apparatus used in this embodiment. The plasma CVD apparatus may have a structure according to the prior art, and includes a substrate carry-in / carry-in chamber 202 and a plurality of reaction chambers 203a, 203b, and 203c centered on a substrate transfer chamber 201, and each reaction chamber has a plasma generating means 204. Is provided. Although not shown, each reaction chamber is provided with an exhaust means for keeping the reaction chamber under reduced pressure and a means for holding and heating the substrate. According to the present invention, the first and second microcrystalline silicon layers and the substantially intrinsic amorphous silicon layer are SiH. Four Gas and H 2 Since only two types of gas need be supplied, the same discharge means can be used in the same reaction chamber. Therefore, when the single-wafer plasma CVD apparatus having the conventional structure shown in FIG. 2 is used, the same film formation can be performed in each of the plurality of reaction chambers.
[0030]
Although not used in this embodiment, an in-line type plasma CVD apparatus having a configuration in which a substrate loading / unloading chamber and one or a plurality of reaction chambers are connected in series may be used.
[0031]
In this step, the first microcrystalline silicon film 103 and the second microcrystalline silicon film 105a formed without adding the p-type or n-type conductivity determining impurity element were formed under the same conditions. Specifically, SiH Four Flow rate 2sccm, H 2 The flow rate is 200 sccm, the pressure is kept at 133 Pa, and 120 mW / cm. 2 Of RF (13.56 MHz) was applied to form a film. At this time, the substrate temperature was kept at 160 ° C. The conditions for forming the microcrystalline silicon film are basically known techniques and are not limited to the above film forming conditions. The range of applicable film formation conditions is SiH. Four : H 2 = 1: 30 to 100, pressure 5 to 266 Pa, RF power density 10 to 250 mW / cm 2 The substrate temperature is 80 to 300 ° C. The first microcrystalline silicon film 103 may be deposited in the range of 10 to 80 nm, and the second microcrystalline silicon film 105a may be deposited in the range of 5 to 50 nm. In this embodiment, the first microcrystalline silicon film 103 is formed. 103 was set to 30 nm, and the second microcrystalline silicon film 105a was set to 25 nm.
[0032]
The substantially intrinsic amorphous silicon film 104 is made of SiH. Four Flow rate 40sccm, H 2 The flow rate is 360 sccm, the pressure is kept at 133 Pa, and 48 mW / cm. 2 Of RF (13.56 MHz) was applied to form a film. At this time, the substrate temperature was kept at 160 ° C. The film formation conditions for the amorphous silicon film are basically known techniques and are not limited to the above film formation conditions. The range of applicable film formation conditions is SiH. Four H for gas 2 The gas ratio may be selected in the range of 0% to 95%, pressure 5 to 266 Pa, RF power density 5 to 100 mW / cm. 2 The substrate temperature is 80 to 350 ° C. The deposited film thickness is desirably in the range of 100 to 2000 nm, and in this example, the film was formed with a thickness of 1000 nm.
[0033]
Also, instead of a substantially intrinsic amorphous silicon film, SiH Four In addition to gas, carbon (C), germanium (Ge), tin (Sn) hydride, fluoride, chloride gas is introduced to form amorphous silicon carbide film, amorphous silicon germanium film It is also possible to form an amorphous silicon tin film.
[0034]
After the above steps, an integration processing step of dividing the photoelectric conversion layer and the electrode in the same substrate plane and connecting them in series was performed. The integration process is performed by a known technique, and includes a step of forming a hole in the photoelectric conversion layer and the electrode by a laser scribe method and a step of forming an insulating resin by a screen printing method. Matters relating to the design of the integration process are according to known examples and will not be described in detail here.
[0035]
The first openings 107a and 107b are insulating separation openings formed in the photoelectric conversion layer and the first electrode, and these openings form a plurality of unit cells on the same substrate surface. Is for the purpose. The second openings 108a and 108b are provided adjacent to the first openings 107a and 107b, respectively, for connecting the adjacent first electrode and the second electrode. The opening was formed by a laser scribing method. (Fig. 1 (c))
[0036]
After forming the first opening and the second opening, an insulating resin was printed by a screen printing method. As the insulating resin, first insulating resin regions 109a and 109b and second insulating resin regions 111a and 111b were formed. The first insulating resin regions 109a and 109b are formed on and filling the first openings 107a and 107b, and the second insulating resin regions 111a and 111b are formed as the second openings 108a and 108b. Is provided adjacent to. A commercially available insulating resin may be used, but an acrylic or urethane resin is desirable and can be fired at about 200 ° C. The thickness of the insulating resin is not particularly limited, but here it is 20 μm thick. (Fig. 1 (d))
[0037]
The second electrode 106 was formed so as to cover the second microcrystalline silicon film 105a, the first insulating resin regions 109a and 109b, and the second insulating resin regions 111a and 111b. The second electrode 106 is a transparent electrode, and a known method typified by a vacuum evaporation method or a sputtering method may be used. Specifically, In 2 O Three , SnO 2 ZnO, ITO film, or the like may be used. Here, the ITO film is formed by sputtering to a thickness of 70 nm. (Fig. 1 (e))
[0038]
The third openings 112a and 112b that divide the second electrode 106 into the respective unit cells were formed on the second insulating resin region by a laser scribing method adjacent to the second openings. (Fig. 1 (f))
[0039]
Since the second electrode 106 has a relatively high resistivity, it is more desirable to form the auxiliary electrode 113. The auxiliary electrodes 113a and 113b are provided in close contact with the second electrode 106 and are formed so as to cover the second openings 108a and 108b. The auxiliary electrode is formed of a highly conductive metal material, and here, silver (Ag) is formed in a comb shape by a screen printing method. (Fig. 1 (f))
[0040]
After the above steps, p-type conductivity determining impurities are introduced from the surface of the second electrode into the second microcrystalline silicon film 105a by ion doping to form the p-type microcrystalline silicon film 105b. The process to do was performed. Impurities that can be controlled to valence electrons in the p-type with respect to the microcrystalline silicon film include elements of Group IIIb of the periodic table such as boron (B), aluminum (Al), gallium (Ga), and indium (In) It ’s fine. In the ion doping method, a gas such as a hydride, chloride, or fluoride of the impurity element is turned into plasma, the generated impurity element is ionized, and an electric field is applied in a direction to accelerate the substrate, thereby applying an electric field to the substrate. It is a method of injection. In this embodiment, B 2 H 6 Gas was used. The dose is 2.0 × 10 13 ~ 5.0 × 10 15 / Cm 2 In this case, 1.0 × 10 14 / Cm 2 It was. (Fig. 1 (g))
[0041]
In the ion doping method, the implanted element has a concentration distribution in the depth direction depending on the acceleration voltage, and it is necessary to appropriately adjust this value. In the case of a solar cell, although the optimum conditions differ depending on the thickness of the p-type layer, the acceleration voltage was set in the range of 5 to 25 keV. In this embodiment, it was set to 15 keV. Dose amount 1.0 × 10 14 / Cm 2 When B is implanted under the condition of an acceleration voltage of 10 keV, the concentration of B implanted into the film is examined by secondary ion mass spectrometry, and the concentration at the peak position is 5 × 10 5. 19 / Cm Three Concentration was obtained.
[0042]
Further, the acceleration voltage is increased, and the p-type impurity element is implanted into a region in the vicinity of the interface between the second microcrystalline silicon film and the second microcrystalline silicon film of a substantially intrinsic amorphous silicon film. You may do it. In the technical field of solar cells, a method for improving the junction characteristics of an interface by continuously changing the p-type impurity concentration at the p / i interface is a conventionally known technique. In the prior art, in the film formation process, it was necessary to precisely control a gas containing a small amount of p-type impurity element using a computer or the like. According to the present invention, in the ion doping process, Since only the accelerating voltage needs to be controlled, the film thickness direction of the impurity concentration at this interface and in the vicinity thereof can be controlled more precisely.
[0043]
Since the implanted B element does not act as a p-type impurity element as it is, an activation step by heat treatment is required. The heat treatment step may be performed in an air atmosphere, a nitrogen atmosphere, or a hydrogen atmosphere, and the temperature may be in the range of 200 to 450 ° C., and preferably in the range of 300 to 400 ° C. Here, heat treatment was performed at 300 ° C. for 2 hours. (Fig. 1 (h))
[0044]
The change in conductivity due to the heat treatment of the microcrystalline silicon film has been confirmed in advance by experiments. The result is shown in FIG. SiH Four Gas and H 2 The conductivity after forming the microcrystalline silicon film made from the gas is about 5 × 10 -Four Although it was S / cm, the conductivity could be increased by injecting and heating p-type impurities as in the configuration of the present invention. Conductivity is 2 to 3 × 10 by heat treatment at 300 ° C. -0 It was confirmed that it increased to S / cm. Further, when the microcrystalline silicon film not implanted with any impurity element is similarly heated, the conductivity is about 1.1 × 10 10. -2 It was confirmed that it increased to S / cm. It was also confirmed that the microcrystalline silicon film into which no impurity element was implanted had n-type conductivity.
[0045]
Through the above steps, a photoelectric conversion layer including the first n-type microcrystalline silicon film, the substantially intrinsic amorphous silicon film, and the second p-type microcrystalline silicon film can be formed. It was.
[0046]
Through the above steps, a solar cell in which a plurality of unit cells 110a, 110b, 110c were connected in series could be manufactured. The method for manufacturing a solar cell shown in this example includes a step of forming a first electrode, a step of forming a first microcrystalline silicon film, a step of forming a substantially intrinsic amorphous silicon film, A step of forming a second microcrystalline silicon film, a step of implanting a P-type determining impurity element into the second microcrystalline silicon film, and an amorphous silicon film substantially intrinsic to the first and second microcrystalline silicon films. A step of forming a second electrode, and a step of patterning the first or second electrode by a known method and arranging them at predetermined positions on the surface of the substrate. It can be applied to the production of serial connection structures, image sensors, and photosensors.
[0047]
[Example 2]
Another example of the embodiment according to the present invention will be described according to the process of the solar cell shown in FIG. The substrate 101 may be made of a material having a flattened insulating surface and a heat resistance temperature of about 450 ° C. at the maximum. Here, a commercially available alkali-free glass was used.
[0048]
A first electrode is formed on the surface of the substrate 101. The first electrode 102 was formed using a known method typified by a vacuum evaporation method or a sputtering method. The material used for the first electrode 102 may be a light-reflective metal electrode selected from Al, Ag, Ti, Cr, Ni, and Pt. A necessary film thickness is about 100 nm to 300 nm, but even a thickness outside this range is not related to the constituent elements of the present invention. Here, Ti was formed to a thickness of 300 nm by a sputtering method. (Fig. 1 (a))
[0049]
Next, a step of forming a microcrystalline silicon layer and an amorphous silicon layer to be a photoelectric conversion layer on the surface of the first electrode 102 was performed. The first microcrystalline silicon film 103, the substantially intrinsic amorphous silicon film 104, the p-type or n-type conductivity-determining impurity element without adding the p-type or n-type conductivity-determining impurity element The second microcrystalline silicon film 105a was formed by plasma CVD without adding. (Fig. 1 (b))
[0050]
FIG. 2 is a conceptual diagram of a single wafer plasma CVD apparatus used in this embodiment. The plasma CVD apparatus may have a structure according to the prior art, and includes a substrate carry-in / carry-in chamber 202 and a plurality of reaction chambers 203a, 203b, 203c, centering on a substrate transfer chamber 201, and each reaction chamber has plasma generating means 204. Is provided. Although not shown, each reaction chamber is provided with a substrate heating means, and the configuration of other exhaust means and the like is in accordance with the prior art. According to the present invention, the first and second microcrystalline silicon layers and the substantially intrinsic amorphous silicon layer are SiH. Four Gas and H 2 Since only two types of gas need be supplied, the same discharge means can be used in the same reaction chamber. Therefore, when the single-wafer plasma CVD apparatus having the conventional structure shown in FIG. 2 is used, the same film formation can be performed in each of the plurality of reaction chambers.
[0051]
Although not used in this embodiment, an in-line type plasma CVD apparatus having a configuration in which a substrate loading / unloading chamber and one or a plurality of reaction chambers are connected in series may be used.
[0052]
According to the present invention, the first microcrystalline silicon film 103, the substantially intrinsic amorphous silicon film 104, and the second microcrystalline silicon film 105a are the same SiH. Four Gas and H 2 Since it can be produced from the gas in the same reaction chamber, continuous film formation is possible only by changing the conditions during film formation as appropriate. Specifically, the gas mixture ratio, discharge power, and reaction gas pressure may be adjusted.
[0053]
In this step, the first microcrystalline silicon film 103 formed without adding the p-type or n-type conductivity determining impurity element and the second microcrystalline silicon film 105a were formed under the same conditions. Specifically, SiH Four Flow rate 4sccm, H 2 The flow rate is 400 sccm, the pressure is kept at 133 Pa, and 120 mW / cm. 2 Of RF (13.56 MHz) was applied to form a film. At this time, the substrate temperature was kept at 160 ° C. The conditions for forming the microcrystalline silicon film are basically known techniques and are not limited to the above film forming conditions. The range of applicable film formation conditions is SiH. Four : H 2 = 1: 30 to 100, pressure 5 to 266 Pa, RF power density 10 to 250 mW / cm 2 The substrate temperature is 80 to 300 ° C.
[0054]
The thickness of the first microcrystalline silicon film 103 is determined by the deposition time based on the deposition rate obtained in advance, and here the thickness is 30 nm. And SiH Four Gas and H 2 A substantially intrinsic amorphous silicon film 104 was produced without stopping the supply of the reactive gas and the glow discharge. Specifically, SiH Four Increase the gas flow rate from 4 sccm to 40 sccm, 2 While reducing the gas flow rate from 400 seem to 360 seem, the RF power density is 120 mW / cm 2 To 48mW / cm 2 Changed to. Here, the gas flow rate and the amount of change over time of the RF power density are design issues and are not described here. At this time, the substrate temperature was maintained at 160 ° C. and the pressure was maintained at 133 Pa.
[0055]
The film formation conditions for the amorphous silicon film are basically known techniques and are not limited to the above film formation conditions. The range of applicable film formation conditions is SiH. Four H for gas 2 The gas ratio may be selected in the range of 0% to 95%, pressure 5 to 266 Pa, RF power density 5 to 100 mW / cm. 2 The substrate temperature is 80 to 350 ° C.
[0056]
The thickness of the substantially intrinsic amorphous silicon film 104 is also determined by the deposition time based on the deposition rate, and here, the thickness is 1000 nm. And SiH Four Gas and H 2 The second microcrystalline silicon film 105a was manufactured without stopping the supply of the reactive gas and the glow discharge. Specifically, SiH Four Reduce the gas flow rate from 40 sccm to 4 sccm, 2 While increasing the gas flow rate from 360 sccm to 400 sccm, the RF power density is 4 mW / cm. 2 To 120mW / cm 2 Changed to. At this time, the substrate temperature was maintained at 160 ° C. and the pressure was maintained at 133 Pa. The second microcrystalline silicon film 105a was set to have a thickness of 25 nm.
[0057]
In addition, instead of the substantially intrinsic amorphous silicon film in the above process, SiH Four In addition to gas, carbon (C), germanium (Ge), tin (Sn) hydride, fluoride, chloride gas is introduced to form amorphous silicon carbide film, amorphous silicon germanium film It is also possible to form an amorphous silicon tin film.
[0058]
By taking the steps shown in the present embodiment, a junction having a continuously changing structure is formed from the microcrystalline silicon film to the amorphous silicon film and from the amorphous silicon film to the microcrystalline silicon film. I was able to.
[0059]
After the above steps, an integration processing step of dividing the photoelectric conversion layer and the electrode in the same substrate plane and connecting them in series was performed. The integration process is performed by a known technique, and includes a step of forming a hole in the photoelectric conversion layer and the electrode by a laser scribe method and a step of forming an insulating resin by a screen printing method. Matters relating to the design of the integration process are according to known examples and will not be described in detail here.
[0060]
The first openings 107a and 107b are insulating separation openings formed in the photoelectric conversion layer and the first electrode, and a plurality of unit cells are formed on the same substrate surface by the openings. The The second openings 108a and 108b are provided adjacent to the first openings 107a and 107b, respectively, and are openings for connecting the adjacent first electrode and the second electrode. The above was performed by the laser scribing method. (Fig. 1 (c))
[0061]
After forming the first opening and the second opening, an insulating resin was printed by a screen printing method. As the insulating resin, first insulating resin regions 109a and 109b and second insulating resin regions 111a and 111b were formed. The first insulating resin regions 109a and 109b are formed on and filling the first openings 107a and 107b, and the second insulating resin regions 111a and 111b are formed as the second openings 108a and 108b. Are provided adjacent to each other. A commercially available insulating resin may be used, but an acrylic or urethane resin is desirable and can be fired at about 200 ° C. The thickness of the insulating resin is not particularly limited, but here it is 20 μm thick. (Fig. 1 (d))
[0062]
The second electrode 106 was formed so as to cover the second microcrystalline silicon film 105a, the first insulating resin regions 109a and 109b, and the second insulating resin regions 111a and 111b. The second electrode 106 is a transparent electrode, and a known method typified by a vacuum evaporation method or a sputtering method may be used. Specifically, In 2 O Three , SnO 2 ZnO, ITO film, or the like may be used. Here, the ITO film is formed by sputtering to a thickness of 70 nm. (Fig. 1 (e))
[0063]
The third openings 111a and 111b that separate the second electrode 106 into unit cells were formed on the second insulating resin region by a laser scribing method adjacent to the second opening. (Fig. 1 (f))
[0064]
Since the second electrode 106 has a relatively high resistivity, it is more desirable to form the auxiliary electrodes 113a and 113b. The auxiliary electrode 112 is provided in close contact with the second electrode 106 and is formed so as to cover the second openings 108a and 108b. The auxiliary electrode is formed of a highly conductive metal material, and here, silver (Ag) is formed in a comb shape by a screen printing method. (Fig. 1 (f))
[0065]
After the above steps, p-type conductivity determining impurities are introduced from the surface of the second electrode into the second microcrystalline silicon film 105a by ion doping to form the p-type microcrystalline silicon film 105b. The process to do was performed. Impurities that can be controlled to valence electrons in the p-type with respect to the microcrystalline silicon film include elements of Group IIIb of the periodic table such as boron (B), aluminum (Al), gallium (Ga), and indium (In) It ’s fine. In the ion doping method, a gas such as a hydride, chloride, or fluoride of the impurity element is turned into plasma, the generated impurity element is ionized, and an electric field is applied in a direction to accelerate the substrate, thereby applying an electric field to the substrate. It is a method of injection. In this embodiment, B 2 H 6 Gas was used. The dose is 2.0 × 10 13 ~ 5.0 × 10 15 / Cm 2 In this case, 1.0 × 10 14 / Cm 2 It was. (Fig. 1 (g))
[0066]
In the ion doping method, the implanted element has a concentration distribution in the depth direction depending on the acceleration voltage, and it is necessary to appropriately adjust this value. In the case of a solar cell, although the optimum conditions differ depending on the thickness of the p-type layer, the acceleration voltage was set in the range of 5 to 25 keV. In this embodiment, it was set to 10 keV. Dose amount 1.0 × 10 14 / Cm 2 When B is implanted under the condition of an acceleration voltage of 10 keV, the concentration of B implanted into the film is examined by secondary ion mass spectrometry, and the concentration at the peak position is 5 × 10 5. 19 / Cm Three Concentration was obtained.
[0067]
According to the results of the experiment, the amount of B injected into the film changes almost in proportion to the dose, and the dose is 1.0 × 10 6. 15 / Cm 2 If so, 5 × 10 20 / Cm Three Concentration was obtained.
[0068]
The acceleration voltage is increased, and the p-type is applied to a region in the vicinity of the interface between the second microcrystalline silicon film and the continuously changed second microcrystalline silicon film of the substantially intrinsic amorphous silicon film. An impurity element may be implanted. In the technical field of solar cells, a method of continuously changing the p-type impurity concentration at the p / i interface to improve the bondability at the interface is a conventionally known technique. In the prior art, it was necessary to precisely control a gas containing a small amount of a p-type impurity element using a computer or the like in the film forming process. However, according to the present invention, acceleration is performed in the ion doping process. Since only the voltage needs to be controlled, it becomes easier to control the thickness direction of the film of the impurity concentration at and near the interface.
[0069]
Since the implanted B element does not act as a p-type impurity element as it is, an activation step by heat treatment is required. The heat treatment step may be performed in an air atmosphere, a nitrogen atmosphere, or a hydrogen atmosphere, and the temperature may be in the range of 200 to 450 ° C., and preferably in the range of 300 to 400 ° C. Here, heat treatment was performed at 300 ° C. for 2 hours. (Fig. 1 (h))
[0070]
The conductivity after deposition of microcrystalline silicon is about 5 × 10 -Four S / cm, 2-3 × 10 by heat treatment at 300 ° C. -0 It was confirmed that it increased to S / cm. Furthermore, even in a microcrystalline silicon film into which no impurity element is implanted, the conductivity is about 1.1 × 10 10. -2 It was confirmed that it increased to S / cm. It was also confirmed that the microcrystalline silicon film into which no impurity element was implanted had n-type conductivity.
[0071]
Through the above steps, a solar cell in which a plurality of unit cells 110a, 110b, 110c were connected in series could be manufactured. The method for manufacturing a solar cell shown in this example includes a step of forming a first electrode, a step of forming a first microcrystalline silicon film, a step of forming a substantially intrinsic amorphous silicon film, A step of forming a second microcrystalline silicon film, a step of implanting a P-type determining impurity element into the second microcrystalline silicon film, and an amorphous silicon film substantially intrinsic to the first and second microcrystalline silicon films. A step of forming a second electrode, and a step of patterning the first or second electrode by a known method and arranging them at predetermined positions on the surface of the substrate. It can be applied to the production of serial connection structures, image sensors, and photosensors.
[0072]
【The invention's effect】
According to the present invention, it is necessary to consider contamination due to p-type and n-type impurities in the step of forming the p-type and n-type microcrystalline silicon films and the substantially intrinsic i-type amorphous silicon film. For example, it is possible to continuously form films in the same film forming chamber. Specifically, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film are SiH. Four Gas or Si 2 H 6 Gas and H 2 Since it can be produced only from gas, it can be formed by the same glow discharge plasma generating means provided in the same reaction chamber. This makes it possible to simplify the configuration of the plasma CVD apparatus. Further, it becomes possible to continuously produce p-type and n-type microcrystalline silicon films and substantially intrinsic amorphous silicon films while maintaining glow discharge plasma.
[0073]
Therefore, according to the present invention, the step of forming the first electrode, the step of forming the first microcrystalline silicon film, the step of forming the substantially intrinsic amorphous silicon film, A step of forming a crystalline silicon film; a step of implanting a P-type determining impurity element into the second microcrystalline silicon film; and an amorphous silicon film substantially intrinsic to the first and second microcrystalline silicon films. By the heating step, a microcrystalline silicon film exhibiting p-type and n-type conductivity and a substantially intrinsic amorphous silicon film can be obtained, and a pin junction can be formed. Therefore, it is not necessary to use the conventional n-type impurity element.
[0074]
The first and second microcrystalline silicon films and the substantially intrinsic amorphous silicon film are SiH. Four Gas and H 2 Since it can be produced from gas, it is not always necessary to switch the gas when producing each film. Therefore, the time required for the movement of the substrate from the reaction chamber to the reaction chamber and the introduction and exhaust of gas as required in the conventional process becomes unnecessary, and the process throughput can be improved.
[0075]
Further, according to the present invention, the p-type and n-type microcrystalline silicon films and the substantially intrinsic amorphous silicon film are simultaneously formed in each reaction chamber of a plasma CVD apparatus having a plurality of reaction chambers. Alternatively, each can be manufactured, and process throughput can be improved.
[0076]
In addition, a p-type conductivity-determining impurity element is implanted from the surface of the second microcrystalline semiconductor film using an ion doping method, so that the acceleration voltage at the time of implantation is controlled in the film thickness direction of the p-type impurity. The concentration distribution can be easily controlled.
[Brief description of the drawings]
FIG. 1 is a schematic diagram illustrating an example of a method for manufacturing a photoelectric conversion device according to an embodiment.
FIG. 2 is a schematic diagram showing the configuration of a plasma CVD apparatus applied to produce a photoelectric conversion device of an example.
FIG. 3 is a graph showing a change in conductivity depending on a heat treatment temperature of a microcrystalline silicon film showing p-type and n-type conductivity obtained by an example.
[Explanation of symbols]
101 ・ ・ ・ ・ ・ ・ Board
102... First electrode
103... First microcrystalline silicon film (n-type)
104... Substantially intrinsic amorphous silicon film (i-type)
105a .... Second microcrystalline silicon film (before activation)
105b... Second microcrystalline silicon film (after activation)
106... Second electrode
107a, 107b ... 1st opening
108a, 108b ... second opening
109a, 109b... First insulating resin region
110a , 110b , 110c ... Unit cell
111a, 111b... Second insulating resin region
112a, 112b... Third aperture
112a, 112b... Auxiliary electrode
201 ... Transfer room
202 ..... Board loading / unloading room
203a, 203b, 203c ・ ・ ・ ・ ・ ・ ・ ・ Reaction chamber
204... Glow discharge plasma generation means
205... Reactive gas supply means

Claims (16)

絶縁表面を有する基板上に、第１の電極を形成し、
前記第１の電極上にＮ型及びＰ型の導電型決定不純物元素を添加せずに第１の微結晶半導体膜を反応室内で形成し、
前記第１の微結晶半導体膜上に、実質的に真性な非晶質半導体膜を前記第１の微結晶半導体膜の成膜ガスから切り替えることなく前記反応室内で形成し、
前記実質的に真性な非晶質半導体膜上に、Ｎ型及びＰ型の導電型決定不純物元素を添加せずに第２の微結晶半導体膜を前記第１の微結晶半導体膜及び前記実質的に真性な非晶質半導体膜の成膜ガスから切り替えることなく前記反応室内で形成し、
前記第２の微結晶半導体膜上に第２の電極を形成し、
Ｐ型の導電型決定不純物元素を、前記第２の電極の表面から、前記第２の微結晶半導体膜に注入し、
前記第１及び第２の微結晶半導体膜と、前記実質的に真性な非晶質半導体膜とに３００℃〜４００℃の温度で加熱処理を施すことにより、前記第１の微結晶半導体膜及びＰ型の導電型決定不純物元素が注入された前記第２の微結晶半導体膜の導電率を増加させることを特徴とする光電変換装置の作製方法。Forming a first electrode over a substrate having an insulating surface;
Forming a first microcrystalline semiconductor film in the reaction chamber without adding N-type and P-type conductivity determining impurity elements on the first electrode;
On the first microcrystalline semiconductor film, a substantially intrinsic amorphous semiconductor film is formed in the reaction chamber without switching from a gas for forming the first microcrystalline semiconductor film,
A second microcrystalline semiconductor film is formed on the substantially intrinsic amorphous semiconductor film without adding N-type and P-type conductivity-determining impurity elements, and the first microcrystalline semiconductor film and the substantially microcrystalline semiconductor film. Formed in the reaction chamber without switching from a film-forming gas of an intrinsic amorphous semiconductor film,
Forming a second electrode over the second microcrystalline semiconductor film;
Injecting a P-type conductivity-determining impurity element from the surface of the second electrode into the second microcrystalline semiconductor film,
By subjecting the first and second microcrystalline semiconductor films and the substantially intrinsic amorphous semiconductor film to a heat treatment at a temperature of 300 ° C. to 400 ° C. , the first microcrystalline semiconductor film and A method for manufacturing a photoelectric conversion device, comprising increasing the conductivity of the second microcrystalline semiconductor film into which a P-type conductivity-determining impurity element is implanted . 請求項１において、
前記第２の微結晶半導体膜上に前記第２の電極を形成した後、当該第２の電極上に金属材料でなる第３の電極を形成することを特徴とする光電変換装置の作製方法。In claim 1,
A method for manufacturing a photoelectric conversion device, wherein the second electrode is formed over the second microcrystalline semiconductor film and then a third electrode made of a metal material is formed over the second electrode. 絶縁表面を有する基板上に、第１の電極を形成し、
前記第１の電極上にＮ型及びＰ型の導電型決定不純物元素を添加せずに第１の微結晶半導体膜を反応室内で形成し、
前記第１の微結晶半導体膜上に、実質的に真性な非晶質半導体膜を前記第１の微結晶半導体膜の成膜ガスから切り替えることなく前記反応室内で形成し、
前記実質的に真性な非晶質半導体膜上に、Ｎ型及びＰ型の導電型決定不純物元素を添加せずに第２の微結晶半導体膜を前記第１の微結晶半導体膜及び前記実質的に真性な非晶質半導体膜の成膜ガスから切り替えることなく前記反応室内で形成し、
前記第１の電極、前記第１の微結晶半導体膜、前記実質的に真性な非晶質半導体膜、及び前記第２の微結晶半導体膜を貫通して、隣接する第１及び第２の開孔を複数形成し、
前記複数の第１の開孔にそれぞれ絶縁樹脂を充填し、
前記第２の微結晶半導体膜及び前記複数の絶縁樹脂を覆って第２の電極を形成して、前記第１の電極及び当該第２の電極とを前記複数の第２の開孔において接続し、
前記第２の電極に、前記複数の第２の開孔にそれぞれ隣接して第３の開孔を形成し、
Ｐ型の導電型決定不純物元素を、前記第２の電極の表面から、前記第２の微結晶半導体膜に注入し、
前記第１及び第２の微結晶半導体膜と、前記実質的に真性な非晶質半導体膜とに３００℃〜４００℃の温度で加熱処理を施すことにより、前記第１の微結晶半導体膜及びＰ型の導電型決定不純物元素が注入された前記第２の微結晶半導体膜の導電率を増加させることを特徴とする光電変換装置の作製方法。Forming a first electrode over a substrate having an insulating surface;
Forming a first microcrystalline semiconductor film in the reaction chamber without adding N-type and P-type conductivity determining impurity elements on the first electrode;
On the first microcrystalline semiconductor film, a substantially intrinsic amorphous semiconductor film is formed in the reaction chamber without switching from a gas for forming the first microcrystalline semiconductor film,
A second microcrystalline semiconductor film is formed on the substantially intrinsic amorphous semiconductor film without adding N-type and P-type conductivity-determining impurity elements, and the first microcrystalline semiconductor film and the substantially microcrystalline semiconductor film. Formed in the reaction chamber without switching from a film-forming gas of an intrinsic amorphous semiconductor film,
Adjacent first and second openings penetrate through the first electrode, the first microcrystalline semiconductor film, the substantially intrinsic amorphous semiconductor film, and the second microcrystalline semiconductor film. Forming multiple holes,
Filling each of the plurality of first openings with an insulating resin;
A second electrode is formed to cover the second microcrystalline semiconductor film and the plurality of insulating resins, and the first electrode and the second electrode are connected in the plurality of second openings. ,
Forming a third aperture in the second electrode adjacent to each of the plurality of second apertures;
Injecting a P-type conductivity-determining impurity element from the surface of the second electrode into the second microcrystalline semiconductor film,
By subjecting the first and second microcrystalline semiconductor films and the substantially intrinsic amorphous semiconductor film to a heat treatment at a temperature of 300 ° C. to 400 ° C. , the first microcrystalline semiconductor film and A method for manufacturing a photoelectric conversion device, comprising increasing the conductivity of the second microcrystalline semiconductor film into which a P-type conductivity-determining impurity element is implanted . 請求項３において、
前記第２の微結晶半導体膜及び前記複数の絶縁樹脂を覆って前記第２の電極を形成した後、当該第２の電極上に金属材料でなる第３の電極を形成することを特徴とする光電変換装置の作製方法。In claim 3,
After forming the second electrode so as to cover the second microcrystalline semiconductor film and the plurality of insulating resins, a third electrode made of a metal material is formed over the second electrode. A method for manufacturing a photoelectric conversion device. 請求項３または請求項４において、前記複数の絶縁樹脂は、アクリル系又はウレタン系の樹脂であることを特徴とする光電変換装置の作製方法。  5. The method for manufacturing a photoelectric conversion device according to claim 3, wherein the plurality of insulating resins are acrylic resins or urethane resins. 請求項３乃至５のいずれか一において、前記第１の開孔、前記第２の開孔、及び前記第３の開孔を、レーザースクライブ法を用いて形成することを特徴とする光電変換装置の作製方法。  6. The photoelectric conversion device according to claim 3, wherein the first opening, the second opening, and the third opening are formed using a laser scribing method. Manufacturing method. 請求項１乃至６のいずれか一において、
前記Ｐ型の導電型決定不純物元素を、前記第２の電極の表面から、前記第２の微結晶半導体膜に注入する際に、前記第２の微結晶半導体膜と前記実質的に真性な非晶質半導体膜との界面近傍にも前記Ｐ型の導電型決定不純物元素を注入することを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 6,
When the P-type conductivity-determining impurity element is implanted from the surface of the second electrode into the second microcrystalline semiconductor film, the second microcrystalline semiconductor film and the substantially intrinsic non-impurity element are introduced. A method for manufacturing a photoelectric conversion device, comprising implanting the P-type conductivity-determining impurity element in the vicinity of an interface with a crystalline semiconductor film. 請求項１乃至７のいずれか一において、
前記第１の微結晶半導体膜と、前記実質的に真性な非晶質半導体膜と、前記第２の微結晶半導体膜とを、同一のグロー放電プラズマ発生手段により形成することを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 7,
The first microcrystalline semiconductor film, the substantially intrinsic amorphous semiconductor film, and the second microcrystalline semiconductor film are formed by the same glow discharge plasma generating means. A method for manufacturing a conversion device. 請求項１乃至７のいずれか一において、
前記第１の微結晶半導体膜と、前記実質的に真性な非晶質半導体膜と、前記第２の微結晶半導体膜とを、同一のグロー放電プラズマ発生手段により、グロー放電を維持したまま連続的に形成することを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 7,
The first microcrystalline semiconductor film, the substantially intrinsic amorphous semiconductor film, and the second microcrystalline semiconductor film are continuously formed by the same glow discharge plasma generation means while maintaining glow discharge. A method for manufacturing a photoelectric conversion device, which is characterized by being formed. 請求項１乃至７のいずれか一において、
前記第１の微結晶半導体膜と、前記実質的に真性な非晶質半導体膜と、前記第２の微結晶半導体膜とをプラズマＣＶＤ装置により形成することを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 7,
A method for manufacturing a photoelectric conversion device, wherein the first microcrystalline semiconductor film, the substantially intrinsic amorphous semiconductor film, and the second microcrystalline semiconductor film are formed by a plasma CVD apparatus. . 請求項１乃至１０のいずれか一において、
前記第１の微結晶半導体膜及び前記第２の微結晶半導体膜は、微結晶シリコン膜であり、前記実質的に真性な非晶質半導体膜は、非晶質シリコン膜であることを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 10,
The first microcrystalline semiconductor film and the second microcrystalline semiconductor film are microcrystalline silicon films, and the substantially intrinsic amorphous semiconductor film is an amorphous silicon film. A method for manufacturing a photoelectric conversion device. 請求項１乃至１１のいずれか一において、
イオンドープ法により、前記Ｐ型の導電型決定不純物元素を、前記第２の微結晶半導体膜に注入することを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 11,
A method for manufacturing a photoelectric conversion device, wherein the P-type conductivity-determining impurity element is implanted into the second microcrystalline semiconductor film by an ion doping method. 請求項１乃至１２のいずれか一において、
前記Ｐ型の導電型決定不純物元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎから選ばれた元素であることを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 12,
The method for manufacturing a photoelectric conversion device, wherein the P-type conductivity-determining impurity element is an element selected from B, Al, Ga, and In. 請求項１乃至１３のいずれか一において、前記Ｐ型の導電型決定不純物元素を、２×１０１３ｃｍ−２以上５×１０１５ｃｍ−２以下のドーズ量で前記第２の微結晶半導体膜に注入することを特徴とする光電変換装置の作製方法。In any one of claims 1 to 13, the P-type conductivity determining impurity element, 2 × 10 13 cm -2 or more 5 × 10 15 cm -2 or less the a dose of the second microcrystalline semiconductor film A method for manufacturing a photoelectric conversion device, which is characterized by being injected into the substrate. 請求項１乃至１４のいずれか一において、前記Ｎ型及びＰ型の導電型決定不純物元素を添加せずに形成された前記第１の微結晶半導体膜は、Ｎ型の導電性を示すことを特徴とする光電変換装置の作製方法。In any one of claims 1 to 14, wherein the N-type and P-type conductivity determining impurity element of the first microcrystalline semiconductor film formed without the addition of the to show the N-type conductivity A method for manufacturing a photoelectric conversion device. 請求項１乃至請求項１５のいずれか一において、
前記第２の電極は、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、から選ばれた一種または複数種の材料からなる光透過性電極であることを特徴とする光電変換装置の作製方法。In any one of Claims 1 thru | or 15 ,
The method for manufacturing a photoelectric conversion device, wherein the second electrode is a light transmissive electrode made of one or more materials selected from In 2 O 3 , SnO 2 , and ZnO.
JP01809998A 1997-12-26 1998-01-12 Method for manufacturing photoelectric conversion device Expired - Fee Related JP4346699B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP01809998A JP4346699B2 (en) 1998-01-12 1998-01-12 Method for manufacturing photoelectric conversion device
US09/219,722 US6287888B1 (en) 1997-12-26 1998-12-23 Photoelectric conversion device and process for producing photoelectric conversion device
US09/939,768 US6531711B2 (en) 1997-12-26 2001-08-28 Photoelectric conversion device and process for producing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01809998A JP4346699B2 (en) 1998-01-12 1998-01-12 Method for manufacturing photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPH11204812A JPH11204812A (en) 1999-07-30
JP4346699B2 true JP4346699B2 (en) 2009-10-21

Family

ID=11962190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01809998A Expired - Fee Related JP4346699B2 (en) 1997-12-26 1998-01-12 Method for manufacturing photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP4346699B2 (en)

Also Published As

Publication number Publication date
JPH11204812A (en) 1999-07-30

Similar Documents

Publication Publication Date Title
US6287888B1 (en) Photoelectric conversion device and process for producing photoelectric conversion device
JP4293385B2 (en) Method for manufacturing photoelectric conversion device
CA1184096A (en) Method of making p-doped silicon films and more efficiently p-doped films and devices made therefrom
US5470784A (en) Method of forming semiconducting materials and barriers using a multiple chamber arrangement
JP3907726B2 (en) Method for manufacturing microcrystalline silicon film, method for manufacturing semiconductor device, and method for manufacturing photoelectric conversion device
US4600801A (en) Fluorinated, p-doped microcrystalline silicon semiconductor alloy material
JPH04267568A (en) Photovoltaic element
JPH04266019A (en) Film formation
US20160359080A1 (en) System, method and apparatus for chemical vapor deposition
JPH0253941B2 (en)
US4677738A (en) Method of making a photovoltaic panel
JPH0432552B2 (en)
JP4346700B2 (en) Method for manufacturing photoelectric conversion device
JP4346699B2 (en) Method for manufacturing photoelectric conversion device
KR101531700B1 (en) Method for manufacturing Thin film type Solar Cell
JP3490278B2 (en) Photoelectric conversion device and manufacturing method thereof
JPS59175170A (en) Hetero junction solar battery and manufacture thereof
JP4282797B2 (en) Photoelectric conversion device
JPH0562919A (en) Semiamorphous semiconductor material
JP3201540B2 (en) Solar cell and method of manufacturing the same
JP4159641B2 (en) Method for manufacturing photoelectric conversion device
JP2540684B2 (en) Method for manufacturing semiconductor film containing silicon as main component
JPH04266067A (en) Photovoltaic element
JP3100668B2 (en) Method for manufacturing photovoltaic element
JPH0524976A (en) Method for doping semiconductor and apparatus therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees