JP4345835B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4345835B2
JP4345835B2 JP2007084580A JP2007084580A JP4345835B2 JP 4345835 B2 JP4345835 B2 JP 4345835B2 JP 2007084580 A JP2007084580 A JP 2007084580A JP 2007084580 A JP2007084580 A JP 2007084580A JP 4345835 B2 JP4345835 B2 JP 4345835B2
Authority
JP
Japan
Prior art keywords
wiring board
heat sink
semiconductor device
hole
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007084580A
Other languages
Japanese (ja)
Other versions
JP2007173877A (en
JP2007173877A5 (en
Inventor
嘉治 原田
俊夫 鈴木
広記 岩宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007084580A priority Critical patent/JP4345835B2/en
Publication of JP2007173877A publication Critical patent/JP2007173877A/en
Publication of JP2007173877A5 publication Critical patent/JP2007173877A5/ja
Application granted granted Critical
Publication of JP4345835B2 publication Critical patent/JP4345835B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、配線基板に実装された半導体素子の熱をスルーホールを通じて放熱する手段を改善した半導体装置及びその製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device and its having improved means for radiating through heat through hole of a semiconductor element mounted on the wiring board.

従来より、配線基板上に実装された半導体素子の熱を放熱する手段として、種々の手段が提案されている。
特開平４−２７９０９７号公報 特開平９−６９５９２号公報 特開平８−７８７９５号公報 Conventionally, various means have been proposed as means for dissipating heat from a semiconductor element mounted on a wiring board.
JP-A-4-279097 Japanese Patent Laid-Open No. 9-69592 JP-A-8-78795

この種の手段の一例として、配線基板に半導体素子を実装した構造において半導体素子が大電力用である場合には、配線基板の熱抵抗が大きいことから、半導体素子からの周囲への放熱性が問題になる。この問題に対処するために、特許文献１、特許文献２のものがある。これらは、図１０に示すように配線基板１に熱伝導の良好なスルーホール２を形成したり、図１１に示すように配線基板１に熱伝導の良好な高熱伝導領域３を設けた上で、配線基板１上に半導体素子４を実装し、当該半導体素子４から発生した熱を、熱伝導の良好なスルーホール２或いは高熱伝導領域３を通じて配線基板１の裏面に設けられた放熱層５に逃がすことにより、放熱性を高めるものである。   As an example of this type of means, when a semiconductor element is used for high power in a structure in which a semiconductor element is mounted on a wiring board, the heat resistance of the wiring board is large, so that heat dissipation from the semiconductor element to the surroundings is possible. It becomes a problem. In order to deal with this problem, there are those of Patent Document 1 and Patent Document 2. These are formed by forming a through hole 2 having good heat conduction in the wiring board 1 as shown in FIG. 10 or providing a high heat conduction region 3 having good heat conduction in the wiring board 1 as shown in FIG. The semiconductor element 4 is mounted on the wiring board 1, and the heat generated from the semiconductor element 4 is applied to the heat radiation layer 5 provided on the back surface of the wiring board 1 through the through hole 2 or the high heat conduction region 3 with good heat conduction. By escaping, heat dissipation is improved.

しかしながら、このような構成では、配線基板１の裏面側に放熱層５を設ける構成であることから、その領域にはコンデンサ或いは抵抗等の部品を実装できないという問題がある。また、図１２に示すように放熱層５を配線基板１中に設け、表裏の両面に絶縁層６を形成する構成の場合は、裏面にも部品が実装できるものの、この絶縁層６により放熱性が低下してしまうという不具合を生じる。   However, in such a configuration, since the heat dissipating layer 5 is provided on the back side of the wiring substrate 1, there is a problem that a component such as a capacitor or a resistor cannot be mounted in that region. In addition, in the case where the heat dissipation layer 5 is provided in the wiring board 1 and the insulating layers 6 are formed on both the front and back surfaces as shown in FIG. 12, components can be mounted on the back surface. This causes a problem that it is lowered.

一方、配線基板の放熱性を高める手段としては、特許文献３に示されるように、配線基板にスルーホールを形成し、半導体素子の熱を配線基板の裏面に逃がす構造が提案されている。
しかしながら、通常の配線基板の製造方法で形成されるスルーホールは０．３〜１．０ｍｍ程度の孔の内壁に１０〜２０μｍ程度の銅のメッキが施されているだけでほとんどは空洞であり、熱伝導の効果は小さい。この場合、スルーホール内を例えばはんだで充填することによる熱伝導を高めることが望ましいが、半導体素子或いはその他の部品を配線基板に実装する工程においてスルーホール内にはんだを充填することができるものの、スルーホール内をはんだが完全に充填することはできない。つまり、半導体素子を配線基板にはんだ付けする構成では、通常他の表面実装部品と同様にはんだペースト印刷によりはんだをスルーホールに充填することができるが、１回の印刷で供給されるはんだ量は厚さにして約１００μｍ程度が普通であり、スルーホール内を完全に埋めるには十分ではない。このため、十分なはんだ量を供給するためには、ペーストの複数回印刷或いはディスペンスによるはんだ供給を追加して実施する必要があり、工程増加につながる。 On the other hand, as a means for improving the heat dissipation of the wiring board, as shown in Patent Document 3, a structure is proposed in which a through hole is formed in the wiring board and the heat of the semiconductor element is released to the back surface of the wiring board.
However, the through-holes formed by the normal method of manufacturing a wiring board are mostly hollow just by being plated with about 10 to 20 μm of copper on the inner wall of about 0.3 to 1.0 mm. The effect of heat conduction is small. In this case, it is desirable to increase the heat conduction by filling the through hole with, for example, solder, but the solder can be filled into the through hole in the process of mounting the semiconductor element or other components on the wiring board. The through hole cannot be completely filled with solder. In other words, in the configuration in which the semiconductor element is soldered to the wiring board, the solder can be filled into the through hole by solder paste printing as in the case of other surface mount components, but the amount of solder supplied in one printing is The thickness is usually about 100 μm, which is not sufficient to completely fill the through hole. For this reason, in order to supply a sufficient amount of solder, it is necessary to perform additional solder supply by printing a paste multiple times or dispensing, leading to an increase in the number of processes.

本発明は上記事情に鑑みてなされたもので、その目的は、配線基板上に実装された半導体素子の熱をスルーホールを通じて確実に放熱することができる半導体装置及びその製造方法を提供することにある。 The present invention has been made in view of the above circumstances, that the aim is to provide a method semiconductor device and its manufacturing can be reliably dissipate heat of the semiconductor element mounted on a wiring board via through holes It is in.

請求項３の発明によれば、ヒートシンクを配線基板に接着した状態では、ヒートシンクの下面に形成された溝部が配線基板のスルーホールと連通する。
そして、配線基板をはんだフローすると、スルーホール内をはんだが上昇して充填されると共に、はんだがヒートシンクの溝部内に濡れ拡がって充填される。これにより、ヒートシンクに実装された半導体素子の熱はヒートシンクの溝部内及びスルーホール内に充填されたはんだを通じて効率よく放熱される。 According to the invention of claim 3 , in a state where the heat sink is bonded to the wiring board, the groove formed in the lower surface of the heat sink communicates with the through hole of the wiring board.
When the solder flows through the wiring board, the solder rises and fills the through holes, and the solder wets and fills the grooves of the heat sink. Thereby, the heat of the semiconductor element mounted on the heat sink is efficiently dissipated through the solder filled in the groove portion and the through hole of the heat sink.

請求項２の発明によれば、半導体素子を配線基板上に実装すると、スペース部材により半導体素子と配線基板との間に隙間部が形成される。
そして、配線基板をはんだフローすると、スルーホール内にはんだが上昇して充填されると共に、半導体素子と配線基板との隙間部にはんだが濡れ拡がって充填される。これにより、半導体素子の熱は当該半導体素子と配線基板との間の隙間部及びスルーホール内に充填されたはんだを通じて効率よく放熱される。 According to the invention of claim 2 , when the semiconductor element is mounted on the wiring board, a gap is formed between the semiconductor element and the wiring board by the space member.
Then, when the solder flows through the wiring board, the solder rises and fills the through hole, and the solder fills and fills the gap between the semiconductor element and the wiring board. As a result, the heat of the semiconductor element is efficiently radiated through the gap between the semiconductor element and the wiring board and the solder filled in the through hole.

請求項１の発明によれば、ヒートシンクを配線基板上に実装すると、スペース部材によりヒートシンクと配線基板との間に隙間部が形成される。
そして、配線基板をはんだフローすると、スルーホール内にはんだが上昇して充填されると共に、ヒートシンクと配線基板との間の隙間部にはんだが濡れ拡がって充填される。これにより、半導体素子の熱はヒートシンクと配線基板との隙間部及びスルーホール内に充填されたはんだを通じて効率よく放熱される。 According to the first aspect of the present invention, when the heat sink is mounted on the wiring board, the space member forms a gap between the heat sink and the wiring board.
When the solder flows through the wiring board, the solder rises and fills in the through holes, and the solder fills and fills the gap between the heat sink and the wiring board. Thereby, the heat of the semiconductor element is efficiently radiated through the gap between the heat sink and the wiring board and the solder filled in the through hole.

請求項７の発明によれば、はんだペーストが溶解することによりはんだが濡れ拡がるものの、はんだペーストが塗布される金属パターンはスルーホールと接合された金属パターンと分離して設けられているので、はんだがスルーホールまで濡れ拡がってしまうことはなく、半導体素子またはヒートシンクと配線基板との間に隙間部を確実に形成することができる。
請求項８の発明によれば、本発明をＩＣパッケージに適用することが可能となる。
また、請求項９乃至１６の発明によれば、上記請求項１乃至８と同様の効果を奏する半導体装置を提供することができる。 According to the invention of claim 7 , although the solder wets and spreads when the solder paste is dissolved, the metal pattern to which the solder paste is applied is provided separately from the metal pattern joined to the through hole. Does not spread to the through hole, and a gap can be reliably formed between the semiconductor element or the heat sink and the wiring board.
According to the eighth aspect of the present invention, the present invention can be applied to an IC package.
Further, according to the ninth to sixteenth aspects, a semiconductor device having the same effects as the first to eighth aspects can be provided.

（参考の形態）
以下、本発明の参考の形態を図１及び図２を参照して説明する。
図１は半導体装置の断面を模式的に示している。この図１において、プリント基板４１には内層配線による放熱層４２が形成されていると共に、その放熱層４２を貫通するようにスルーホール４３が形成されている。このスルーホール４３の内部ははんだ４４がほぼ完全にボイド無く充填されている。 ( Reference form)
A reference embodiment of the present invention will be described below with reference to FIGS.
FIG. 1 schematically shows a cross section of a semiconductor device. In FIG. 1, a heat dissipation layer 42 is formed on a printed board 41 by an inner layer wiring, and a through hole 43 is formed so as to penetrate the heat dissipation layer 42. The through hole 43 is filled with solder 44 almost completely without voids.

プリント基板４１においてスルーホール４３上となる位置にＩＣチップ４５が実装されており、そのＩＣチップ４５とプリント基板４１とがワイヤ４６により接続されている。また、ＩＣチップ４５全体は封止樹脂４７で充填されている。このような構成により、ＩＣチップ４５の熱はスルーホール４３に充填されたはんだ４４を通じてプリント基板４１の裏面及び放熱層４２に効果的に放熱することができる。   An IC chip 45 is mounted at a position on the through hole 43 in the printed circuit board 41, and the IC chip 45 and the printed circuit board 41 are connected by a wire 46. The entire IC chip 45 is filled with a sealing resin 47. With such a configuration, the heat of the IC chip 45 can be effectively radiated to the back surface of the printed circuit board 41 and the heat radiation layer 42 through the solder 44 filled in the through holes 43.

図２は上記構成の半導体装置の製造工程を示している。
（ａ）まず、プリント基板４１の表面に表面実装部品４８をはんだ印刷法を使用したリフローはんだ付けによりはんだ付けする。
（ｂ）次に、リード部品４９のリード４９ａをプリント基板４１のスルーホールに挿入し、プリント基板４１の裏面からはんだフローではんだ付けする。このとき、ＩＣチップ４５が実装されるべき部位にある放熱用のスルーホール４３内に表面張力によりはんだ４４が上昇して充填される。
（ｃ）その後、プリント基板４１のスルーホール４３上となる位置にＩＣチップ４５を実装し、ワイヤ４６によりＩＣチップ４５上の電極とプリント基板４１上の電極とを接続してから、封止樹脂４７を充填する。これにより、ＣＯＢ（Chip On Board ）実装が完成する。 FIG. 2 shows a manufacturing process of the semiconductor device configured as described above.
(A) First, the surface mount component 48 is soldered to the surface of the printed circuit board 41 by reflow soldering using a solder printing method.
(B) Next, the lead 49a of the lead component 49 is inserted into the through hole of the printed circuit board 41 and soldered from the back surface of the printed circuit board 41 by a solder flow. At this time, the solder 44 rises and fills the surface of the heat dissipation through hole 43 in the portion where the IC chip 45 is to be mounted.
(C) Thereafter, the IC chip 45 is mounted at a position on the through hole 43 of the printed circuit board 41, and the electrode on the IC chip 45 and the electrode on the printed circuit board 41 are connected by the wire 46, and then the sealing resin 47 is filled. Thereby, COB (Chip On Board) mounting is completed.

このような構成によれば、はんだフローによるはんだ付けを、スルーホール４３上にＩＣチップ４５が実装されていない状態で行うようにしたので、スルーホール４３の基板表面側の開口が保たれ、スルーホール４３へのはんだの充填を円滑に行うことができ、ボイドの発生を防止することができる。   According to such a configuration, since the soldering by the solder flow is performed in a state in which the IC chip 45 is not mounted on the through hole 43, the opening on the substrate surface side of the through hole 43 is maintained, and the through hole 43 is maintained. It is possible to smoothly fill the holes 43 with solder and to prevent the generation of voids.

この場合、スルーホール４３を有する構造においてははんだフローによるはんだ付けは必ず必要であることから、工程が増加することはない。
また、この参考の形態は、図１に示すような部品構成の場合の工程であるが、この他の場合にも、はんだ充填時にスルーホール４３の開口部が保たれる工程であれば、自由に工程順序は設定可能である。 In this case, in the structure having the through hole 43, soldering by a solder flow is necessarily required, so that the number of processes does not increase.
In addition, this reference form is a process in the case of a component configuration as shown in FIG. 1, but in other cases as long as it is a process in which the opening of the through hole 43 is maintained at the time of solder filling, it is free. In addition, the process order can be set.

（第１の実施の形態）
次に本発明の第１の実施の形態を、半導体装置を斜視して模式的に示す図３及び断面を模式的に示す図４を参照して説明する。この第１の実施の形態は、半導体基板の製作順序を変更することなくスルーホール内にはんだをボイドなく充填したことを特徴とする。
即ち、上記参考の形態では、表面実装部品４８とＩＣチップ４５の実装とは別工程になるが、これらの部品を同一工程または連続工程での実装の方がライン上都合が良い場合が多い。特に、両者共はんだ付け実装の場合は、１回のはんだ印刷で両者共実装可能であり、効率がよい。
また、リード部品のような比較的大形の部品がある上でのＣＯＢ実装は、ワイヤボンド工程等で難点もあるため、避ける方が好ましい場合もある。 (First Embodiment)
Next, a first embodiment of the present invention will be described with reference to FIG. 3 schematically showing a semiconductor device in perspective and FIG. 4 schematically showing a cross section. The first embodiment is characterized in that solder is filled in the through holes without voids without changing the manufacturing order of the semiconductor substrates.
That is, in the above-mentioned reference form, the mounting of the surface mounting component 48 and the IC chip 45 is a separate process, but it is often convenient on the line to mount these components in the same process or a continuous process. In particular, in the case of both solder mounting, both can be mounted by one solder printing, which is efficient.
In addition, COB mounting with a relatively large part such as a lead part has a drawback in the wire bonding process and the like, so it may be preferable to avoid it.

しかしながら、このような構成を採用した場合は、図２に示す工程順が（ａ）→（ｃ）→（ｂ）となり、はんだフロー時にはスルーホール４３の開口部がＩＣチップ４５により閉鎖されてしまって、はんだフロー時にはんだがスルーホール４３を上昇しなくなり、ボイドが発生するようになる。   However, when such a configuration is adopted, the process sequence shown in FIG. 2 is (a) → (c) → (b), and the opening of the through hole 43 is closed by the IC chip 45 during the solder flow. Thus, the solder does not rise through the through-hole 43 during the solder flow, and a void is generated.

そこで、この第１の実施の形態では、ＩＣチップ４５の下にヒートシンク５０を使用するようにした。このヒートシンク５０はＩＣチップ４５が短時間で大電力を発生する場合などは一時的な熱の吸収のために従来構造でも使用されるものであり、斯様なＩＣチップ４５の実装に際しては新たな付加構成材料とはならない。但し、従来のヒートシンクは通常箱形の形状であるが、本実施の形態のヒートシンクはスルーホール４３の開口部を閉鎖しないように下面に溝部５１を設けた構造が採用されている。 Therefore, in the first embodiment, the heat sink 50 is used under the IC chip 45. The heat sink 50 is also used in the conventional structure for temporarily absorbing heat when the IC chip 45 generates a large amount of power in a short time. When the IC chip 45 is mounted, a new heat sink 50 is used. It is not an additional constituent material. However, although the conventional heat sink is usually box-shaped, the heat sink of the present embodiment employs a structure in which a groove 51 is provided on the lower surface so as not to close the opening of the through hole 43.

この場合、プリント基板４１上にヒートシンク５０を接着すると共に、そのヒートシンク５０上にＩＣチップ４５を接着した状態ではんだフローすると、プリント基板４１のスルーホール４３はヒートシンク５０の溝部５１を通じて開口しているので、はんだフロー時にはんだがスルーホール４３を上昇するようになる。このとき、ヒートシンク５０の溝部５１の中もはんだが濡れ拡がって充填されることから、ヒートシンク５０の熱伝導効果及び吸熱効果も向上する。   In this case, when the heat sink 50 is bonded to the printed circuit board 41 and solder flow is performed with the IC chip 45 bonded to the heat sink 50, the through hole 43 of the printed circuit board 41 opens through the groove 51 of the heat sink 50. Therefore, the solder rises through the through hole 43 during the solder flow. At this time, since the solder wets and fills in the groove 51 of the heat sink 50, the heat conduction effect and the heat absorption effect of the heat sink 50 are also improved.

このような構成によれば、従来の製造方法を採用しながら、スルーホール４３及びヒートシンク５０の溝部５１にはんだをボイドなく充填することができるので、ＩＣチップ４５の放熱性を高めながら容易に実施することができる。
この場合、ヒートシンク５０の形状は、図３及び図４に示す形状に限定されることなく、スルーホール４３の開口部の抜け道を形成する形状であればどのような形状であってもよい。
尚、本実施の形態では、封止樹脂４７はヒートシンク５０の溝部５１によるスルーホール４３の抜け道を閉鎖しないように塗布する必要がある。 According to such a configuration, the solder can be filled in the through hole 43 and the groove 51 of the heat sink 50 without voids while adopting the conventional manufacturing method. can do.
In this case, the shape of the heat sink 50 is not limited to the shape shown in FIGS. 3 and 4, and may be any shape as long as it forms a passage for the opening of the through hole 43.
In the present embodiment, the sealing resin 47 needs to be applied so as not to close the passage of the through hole 43 by the groove 51 of the heat sink 50.

（第２の実施の形態）
次に本発明の第２の実施の形態を半導体装置の断面を模式的に示す図５を参照して説明する。
上記第１の実施の形態では、ヒートシンクに溝部を形成する等の加工を施したが、本実施の形態では、従来通りの箱形の単純な構造のヒートシンクを用いることを特徴とする。
即ち、プリント基板４１の表面に部分的に凸部５２（スペーサ部材に相当）を形成し、その上にヒートシンク５３を載置することで、プリント基板４１とヒートシンク５３との間に隙間部を形成し、その隙間部を通じてスルーホール４３の抜け道を形成するようにした。この凸部５２はダムシルク印刷により形成することができる。このダムシルク印刷とは、通常のＣＯＢ実装構造で用いられるもので、液状封止樹脂の流れ止めのため、ＩＣチップ周囲に印刷で形成される枠を形成するのに用いられるもので、高さが数十μｍ〜数百μｍ程度のものである。このダムシルク印刷時に凸部５２も同時に印刷することにより工程及びコストが増加することはない。勿論、この凸部５２は通常のシルク印刷により形成するようにしてもよいものの、この場合、凸部５２の高さは低くなる。 (Second Embodiment)
Then the cross-section of a semiconductor device of the second embodiment of the present invention will be described with reference to FIG. 5 schematically showing.
In the first embodiment, processing such as forming a groove on the heat sink is performed. However, the present embodiment is characterized in that a conventional heat sink having a box-like structure is used.
That is, a convex portion 52 (corresponding to a spacer member) is partially formed on the surface of the printed circuit board 41, and a heat sink 53 is placed thereon, thereby forming a gap between the printed circuit board 41 and the heat sink 53. The through hole 43 is formed through the gap. The convex portion 52 can be formed by dam silk printing. This dam silk printing is used in a normal COB mounting structure, and is used to form a frame formed by printing around the IC chip in order to prevent the liquid sealing resin from flowing. It is about several tens of μm to several hundred μm. By simultaneously printing the convex portion 52 during the dam silk printing, the process and cost do not increase. Of course, although this convex part 52 may be made to form by normal silk printing, the height of the convex part 52 becomes low in this case.

このような構成によれば、第１の実施の形態と同様な作用効果を得ることができる。
尚、凸部５２としては小さな絶縁性部品を接着によりプリント基板４１に設けるようにしてもよい。
また、ヒートシンク５３の下面は平面でよいことから、ヒートシンク５３を用いることなくＩＣチップ４５をプリント基板４１に直接装着する構成にも適用できる。この場合、ＩＣチップ４４下面がはんだ接合可能な材料となっていれば、フローはんだによるはんだがＩＣチップ４５に直接接合されるため、熱伝導効果は高くなる。 According to such a configuration, it is possible to obtain the same effect as that of the first embodiment.
In addition, as the convex part 52, you may make it provide a small insulating component in the printed circuit board 41 by adhesion | attachment.
Further, since the lower surface of the heat sink 53 may be flat, it can be applied to a configuration in which the IC chip 45 is directly mounted on the printed circuit board 41 without using the heat sink 53. In this case, if the lower surface of the IC chip 44 is made of a solderable material, the solder by flow solder is directly bonded to the IC chip 45, so that the heat conduction effect is enhanced.

また、ＩＣチップ４５の下面にバンプを形成することによりＩＣチップ４５とプリント基板４１との間に隙間部を形成するようにしてもよい。
また、ヒートシンク５３またはＩＣチップ４５をプリント基板４１に接着剤により装着するようにしてもよく、この場合は、スルーホール４３の開口部を閉鎖しなければ凸部に接着しても、或いはプリント基板４１の表面に直接接着してもよい。 Further, a gap may be formed between the IC chip 45 and the printed board 41 by forming bumps on the lower surface of the IC chip 45.
Further, the heat sink 53 or the IC chip 45 may be attached to the printed circuit board 41 with an adhesive. In this case, if the opening of the through hole 43 is not closed, the heat sink 53 or the IC chip 45 may be adhered to the convex part, or the printed circuit board. You may adhere | attach on the surface of 41 directly.

さらに、ヒートシンク５３またはＩＣチップ４５をプリント基板４１にはんだで接続する場合は、プリント基板４１上の電極にしかはんだを接合することができないが、凸部５２の高さが十分に高く、はんだペーストの印刷の高さがそれより低い場合は、電極上のみ印刷したのでは接合が困難となるため、図６に示すようにはんだペースト５４（スペーサ部材に相当）を凸部５２の上へもはみ出して印刷する。このとき、はんだペースト５４がスルーホール４３を塞がないようにする必要がある。   Furthermore, when the heat sink 53 or the IC chip 45 is connected to the printed circuit board 41 with solder, the solder can be bonded only to the electrodes on the printed circuit board 41, but the height of the convex portion 52 is sufficiently high, and the solder paste If the printing height is lower than that, since it is difficult to join only by printing on the electrodes, the solder paste 54 (corresponding to the spacer member) protrudes over the convex portion 52 as shown in FIG. Print. At this time, it is necessary that the solder paste 54 does not block the through hole 43.

また、はんだまたは接着剤（スペーサ部材に相当）によりＩＣチップ４５とプリント基板４１との間に隙間部を形成するようにしてもよい。つまり、図７に示すように、はんだ（または接着剤）５５をスルーホール４３の開口部を塞がないように部分的に塗布または印刷してＩＣチップ４５を実装した状態でリフローすることによりプリント基板４１に接合する。
このとき、はんだ（または接着剤）５５はＩＣチップ４５の全面には拡散せず隙間ができ、その隙間の高さははんだまたは接着剤の接合高さ分だけ確保されることになる。 Further, a gap portion may be formed between the IC chip 45 and the printed board 41 by solder or an adhesive (corresponding to a spacer member). That is, as shown in FIG. 7, the solder (or adhesive) 55 is partially applied or printed so as not to block the opening of the through hole 43 and reflowed with the IC chip 45 mounted thereon. Bonded to the substrate 41.
At this time, the solder (or adhesive) 55 is not diffused on the entire surface of the IC chip 45 and a gap is formed, and the height of the gap is secured by the joining height of the solder or adhesive.

このような構成によれば、特別な形状のヒートシンクを用いたり、プリント基板４１上に特別な部品を接合したりすることなく、スルーホール４３内にはんだをボイドなく充填することができるので、ＩＣチップ４５の放熱性を高めることができる。   According to such a configuration, the through hole 43 can be filled with solder without voids without using a specially shaped heat sink or joining a special part on the printed circuit board 41. The heat dissipation of the chip 45 can be improved.

尚、ＩＣチップ４５をプリント基板４１にはんだ接合する場合は、溶融したはんだは電極上を横に濡れ拡がる性質があるため、プリント基板上の電極パターンは図８に示すようにスルーホール４３につながる電極５６とはんだが接合される電極５７（金属パターンに相当）を分離して形成するのが望ましい。
また、いずれの構成においても封止樹脂は第１の実施の形態と同様、スルーホールの抜け道を塞ぐことのないように塗布する必要がある。 When soldering the IC chip 45 to the printed circuit board 41, the melted solder has the property of spreading laterally on the electrode, so that the electrode pattern on the printed circuit board leads to the through hole 43 as shown in FIG. It is desirable that the electrode 56 and the electrode 57 (corresponding to a metal pattern) to which the solder is joined be formed separately.
In any configuration, it is necessary to apply the sealing resin so as not to block the passage of the through hole, as in the first embodiment.

（第３の実施の形態）
次に本発明をモールドＩＣに適用した第３の実施の形態を半導体装置の断面を模式的に示す図９を参照して説明する。
即ち、上記第１の実施の形態と同一形状のヒートシンク５０上にリードフレーム５８を介してＩＣチップ４５が実装されており、そのＩＣチップ４５上の電極がワイヤ４５によりリードフレーム５９，６０と接続されている。 ( Third embodiment)
Next, a third embodiment in which the present invention is applied to a mold IC will be described with reference to FIG. 9 schematically showing a cross section of a semiconductor device.
That is, the IC chip 45 is mounted on the heat sink 50 having the same shape as that of the first embodiment via the lead frame 58, and the electrode on the IC chip 45 is connected to the lead frames 59 and 60 by the wire 45. Has been.

ここで、ＩＣチップ４５全体は樹脂によりパッケージされており、斯様な構成のモールドＩＣ６１の下面からヒートシンク５０の下面が露出している。この場合、モールドＩＣ６１がプリント基板４１に実装された状態で、プリント基板４１に形成されたスルーホール４３とヒートシンク５０の溝部５１とが連通するようになる。
そして、このような構成のモールドＩＣ６１をはんだフローすると、はんだがスルーホール４３内を上昇してヒートシンク５０の溝部５１に濡れ拡がって充填されるようになる。 Here, the entire IC chip 45 is packaged with resin, and the lower surface of the heat sink 50 is exposed from the lower surface of the mold IC 61 having such a configuration. In this case, in a state where the mold IC 61 is mounted on the printed board 41, the through hole 43 formed in the printed board 41 and the groove portion 51 of the heat sink 50 come to communicate with each other.
When the mold IC 61 having such a configuration is subjected to solder flow, the solder rises in the through hole 43 and gets wet and spreads into the groove portion 51 of the heat sink 50.

このような構成によれば、モールドＩＣ６１をプリント基板４１に実装した状態ではんだフローすることができるので、第２の実施の形態と同様の作用効果を得ることができる。
尚、モールドＩＣ６１にヒートシンクがない場合であっても、モールドＩＣ６１自体の下面に溝等を設けても同様な作用効果を得ることができる。 According to such a configuration, since the mold IC 61 can be soldered in a state where it is mounted on the printed circuit board 41, the same effect as that of the second embodiment can be obtained.
Even if the mold IC 61 does not have a heat sink, a similar effect can be obtained by providing a groove or the like on the lower surface of the mold IC 61 itself.

本発明の参考の形態における半導体装置の断面を示す模式図The schematic diagram which shows the cross section of the semiconductor device in the reference form of this invention 製造工程を示す図Diagram showing manufacturing process 本発明の第１の実施の形態における半導体装置を示す斜視図The perspective view which shows the semiconductor device in the 1st Embodiment of this invention 半導体装置の断面を示す模式図Schematic diagram showing a cross section of a semiconductor device 本発明の第２の実施の形態における半導体装置の断面を示す模式図The schematic diagram which shows the cross section of the semiconductor device in the 2nd Embodiment of this invention 変形の形態におけるプリント基板の断面を示す模式図Schematic diagram showing a cross section of a printed circuit board in a modified form 変形の形態におけるプリント基板の断面を示す模式図Schematic diagram showing a cross section of a printed circuit board in a modified form 電極を示す図Diagram showing electrodes 本発明の第３の実施の形態におけるモールドＩＣの断面を示す模式図The schematic diagram which shows the cross section of the mold IC in the 3rd Embodiment of this invention 従来例における半導体装置の断面を示す模式図Schematic diagram showing a cross section of a semiconductor device in a conventional example 他の従来例を示す図１０相当図FIG. 10 equivalent view showing another conventional example 他の従来例を示す図１０相当図FIG. 10 equivalent view showing another conventional example 他の従来例を示す図１０相当図FIG. 10 equivalent view showing another conventional example 他の従来例を示す図１０相当図FIG. 10 equivalent view showing another conventional example

符号の説明Explanation of symbols

図面中、４１はプリント基板（配線基板）、４３はスルーホール、４４ははんだ、４５はＩＣチップ（半導体素子）、５０はヒートシンク、５２は凸部（スペーサ部材）、５３はヒートシンク、５４ははんだペースト（スペーサ部材）、５５ははんだ（スペーサ部材）、５６は電極（金属パターン）、６１はモールドＩＣである。   In the drawing, 41 is a printed circuit board (wiring board), 43 is a through hole, 44 is solder, 45 is an IC chip (semiconductor element), 50 is a heat sink, 52 is a projection (spacer member), 53 is a heat sink, and 54 is solder. The paste (spacer member), 55 is solder (spacer member), 56 is an electrode (metal pattern), and 61 is a mold IC.

Claims (16)

配線基板上にヒートシンクを介して実装された半導体素子の熱を当該ヒートシンク及び上記配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、
前記ヒートシンクをスペーサ部材により前記配線基板との間に隙間部を形成した状態で実装してから、前記配線基板をはんだフローすることにより前記スルーホール及び前記ヒートシンクと前記配線基板との隙間部にはんだを充填したことを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board via a heat sink through the heat sink and the through hole of the wiring board.
The heat sink is mounted in a state where a gap portion is formed between the wiring board and a spacer member, and then soldered to the wiring board to solder the through hole and the gap portion between the heat sink and the wiring board. A method for manufacturing a semiconductor device, characterized by comprising: 配線基板上に実装された半導体素子の熱を当該配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、
前記半導体素子をスペーサ部材により前記配線基板との間に隙間部を形成した状態で実装してから、前記配線基板をはんだフローすることにより前記スルーホール及び前記半導体素子と前記配線基板との隙間部にはんだを充填したことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board through a through hole of the wiring board,
The semiconductor element is mounted in a state where a gap portion is formed between the wiring board and the wiring board, and then the through hole and the gap between the semiconductor element and the wiring board are soldered to the wiring board. A method of manufacturing a semiconductor device, characterized in that a solder is filled in the semiconductor device. 配線基板上にヒートシンクを介して実装された半導体素子の熱を当該ヒートシンク及び上記配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、
前記ヒートシンクを当該ヒートシンクの下面に形成された溝部が前記配線基板のスルーホールと連通した状態で前記配線基板に接着してから、前記配線基板をはんだフローすることにより前記スルーホール及び前記ヒートシンクの溝部にはんだを充填したことを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board via a heat sink through the heat sink and the through hole of the wiring board.
The groove formed in the lower surface of the heat sink is bonded to the wiring board in a state where the groove is in communication with the through hole of the wiring board, and then the through hole and the groove of the heat sink are soldered to the wiring board. A method of manufacturing a semiconductor device, characterized in that a solder is filled in the semiconductor device. 前記スペーサ部材は、前記配線基板上若しくは前記半導体素子の下面に設けられた凸部であることを特徴とする請求項１または２記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein the spacer member is a protrusion provided on the wiring substrate or on a lower surface of the semiconductor element . 前記スペーサ部材は、接着剤であることを特徴とする請求項１または２記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the spacer member is an adhesive . 前記スペーサ部材ははんだペーストであり、
前記配線基板をリフローすることにより前記半導体素子若しくは前記ヒートシンクを当該配線基板との間に隙間部を形成した状態に保持したことを特徴とする請求項１または２記載の半導体装置の製造方法。 The spacer member is a solder paste,
3. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor element or the heat sink is held in a state where a gap is formed between the wiring board and the wiring board by reflowing the wiring board . 前記はんだペーストが塗布される金属パターンは、前記スルーホールと接続された金属パターンと分離して設けられていることを特徴とする請求項６記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6, wherein the metal pattern to which the solder paste is applied is provided separately from the metal pattern connected to the through hole . 前記半導体素子は前記ヒートシンクと伝熱的に一体化された状態でモールドされていると共に、そのモールドパッケージから前記ヒートシンクが外部に露出していることを特徴とする請求項１または請求項３乃至７の何れかに記載の半導体装置の製造方法。 8. The semiconductor device according to claim 1, wherein the semiconductor element is molded in a state of being thermally integrated with the heat sink, and the heat sink is exposed to the outside from the mold package. A method for manufacturing a semiconductor device according to any one of the above. 配線基板上にヒートシンクを介して実装された半導体素子の熱を当該ヒートシンク及び上記配線基板のスルーホールを通じて放熱する構成の半導体装置において、
前記ヒートシンクと前記配線基板との間にスペーサ部材を設けることによって隙間部が形成されており、前記スルーホール及び前記ヒートシンクと前記配線基板との隙間部にははんだが充填されていることを特徴とする半導体装置。 In a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board via a heat sink through the heat sink and the through hole of the wiring board.
A gap is formed by providing a spacer member between the heat sink and the wiring board, and the gap between the through hole and the heat sink and the wiring board is filled with solder. Semiconductor device . 配線基板上に実装された半導体素子の熱を当該配線基板のスルーホールを通じて放熱する構成の半導体装置において、
前記半導体素子と前記配線基板との間にスペーサ部材を設けることによって隙間部が形成されており、前記スルーホール及び前記半導体素子と前記配線基板との隙間部にははんだが充填されていることを特徴とする半導体装置。 In a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board through a through hole of the wiring board,
A gap is formed by providing a spacer member between the semiconductor element and the wiring board, and the gap between the through hole and the semiconductor element and the wiring board is filled with solder. A featured semiconductor device. 配線基板上にヒートシンクを介して実装された半導体素子の熱を当該ヒートシンク及び上記配線基板のスルーホールを通じて放熱する構成の半導体装置において、
前記ヒートシンクの下面には前記配線基板のスルーホールと連通した溝部が形成されており、前記スルーホール及び前記ヒートシンクの溝部にははんだが充填されていることを特徴とする半導体装置。 In a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board via a heat sink through the heat sink and the through hole of the wiring board.
2. A semiconductor device according to claim 1, wherein a groove portion communicating with a through hole of the wiring board is formed on a lower surface of the heat sink, and the through hole and the groove portion of the heat sink are filled with solder. 前記スペーサ部材は、前記配線基板上若しくは前記半導体素子の下面に設けられた凸部であることを特徴とする請求項９または１０記載の半導体装置。 11. The semiconductor device according to claim 9, wherein the spacer member is a convex portion provided on the wiring board or on a lower surface of the semiconductor element . 前記スペーサ部材は、接着剤であることを特徴とする請求項９または１０記載の半導体装置。 The semiconductor device according to claim 9, wherein the spacer member is an adhesive . 前記スペーサ部材ははんだペーストであることを特徴とする請求項９または１０記載の半導体装置。 11. The semiconductor device according to claim 9, wherein the spacer member is a solder paste . 前記はんだペーストが塗布される金属パターンは、前記スルーホールと接続された金属パターンと分離して設けられていることを特徴とする請求項１４記載の半導体装置。 15. The semiconductor device according to claim 14, wherein the metal pattern to which the solder paste is applied is provided separately from the metal pattern connected to the through hole . 前記半導体素子は前記ヒートシンクと伝熱的に一体化された状態でモールドされていると共に、そのモールドパッケージから前記ヒートシンクが外部に露出していることを特徴とする請求項９または請求項１１乃至１５の何れかに記載の半導体装置。 16. The semiconductor element is molded in a state of being thermally integrated with the heat sink, and the heat sink is exposed to the outside from the mold package. A semiconductor device according to any one of the above.
JP2007084580A 2007-03-28 2007-03-28 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4345835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007084580A JP4345835B2 (en) 2007-03-28 2007-03-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007084580A JP4345835B2 (en) 2007-03-28 2007-03-28 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13360298A Division JP3959839B2 (en) 1998-05-15 1998-05-15 Manufacturing method of semiconductor device

Publications (3)

Publication Number Publication Date
JP2007173877A JP2007173877A (en) 2007-07-05
JP2007173877A5 JP2007173877A5 (en) 2009-05-14
JP4345835B2 true JP4345835B2 (en) 2009-10-14

Family

ID=38299920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007084580A Expired - Fee Related JP4345835B2 (en) 2007-03-28 2007-03-28 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4345835B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496845B2 (en) * 2010-09-30 2014-05-21 本田技研工業株式会社 Electric vehicle
JP5755196B2 (en) * 2012-07-27 2015-07-29 三菱電機株式会社 Power semiconductor device
JP2017107419A (en) * 2015-12-10 2017-06-15 凸版印刷株式会社 Rfid tag incorporating temperature sensor and ic package substrate having temperature sensor

Also Published As

Publication number Publication date
JP2007173877A (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP3639505B2 (en) Printed wiring board and semiconductor device
JP5142119B2 (en) Method of manufacturing printed circuit board having heat dissipation structure and heat dissipation structure of printed circuit board manufactured by the method
JP4910439B2 (en) Semiconductor device
US7364063B2 (en) Thermally coupling an integrated heat spreader to a heat sink base
JP2014036085A (en) Printed wiring board, printed circuit board and printed circuit board manufacturing method
JP2007234781A (en) Semiconductor device and heat dissipation member
JP4742893B2 (en) Heating device mounting apparatus and heat dissipation device
JP2014127522A (en) Heat radiation structure of printed circuit board
JP4345835B2 (en) Semiconductor device and manufacturing method thereof
JP6354163B2 (en) Circuit board and electronic device
JP2006303173A (en) Circuit board device and manufacturing method therefor
JP3353501B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2012060054A1 (en) Circuit device and method for manufacturing same
JP2011108814A (en) Method of bonding surface mounting electronic component, and electronic device
KR101735439B1 (en) Manufacturing method for radiant heat circuit board
JP2011254050A (en) Manufacturing method of printed circuit board
JP2011199261A (en) Electronic component
JP6477105B2 (en) Semiconductor device
JP2018046225A (en) Board device
JP2007258448A (en) Semiconductor device
JPH11330322A (en) Semiconductor device and its manufacture
JP6147990B2 (en) Surface mount structure and surface mount method
JP2003273479A (en) Heat radiating structure of heat generating electronic component
JP5066208B2 (en) Printed circuit board manufacturing method, printed circuit board, and electronic device including the printed circuit board
JP2010103231A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees