JP4339371B2 - 情報処理装置および情報処理方法 - Google Patents
情報処理装置および情報処理方法 Download PDFInfo
- Publication number
- JP4339371B2 JP4339371B2 JP2007075629A JP2007075629A JP4339371B2 JP 4339371 B2 JP4339371 B2 JP 4339371B2 JP 2007075629 A JP2007075629 A JP 2007075629A JP 2007075629 A JP2007075629 A JP 2007075629A JP 4339371 B2 JP4339371 B2 JP 4339371B2
- Authority
- JP
- Japan
- Prior art keywords
- program block
- branch
- address
- copy
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 34
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000012545 processing Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 57
- 230000006870 function Effects 0.000 claims description 55
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 238000013519 translation Methods 0.000 claims description 23
- 238000004590 computer program Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/251—Local memory within processor subsystem
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/253—Centralized memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Stored Programmes (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
(1)不要な命令を予測してローカルメモリ16から削除する。
(2)必要な命令をメインメモリ20からローカルメモリ16にロードする。
Claims (16)
- 一のプログラムを分割して得られた複数のプログラムブロックを格納したメインメモリと、
前記複数のプログラムブロックのうち少なくとも一のプログラムブロックのコピーを格納したローカルメモリと、
前記プログラムブロックの単位で前記メインメモリからロードを行うことにより前記ローカルメモリに格納したプログラムブロックのコピーを参照して処理を実行するプロセッサと、
を備え、
前記プロセッサは、実行中の前記プログラムブロックのコピーにおいて別のプログラムブロックに記述された命令へ分岐する必要が生じた際、前記ローカルメモリ内に分岐先のプログラムブロックのコピーが存在するか否かを判定し存在しなければ、前記メインメモリから読み出した前記分岐先のプログラムブロックのコピーを前記ローカルメモリに格納してロードしたうえ、実行中のプログラムブロックのコピーに、前記分岐先のプログラムブロックのコピーに記述された命令へ分岐する分岐命令を書き込む分岐解決ルーチンを実行した後、前記分岐命令を参照して分岐処理を実行することを特徴とする情報処理装置。 - 前記プロセッサは、実行中の前記プログラムブロックに記述された前記分岐解決ルーチンを起動する命令に従い前記分岐解決ルーチンを起動することにより、前記分岐解決ルーチンを実行することを特徴とする請求項1に記載の情報処理装置。
- 前記プロセッサは前記分岐解決ルーチンの実行時、前記実行中のプログラムブロックのコピーに前記分岐命令を書き込んだ際、当該分岐命令の位置情報を前記分岐先のプログラムブロックのコピーに対応させて記録し、あるプログラムブロックのコピーをローカルメモリから破棄する必要が生じた際、当該プログラムブロックを分岐先とするその他のプログラムブロックにおける分岐命令を前記位置情報に基づき特定し、当該分岐命令を前記分岐解決ルーチンを起動する命令に置き換えることを特徴とする請求項1または2に記載の情報処理装置。
- 一のプログラムを分割して得られた複数のプログラムブロックを格納したメインメモリと、
前記複数のプログラムブロックのうち少なくとも一のプログラムブロックのコピーを格納したローカルメモリと、
前記プログラムブロックの単位で前記メインメモリからロードを行うことにより前記ローカルメモリに格納したプログラムブロックのコピーを参照して処理を実行するプロセッサと、
を備え、
前記ローカルメモリは、前記ローカルメモリにコピーされたプログラムブロックの前記メインメモリにおける格納領域の先頭アドレスと前記ローカルメモリにおける当該プログラムブロックのコピーの格納領域の先頭アドレスとを対応づけたアドレス変換テーブルをさらに格納し、
前記プロセッサは、実行中の前記プログラムブロックのコピーにおいて別のプログラムブロックに記述された命令へ分岐する必要が生じた際、分岐先のプログラムブロックの前記メインメモリにおける格納領域の先頭アドレスに基づき前記アドレス変換テーブルを検索することにより前記ローカルメモリ内に前記分岐先のプログラムブロックのコピーが存在するか否かを判定し、存在しなければ前記メインメモリから読み出した前記分岐先のプログラムブロックのコピーを前記ローカルメモリに格納してロードし、存在すれば前記分岐先のプログラムブロックのコピーの前記ローカルメモリにおける格納領域の先頭アドレスを前記アドレス変換テーブルから取得する、分岐解決ルーチンを実行することを特徴とする情報処理装置。 - 前記プロセッサは、前記プログラムブロックを前記ローカルメモリにロードする際、当該プログラムブロックにおいて必要な別のプログラムブロックに記述された命令への分岐ごとに、分岐先のプログラムブロックの前記メインメモリ内の格納領域の先頭アドレスを記録した分岐先テーブルを共にロードし、
前記分岐解決ルーチンを実行する際、前記分岐先テーブルを参照して前記分岐先のプログラムブロックの前記メインメモリ内の格納領域の先頭アドレスを取得し、前記アドレス変換テーブルを検索することを特徴とする請求項4に記載の情報処理装置。 - 前記アドレス変換テーブルは、前記ローカルメモリに格納された前記プログラムブロックのコピーの格納順序をさらに記録し、
前記プロセッサは、前記分岐解決ルーチンにおいて、前記分岐先のプログラムブロックを前記ローカルメモリにロードする際、前記ローカルメモリの未使用領域が不足している場合は、前記アドレス変換テーブルを参照して、最前に前記ローカルメモリに格納されたプログラムブロックのコピーから順に破棄していくことにより前記分岐先のプログラムブロックのコピーを格納する領域を確保することを特徴とする請求項4または5に記載の情報処理装置。 - 前記分岐先テーブルは、前記プログラムブロックにおいて必要な別のプログラムブロックに記述された命令への分岐ごとに、前記分岐先のプログラムブロックの前記メインメモリ内の格納領域の先頭アドレスと当該分岐先のプログラムブロックに記述された分岐先の命令のアドレスとの差分であるオフセット値をさらに記録し、
前記プロセッサは、前記アドレス変換テーブルから取得した前記ローカルメモリにおける前記分岐先のプログラムブロックのコピーの格納領域の先頭アドレスと、前記分岐先テーブルから取得した前記オフセット値とに基づき、前記ローカルメモリ内の分岐先の命令のアドレスを算出し、前記別のプログラムブロックに記述された命令へ分岐する分岐命令を実行中のプログラムブロックのコピーに書き込むことを特徴とする請求項5に記載の情報処理装置。 - 前記別のプログラムブロックに記述された命令への分岐が、当該別のプログラムブロックに記述された関数の呼び出しであった場合に、前記関数を呼び出すごとに、呼び出し元のプログラムブロックのコピー内の戻り先アドレスを順次記録したレジスタをさらに備え、
前記プロセッサは、分岐先のプログラムブロックのコピーから呼び出し元のプログラムブロックのコピーへ戻る分岐を行う際、前記レジスタを参照して前記戻り先アドレスを取得することにより分岐処理を実行することを特徴とする請求項1から4のいずれかに記載の情報処理装置。 - 前記プロセッサは、前記別のプログラムブロックのコピーに記述された関数を処理中に、前記レジスタに記録された戻り先アドレスを含む前記呼び出し元のプログラムブロックのコピーのいずれかを破棄する必要が生じた際、前記レジスタの該当戻り先アドレスを所定の無効アドレスに書き換え、
呼び出し元のプログラムブロックのコピーへ戻る分岐を行う際、前記レジスタに前記無効アドレスが記録されていたら、前記ローカルメモリ内に前記呼び出し元のプログラムブロックのコピーが存在するか否かを判定し、存在しなければ前記メインメモリから前記呼び出し元のプログラムブロックをロードすることを特徴とする請求項8に記載の情報処理装置。 - 前記プロセッサは、前記別のプログラムブロックのコピーに記述された関数を処理中に、前記レジスタに記録された戻り先アドレスを含む前記呼び出し元のプログラムブロックのコピーのいずれかを破棄する必要が生じた際、前記レジスタの該当戻り先アドレスを、前記分岐解決ルーチンを格納したメインメモリまたはローカルメモリ内のアドレスに書き換え、前記呼び出し元のプログラムブロックのコピーへ戻る分岐において、前記分岐解決ルーチンを起動することを特徴とする請求項8に記載の情報処理装置。
- ローカルメモリに格納した、プログラムの一部であるプログラムブロックを参照して処理を実行するステップと、
前記実行するステップにおいて別のプログラムブロックに記述された命令へ分岐する必要が生じた際、前記別のプログラムブロックが前記ローカルメモリに格納されているか否かを判定し、格納されていなければメインメモリから前記別のプログラムブロックをロードするステップと、
ロードした前記別のプログラムブロックに記述された命令へ分岐する分岐命令を、実行中の前記プログラムブロックに書き込むステップと、
前記分岐命令を参照して分岐処理を実行するステップと、
を含むことを特徴とする情報処理方法。 - ローカルメモリに、プログラムの一部であるプログラムブロックと、当該プログラムブロックの、前記ローカルメモリにおける格納領域の先頭アドレスとメインメモリにおける格納領域の先頭アドレスとを対応付けたアドレス変換テーブルを格納するステップと、
前記プログラムブロックを参照して処理を実行するステップと、
前記実行するステップにおいて別のプログラムブロックに記述された命令へ分岐する必要が生じた際、前記別のプログラムブロックの前記メインメモリにおける格納領域の先頭アドレスに基づき前記アドレス変換テーブルを検索することにより、前記別のプログラムブロックが前記ローカルメモリに格納されているか否かを判定し、格納されていなければメインメモリから前記別のプログラムブロックをロードし、格納されていれば前記別のプログラムブロックの前記ローカルメモリにおける格納領域の先頭アドレスを前記アドレス変換テーブルから取得するステップと、
前記別のプログラムブロックへ処理を分岐するステップと、
を含むことを特徴とする情報処理方法。 - ローカルメモリにロードした、アプリケーションプログラムの一部であるプログラムブロックを参照して処理を実行中、別のプログラムブロックに記述された命令へ分岐する必要が生じた際、前記別のプログラムブロックが前記ローカルメモリに格納されているか否かを判定し、格納されていなければメインメモリから前記別のプログラムブロックをロードする機能と、
ロードした前記別のプログラムブロックに記述された命令へ分岐する分岐命令を、実行中の前記プログラムブロックに書き込む機能と、
をコンピュータに実現させることを特徴とするコンピュータプログラム。 - 前記プログラムブロックに前記分岐命令を書き込んだ際、当該分岐命令の位置情報を前記別のプログラムブロックに対応させて記録する機能と、
あるプログラムブロックをローカルメモリから破棄する必要が生じた際、当該プログラムブロックを分岐先とするその他のプログラムブロックにおける分岐命令を前記位置情報に基づき特定し、当該分岐命令を、前記ロードする機能と前記書き込む機能とを起動する命令に置き換える機能と、
をさらにコンピュータに実現させることを特徴とする請求項13に記載のコンピュータプログラム。 - 前記別のプログラムブロックに記述された命令への分岐が、当該別のプログラムブロックに記述された関数の呼び出しであった場合に、前記関数を呼び出すごとに、呼び出し元のプログラムブロックの戻り先アドレスをレジスタに順次記録する機能と、
前記別のプログラムブロックから呼び出し元のプログラムブロックのへ戻る分岐を行う際、前記レジスタを参照して前記戻り先アドレスを取得することにより分岐処理を実行する機能と、
前記別のプログラムブロックに記述された関数を処理中に、前記レジスタに記録された戻り先アドレスを含む前記呼び出し元のプログラムブロックのいずれかをローカルメモリから破棄する必要が生じた際、前記レジスタの該当戻り先アドレスを、前記ロードする機能と前記書き込む機能とを起動する命令を格納したメインメモリまたはローカルメモリ内のアドレスに書き換え、前記呼び出し元のプログラムブロックへ戻る分岐において、前記ロードする機能と前記書き込む機能とを起動する機能と、
をさらにコンピュータに実現させることを特徴とする請求項13に記載のコンピュータプログラム。 - メインメモリからローカルメモリにロードした、アプリケーションプログラムの一部であるプログラムブロックを参照して処理を実行中、別のプログラムブロックに記述された命令へ分岐する必要が生じた際、前記ローカルメモリにロードしたプログラムブロックの前記ローカルメモリにおける格納領域の先頭アドレスと前記メインメモリにおける格納領域の先頭アドレスとを対応付けたアドレス変換テーブルを、前記別のプログラムブロックの、前記メインメモリにおける格納領域の先頭アドレスに基づき検索することにより、前記別のプログラムブロックが前記ローカルメモリに格納されているか否かを判定し、格納されていなければ前記メインメモリから前記別のプログラムブロックをロードし、格納されていれば前記別のプログラムブロックの前記ローカルメモリにおける格納領域の先頭アドレスを前記アドレス変換テーブルから取得する機能と、
前記別のプログラムブロックへ処理を分岐する機能と、
をコンピュータに実現させることを特徴とするコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007075629A JP4339371B2 (ja) | 2007-03-22 | 2007-03-22 | 情報処理装置および情報処理方法 |
US12/051,260 US8195925B2 (en) | 2007-03-22 | 2008-03-19 | Apparatus and method for efficient caching via addition of branch into program block being processed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007075629A JP4339371B2 (ja) | 2007-03-22 | 2007-03-22 | 情報処理装置および情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008234490A JP2008234490A (ja) | 2008-10-02 |
JP4339371B2 true JP4339371B2 (ja) | 2009-10-07 |
Family
ID=39775904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007075629A Active JP4339371B2 (ja) | 2007-03-22 | 2007-03-22 | 情報処理装置および情報処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8195925B2 (ja) |
JP (1) | JP4339371B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2472585A (en) * | 2009-08-10 | 2011-02-16 | St Microelectronics | Method of compiling code for loading to cache memory |
US9092318B2 (en) * | 2012-02-06 | 2015-07-28 | Vmware, Inc. | Method of allocating referenced memory pages from a free list |
JP2013222434A (ja) * | 2012-04-19 | 2013-10-28 | Nec Corp | キャッシュ制御装置、キャッシュ制御方法、及びそのプログラム |
US10250519B2 (en) * | 2014-05-21 | 2019-04-02 | Oracle International Corporation | System and method for supporting a distributed data structure in a distributed data grid |
US10175988B2 (en) | 2015-06-26 | 2019-01-08 | Microsoft Technology Licensing, Llc | Explicit instruction scheduler state information for a processor |
US9952867B2 (en) | 2015-06-26 | 2018-04-24 | Microsoft Technology Licensing, Llc | Mapping instruction blocks based on block size |
US20160378488A1 (en) * | 2015-06-26 | 2016-12-29 | Microsoft Technology Licensing, Llc | Access to target address |
US9940136B2 (en) | 2015-06-26 | 2018-04-10 | Microsoft Technology Licensing, Llc | Reuse of decoded instructions |
US10191747B2 (en) | 2015-06-26 | 2019-01-29 | Microsoft Technology Licensing, Llc | Locking operand values for groups of instructions executed atomically |
US11755484B2 (en) | 2015-06-26 | 2023-09-12 | Microsoft Technology Licensing, Llc | Instruction block allocation |
US10409606B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Verifying branch targets |
US10169044B2 (en) | 2015-06-26 | 2019-01-01 | Microsoft Technology Licensing, Llc | Processing an encoding format field to interpret header information regarding a group of instructions |
US10409599B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Decoding information about a group of instructions including a size of the group of instructions |
US9946548B2 (en) | 2015-06-26 | 2018-04-17 | Microsoft Technology Licensing, Llc | Age-based management of instruction blocks in a processor instruction window |
US10346168B2 (en) | 2015-06-26 | 2019-07-09 | Microsoft Technology Licensing, Llc | Decoupled processor instruction window and operand buffer |
US10095519B2 (en) | 2015-09-19 | 2018-10-09 | Microsoft Technology Licensing, Llc | Instruction block address register |
JP7031392B2 (ja) | 2018-03-15 | 2022-03-08 | 富士通株式会社 | エミュレーション装置,エミュレーション方法及びエミュレーションプログラム |
US11093403B2 (en) | 2018-12-04 | 2021-08-17 | Vmware, Inc. | System and methods of a self-tuning cache sizing system in a cache partitioning system |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3230898B2 (ja) * | 1993-06-02 | 2001-11-19 | シャープ株式会社 | データ駆動型情報処理システム |
US5603045A (en) * | 1994-12-16 | 1997-02-11 | Vlsi Technology, Inc. | Microprocessor system having instruction cache with reserved branch target section |
US6216213B1 (en) * | 1996-06-07 | 2001-04-10 | Motorola, Inc. | Method and apparatus for compression, decompression, and execution of program code |
JPH11296381A (ja) * | 1998-04-08 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 仮想マシン及びコンパイラ |
AU758789B2 (en) * | 1998-07-15 | 2003-03-27 | Teijin Limited | Thiobenzimidazole derivatives |
GB9825102D0 (en) * | 1998-11-16 | 1999-01-13 | Insignia Solutions Plc | Computer system |
US6622300B1 (en) * | 1999-04-21 | 2003-09-16 | Hewlett-Packard Development Company, L.P. | Dynamic optimization of computer programs using code-rewriting kernal module |
US6718543B2 (en) * | 1999-11-08 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Method and apparatus for optimization of the performance of an application program in a computer system while preserving the system behavior |
US6725335B2 (en) * | 2000-02-09 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Method and system for fast unlinking of a linked branch in a caching dynamic translator |
US20040205718A1 (en) * | 2000-12-11 | 2004-10-14 | Sun Microsystems, Inc. | Self-tuning object libraries |
US20030204705A1 (en) * | 2002-04-30 | 2003-10-30 | Oldfield William H. | Prediction of branch instructions in a data processing apparatus |
US7594111B2 (en) * | 2002-12-19 | 2009-09-22 | Massachusetts Institute Of Technology | Secure execution of a computer program |
US7124276B2 (en) * | 2003-04-14 | 2006-10-17 | Broadcom Corporation | Optimizing cache efficiency within application software |
US7496908B2 (en) * | 2004-01-14 | 2009-02-24 | International Business Machines Corporation | Method and apparatus for optimizing code execution using annotated trace information having performance indicator and counter information |
US7424705B2 (en) * | 2004-03-11 | 2008-09-09 | Intel Corporation | Dynamic management of compiled code |
US20060075394A1 (en) * | 2004-10-01 | 2006-04-06 | Tatsuya Iwamoto | Dynamic loading and unloading for processing unit |
US7735074B2 (en) * | 2005-10-17 | 2010-06-08 | Oracle International Corporation | Code outlining without trampolines |
JP2007323358A (ja) * | 2006-05-31 | 2007-12-13 | Toshiba Corp | コンパイラプログラムを記録する媒体、コンパイル方法及びこれを伴う情報処理装置 |
US8631225B2 (en) * | 2010-06-25 | 2014-01-14 | International Business Machines Corporation | Dynamically rewriting branch instructions to directly target an instruction cache location |
US20110320786A1 (en) * | 2010-06-25 | 2011-12-29 | International Business Machines Corporation | Dynamically Rewriting Branch Instructions in Response to Cache Line Eviction |
-
2007
- 2007-03-22 JP JP2007075629A patent/JP4339371B2/ja active Active
-
2008
- 2008-03-19 US US12/051,260 patent/US8195925B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080235499A1 (en) | 2008-09-25 |
JP2008234490A (ja) | 2008-10-02 |
US8195925B2 (en) | 2012-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4339371B2 (ja) | 情報処理装置および情報処理方法 | |
JP4294059B2 (ja) | 情報処理装置および情報処理方法 | |
JP6342970B2 (ja) | トランザクショナルメモリ(tm)システムにおける読み出し及び書き込み監視属性 | |
KR100204741B1 (ko) | 제1및 제2캐시 메모리 사용방법 | |
US8751748B2 (en) | Reader set encoding for directory of shared cache memory in multiprocessor system | |
TWI638311B (zh) | Data processing method and processor | |
JP4567789B2 (ja) | Tlbロックインジケータ | |
US8706973B2 (en) | Unbounded transactional memory system and method | |
US20080235477A1 (en) | Coherent data mover | |
GB2443298A (en) | Cache memory with tag memory bypass circuit | |
US10831663B2 (en) | Tracking transactions using extended memory features | |
EP2790107A1 (en) | Processing unit and method for controlling processing unit | |
US6810473B2 (en) | Replacement algorithm for a replicated fully associative translation look-aside buffer | |
JP2006318471A (ja) | データ処理におけるメモリキャッシング | |
JP2002032264A (ja) | キャッシュメモリ装置及びそれを用いた中央演算処理装置 | |
US8214601B2 (en) | Purging without write-back of cache lines containing spent data | |
JP4785777B2 (ja) | コンパイラ、コンパイル方法、およびコンピュータプログラム | |
JP5293609B2 (ja) | マルチプロセッサ並びにそのキャッシュ同期制御方法及びプログラム | |
US6401173B1 (en) | Method and apparatus for optimizing bcache tag performance by inferring bcache tag state from internal processor state | |
JP3006204B2 (ja) | 情報処理装置 | |
KR20240067941A (ko) | 예비 디렉토리 항목에 특정 데이터 패턴의 표시 저장 | |
JP3260566B2 (ja) | 情報処理システムにおける記憶制御方法および記憶制御装置 | |
KR20240089035A (ko) | 캐시 라인 일관성 상태 업그레이드 | |
JP2011150486A (ja) | データ処理装置 | |
JPH05143463A (ja) | キヤツシユメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4339371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |