JP4339345B2 - Optical transmission system integrated circuit - Google Patents
Optical transmission system integrated circuit Download PDFInfo
- Publication number
- JP4339345B2 JP4339345B2 JP2006272715A JP2006272715A JP4339345B2 JP 4339345 B2 JP4339345 B2 JP 4339345B2 JP 2006272715 A JP2006272715 A JP 2006272715A JP 2006272715 A JP2006272715 A JP 2006272715A JP 4339345 B2 JP4339345 B2 JP 4339345B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- mgbps
- signal
- signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims description 38
- 230000003287 optical effect Effects 0.000 title claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 6
- 101100406673 Arabidopsis thaliana OTU3 gene Proteins 0.000 description 7
- 101100341026 Caenorhabditis elegans inx-2 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100341029 Caenorhabditis elegans inx-3 gene Proteins 0.000 description 1
- -1 ODU3 Proteins 0.000 description 1
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
本発明は光伝送システムの送受信用集積回路に関する。特に、クライアント信号とITU−T勧告G.709「光伝送ネットワーク(OTN)のインターフェース」で定義されたOTU2(光チャネル伝送ユニット2)またはOTU3とを相互に変換する集積回路に関する。 The present invention relates to a transmission / reception integrated circuit of an optical transmission system. In particular, client signals and ITU-T Recommendation G. The present invention relates to an integrated circuit that converts between OTU2 (optical channel transmission unit 2) or OTU3 defined in 709 “Interface of optical transmission network (OTN)”.
近年の情報転送技術の進歩により、10GbpsのEthernet(登録商標)が実用化され、また、40Gbpsの情報転送も実用化されようとしている。一方、ITU−T勧告G.709には、このようなクライアント信号を光伝送ネットワークで伝送するための光チャネル伝送ユニットとして、ライン・レートが10GbpsのOTU2、ライン・レートが40GbpsのOTU3が定義されている。 With recent advances in information transfer technology, 10 Gbps Ethernet (registered trademark) has been put into practical use, and 40 Gbps information transfer is also being put into practical use. On the other hand, ITU-T Recommendation G. 709 defines OTU2 with a line rate of 10 Gbps and OTU3 with a line rate of 40 Gbps as optical channel transmission units for transmitting such client signals over an optical transmission network.
本発明は、ビットレートがMGbpsの信号およびそれを4多重したビットレートに相当するNGbpsの信号を処理する集積回路を提供することを目的とし、さらには、10Gbpsあるいは40Gbpsのクライアント信号とOTU2、OTU3との変換を行うための集積回路を提供することを目的とする。 An object of the present invention is to provide an integrated circuit for processing a signal having a bit rate of MGbps and a signal having an NGbps equivalent to a bit rate obtained by multiplexing the signals, and further, a client signal of 10 Gbps or 40 Gbps and OTU2, OTU3. It is an object of the present invention to provide an integrated circuit for performing conversion.
本発明の第一の観点によると、ビットレートがMGbpsのクライアント信号を処理する4組のクライアント信号用MGbps入出力インターフェースと、MGbpsの信号を4多重したビットレートに相当するNGbpsのクライアント信号を処理する1組のクライアント信号用NGbps入出力インターフェースと、MGbpsのライン信号を処理する1組のライン信号用MGbps入出力インターフェースと、NGbpsのライン信号を処理する1組のライン信号用NGbps入出力インターフェースと、前記4組のクライアント信号用MGbps入出力インターフェースのひとつと前記ライン信号用MGbps入出力インターフェースとの間の信号変換を行う第一の手段と、前記4組のクライアント信号用MGbps入出力インターフェースと前記ライン信号用NGbps入出力インターフェースとの間の多重または分離および信号変換を行う第二の手段と、前記クライアント信号用NGbps入出力インターフェースと前記ライン信号用NGbps入出力インターフェースとの間の信号変換を行う第三の手段と、前記第一の手段、前記第二の手段または前記第三の手段を選択する手段とを1チップの基板上に備えたことを特徴とする光伝送システム集積回路が提供される。 According to the first aspect of the present invention, four sets of client signal MGbps input / output interfaces for processing a client signal having a bit rate of MGbps, and processing of an NGbps client signal corresponding to a bit rate obtained by multiplexing four MGbps signals. A set of client signal NGbps input / output interfaces, a set of line signal MGbps input / output interfaces for processing MGbps line signals, and a set of line signal NGbps input / output interfaces for processing NGbps line signals; A first means for performing signal conversion between one of the four sets of MGbps input / output interfaces for client signals and the MGbps input / output interface for line signals; and the four sets of MGbps input / output interfaces for client signals. A second means for performing multiplexing or demultiplexing and signal conversion between a signal and the line signal NGbps input / output interface, and a signal between the client signal NGbps input / output interface and the line signal NGbps input / output interface. An optical transmission system integrated circuit comprising: a third means for performing conversion; and a means for selecting the first means, the second means, or the third means on a one-chip substrate. Is provided.
Mは10であり、Nは40である請求項1ないし6のいずれか記載の光伝送システム集積回路。
7. The optical transmission system integrated circuit according to
前記4組のクライアント信号用MGbps入出力インターフェースのひとつをライン信号用MGbps入出力インターフェースと共通化した構成とすることもできる。 One of the four sets of client signal MGbps input / output interfaces may be shared with the line signal MGbps input / output interface.
本発明の第二の観点によると、ビットレートがMGbpsの信号を処理する2組のMGbps入出力インターフェースと、MGbpsの信号を4多重したビットレートに相当するNGbpsの信号を処理する2組のNGbps入出力インターフェースと、前記2組のMGbps入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段と、前記2組のNGbps入出力インターフェースの間でクライアント信号とライン信号との信号変換を行う第二の手段と、前記2組のMGbps入出力インターフェースから入力されたクライアント信号またはそれらのクライアント信号と前記2組のNGbps入出力インターフェースの一方からの入力信号を多重分離して得られた二つのMGbps信号とを多重化およびライン信号に変換して前記2組のNGbps入出力インターフェースの他方に出力するとともに、前記2組のNGbps入出力インターフェースの他方からの入力信号を多重分離しその一部をクライアント信号に変換して前記2組のMGbps入出力インターフェースに出力する第三の手段と、前記第一の手段、前記第二の手段または前記第三の手段を選択する手段とを1チップの基板上に備えたことを特徴とする光伝送システム集積回路が提供される。 According to the second aspect of the present invention, two sets of MGbps input / output interfaces for processing signals with a bit rate of MGbps, and two sets of NGbps for processing NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals. A first means for converting a signal between a client signal and a line signal between the two sets of MGbps input / output interfaces; a client signal between the two sets of NGbps input / output interfaces; A second means for performing signal conversion with a line signal, and a client signal input from the two sets of MGbps input / output interfaces or a client signal and an input signal from one of the two sets of NGbps input / output interfaces; Multiplexing two separated MGbps signals And a line signal to be output to the other of the two sets of NGbps input / output interfaces, and an input signal from the other of the two sets of NGbps input / output interfaces is demultiplexed and a part thereof is converted to a client signal. Third means for outputting to the two sets of MGbps input / output interfaces, and means for selecting the first means, the second means, or the third means are provided on a one-chip substrate. An optical transmission system integrated circuit is provided.
この光伝送システム集積回路を2チップ設け、この2チップの光伝送システム集積回路の一方に設けられた2組のNGbps入出力インターフェースの一方と、前記2チップの光伝送システム集積回路の他方に設けられ前記2組のNGbps入出力インターフェースの他方に対応するNGbps入出力インターフェースとを互いに接続して使用することができる。 Two optical transmission system integrated circuits are provided, one of the two sets of NGbps input / output interfaces provided on one of the two chips of the optical transmission system integrated circuit, and the other of the two chips of the optical transmission system integrated circuit. The NGbps input / output interface corresponding to the other of the two sets of NGbps input / output interfaces can be used by being connected to each other.
本発明の第三の観点によると、ビットレートがMGbpsの信号を処理する2組のMGbps入出力インターフェース(11、12)と、MGbpsの信号を4多重したビットレートに相当するNGbpsの信号を処理する1組のNGbps入出力インターフェースと、前記2組のMGbps入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段と、前記NGbps入出力インターフェースの入出力間でクライアント信号とライン信号との間の信号変換を行う第二の手段と、前記NGbps入出力インターフェースからの入力信号を四つのMGbps信号に多重分離し、そのうち二つのMGbps信号をクライアント信号に変換して前記2組のMGbps入出力インターフェースに出力するとともに、前記2組のMGbps入出力インターフェースから入力されたクライアント信号と前記四つのMGbps信号の残りの二つのMGbps信号とを多重化およびライン信号に変換して前記NGbps入出力インターフェースから出力する第三の手段と、前記第一の手段ないし前記第三の手段のいずれか選択する手段とを1チップの基板上に備えたことを特徴とする光伝送システム集積回路が提供される。 According to the third aspect of the present invention, two sets of MGbps input / output interfaces (11, 12) for processing signals with a bit rate of MGbps, and processing of NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals. A first means for performing signal conversion between the client signal and the line signal between the pair of NGbps input / output interfaces and the two sets of MGbps input / output interfaces; The second means for converting the signal between the client signal and the line signal and the input signal from the NGbps input / output interface are demultiplexed into four MGbps signals, and two of the MGbps signals are converted into client signals. Output to the two sets of MGbps input / output interfaces. In addition, a client signal input from the two sets of MGbps input / output interfaces and the remaining two MGbps signals of the four MGbps signals are multiplexed and converted into line signals and output from the NGbps input / output interface. And an optical transmission system integrated circuit provided with a means for selecting any one of the first means and the third means on a one-chip substrate.
この光伝送システム集積回路を2チップ設け、この2チップの光伝送システム集積回路の一方に設けられたNGbps入出力インターフェースの出力を、前記2チップの光伝送システム集積回路の他方に設けられた前記NGbps入出力インターフェースの入力に接続して使用することができる。 Two chips of the optical transmission system integrated circuit are provided, and the output of the NGbps input / output interface provided in one of the two-chip optical transmission system integrated circuits is supplied to the other of the two chips of the optical transmission system integrated circuit. It can be used by connecting to the input of the NGbps input / output interface.
以上の構成において、10Gbpsあるいは40Gbpsのクライアント信号とOTU2、OTU3との変換を行う場合には、Mは10、Nは40である。 In the above configuration, when conversion is performed between a 10 Gbps or 40 Gbps client signal and OTU2 or OTU3, M is 10 and N is 40.
本発明の第一の観点によれば、MGbpsのクライアント信号を直接収容するMGトランスポンダと、NGbpsのクライアント信号を直接収容するNGbpsのトランスポンダと、MGbpsのクライアント信号4つを多重収容するNGbpsの多重トランスポンダ(Muxponder)とが1つのチップ上に実装される。 According to the first aspect of the present invention, an MG transponder that directly accommodates an MGbps client signal, an NGbps transponder that directly accommodates an NGbps client signal, and an NGbps multiple transponder that accommodates four MGbps client signals. (Muxponder) is mounted on one chip.
クライアント信号用MGbps入出力インターフェースのひとつをライン信号用MGbps入出力インターフェースと共通化することもできる。高速インターフェースを多数搭載する集積回路は回路規模よりもインターフェースの数によりチップ単価が上昇してしまうが、一部を共通化することで、チップあたりのインターフェースが削減され、チップ単価を下げることができる。 One of the client signal MGbps input / output interfaces may be shared with the line signal MGbps input / output interface. Integrated circuits with a large number of high-speed interfaces will increase the unit price of chips depending on the number of interfaces rather than the circuit scale, but by sharing a part, the interface per chip can be reduced and the unit price of chips can be reduced. .
本発明の第二の観点によれば、MGbpsトランスポンダとNGbpsトランスポンダとを1チップで実現することができる。また、2チップを接続することで、NGbps多重トランスポンダを実現できる。一般的に集積回路の製造コストは、同じチップを大量に製造する程、1チップあたりの製造コストを削減することができる。したがって、ある機能を2つの同一構成のチップで実現した場合でも、1つのチップの製造コストの倍には達せず、それほどコスト高にはならない。 According to the second aspect of the present invention, the MGbps transponder and the NGbps transponder can be realized by one chip. Further, an NGbps multiple transponder can be realized by connecting two chips. In general, the manufacturing cost of an integrated circuit can be reduced as the same chip is manufactured in large quantities. Therefore, even when a certain function is realized by two chips having the same configuration, the manufacturing cost of one chip cannot be doubled and the cost is not so high.
本発明の第三の観点によれば、2チップ構成にしなければNGbpsトランスポンダおよびNGbps多重トランスポンダを実現できないが、1チップあたりの高速インターフェース数はさらに削減される。 According to the third aspect of the present invention, an NGbps transponder and an NGbps multiple transponder cannot be realized unless a two-chip configuration is used, but the number of high-speed interfaces per chip is further reduced.
以下、図面を参照して本発明の実施例を説明する。以下の実施例では10Gbpsあるいは40Gbpsのクライアント信号とOTU2、OTU3との変換を行うものとし、Mが10、Nが40の場合を説明するが、本発明はこれらの実施例に限定されるものではない。 Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, conversion of a 10 Gbps or 40 Gbps client signal and OTU2 and OTU3 will be described, and a case where M is 10 and N is 40 will be described. However, the present invention is not limited to these embodiments. Absent.
図1は本発明第一実施例の光伝送システム集積回路を示す。この集積回路は、クライアント信号用の10Gbps入力インターフェース11−1〜14−1および出力インターフェース11−2〜14−2と、クライアント信号用の40Gbps入力インターフェース15−1および出力インターフェース15−2と、ライン信号用の10Gbps入力インターフェース21−1および出力インターフェース21−2と、ライン信号用の40Gbps入力インターフェース22−1および入力インターフェース22−2とを1チップ上に備え、さらに、入力インターフェース11−1と出力インターフェース21−2との間、および入力インターフェース21−1と出力インターフェース11−2との間でそれぞれクライアント信号とライン信号との信号変換を行う信号変換回路37、42と、入力インターフェース11−1〜14−1と出力インターフェース22−2との間で信号変換および多重化、入力インターフェース22−1と出力インターフェース11−2〜11−4との間で多重分離および信号変換を行う信号変換回路31〜34、多重化回路35、信号変換回路37、42、多重分離回路43および信号変換回路44〜47を備え、信号変換回路37、47は、入力インターフェース15−1と出力インターフェース22−2との間、および入力インターフェース22−1と出力インターフェース15−2との間のそれぞれ信号変換に共用される。さらに、動作を選択するためのセレクタ36、41、48を備える。
FIG. 1 shows an optical transmission system integrated circuit according to a first embodiment of the present invention. This integrated circuit includes 10 Gbps input interfaces 11-1 to 14-1 and output interfaces 11-2 to 14-2 for client signals, a 40 Gbps input interface 15-1 and output interfaces 15-2 for client signals, a line A 10 Gbps input interface 21-1 and an output interface 21-2 for signals, and a 40 Gbps input interface 22-1 and an input interface 22-2 for line signals are provided on one chip, and further, the input interface 11-1 and an output
この集積回路を10Gbpsトランスポンダとして動作させるには、クライアント側に入力インターフェース11−1および出力インターフェース11−2を用い、ライン側に入力インターフェース21−1および出力インターフェース21−2を用いる。10Gbpsのクライアント信号は、入力インターフェース11−1からセレクタ36を介して信号変換回路37に入力され、OPU(光チャネル・ペイロード・ユニット)2、ODU(光データ・ユニット)2およびOTU2への信号変換(マッピング)が施されて、出力インターフェース21−2からライン側に出力される。一方、ライン信号は、入力インターフェース21−1からセレクタ41を介して信号変換回路42に入力され、クライアント信号への信号変換(デマッピング)が施されて、セレクタ48および出力インターフェース11−2を経由してクライアント側に出力される。
In order to operate this integrated circuit as a 10 Gbps transponder, the input interface 11-1 and the output interface 11-2 are used on the client side, and the input interface 21-1 and the output interface 21-2 are used on the line side. The 10 Gbps client signal is input from the input interface 11-1 to the
40Gbpsトランスポンダとして動作させるには、クライアント側に入力インターフェース15−1および出力インターフェース15−2を用い、ライン側に入力インターフェース22−1および出力インターフェース22−2を用いる。入力インターフェース15−1に入力された40Gbpsクライアント信号は、セレクタ36を介して信号変換回路37に入力され、OPU3、ODU3およびOTU3にマッピングされて、出力インターフェース22−2からライン側に出力される。一方、入力インターフェース22−1に入力されたライン信号は、セレクタ41を介して信号変換回路42に入力され、クライアント信号にデマッピングされて、出力インターフェース15−2からクライアント側に出力される。
In order to operate as a 40 Gbps transponder, the input interface 15-1 and the output interface 15-2 are used on the client side, and the input interface 22-1 and the output interface 22-2 are used on the line side. The 40 Gbps client signal input to the input interface 15-1 is input to the
40Gbps多重トランスポンダとして動作させるには、クライアント側に入力インターフェース11−1〜14−1および出力インターフェース11−2〜14−2を用い、ライン側に入力インターフェース22−1および出力インターフェース22−2を用いる。入力インターフェース11−1〜14−1に入力された4系統の10Gbpsクライアント信号は、それぞれ信号変換回路31〜34によりOPU2、ODU2にマッピングされ、多重化回路35により多重(ODTU23マッピング)され、セレクタ36を介して信号変換回路37に入力され、OTU3にマッピングされて出力インターフェース22−2からライン側に出力される。一方、入力インターフェース22−1に入力された40Gbpsライン信号は、セレクタ41を介して信号変換回路42に入力され、さらに、多重分離(ODTU23デマッピング)回路43および信号変換回路44〜47を経由して、ODU3、ODU2そしてクライアント信号へと順次デマッピングされて、出力インターフェース11−2〜14−2からそれぞれ10Gbpsでクライアント側に出力される。
In order to operate as a 40 Gbps multiple transponder, the input interfaces 11-1 to 14-1 and the output interfaces 11-2 to 14-2 are used on the client side, and the input interface 22-1 and the output interface 22-2 are used on the line side. . The four 10 Gbps client signals input to the input interfaces 11-1 to 14-1 are mapped to OPU2 and ODU2 by the
図2は本発明第二実施例の光伝送システム集積回路を示す。この集積回路は、クライアント信号用の10Gbps入力インターフェース12−1および出力インターフェース12−2をライン信号用に共通化したことが第一実施例と異なる。 FIG. 2 shows an optical transmission system integrated circuit according to the second embodiment of the present invention. This integrated circuit is different from the first embodiment in that a 10 Gbps input interface 12-1 and an output interface 12-2 for client signals are shared for line signals.
すなわち、第一実施例におけるライン信号用の10Gbps入力インターフェース21−1および出力インターフェース21−2を省き、入力インターフェース12−1の出力をセレクタ41の10Gbps入力とし、信号変換回路37の10Gbps出力をセレクタ49を介して出力インターフェース12−2に供給する。ライン側10Gbps入出力に入力インターフェース12−1および出力インターフェース12−2を用いることができることを除けば、その動作は第一実施例と同等である。
That is, the line signal 10 Gbps input interface 21-1 and the output interface 21-2 in the first embodiment are omitted, the output of the input interface 12-1 is used as the 10 Gbps input of the
図3は本発明第三実施例の光伝送システム集積回路を示す。この集積回路は、10Gbps入力インターフェース11−1、12−1および出力インターフェース11−2、12−2と、40Gbps入力インターフェース15−1、22−1および出力インターフェース15−2、22−2と、入力インターフェース11−1と出力インターフェース12−2との間または入力インターフェース15−1と出力インターフェース22−2でクライアント信号からライン信号へのマッピングを行う信号変換回路37と、入力インターフェース12−1と出力インターフェース11−2との間または入力インターフェース22−1と出力インターフェース15−2との間でライン信号からクライアント信号へのデマッピングを行う信号変換回路42と、入力インターフェース11−1、12−1から入力されたクライアント信号、またはそれらのクライアント信号と入力インターフェース15−1からの入力信号を多重分離して得られた二つの10Gbps信号とを多重化およびライン信号に変換して出力インターフェース22−2に出力するための信号変換回路31、32、51、多重分離回路52、スイッチ53、多重化回路35および信号変換回路37と、入力インターフェース22−1からの入力信号を多重分離しその一部をクライアント信号に変換して出力インターフェース11−2、12−2に出力するための信号変換回路42、多重分離回路43、信号変換回路44、45と、動作を選択するためのセレクタ36、41、48、49、54、55とを備える。
FIG. 3 shows an optical transmission system integrated circuit according to a third embodiment of the present invention. This integrated circuit includes 10 Gbps input interfaces 11-1 and 12-1 and output interfaces 11-2 and 12-2, 40 Gbps input interfaces 15-1 and 22-1 and output interfaces 15-2 and 22-2, and inputs. The
この集積回路を10Gbpsトランスポンダとして動作させるには、クライアント側に入力インターフェース11−1および出力インターフェース11−2を用い、ライン側に入力インターフェース12−1および出力インターフェース12−2を用いる。入力インターフェース11−1に入力された10Gbpsクライアント信号は、セレクタ36、信号変換回路37およびセレクタ49を経由し、出力インターフェース12−2からライン信号として出力される。一方、入力インターフェース12−1に入力されたライン信号は、セレクタ41、信号変換回路42およびセレクタ48を経由し、出力インターフェース11−2からクライアント信号として出力される。
In order to operate this integrated circuit as a 10 Gbps transponder, the input interface 11-1 and the output interface 11-2 are used on the client side, and the input interface 12-1 and the output interface 12-2 are used on the line side. The 10 Gbps client signal input to the input interface 11-1 is output as a line signal from the output interface 12-2 via the
40Gbpsトランスポンダとして動作させるには、クライアント側として入力インターフェース15−1および出力インターフェース15−2を用い、ライン側として入力インターフェース22−1および出力インターフェース22−2を用いる。入力インターフェース15−1に入力された40Gbpsのクライアント信号は、セレクタ36および信号変換回路37を経由し、ライン信号として出力インターフェース22−2から出力される。一方、入力インターフェース22−1に入力されたライン信号は、セレクタ41および信号変換回路42を経由し、クライアント信号として出力インターフェース15−2から出力される。
In order to operate as a 40 Gbps transponder, the input interface 15-1 and the output interface 15-2 are used on the client side, and the input interface 22-1 and the output interface 22-2 are used on the line side. The 40 Gbps client signal input to the input interface 15-1 is output from the output interface 22-2 as a line signal via the
40Gbps多重トランスポンダとして動作させるには、図3に示すように2チップの集積回路を用いる。すなわち、一方のチップの入力インターフェース22−1および出力インターフェース22−2をそれぞれ、他方のチップの出力インターフェース15−2および入力インターフェース15−1に接続し、クライアント側として二つのチップの入力インターフェース11−1、12−1および出力インターフェース11−2、12−2を用い、ライン側に、他のチップに接続されていない側の入力インターフェース22−1および出力インターフェース22−2を用いる。 To operate as a 40 Gbps multiple transponder, a two-chip integrated circuit is used as shown in FIG. That is, the input interface 22-1 and output interface 22-2 of one chip are connected to the output interface 15-2 and input interface 15-1 of the other chip, respectively, and the input interface 11- 1, 12-1 and the output interfaces 11-2 and 12-2, and the input interface 22-1 and the output interface 22-2 which are not connected to other chips are used on the line side.
一方のチップの入力インターフェース11−1、12−1に入力された10Gbpsクライアント信号は、信号変換回路31または32、スイッチ53、多重化回路35、セレクタ36および信号変換回路37を経由し、出力インターフェース22−2から他方のチップに出力される。この信号は40Gbpsライン信号の形式となっているが、実際にはその半分がダミーの信号である。他方のチップでは、入力インターフェース11−1、12−1に入力された10Gbpsクライアント信号がそれぞれ信号変換回路31、32によりOPU2、ODU2にマッピングされ、一方、入力インターフェース15−1から入力された信号が信号変換回路51および多重分離回路52によりOPU2、ODU2にデマッピングされる。入力インターフェース15−1から入力された40Gbps信号で有意なのは二つの10Gbpsであり、それらと信号変換回路31、32の出力とがスイッチ53により選択され、多重化回路35で多重され、セレクタ36および信号変換回路37を経由して、出力インターフェース22−2からライン側に出力される。
The 10 Gbps client signal input to the input interface 11-1 or 12-1 of one chip passes through the
他方のチップの入力インターフェース22−1に入力された40Gbpsライン信号は、セレクタ41を経由し、出力インターフェース15−2から前記一方のチップに出力されるとともに、信号変換回路42を経由して多重分離回路43により分離され、セレクタ54、55、信号変換回路44、45およびセレクタ48、49を経由し、40Gbpsライン信号に多重されていた4つのクライアント信号のうちの2つが出力インターフェース11−2、12−2から出力される。前記他方のチップの出力インターフェース15−2から前記一方のチップの入力インターフェース22−1に入力された信号は、セレクタ41、信号変換回路42、多重分離回路43、セレクタ54、55、信号変換回路44、45およびセレクタ48、49を経由し、40Gbpsライン信号に多重されていた4つのクライアント信号のうちの残り2つが出力インターフェース11−2、12−2から出力される。
The 40 Gbps line signal input to the input interface 22-1 of the other chip is output to the one chip from the output interface 15-2 via the
図3ではライン側からの信号が二つチップのそれぞれの信号変換回路42を通過するような記載となっているが、実際には、前段のチップでは40Gbpsライン信号をそのまま後段に出力している。前段のチップと後段のチップとで同じ動作を行うという観点からは、後段のチップでも40Gbpsライン信号を出力インターフェース15−2からそのまま出力することになる。ただし、その信号に意味があるわけではない。このため、図3ではそれらの動作に関する構成を省略した。
In FIG. 3, it is described that the signal from the line side passes through the
図4は本発明第四実施例の光伝送システム集積回路を示す。この集積回路は、10Gbps入力インターフェース11−1、12−1および出力インターフェース11−2、12−2と、40Gbps入力インターフェース15−1および出力インターフェース15−2と、入力インターフェース11−1と出力インターフェース12−2との間および入力インターフェース15−1と出力インターフェース15−2との間でクライアント信号とライン信号との間の信号変換を行う信号変換回路37と、入力インターフェース12−1と出力インターフェース11−2との間でライアント信号とライン信号との間の信号変換を行う信号変換回路42と、入力インターフェース15−1からの入力信号を四つの10Gbps信号に多重分離し、そのうち二つの10Gbps信号をクライアント信号に変換して出力インターフェース11−2、12−2に出力するとともに、入力インターフェース11−1、12−1から入力されたクライアント信号と前記四つの10Gbps信号の残りの二つの10Gbps信号とを多重化およびライン信号に変換して出力インターフェース15−2から出力するための信号変換回路42、多重分離回路43、信号変換回路44、45、31、32、スイッチ53、多重化回路35および信号変換回路37と、動作を選択するためのセレクタ36、41、48、49、54、55、61とを備える。
FIG. 4 shows an optical transmission system integrated circuit according to a fourth embodiment of the present invention. This integrated circuit includes 10 Gbps input interfaces 11-1 and 12-1 and output interfaces 11-2 and 12-2, 40 Gbps input interface 15-1 and output interface 15-2, input interface 11-1 and
この集積回路を10Gbpsトランスポンダとして動作させるには、クライアント側に入力インターフェース11−1および出力インターフェース11−2を用い、ライン側に入力インターフェース12−1および出力インターフェース12−2を用いる。入力インターフェース11−1に入力された10Gbpsクライアント信号は、セレクタ36、信号変換回路37およびセレクタ49を経由し、ライン信号として出力インターフェース12−2から出力される。一方、入力インターフェース12−1に入力されたライン信号は、セレクタ41、信号変換回路42およびセレクタ48を経由し、クライアント信号として出力インターフェース11−2から出力される。
In order to operate this integrated circuit as a 10 Gbps transponder, the input interface 11-1 and the output interface 11-2 are used on the client side, and the input interface 12-1 and the output interface 12-2 are used on the line side. The 10 Gbps client signal input to the input interface 11-1 is output from the output interface 12-2 as a line signal via the
40Gbpsトランスポンダとして動作させるには、2チップの集積回路を用い、一方をクライアント側からライン側への信号に、他方を逆方向の信号に用いる。一方のチップの入力インターフェース15−1に入力された40Gbpsのクライアント信号は、セレクタ36、信号変換回路37およびセレクタ61を経由し、ライン信号として出力インターフェース15−2から出力される。他方のチップの入力インターフェース15−1に入力された40Gbpsのライン信号は、セレクタ41、信号変換回路42およびセレクタ61を経由し、クライアント信号として出力インターフェース15−2から出力される。
To operate as a 40 Gbps transponder, a two-chip integrated circuit is used, one for the signal from the client side to the line side and the other for the signal in the reverse direction. The 40 Gbps client signal input to the input interface 15-1 of one chip is output from the output interface 15-2 as a line signal via the
40Gbps多重トランスポンダとして動作させるには、2チップの集積回路を、一方(以下「前段」という)のチップの40Gbps出力インターフェース15−2を他方(以下「後段」という)のチップの40Gbps入力インターフェース15−1に接続し、クライアント側からライン側に多重する二つの10Gbps信号と、ライン側からクライアント側へ分離される四つの10Gbps信号のうちの二つとを収容する。 In order to operate as a 40 Gbps multiple transponder, an integrated circuit of two chips, a 40 Gbps output interface 15-2 of one chip (hereinafter referred to as “previous stage”) and a 40 Gbps input interface 15− of the other chip (hereinafter referred to as “back stage”). 1 and accommodates two 10 Gbps signals multiplexed from the client side to the line side and two of the four 10 Gbps signals separated from the line side to the client side.
四つの10Gbpsクライアント信号は、二つのチップのそれぞれの入力インターフェース11−1、12−1に入力される。前段のチップの入力インターフェース11−1、12−1に入力された10Gbpsクライアント信号は、信号変換回路31または32、スイッチ53、多重化回路35、セレクタ36、信号変換回路37およびセレクタ61を経由し、出力インターフェース15−2から後段のチップに出力される。後段のチップでは、入力インターフェース11−1、12−1に入力された10Gbpsクライアント信号がそれぞれ信号変換回路31、32によりOPU2、ODU2にマッピングされ、一方、入力インターフェース15−1から入力された信号がセレクタ41を介して信号変換回路42に入力され、この信号変換回路42と多重分離回路43とによりOPU2、ODU2にデマッピングされる。入力インターフェース15−1から入力された40Gbps信号のうちライン側に多重すべき二つの10Gbps信号と信号変換回路31、32の出力とがスイッチ53により選択され、多重化回路35で多重され、セレクタ36、信号変換回路37およびセレクタ61を経由して、40Gbpsライン信号として出力インターフェース15−2から出力される。
Four 10 Gbps client signals are input to the respective input interfaces 11-1 and 12-1 of the two chips. The 10 Gbps client signal input to the input interfaces 11-1 and 12-1 of the preceding chip passes through the
40Gbpsライン信号は前段のチップの入力インターフェース15−1に入力され、セレクタ41および信号変換回路42を経由し、多重分離回路43により四つの10Gbps信号に分離される。このうち二つの10Gbps信号は、セレクタ54、55、信号変換回路44、45およびセレクタ48、49を経由し、クライアント信号として出力インターフェース11−2、12−2から出力される。残りの二つの10Gbps信号は、信号変換回路31、32からの信号とともに、スイッチ53、多重化回路35、セレクタ36、信号変換回路37およびセレクタ61を経由して、出力インターフェース15−2から後段のチップに出力される。後段のチップでは、セレクタ41、信号変換回路42、多重分離回路43、セレクタ54、55、信号変換回路44、45およびセレクタ48、49を経由し、出力インターフェース11−2、12−2からクライアント信号として出力される。
The 40 Gbps line signal is input to the input interface 15-1 of the preceding chip, and is demultiplexed into four 10 Gbps signals by the
以上説明したように、本発明では、MGbpsのクライアント信号を直接収容するMGbpsトランスポンダと、NGbpsのクライアント信号を直接収容するNGbpsのトランスポンダと、MGbpsのクライアント信号4つを多重収容するNGbpsの多重トランスポンダとを、1または2つのチップで実現できる。表1に、Mが10、Nが40の場合を例に上述した各実施例における1チップあたりのインターフェース数、および各トランスポンダを実現するためのチップ数を示す。 As described above, in the present invention, an MGbps transponder that directly accommodates an MGbps client signal, an NGbps transponder that directly accommodates an NGbps client signal, and an NGbps multiple transponder that accommodates four MGbps client signals. Can be realized with one or two chips. Table 1 shows the number of interfaces per chip and the number of chips for realizing each transponder in each of the above-described embodiments, taking M as 10 and N as 40 as an example.
11−1〜14−1、21−1 10Gbps入力インターフェース
11−2〜14−2、21−2 10Gbps出力インターフェース
15−1、22−1 40Gbps入力インターフェース
15−2、22−2 40Gbps出力インターフェース
31〜34、37、42、44〜47、51 信号変換回路
35 多重化回路
43、52 多重分離回路
36、41、48、49、54、55、61 セレクタ
53 スイッチ
11-1 to 14-1, 21-1 10 Gbps input interface 11-2 to 14-2, 21-2 10 Gbps output interface 15-1, 22-1 40 Gbps input interface 15-2, 22-2 40
Claims (7)
MGbpsの信号を4多重したビットレートに相当するNGbpsのクライアント信号を処理する1組のクライアント信号用NGbps入出力インターフェース(15)と、
MGbpsのライン信号を処理する1組のライン信号用MGbps入出力インターフェース(21)と、
NGbpsのライン信号を処理する1組のライン信号用NGbps入出力インターフェース(22)と、
前記4組のクライアント信号用MGbps入出力インターフェースのひとつ(11)と前記ライン信号用MGbps入出力インターフェース(21)との間の信号変換を行う第一の手段(37、42)と、
前記4組のクライアント信号用MGbps入出力インターフェースと前記ライン信号用NGbps入出力インターフェース(22)との間の多重または分離および信号変換を行う第二の手段(31〜34、35、37、42〜47)と、
前記クライアント信号用NGbps入出力インターフェース(15)と前記ライン信号用NGbps入出力インターフェース(22)との間の信号変換を行う第三の手段(37、42)と、
前記第一の手段、前記第二の手段または前記第三の手段を選択する手段(36、41、48)と
を1チップの基板上に備えたことを特徴とする光伝送システム集積回路。 4 sets of client signal MGbps input / output interfaces (11 to 14) for processing a client signal having a bit rate of MGbps;
A set of client signal NGbps input / output interfaces (15) for processing NGbps client signals corresponding to a bit rate obtained by multiplexing four MGbps signals;
A set of line signal MGbps input / output interfaces (21) for processing MGbps line signals;
A set of line signal NGbps input / output interfaces (22) for processing NGbps line signals;
First means (37, 42) for performing signal conversion between one of the four sets of client signal MGbps input / output interfaces (11) and the line signal MGbps input / output interface (21);
Second means (31 to 34, 35, 37, 42 to 42) that performs multiplexing or demultiplexing and signal conversion between the four sets of MGbps input / output interfaces for client signals and the NGbps input / output interface for line signals (22). 47)
Third means (37, 42) for performing signal conversion between the client signal NGbps input / output interface (15) and the line signal NGbps input / output interface (22);
An optical transmission system integrated circuit comprising: a first chip, a second means or a third means for selecting (36, 41, 48) on a one-chip substrate.
MGbpsの信号を4多重したビットレートに相当するNGbpsの信号を処理する2組のNGbps入出力インターフェース(15、22)と、
前記2組のMGbps入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段(37、42)と、
前記2組のNGbps入出力インターフェース(15、22)の間でクライアント信号とライン信号との信号変換を行う第二の手段(37、42)と、
前記2組のMGbps入出力インターフェース(11、12)から入力されたクライアント信号またはそれらのクライアント信号と前記2組のNGbps入出力インターフェースの一方(15)からの入力信号を多重分離して得られた二つのMGbps信号とを多重化およびライン信号に変換して前記2組のNGbps入出力インターフェースの他方(22)に出力するとともに、前記2組のNGbps入出力インターフェースの他方(22)からの入力信号を多重分離しその一部をクライアント信号に変換して前記2組のMGbps入出力インターフェース(11、12)に出力する第三の手段(31、32、51〜53、35、37、42〜45)と、
前記第一の手段、前記第二の手段または前記第三の手段を選択する手段(36、41、48、49、54、55)と
を1チップの基板上に備えたことを特徴とする光伝送システム集積回路。 Two sets of MGbps input / output interfaces (11, 12) for processing signals with a bit rate of MGbps;
Two sets of NGbps input / output interfaces (15, 22) for processing NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals;
First means (37, 42) for performing signal conversion between a client signal and a line signal between the two sets of MGbps input / output interfaces;
Second means (37, 42) for performing signal conversion between a client signal and a line signal between the two sets of NGbps input / output interfaces (15, 22);
Obtained by demultiplexing the client signals input from the two sets of MGbps input / output interfaces (11, 12) or those client signals and the input signals from one of the two sets of NGbps input / output interfaces (15). Two MGbps signals are multiplexed and converted into line signals and output to the other (22) of the two sets of NGbps input / output interfaces, and input signals from the other (22) of the two sets of NGbps input / output interfaces. 3rd means (31, 32, 51-53, 35, 37, 42-45) for demultiplexing and converting part of them into client signals and outputting them to the two sets of MGbps input / output interfaces (11, 12) )When,
A light having the means for selecting the first means, the second means or the third means (36, 41, 48, 49, 54, 55) on a one-chip substrate. Transmission system integrated circuit.
この2チップの光伝送システム集積回路の一方に設けられた2組のNGbps入出力インターフェースの一方と、前記2チップの光伝送システム集積回路の他方に設けられ前記2組のNGbps入出力インターフェースの他方に対応するNGbps入出力インターフェースとが互いに接続された
ことを特徴とする光伝送システム集積回路。 Two chips of the optical transmission system integrated circuit according to claim 3,
One of two sets of NGbps input / output interfaces provided in one of the two-chip optical transmission system integrated circuits and the other of the two sets of NGbps input / output interfaces provided in the other of the two-chip optical transmission system integrated circuits. An optical transmission system integrated circuit characterized in that an NGbps input / output interface corresponding to is connected to each other.
MGbpsの信号を4多重したビットレートに相当するNGbpsの信号を処理する1組のNGbps入出力インターフェース(15)と、
前記2組のMGbps入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段(37、42)と、
前記NGbps入出力インターフェース(15)の入出力間でクライアント信号とライン信号との間の信号変換を行う第二の手段(37、42)と、
前記NGbps入出力インターフェースからの入力信号を四つのMGbps信号に多重分離し、そのうち二つのMGbps信号をクライアント信号に変換して前記2組のMGbps入出力インターフェース(11、12)に出力するとともに、前記2組のMGbps入出力インターフェース(11、12)から入力されたクライアント信号と前記四つのMGbps信号の残りの二つのMGbps信号とを多重化およびライン信号に変換して前記NGbps入出力インターフェース(15)から出力する第三の手段(42、43、44、45、31、32、53、35、37)と、
前記第一の手段ないし前記第三の手段のいずれかを選択する手段(36、41、48、49、54、55、61)と
を1チップの基板上に備えたことを特徴とする光伝送システム集積回路。 Two sets of MGbps input / output interfaces (11, 12) for processing signals with a bit rate of MGbps;
A set of NGbps input / output interfaces (15) for processing NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals;
First means (37, 42) for performing signal conversion between a client signal and a line signal between the two sets of MGbps input / output interfaces;
Second means (37, 42) for performing signal conversion between a client signal and a line signal between input and output of the NGbps input / output interface (15);
An input signal from the NGbps input / output interface is demultiplexed into four MGbps signals, and two of the MGbps signals are converted into client signals and output to the two sets of MGbps input / output interfaces (11, 12). The client signals input from two sets of MGbps input / output interfaces (11, 12) and the remaining two MGbps signals of the four MGbps signals are multiplexed and converted into line signals, and the NGbps input / output interface (15). Third means (42, 43, 44, 45, 31, 32, 53, 35, 37) to output from,
Optical transmission characterized by comprising means (36, 41, 48, 49, 54, 55, 61) for selecting any one of the first means to the third means on a one-chip substrate. System integrated circuit.
この2チップの光伝送システム集積回路の一方に設けられたNGbps入出力インターフェースの出力が、前記2チップの光伝送システム集積回路の他方に設けられた前記NGbps入出力インターフェースの入力に接続された請求項5記載の光伝送システム集積回路。 The optical transmission system integrated circuit according to claim 5, comprising two chips,
An output of an NGbps input / output interface provided on one side of the two-chip optical transmission system integrated circuit is connected to an input of the NGbps input / output interface provided on the other side of the two-chip optical transmission system integrated circuit. Item 6. The optical transmission system integrated circuit according to Item 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006272715A JP4339345B2 (en) | 2006-10-04 | 2006-10-04 | Optical transmission system integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006272715A JP4339345B2 (en) | 2006-10-04 | 2006-10-04 | Optical transmission system integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008092410A JP2008092410A (en) | 2008-04-17 |
JP4339345B2 true JP4339345B2 (en) | 2009-10-07 |
Family
ID=39376043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006272715A Active JP4339345B2 (en) | 2006-10-04 | 2006-10-04 | Optical transmission system integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4339345B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5429535B2 (en) * | 2009-06-30 | 2014-02-26 | 日本電気株式会社 | Interface circuit |
JP4878648B2 (en) * | 2010-03-12 | 2012-02-15 | 日本電信電話株式会社 | Client signal accommodating multiplexing apparatus and method |
JP5659910B2 (en) * | 2011-03-29 | 2015-01-28 | 富士通株式会社 | Frame mapping apparatus and frame mapping method |
CN106921436B (en) * | 2015-12-26 | 2019-11-05 | 华为技术有限公司 | The method and device handled for the data to a variety of rates |
-
2006
- 2006-10-04 JP JP2006272715A patent/JP4339345B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008092410A (en) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984797B2 (en) | Optical network system | |
CA2695882C (en) | Frame generating apparatus and frame generating method | |
US10122462B2 (en) | Transport apparatus and transport method | |
JPWO2006106973A1 (en) | Optical communication method, optical communication apparatus, and optical communication system | |
JP5563724B2 (en) | Network node of optical transport network | |
CN101310464B (en) | Method and device for optical transmission network signal scheduling | |
JP6038308B2 (en) | Cross-connect device for optical communication and signal processing method thereof | |
JP4339345B2 (en) | Optical transmission system integrated circuit | |
CN102783178A (en) | Data processing method in optical transport network, and related device and system | |
US20030086644A1 (en) | Field reconfigurable line cards for an optical transport system | |
US6487223B1 (en) | SDH transmission apparatus with flexible system configuration | |
US8351784B2 (en) | Packet-optical integrated switch without optical transponder | |
EP2137847B1 (en) | Multi-mode integrated circuit for use in optoelectronic devices | |
US20090046745A1 (en) | Apparatus for transmitting and receiving data with various data capacities at high speed | |
CN104038851B (en) | Sub- Rate mapping for lowest-order Optical Data Units | |
CN101981831B (en) | Method, device and communication system of transmitting client data | |
US8189623B2 (en) | Digital framer architecture with a framing marker | |
TW200836509A (en) | Multi-mode integrated circuit for use in optoelectronic devices | |
JP5450219B2 (en) | Digital cross-connect device and method | |
CN101350691B (en) | Method and apparatus for service concourse and ADM division-insertion multiplexing | |
JP5917629B2 (en) | Optical transmission system integrated circuit and optical transmission system | |
KR100646746B1 (en) | Apparatus and method for processing multi-protocol signals of NG-SDH transponder | |
JP2008182540A (en) | Optical transmission system integrated circuit | |
JPS62163431A (en) | Optical parallel transmission and reception circuit | |
KR100608902B1 (en) | External multiplexing apparatus of WDM optical transmission system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4339345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |