JP4339345B2 - Optical transmission system integrated circuit - Google Patents

Description

本発明は光伝送システムの送受信用集積回路に関する。特に、クライアント信号とＩＴＵ−Ｔ勧告Ｇ．７０９「光伝送ネットワーク（ＯＴＮ）のインターフェース」で定義されたＯＴＵ２（光チャネル伝送ユニット２）またはＯＴＵ３とを相互に変換する集積回路に関する。   The present invention relates to a transmission / reception integrated circuit of an optical transmission system. In particular, client signals and ITU-T Recommendation G. The present invention relates to an integrated circuit that converts between OTU2 (optical channel transmission unit 2) or OTU3 defined in 709 “Interface of optical transmission network (OTN)”.

近年の情報転送技術の進歩により、１０ＧｂｐｓのＥｔｈｅｒｎｅｔ（登録商標）が実用化され、また、４０Ｇｂｐｓの情報転送も実用化されようとしている。一方、ＩＴＵ−Ｔ勧告Ｇ．７０９には、このようなクライアント信号を光伝送ネットワークで伝送するための光チャネル伝送ユニットとして、ライン・レートが１０ＧｂｐｓのＯＴＵ２、ライン・レートが４０ＧｂｐｓのＯＴＵ３が定義されている。   With recent advances in information transfer technology, 10 Gbps Ethernet (registered trademark) has been put into practical use, and 40 Gbps information transfer is also being put into practical use. On the other hand, ITU-T Recommendation G. 709 defines OTU2 with a line rate of 10 Gbps and OTU3 with a line rate of 40 Gbps as optical channel transmission units for transmitting such client signals over an optical transmission network.

特開２００１−１７７４９１JP 2001-177491 A

本発明は、ビットレートがＭＧｂｐｓの信号およびそれを４多重したビットレートに相当するＮＧｂｐｓの信号を処理する集積回路を提供することを目的とし、さらには、１０Ｇｂｐｓあるいは４０Ｇｂｐｓのクライアント信号とＯＴＵ２、ＯＴＵ３との変換を行うための集積回路を提供することを目的とする。   An object of the present invention is to provide an integrated circuit for processing a signal having a bit rate of MGbps and a signal having an NGbps equivalent to a bit rate obtained by multiplexing the signals, and further, a client signal of 10 Gbps or 40 Gbps and OTU2, OTU3. It is an object of the present invention to provide an integrated circuit for performing conversion.

本発明の第一の観点によると、ビットレートがＭＧｂｐｓのクライアント信号を処理する４組のクライアント信号用ＭＧｂｐｓ入出力インターフェースと、ＭＧｂｐｓの信号を４多重したビットレートに相当するＮＧｂｐｓのクライアント信号を処理する１組のクライアント信号用ＮＧｂｐｓ入出力インターフェースと、ＭＧｂｐｓのライン信号を処理する１組のライン信号用ＭＧｂｐｓ入出力インターフェースと、ＮＧｂｐｓのライン信号を処理する１組のライン信号用ＮＧｂｐｓ入出力インターフェースと、前記４組のクライアント信号用ＭＧｂｐｓ入出力インターフェースのひとつと前記ライン信号用ＭＧｂｐｓ入出力インターフェースとの間の信号変換を行う第一の手段と、前記４組のクライアント信号用ＭＧｂｐｓ入出力インターフェースと前記ライン信号用ＮＧｂｐｓ入出力インターフェースとの間の多重または分離および信号変換を行う第二の手段と、前記クライアント信号用ＮＧｂｐｓ入出力インターフェースと前記ライン信号用ＮＧｂｐｓ入出力インターフェースとの間の信号変換を行う第三の手段と、前記第一の手段、前記第二の手段または前記第三の手段を選択する手段とを１チップの基板上に備えたことを特徴とする光伝送システム集積回路が提供される。   According to the first aspect of the present invention, four sets of client signal MGbps input / output interfaces for processing a client signal having a bit rate of MGbps, and processing of an NGbps client signal corresponding to a bit rate obtained by multiplexing four MGbps signals. A set of client signal NGbps input / output interfaces, a set of line signal MGbps input / output interfaces for processing MGbps line signals, and a set of line signal NGbps input / output interfaces for processing NGbps line signals; A first means for performing signal conversion between one of the four sets of MGbps input / output interfaces for client signals and the MGbps input / output interface for line signals; and the four sets of MGbps input / output interfaces for client signals. A second means for performing multiplexing or demultiplexing and signal conversion between a signal and the line signal NGbps input / output interface, and a signal between the client signal NGbps input / output interface and the line signal NGbps input / output interface. An optical transmission system integrated circuit comprising: a third means for performing conversion; and a means for selecting the first means, the second means, or the third means on a one-chip substrate. Is provided.

Ｍは１０であり、Ｎは４０である請求項１ないし６のいずれか記載の光伝送システム集積回路。   7. The optical transmission system integrated circuit according to claim 1, wherein M is 10 and N is 40.

前記４組のクライアント信号用ＭＧｂｐｓ入出力インターフェースのひとつをライン信号用ＭＧｂｐｓ入出力インターフェースと共通化した構成とすることもできる。   One of the four sets of client signal MGbps input / output interfaces may be shared with the line signal MGbps input / output interface.

本発明の第二の観点によると、ビットレートがＭＧｂｐｓの信号を処理する２組のＭＧｂｐｓ入出力インターフェースと、ＭＧｂｐｓの信号を４多重したビットレートに相当するＮＧｂｐｓの信号を処理する２組のＮＧｂｐｓ入出力インターフェースと、前記２組のＭＧｂｐｓ入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段と、前記２組のＮＧｂｐｓ入出力インターフェースの間でクライアント信号とライン信号との信号変換を行う第二の手段と、前記２組のＭＧｂｐｓ入出力インターフェースから入力されたクライアント信号またはそれらのクライアント信号と前記２組のＮＧｂｐｓ入出力インターフェースの一方からの入力信号を多重分離して得られた二つのＭＧｂｐｓ信号とを多重化およびライン信号に変換して前記２組のＮＧｂｐｓ入出力インターフェースの他方に出力するとともに、前記２組のＮＧｂｐｓ入出力インターフェースの他方からの入力信号を多重分離しその一部をクライアント信号に変換して前記２組のＭＧｂｐｓ入出力インターフェースに出力する第三の手段と、前記第一の手段、前記第二の手段または前記第三の手段を選択する手段とを１チップの基板上に備えたことを特徴とする光伝送システム集積回路が提供される。   According to the second aspect of the present invention, two sets of MGbps input / output interfaces for processing signals with a bit rate of MGbps, and two sets of NGbps for processing NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals. A first means for converting a signal between a client signal and a line signal between the two sets of MGbps input / output interfaces; a client signal between the two sets of NGbps input / output interfaces; A second means for performing signal conversion with a line signal, and a client signal input from the two sets of MGbps input / output interfaces or a client signal and an input signal from one of the two sets of NGbps input / output interfaces; Multiplexing two separated MGbps signals And a line signal to be output to the other of the two sets of NGbps input / output interfaces, and an input signal from the other of the two sets of NGbps input / output interfaces is demultiplexed and a part thereof is converted to a client signal. Third means for outputting to the two sets of MGbps input / output interfaces, and means for selecting the first means, the second means, or the third means are provided on a one-chip substrate. An optical transmission system integrated circuit is provided.

この光伝送システム集積回路を２チップ設け、この２チップの光伝送システム集積回路の一方に設けられた２組のＮＧｂｐｓ入出力インターフェースの一方と、前記２チップの光伝送システム集積回路の他方に設けられ前記２組のＮＧｂｐｓ入出力インターフェースの他方に対応するＮＧｂｐｓ入出力インターフェースとを互いに接続して使用することができる。   Two optical transmission system integrated circuits are provided, one of the two sets of NGbps input / output interfaces provided on one of the two chips of the optical transmission system integrated circuit, and the other of the two chips of the optical transmission system integrated circuit. The NGbps input / output interface corresponding to the other of the two sets of NGbps input / output interfaces can be used by being connected to each other.

本発明の第三の観点によると、ビットレートがＭＧｂｐｓの信号を処理する２組のＭＧｂｐｓ入出力インターフェース（１１、１２）と、ＭＧｂｐｓの信号を４多重したビットレートに相当するＮＧｂｐｓの信号を処理する１組のＮＧｂｐｓ入出力インターフェースと、前記２組のＭＧｂｐｓ入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段と、前記ＮＧｂｐｓ入出力インターフェースの入出力間でクライアント信号とライン信号との間の信号変換を行う第二の手段と、前記ＮＧｂｐｓ入出力インターフェースからの入力信号を四つのＭＧｂｐｓ信号に多重分離し、そのうち二つのＭＧｂｐｓ信号をクライアント信号に変換して前記２組のＭＧｂｐｓ入出力インターフェースに出力するとともに、前記２組のＭＧｂｐｓ入出力インターフェースから入力されたクライアント信号と前記四つのＭＧｂｐｓ信号の残りの二つのＭＧｂｐｓ信号とを多重化およびライン信号に変換して前記ＮＧｂｐｓ入出力インターフェースから出力する第三の手段と、前記第一の手段ないし前記第三の手段のいずれか選択する手段とを１チップの基板上に備えたことを特徴とする光伝送システム集積回路が提供される。   According to the third aspect of the present invention, two sets of MGbps input / output interfaces (11, 12) for processing signals with a bit rate of MGbps, and processing of NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals. A first means for performing signal conversion between the client signal and the line signal between the pair of NGbps input / output interfaces and the two sets of MGbps input / output interfaces; The second means for converting the signal between the client signal and the line signal and the input signal from the NGbps input / output interface are demultiplexed into four MGbps signals, and two of the MGbps signals are converted into client signals. Output to the two sets of MGbps input / output interfaces. In addition, a client signal input from the two sets of MGbps input / output interfaces and the remaining two MGbps signals of the four MGbps signals are multiplexed and converted into line signals and output from the NGbps input / output interface. And an optical transmission system integrated circuit provided with a means for selecting any one of the first means and the third means on a one-chip substrate.

この光伝送システム集積回路を２チップ設け、この２チップの光伝送システム集積回路の一方に設けられたＮＧｂｐｓ入出力インターフェースの出力を、前記２チップの光伝送システム集積回路の他方に設けられた前記ＮＧｂｐｓ入出力インターフェースの入力に接続して使用することができる。   Two chips of the optical transmission system integrated circuit are provided, and the output of the NGbps input / output interface provided in one of the two-chip optical transmission system integrated circuits is supplied to the other of the two chips of the optical transmission system integrated circuit. It can be used by connecting to the input of the NGbps input / output interface.

以上の構成において、１０Ｇｂｐｓあるいは４０Ｇｂｐｓのクライアント信号とＯＴＵ２、ＯＴＵ３との変換を行う場合には、Ｍは１０、Ｎは４０である。   In the above configuration, when conversion is performed between a 10 Gbps or 40 Gbps client signal and OTU2 or OTU3, M is 10 and N is 40.

本発明の第一の観点によれば、ＭＧｂｐｓのクライアント信号を直接収容するＭＧトランスポンダと、ＮＧｂｐｓのクライアント信号を直接収容するＮＧｂｐｓのトランスポンダと、ＭＧｂｐｓのクライアント信号４つを多重収容するＮＧｂｐｓの多重トランスポンダ（Muxponder）とが１つのチップ上に実装される。   According to the first aspect of the present invention, an MG transponder that directly accommodates an MGbps client signal, an NGbps transponder that directly accommodates an NGbps client signal, and an NGbps multiple transponder that accommodates four MGbps client signals. (Muxponder) is mounted on one chip.

クライアント信号用ＭＧｂｐｓ入出力インターフェースのひとつをライン信号用ＭＧｂｐｓ入出力インターフェースと共通化することもできる。高速インターフェースを多数搭載する集積回路は回路規模よりもインターフェースの数によりチップ単価が上昇してしまうが、一部を共通化することで、チップあたりのインターフェースが削減され、チップ単価を下げることができる。   One of the client signal MGbps input / output interfaces may be shared with the line signal MGbps input / output interface. Integrated circuits with a large number of high-speed interfaces will increase the unit price of chips depending on the number of interfaces rather than the circuit scale, but by sharing a part, the interface per chip can be reduced and the unit price of chips can be reduced. .

本発明の第二の観点によれば、ＭＧｂｐｓトランスポンダとＮＧｂｐｓトランスポンダとを１チップで実現することができる。また、２チップを接続することで、ＮＧｂｐｓ多重トランスポンダを実現できる。一般的に集積回路の製造コストは、同じチップを大量に製造する程、１チップあたりの製造コストを削減することができる。したがって、ある機能を２つの同一構成のチップで実現した場合でも、１つのチップの製造コストの倍には達せず、それほどコスト高にはならない。   According to the second aspect of the present invention, the MGbps transponder and the NGbps transponder can be realized by one chip. Further, an NGbps multiple transponder can be realized by connecting two chips. In general, the manufacturing cost of an integrated circuit can be reduced as the same chip is manufactured in large quantities. Therefore, even when a certain function is realized by two chips having the same configuration, the manufacturing cost of one chip cannot be doubled and the cost is not so high.

本発明の第三の観点によれば、２チップ構成にしなければＮＧｂｐｓトランスポンダおよびＮＧｂｐｓ多重トランスポンダを実現できないが、１チップあたりの高速インターフェース数はさらに削減される。   According to the third aspect of the present invention, an NGbps transponder and an NGbps multiple transponder cannot be realized unless a two-chip configuration is used, but the number of high-speed interfaces per chip is further reduced.

以下、図面を参照して本発明の実施例を説明する。以下の実施例では１０Ｇｂｐｓあるいは４０Ｇｂｐｓのクライアント信号とＯＴＵ２、ＯＴＵ３との変換を行うものとし、Ｍが１０、Ｎが４０の場合を説明するが、本発明はこれらの実施例に限定されるものではない。   Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, conversion of a 10 Gbps or 40 Gbps client signal and OTU2 and OTU3 will be described, and a case where M is 10 and N is 40 will be described. However, the present invention is not limited to these embodiments. Absent.

図１は本発明第一実施例の光伝送システム集積回路を示す。この集積回路は、クライアント信号用の１０Ｇｂｐｓ入力インターフェース１１−１〜１４−１および出力インターフェース１１−２〜１４−２と、クライアント信号用の４０Ｇｂｐｓ入力インターフェース１５−１および出力インターフェース１５−２と、ライン信号用の１０Ｇｂｐｓ入力インターフェース２１−１および出力インターフェース２１−２と、ライン信号用の４０Ｇｂｐｓ入力インターフェース２２−１および入力インターフェース２２−２とを１チップ上に備え、さらに、入力インターフェース１１−１と出力インターフェース２１−２との間、および入力インターフェース２１−１と出力インターフェース１１−２との間でそれぞれクライアント信号とライン信号との信号変換を行う信号変換回路３７、４２と、入力インターフェース１１−１〜１４−１と出力インターフェース２２−２との間で信号変換および多重化、入力インターフェース２２−１と出力インターフェース１１−２〜１１−４との間で多重分離および信号変換を行う信号変換回路３１〜３４、多重化回路３５、信号変換回路３７、４２、多重分離回路４３および信号変換回路４４〜４７を備え、信号変換回路３７、４７は、入力インターフェース１５−１と出力インターフェース２２−２との間、および入力インターフェース２２−１と出力インターフェース１５−２との間のそれぞれ信号変換に共用される。さらに、動作を選択するためのセレクタ３６、４１、４８を備える。   FIG. 1 shows an optical transmission system integrated circuit according to a first embodiment of the present invention. This integrated circuit includes 10 Gbps input interfaces 11-1 to 14-1 and output interfaces 11-2 to 14-2 for client signals, a 40 Gbps input interface 15-1 and output interfaces 15-2 for client signals, a line A 10 Gbps input interface 21-1 and an output interface 21-2 for signals, and a 40 Gbps input interface 22-1 and an input interface 22-2 for line signals are provided on one chip, and further, the input interface 11-1 and an output Signal conversion circuits 37 and 42 that perform signal conversion between a client signal and a line signal between the interface 21-2 and between the input interface 21-1 and the output interface 11-2, respectively, Interface 11-1 to 14-1 and output interface 22-2 for signal conversion and multiplexing, and input interface 22-1 and output interfaces 11-2 to 11-4 for demultiplexing and signal conversion. The signal conversion circuits 31 to 34, the multiplexing circuit 35, the signal conversion circuits 37 and 42, the demultiplexing circuit 43, and the signal conversion circuits 44 to 47 are provided. The signal conversion circuits 37 and 47 include the input interface 15-1 and the output interface. 22-2 and shared between the input interface 22-1 and the output interface 15-2. Furthermore, selectors 36, 41, and 48 for selecting an operation are provided.

この集積回路を１０Ｇｂｐｓトランスポンダとして動作させるには、クライアント側に入力インターフェース１１−１および出力インターフェース１１−２を用い、ライン側に入力インターフェース２１−１および出力インターフェース２１−２を用いる。１０Ｇｂｐｓのクライアント信号は、入力インターフェース１１−１からセレクタ３６を介して信号変換回路３７に入力され、ＯＰＵ（光チャネル・ペイロード・ユニット）２、ＯＤＵ（光データ・ユニット）２およびＯＴＵ２への信号変換（マッピング）が施されて、出力インターフェース２１−２からライン側に出力される。一方、ライン信号は、入力インターフェース２１−１からセレクタ４１を介して信号変換回路４２に入力され、クライアント信号への信号変換（デマッピング）が施されて、セレクタ４８および出力インターフェース１１−２を経由してクライアント側に出力される。   In order to operate this integrated circuit as a 10 Gbps transponder, the input interface 11-1 and the output interface 11-2 are used on the client side, and the input interface 21-1 and the output interface 21-2 are used on the line side. The 10 Gbps client signal is input from the input interface 11-1 to the signal conversion circuit 37 via the selector 36, and is converted into OPU (optical channel payload unit) 2, ODU (optical data unit) 2 and OTU 2. (Mapping) is applied and output from the output interface 21-2 to the line side. On the other hand, the line signal is input from the input interface 21-1 to the signal conversion circuit 42 via the selector 41, is subjected to signal conversion (demapping) to the client signal, and passes through the selector 48 and the output interface 11-2. And output to the client side.

４０Ｇｂｐｓトランスポンダとして動作させるには、クライアント側に入力インターフェース１５−１および出力インターフェース１５−２を用い、ライン側に入力インターフェース２２−１および出力インターフェース２２−２を用いる。入力インターフェース１５−１に入力された４０Ｇｂｐｓクライアント信号は、セレクタ３６を介して信号変換回路３７に入力され、ＯＰＵ３、ＯＤＵ３およびＯＴＵ３にマッピングされて、出力インターフェース２２−２からライン側に出力される。一方、入力インターフェース２２−１に入力されたライン信号は、セレクタ４１を介して信号変換回路４２に入力され、クライアント信号にデマッピングされて、出力インターフェース１５−２からクライアント側に出力される。   In order to operate as a 40 Gbps transponder, the input interface 15-1 and the output interface 15-2 are used on the client side, and the input interface 22-1 and the output interface 22-2 are used on the line side. The 40 Gbps client signal input to the input interface 15-1 is input to the signal conversion circuit 37 via the selector 36, mapped to OPU3, ODU3, and OTU3, and output from the output interface 22-2 to the line side. On the other hand, the line signal input to the input interface 22-1 is input to the signal conversion circuit 42 via the selector 41, demapped to the client signal, and output from the output interface 15-2 to the client side.

４０Ｇｂｐｓ多重トランスポンダとして動作させるには、クライアント側に入力インターフェース１１−１〜１４−１および出力インターフェース１１−２〜１４−２を用い、ライン側に入力インターフェース２２−１および出力インターフェース２２−２を用いる。入力インターフェース１１−１〜１４−１に入力された４系統の１０Ｇｂｐｓクライアント信号は、それぞれ信号変換回路３１〜３４によりＯＰＵ２、ＯＤＵ２にマッピングされ、多重化回路３５により多重（ＯＤＴＵ２３マッピング）され、セレクタ３６を介して信号変換回路３７に入力され、ＯＴＵ３にマッピングされて出力インターフェース２２−２からライン側に出力される。一方、入力インターフェース２２−１に入力された４０Ｇｂｐｓライン信号は、セレクタ４１を介して信号変換回路４２に入力され、さらに、多重分離（ＯＤＴＵ２３デマッピング）回路４３および信号変換回路４４〜４７を経由して、ＯＤＵ３、ＯＤＵ２そしてクライアント信号へと順次デマッピングされて、出力インターフェース１１−２〜１４−２からそれぞれ１０Ｇｂｐｓでクライアント側に出力される。   In order to operate as a 40 Gbps multiple transponder, the input interfaces 11-1 to 14-1 and the output interfaces 11-2 to 14-2 are used on the client side, and the input interface 22-1 and the output interface 22-2 are used on the line side. . The four 10 Gbps client signals input to the input interfaces 11-1 to 14-1 are mapped to OPU2 and ODU2 by the signal conversion circuits 31 to 34, respectively, multiplexed (ODTU23 mapping) by the multiplexing circuit 35, and the selector 36. Is input to the signal conversion circuit 37, mapped to the OTU3, and output from the output interface 22-2 to the line side. On the other hand, the 40 Gbps line signal input to the input interface 22-1 is input to the signal conversion circuit 42 via the selector 41, and further via the demultiplexing (ODTU23 demapping) circuit 43 and the signal conversion circuits 44 to 47. Then, ODU3, ODU2 and client signals are sequentially demapped and output from the output interfaces 11-2 to 14-2 to the client side at 10 Gbps.

図２は本発明第二実施例の光伝送システム集積回路を示す。この集積回路は、クライアント信号用の１０Ｇｂｐｓ入力インターフェース１２−１および出力インターフェース１２−２をライン信号用に共通化したことが第一実施例と異なる。   FIG. 2 shows an optical transmission system integrated circuit according to the second embodiment of the present invention. This integrated circuit is different from the first embodiment in that a 10 Gbps input interface 12-1 and an output interface 12-2 for client signals are shared for line signals.

すなわち、第一実施例におけるライン信号用の１０Ｇｂｐｓ入力インターフェース２１−１および出力インターフェース２１−２を省き、入力インターフェース１２−１の出力をセレクタ４１の１０Ｇｂｐｓ入力とし、信号変換回路３７の１０Ｇｂｐｓ出力をセレクタ４９を介して出力インターフェース１２−２に供給する。ライン側１０Ｇｂｐｓ入出力に入力インターフェース１２−１および出力インターフェース１２−２を用いることができることを除けば、その動作は第一実施例と同等である。   That is, the line signal 10 Gbps input interface 21-1 and the output interface 21-2 in the first embodiment are omitted, the output of the input interface 12-1 is used as the 10 Gbps input of the selector 41, and the 10 Gbps output of the signal conversion circuit 37 is selected as the selector. 49 to the output interface 12-2. The operation is the same as that of the first embodiment except that the input interface 12-1 and the output interface 12-2 can be used for the line side 10 Gbps input / output.

図３は本発明第三実施例の光伝送システム集積回路を示す。この集積回路は、１０Ｇｂｐｓ入力インターフェース１１−１、１２−１および出力インターフェース１１−２、１２−２と、４０Ｇｂｐｓ入力インターフェース１５−１、２２−１および出力インターフェース１５−２、２２−２と、入力インターフェース１１−１と出力インターフェース１２−２との間または入力インターフェース１５−１と出力インターフェース２２−２でクライアント信号からライン信号へのマッピングを行う信号変換回路３７と、入力インターフェース１２−１と出力インターフェース１１−２との間または入力インターフェース２２−１と出力インターフェース１５−２との間でライン信号からクライアント信号へのデマッピングを行う信号変換回路４２と、入力インターフェース１１−１、１２−１から入力されたクライアント信号、またはそれらのクライアント信号と入力インターフェース１５−１からの入力信号を多重分離して得られた二つの１０Ｇｂｐｓ信号とを多重化およびライン信号に変換して出力インターフェース２２−２に出力するための信号変換回路３１、３２、５１、多重分離回路５２、スイッチ５３、多重化回路３５および信号変換回路３７と、入力インターフェース２２−１からの入力信号を多重分離しその一部をクライアント信号に変換して出力インターフェース１１−２、１２−２に出力するための信号変換回路４２、多重分離回路４３、信号変換回路４４、４５と、動作を選択するためのセレクタ３６、４１、４８、４９、５４、５５とを備える。   FIG. 3 shows an optical transmission system integrated circuit according to a third embodiment of the present invention. This integrated circuit includes 10 Gbps input interfaces 11-1 and 12-1 and output interfaces 11-2 and 12-2, 40 Gbps input interfaces 15-1 and 22-1 and output interfaces 15-2 and 22-2, and inputs. The signal conversion circuit 37 that performs mapping from the client signal to the line signal between the interface 11-1 and the output interface 12-2 or the input interface 15-1 and the output interface 22-2, and the input interface 12-1 and the output interface 11-2 or a signal conversion circuit 42 that performs demapping from a line signal to a client signal between the input interface 22-1 and the output interface 15-2, and inputs from the input interfaces 11-1 and 12-1. Multiplexed client signals, or those client signals and two 10 Gbps signals obtained by demultiplexing the input signals from the input interface 15-1, are multiplexed and converted into line signals and output to the output interface 22-2. Signal conversion circuits 31, 32, 51, demultiplexing circuit 52, switch 53, multiplexing circuit 35 and signal conversion circuit 37, and an input signal from input interface 22-1, and a part of them is a client signal. The signal conversion circuit 42, the demultiplexing circuit 43, and the signal conversion circuits 44 and 45 for converting the signal into the output interfaces 11-2 and 12-2, and the selectors 36, 41, 48, and 49 for selecting the operation. , 54, 55.

この集積回路を１０Ｇｂｐｓトランスポンダとして動作させるには、クライアント側に入力インターフェース１１−１および出力インターフェース１１−２を用い、ライン側に入力インターフェース１２−１および出力インターフェース１２−２を用いる。入力インターフェース１１−１に入力された１０Ｇｂｐｓクライアント信号は、セレクタ３６、信号変換回路３７およびセレクタ４９を経由し、出力インターフェース１２−２からライン信号として出力される。一方、入力インターフェース１２−１に入力されたライン信号は、セレクタ４１、信号変換回路４２およびセレクタ４８を経由し、出力インターフェース１１−２からクライアント信号として出力される。   In order to operate this integrated circuit as a 10 Gbps transponder, the input interface 11-1 and the output interface 11-2 are used on the client side, and the input interface 12-1 and the output interface 12-2 are used on the line side. The 10 Gbps client signal input to the input interface 11-1 is output as a line signal from the output interface 12-2 via the selector 36, the signal conversion circuit 37, and the selector 49. On the other hand, the line signal input to the input interface 12-1 is output as a client signal from the output interface 11-2 via the selector 41, the signal conversion circuit 42, and the selector 48.

４０Ｇｂｐｓトランスポンダとして動作させるには、クライアント側として入力インターフェース１５−１および出力インターフェース１５−２を用い、ライン側として入力インターフェース２２−１および出力インターフェース２２−２を用いる。入力インターフェース１５−１に入力された４０Ｇｂｐｓのクライアント信号は、セレクタ３６および信号変換回路３７を経由し、ライン信号として出力インターフェース２２−２から出力される。一方、入力インターフェース２２−１に入力されたライン信号は、セレクタ４１および信号変換回路４２を経由し、クライアント信号として出力インターフェース１５−２から出力される。   In order to operate as a 40 Gbps transponder, the input interface 15-1 and the output interface 15-2 are used on the client side, and the input interface 22-1 and the output interface 22-2 are used on the line side. The 40 Gbps client signal input to the input interface 15-1 is output from the output interface 22-2 as a line signal via the selector 36 and the signal conversion circuit 37. On the other hand, the line signal input to the input interface 22-1 is output from the output interface 15-2 as a client signal via the selector 41 and the signal conversion circuit 42.

４０Ｇｂｐｓ多重トランスポンダとして動作させるには、図３に示すように２チップの集積回路を用いる。すなわち、一方のチップの入力インターフェース２２−１および出力インターフェース２２−２をそれぞれ、他方のチップの出力インターフェース１５−２および入力インターフェース１５−１に接続し、クライアント側として二つのチップの入力インターフェース１１−１、１２−１および出力インターフェース１１−２、１２−２を用い、ライン側に、他のチップに接続されていない側の入力インターフェース２２−１および出力インターフェース２２−２を用いる。   To operate as a 40 Gbps multiple transponder, a two-chip integrated circuit is used as shown in FIG. That is, the input interface 22-1 and output interface 22-2 of one chip are connected to the output interface 15-2 and input interface 15-1 of the other chip, respectively, and the input interface 11- 1, 12-1 and the output interfaces 11-2 and 12-2, and the input interface 22-1 and the output interface 22-2 which are not connected to other chips are used on the line side.

一方のチップの入力インターフェース１１−１、１２−１に入力された１０Ｇｂｐｓクライアント信号は、信号変換回路３１または３２、スイッチ５３、多重化回路３５、セレクタ３６および信号変換回路３７を経由し、出力インターフェース２２−２から他方のチップに出力される。この信号は４０Ｇｂｐｓライン信号の形式となっているが、実際にはその半分がダミーの信号である。他方のチップでは、入力インターフェース１１−１、１２−１に入力された１０Ｇｂｐｓクライアント信号がそれぞれ信号変換回路３１、３２によりＯＰＵ２、ＯＤＵ２にマッピングされ、一方、入力インターフェース１５−１から入力された信号が信号変換回路５１および多重分離回路５２によりＯＰＵ２、ＯＤＵ２にデマッピングされる。入力インターフェース１５−１から入力された４０Ｇｂｐｓ信号で有意なのは二つの１０Ｇｂｐｓであり、それらと信号変換回路３１、３２の出力とがスイッチ５３により選択され、多重化回路３５で多重され、セレクタ３６および信号変換回路３７を経由して、出力インターフェース２２−２からライン側に出力される。   The 10 Gbps client signal input to the input interface 11-1 or 12-1 of one chip passes through the signal conversion circuit 31 or 32, the switch 53, the multiplexing circuit 35, the selector 36, and the signal conversion circuit 37, and then the output interface. 22-2 is output to the other chip. This signal is in the form of a 40 Gbps line signal, but actually half of it is a dummy signal. In the other chip, 10 Gbps client signals input to the input interfaces 11-1 and 12-1 are mapped to OPU2 and ODU2 by the signal conversion circuits 31 and 32, respectively, while the signals input from the input interface 15-1 The signal conversion circuit 51 and the demultiplexing circuit 52 are demapped to OPU2 and ODU2. The 40 Gbps signal input from the input interface 15-1 is significant in two 10 Gbps signals, and these and the outputs of the signal conversion circuits 31 and 32 are selected by the switch 53, multiplexed by the multiplexing circuit 35, the selector 36 and the signal The signal is output from the output interface 22-2 to the line side via the conversion circuit 37.

他方のチップの入力インターフェース２２−１に入力された４０Ｇｂｐｓライン信号は、セレクタ４１を経由し、出力インターフェース１５−２から前記一方のチップに出力されるとともに、信号変換回路４２を経由して多重分離回路４３により分離され、セレクタ５４、５５、信号変換回路４４、４５およびセレクタ４８、４９を経由し、４０Ｇｂｐｓライン信号に多重されていた４つのクライアント信号のうちの２つが出力インターフェース１１−２、１２−２から出力される。前記他方のチップの出力インターフェース１５−２から前記一方のチップの入力インターフェース２２−１に入力された信号は、セレクタ４１、信号変換回路４２、多重分離回路４３、セレクタ５４、５５、信号変換回路４４、４５およびセレクタ４８、４９を経由し、４０Ｇｂｐｓライン信号に多重されていた４つのクライアント信号のうちの残り２つが出力インターフェース１１−２、１２−２から出力される。   The 40 Gbps line signal input to the input interface 22-1 of the other chip is output to the one chip from the output interface 15-2 via the selector 41 and demultiplexed via the signal conversion circuit 42. Two of the four client signals separated by the circuit 43 and multiplexed on the 40 Gbps line signal via the selectors 54 and 55, the signal conversion circuits 44 and 45, and the selectors 48 and 49 are output interfaces 11-2 and 12 -2. A signal input from the output interface 15-2 of the other chip to the input interface 22-1 of the one chip is a selector 41, a signal conversion circuit 42, a demultiplexing circuit 43, selectors 54 and 55, and a signal conversion circuit 44. 45 and selectors 48 and 49, the remaining two of the four client signals multiplexed on the 40 Gbps line signal are output from the output interfaces 11-2 and 12-2.

図３ではライン側からの信号が二つチップのそれぞれの信号変換回路４２を通過するような記載となっているが、実際には、前段のチップでは４０Ｇｂｐｓライン信号をそのまま後段に出力している。前段のチップと後段のチップとで同じ動作を行うという観点からは、後段のチップでも４０Ｇｂｐｓライン信号を出力インターフェース１５−２からそのまま出力することになる。ただし、その信号に意味があるわけではない。このため、図３ではそれらの動作に関する構成を省略した。   In FIG. 3, it is described that the signal from the line side passes through the signal conversion circuit 42 of each of the two chips, but actually, the front chip outputs a 40 Gbps line signal as it is to the subsequent stage. . From the standpoint that the same operation is performed in the preceding chip and the subsequent chip, the 40 Gbps line signal is output as it is from the output interface 15-2 in the subsequent chip. However, the signal is not meaningful. For this reason, the structure regarding those operations is omitted in FIG.

図４は本発明第四実施例の光伝送システム集積回路を示す。この集積回路は、１０Ｇｂｐｓ入力インターフェース１１−１、１２−１および出力インターフェース１１−２、１２−２と、４０Ｇｂｐｓ入力インターフェース１５−１および出力インターフェース１５−２と、入力インターフェース１１−１と出力インターフェース１２−２との間および入力インターフェース１５−１と出力インターフェース１５−２との間でクライアント信号とライン信号との間の信号変換を行う信号変換回路３７と、入力インターフェース１２−１と出力インターフェース１１−２との間でライアント信号とライン信号との間の信号変換を行う信号変換回路４２と、入力インターフェース１５−１からの入力信号を四つの１０Ｇｂｐｓ信号に多重分離し、そのうち二つの１０Ｇｂｐｓ信号をクライアント信号に変換して出力インターフェース１１−２、１２−２に出力するとともに、入力インターフェース１１−１、１２−1から入力されたクライアント信号と前記四つの１０Ｇｂｐｓ信号の残りの二つの１０Ｇｂｐｓ信号とを多重化およびライン信号に変換して出力インターフェース１５−２から出力するための信号変換回路４２、多重分離回路４３、信号変換回路４４、４５、３１、３２、スイッチ５３、多重化回路３５および信号変換回路３７と、動作を選択するためのセレクタ３６、４１、４８、４９、５４、５５、６１とを備える。   FIG. 4 shows an optical transmission system integrated circuit according to a fourth embodiment of the present invention. This integrated circuit includes 10 Gbps input interfaces 11-1 and 12-1 and output interfaces 11-2 and 12-2, 40 Gbps input interface 15-1 and output interface 15-2, input interface 11-1 and output interface 12. -2 and between the input interface 15-1 and the output interface 15-2, a signal conversion circuit 37 that performs signal conversion between a client signal and a line signal, an input interface 12-1, and an output interface 11- 2, a signal conversion circuit 42 that performs signal conversion between a client signal and a line signal, and an input signal from the input interface 15-1 is demultiplexed into four 10 Gbps signals, and two of them are converted into 10 Gbps signals. Convert to signal Output to the output interfaces 11-2 and 12-2, and multiplex the line signals and the client signals input from the input interfaces 11-1 and 12-1 and the remaining two 10 Gbps signals of the four 10 Gbps signals. The signal conversion circuit 42, the demultiplexing circuit 43, the signal conversion circuits 44, 45, 31, 32, the switch 53, the multiplexing circuit 35, and the signal conversion circuit 37 for converting the signal to the output interface 15-2 and the operation Selectors 36, 41, 48, 49, 54, 55, and 61 for selecting.

この集積回路を１０Ｇｂｐｓトランスポンダとして動作させるには、クライアント側に入力インターフェース１１−１および出力インターフェース１１−２を用い、ライン側に入力インターフェース１２−１および出力インターフェース１２−２を用いる。入力インターフェース１１−１に入力された１０Ｇｂｐｓクライアント信号は、セレクタ３６、信号変換回路３７およびセレクタ４９を経由し、ライン信号として出力インターフェース１２−２から出力される。一方、入力インターフェース１２−１に入力されたライン信号は、セレクタ４１、信号変換回路４２およびセレクタ４８を経由し、クライアント信号として出力インターフェース１１−２から出力される。   In order to operate this integrated circuit as a 10 Gbps transponder, the input interface 11-1 and the output interface 11-2 are used on the client side, and the input interface 12-1 and the output interface 12-2 are used on the line side. The 10 Gbps client signal input to the input interface 11-1 is output from the output interface 12-2 as a line signal via the selector 36, the signal conversion circuit 37, and the selector 49. On the other hand, the line signal input to the input interface 12-1 is output from the output interface 11-2 as a client signal via the selector 41, the signal conversion circuit 42, and the selector 48.

４０Ｇｂｐｓトランスポンダとして動作させるには、２チップの集積回路を用い、一方をクライアント側からライン側への信号に、他方を逆方向の信号に用いる。一方のチップの入力インターフェース１５−１に入力された４０Ｇｂｐｓのクライアント信号は、セレクタ３６、信号変換回路３７およびセレクタ６１を経由し、ライン信号として出力インターフェース１５−２から出力される。他方のチップの入力インターフェース１５−１に入力された４０Ｇｂｐｓのライン信号は、セレクタ４１、信号変換回路４２およびセレクタ６１を経由し、クライアント信号として出力インターフェース１５−２から出力される。   To operate as a 40 Gbps transponder, a two-chip integrated circuit is used, one for the signal from the client side to the line side and the other for the signal in the reverse direction. The 40 Gbps client signal input to the input interface 15-1 of one chip is output from the output interface 15-2 as a line signal via the selector 36, the signal conversion circuit 37, and the selector 61. The 40 Gbps line signal input to the input interface 15-1 of the other chip is output from the output interface 15-2 as a client signal via the selector 41, the signal conversion circuit 42, and the selector 61.

４０Ｇｂｐｓ多重トランスポンダとして動作させるには、２チップの集積回路を、一方（以下「前段」という）のチップの４０Ｇｂｐｓ出力インターフェース１５−２を他方（以下「後段」という）のチップの４０Ｇｂｐｓ入力インターフェース１５−１に接続し、クライアント側からライン側に多重する二つの１０Ｇｂｐｓ信号と、ライン側からクライアント側へ分離される四つの１０Ｇｂｐｓ信号のうちの二つとを収容する。   In order to operate as a 40 Gbps multiple transponder, an integrated circuit of two chips, a 40 Gbps output interface 15-2 of one chip (hereinafter referred to as “previous stage”) and a 40 Gbps input interface 15− of the other chip (hereinafter referred to as “back stage”). 1 and accommodates two 10 Gbps signals multiplexed from the client side to the line side and two of the four 10 Gbps signals separated from the line side to the client side.

四つの１０Ｇｂｐｓクライアント信号は、二つのチップのそれぞれの入力インターフェース１１−１、１２−１に入力される。前段のチップの入力インターフェース１１−１、１２−１に入力された１０Ｇｂｐｓクライアント信号は、信号変換回路３１または３２、スイッチ５３、多重化回路３５、セレクタ３６、信号変換回路３７およびセレクタ６１を経由し、出力インターフェース１５−２から後段のチップに出力される。後段のチップでは、入力インターフェース１１−１、１２−１に入力された１０Ｇｂｐｓクライアント信号がそれぞれ信号変換回路３１、３２によりＯＰＵ２、ＯＤＵ２にマッピングされ、一方、入力インターフェース１５−１から入力された信号がセレクタ４１を介して信号変換回路４２に入力され、この信号変換回路４２と多重分離回路４３とによりＯＰＵ２、ＯＤＵ２にデマッピングされる。入力インターフェース１５−１から入力された４０Ｇｂｐｓ信号のうちライン側に多重すべき二つの１０Ｇｂｐｓ信号と信号変換回路３１、３２の出力とがスイッチ５３により選択され、多重化回路３５で多重され、セレクタ３６、信号変換回路３７およびセレクタ６１を経由して、４０Ｇｂｐｓライン信号として出力インターフェース１５−２から出力される。   Four 10 Gbps client signals are input to the respective input interfaces 11-1 and 12-1 of the two chips. The 10 Gbps client signal input to the input interfaces 11-1 and 12-1 of the preceding chip passes through the signal conversion circuit 31 or 32, the switch 53, the multiplexing circuit 35, the selector 36, the signal conversion circuit 37, and the selector 61. , And output from the output interface 15-2 to the subsequent chip. In the subsequent chip, the 10 Gbps client signals input to the input interfaces 11-1 and 12-1 are mapped to OPU2 and ODU2 by the signal conversion circuits 31 and 32, respectively, while the signals input from the input interface 15-1 The signal is input to the signal conversion circuit 42 via the selector 41, and is de-mapped to OPU 2 and ODU 2 by the signal conversion circuit 42 and the demultiplexing circuit 43. Of the 40 Gbps signals input from the input interface 15-1, two 10 Gbps signals to be multiplexed on the line side and the outputs of the signal conversion circuits 31 and 32 are selected by the switch 53, multiplexed by the multiplexing circuit 35, and selected by the selector 36. The signal is output from the output interface 15-2 as a 40 Gbps line signal via the signal conversion circuit 37 and the selector 61.

４０Ｇｂｐｓライン信号は前段のチップの入力インターフェース１５−１に入力され、セレクタ４１および信号変換回路４２を経由し、多重分離回路４３により四つの１０Ｇｂｐｓ信号に分離される。このうち二つの１０Ｇｂｐｓ信号は、セレクタ５４、５５、信号変換回路４４、４５およびセレクタ４８、４９を経由し、クライアント信号として出力インターフェース１１−２、１２−２から出力される。残りの二つの１０Ｇｂｐｓ信号は、信号変換回路３１、３２からの信号とともに、スイッチ５３、多重化回路３５、セレクタ３６、信号変換回路３７およびセレクタ６１を経由して、出力インターフェース１５−２から後段のチップに出力される。後段のチップでは、セレクタ４１、信号変換回路４２、多重分離回路４３、セレクタ５４、５５、信号変換回路４４、４５およびセレクタ４８、４９を経由し、出力インターフェース１１−２、１２−２からクライアント信号として出力される。   The 40 Gbps line signal is input to the input interface 15-1 of the preceding chip, and is demultiplexed into four 10 Gbps signals by the demultiplexing circuit 43 via the selector 41 and the signal conversion circuit 42. Two 10 Gbps signals are output from the output interfaces 11-2 and 12-2 as client signals via the selectors 54 and 55, the signal conversion circuits 44 and 45 and the selectors 48 and 49. The remaining two 10 Gbps signals are sent from the output interface 15-2 to the subsequent stage via the switch 53, the multiplexing circuit 35, the selector 36, the signal conversion circuit 37 and the selector 61 together with the signals from the signal conversion circuits 31 and 32. Output to the chip. In the subsequent chip, the client signal is output from the output interfaces 11-2 and 12-2 via the selector 41, the signal conversion circuit 42, the demultiplexing circuit 43, the selectors 54 and 55, the signal conversion circuits 44 and 45, and the selectors 48 and 49. Is output as

以上説明したように、本発明では、ＭＧｂｐｓのクライアント信号を直接収容するＭＧｂｐｓトランスポンダと、ＮＧｂｐｓのクライアント信号を直接収容するＮＧｂｐｓのトランスポンダと、ＭＧｂｐｓのクライアント信号４つを多重収容するＮＧｂｐｓの多重トランスポンダとを、１または２つのチップで実現できる。表１に、Ｍが１０、Ｎが４０の場合を例に上述した各実施例における１チップあたりのインターフェース数、および各トランスポンダを実現するためのチップ数を示す。   As described above, in the present invention, an MGbps transponder that directly accommodates an MGbps client signal, an NGbps transponder that directly accommodates an NGbps client signal, and an NGbps multiple transponder that accommodates four MGbps client signals. Can be realized with one or two chips. Table 1 shows the number of interfaces per chip and the number of chips for realizing each transponder in each of the above-described embodiments, taking M as 10 and N as 40 as an example.

本発明第一実施例の光伝送システム集積回路の回路構成図。1 is a circuit configuration diagram of an optical transmission system integrated circuit according to a first embodiment of the present invention. 本発明第二実施例の光伝送システム集積回路の回路構成図。The circuit block diagram of the optical transmission system integrated circuit of 2nd Example of this invention. 本発明第三実施例の光伝送システム集積回路の回路構成図。The circuit block diagram of the optical transmission system integrated circuit of 3rd Example of this invention. 本発明第四実施例の光伝送システム集積回路の回路構成図。The circuit block diagram of the optical transmission system integrated circuit of 4th Example of this invention.

符号の説明Explanation of symbols

１１−１〜１４−１、２１−１ １０Ｇｂｐｓ入力インターフェース
１１−２〜１４−２、２１−２ １０Ｇｂｐｓ出力インターフェース
１５−１、２２−１ ４０Ｇｂｐｓ入力インターフェース
１５−２、２２−２ ４０Ｇｂｐｓ出力インターフェース
３１〜３４、３７、４２、４４〜４７、５１ 信号変換回路
３５ 多重化回路
４３、５２ 多重分離回路
３６、４１、４８、４９、５４、５５、６１ セレクタ
５３ スイッチ 11-1 to 14-1, 21-1 10 Gbps input interface 11-2 to 14-2, 21-2 10 Gbps output interface 15-1, 22-1 40 Gbps input interface 15-2, 22-2 40 Gbps output interface 31 to 34, 37, 42, 44 to 47, 51 Signal conversion circuit 35 Multiplexing circuit 43, 52 Demultiplexing circuit 36, 41, 48, 49, 54, 55, 61 Selector 53 switch

Claims (7)

ビットレートがＭＧｂｐｓのクライアント信号を処理する４組のクライアント信号用ＭＧｂｐｓ入出力インターフェース（１１〜１４）と、
ＭＧｂｐｓの信号を４多重したビットレートに相当するＮＧｂｐｓのクライアント信号を処理する１組のクライアント信号用ＮＧｂｐｓ入出力インターフェース（１５）と、
ＭＧｂｐｓのライン信号を処理する１組のライン信号用ＭＧｂｐｓ入出力インターフェース（２１）と、
ＮＧｂｐｓのライン信号を処理する１組のライン信号用ＮＧｂｐｓ入出力インターフェース（２２）と、
前記４組のクライアント信号用ＭＧｂｐｓ入出力インターフェースのひとつ（１１）と前記ライン信号用ＭＧｂｐｓ入出力インターフェース（２１）との間の信号変換を行う第一の手段（３７、４２）と、
前記４組のクライアント信号用ＭＧｂｐｓ入出力インターフェースと前記ライン信号用ＮＧｂｐｓ入出力インターフェース（２２）との間の多重または分離および信号変換を行う第二の手段（３１〜３４、３５、３７、４２〜４７）と、
前記クライアント信号用ＮＧｂｐｓ入出力インターフェース（１５）と前記ライン信号用ＮＧｂｐｓ入出力インターフェース（２２）との間の信号変換を行う第三の手段（３７、４２）と、
前記第一の手段、前記第二の手段または前記第三の手段を選択する手段（３６、４１、４８）と
を１チップの基板上に備えたことを特徴とする光伝送システム集積回路。 4 sets of client signal MGbps input / output interfaces (11 to 14) for processing a client signal having a bit rate of MGbps;
A set of client signal NGbps input / output interfaces (15) for processing NGbps client signals corresponding to a bit rate obtained by multiplexing four MGbps signals;
A set of line signal MGbps input / output interfaces (21) for processing MGbps line signals;
A set of line signal NGbps input / output interfaces (22) for processing NGbps line signals;
First means (37, 42) for performing signal conversion between one of the four sets of client signal MGbps input / output interfaces (11) and the line signal MGbps input / output interface (21);
Second means (31 to 34, 35, 37, 42 to 42) that performs multiplexing or demultiplexing and signal conversion between the four sets of MGbps input / output interfaces for client signals and the NGbps input / output interface for line signals (22). 47)
Third means (37, 42) for performing signal conversion between the client signal NGbps input / output interface (15) and the line signal NGbps input / output interface (22);
An optical transmission system integrated circuit comprising: a first chip, a second means or a third means for selecting (36, 41, 48) on a one-chip substrate. 前記４組のクライアント信号用ＭＧｂｐｓ入出力インターフェース（１１〜１４）のひとつ（１２）が前記ライン信号用ＭＧｂｐｓ入出力インターフェース（２１）と共通化された請求項１記載の光伝送システム集積回路。   2. The optical transmission system integrated circuit according to claim 1, wherein one of the four sets of client signal MGbps input / output interfaces (11 to 14) is shared with the line signal MGbps input / output interface (21). ビットレートがＭＧｂｐｓの信号を処理する２組のＭＧｂｐｓ入出力インターフェース（１１、１２）と、
ＭＧｂｐｓの信号を４多重したビットレートに相当するＮＧｂｐｓの信号を処理する２組のＮＧｂｐｓ入出力インターフェース（１５、２２）と、
前記２組のＭＧｂｐｓ入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段（３７、４２）と、
前記２組のＮＧｂｐｓ入出力インターフェース（１５、２２）の間でクライアント信号とライン信号との信号変換を行う第二の手段（３７、４２）と、
前記２組のＭＧｂｐｓ入出力インターフェース（１１、１２）から入力されたクライアント信号またはそれらのクライアント信号と前記２組のＮＧｂｐｓ入出力インターフェースの一方（１５）からの入力信号を多重分離して得られた二つのＭＧｂｐｓ信号とを多重化およびライン信号に変換して前記２組のＮＧｂｐｓ入出力インターフェースの他方（２２）に出力するとともに、前記２組のＮＧｂｐｓ入出力インターフェースの他方（２２）からの入力信号を多重分離しその一部をクライアント信号に変換して前記２組のＭＧｂｐｓ入出力インターフェース（１１、１２）に出力する第三の手段（３１、３２、５１〜５３、３５、３７、４２〜４５）と、
前記第一の手段、前記第二の手段または前記第三の手段を選択する手段（３６、４１、４８、４９、５４、５５）と
を１チップの基板上に備えたことを特徴とする光伝送システム集積回路。 Two sets of MGbps input / output interfaces (11, 12) for processing signals with a bit rate of MGbps;
Two sets of NGbps input / output interfaces (15, 22) for processing NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals;
First means (37, 42) for performing signal conversion between a client signal and a line signal between the two sets of MGbps input / output interfaces;
Second means (37, 42) for performing signal conversion between a client signal and a line signal between the two sets of NGbps input / output interfaces (15, 22);
Obtained by demultiplexing the client signals input from the two sets of MGbps input / output interfaces (11, 12) or those client signals and the input signals from one of the two sets of NGbps input / output interfaces (15). Two MGbps signals are multiplexed and converted into line signals and output to the other (22) of the two sets of NGbps input / output interfaces, and input signals from the other (22) of the two sets of NGbps input / output interfaces. 3rd means (31, 32, 51-53, 35, 37, 42-45) for demultiplexing and converting part of them into client signals and outputting them to the two sets of MGbps input / output interfaces (11, 12) )When,
A light having the means for selecting the first means, the second means or the third means (36, 41, 48, 49, 54, 55) on a one-chip substrate. Transmission system integrated circuit. 請求項３記載の光伝送システム集積回路を２チップ備え、
この２チップの光伝送システム集積回路の一方に設けられた２組のＮＧｂｐｓ入出力インターフェースの一方と、前記２チップの光伝送システム集積回路の他方に設けられ前記２組のＮＧｂｐｓ入出力インターフェースの他方に対応するＮＧｂｐｓ入出力インターフェースとが互いに接続された
ことを特徴とする光伝送システム集積回路。 Two chips of the optical transmission system integrated circuit according to claim 3,
One of two sets of NGbps input / output interfaces provided in one of the two-chip optical transmission system integrated circuits and the other of the two sets of NGbps input / output interfaces provided in the other of the two-chip optical transmission system integrated circuits. An optical transmission system integrated circuit characterized in that an NGbps input / output interface corresponding to is connected to each other. ビットレートがＭＧｂｐｓの信号を処理する２組のＭＧｂｐｓ入出力インターフェース（１１、１２）と、
ＭＧｂｐｓの信号を４多重したビットレートに相当するＮＧｂｐｓの信号を処理する１組のＮＧｂｐｓ入出力インターフェース（１５）と、
前記２組のＭＧｂｐｓ入出力インターフェースの間でのクライアント信号とライン信号との間の信号変換を行う第一の手段（３７、４２）と、
前記ＮＧｂｐｓ入出力インターフェース（１５）の入出力間でクライアント信号とライン信号との間の信号変換を行う第二の手段（３７、４２）と、
前記ＮＧｂｐｓ入出力インターフェースからの入力信号を四つのＭＧｂｐｓ信号に多重分離し、そのうち二つのＭＧｂｐｓ信号をクライアント信号に変換して前記２組のＭＧｂｐｓ入出力インターフェース（１１、１２）に出力するとともに、前記２組のＭＧｂｐｓ入出力インターフェース（１１、１２）から入力されたクライアント信号と前記四つのＭＧｂｐｓ信号の残りの二つのＭＧｂｐｓ信号とを多重化およびライン信号に変換して前記ＮＧｂｐｓ入出力インターフェース（１５）から出力する第三の手段（４２、４３、４４、４５、３１、３２、５３、３５、３７）と、
前記第一の手段ないし前記第三の手段のいずれかを選択する手段（３６、４１、４８、４９、５４、５５、６１）と
を１チップの基板上に備えたことを特徴とする光伝送システム集積回路。 Two sets of MGbps input / output interfaces (11, 12) for processing signals with a bit rate of MGbps;
A set of NGbps input / output interfaces (15) for processing NGbps signals corresponding to a bit rate obtained by multiplexing four MGbps signals;
First means (37, 42) for performing signal conversion between a client signal and a line signal between the two sets of MGbps input / output interfaces;
Second means (37, 42) for performing signal conversion between a client signal and a line signal between input and output of the NGbps input / output interface (15);
An input signal from the NGbps input / output interface is demultiplexed into four MGbps signals, and two of the MGbps signals are converted into client signals and output to the two sets of MGbps input / output interfaces (11, 12). The client signals input from two sets of MGbps input / output interfaces (11, 12) and the remaining two MGbps signals of the four MGbps signals are multiplexed and converted into line signals, and the NGbps input / output interface (15). Third means (42, 43, 44, 45, 31, 32, 53, 35, 37) to output from,
Optical transmission characterized by comprising means (36, 41, 48, 49, 54, 55, 61) for selecting any one of the first means to the third means on a one-chip substrate. System integrated circuit. 請求項５記載の光伝送システム集積回路を２チップ備え、
この２チップの光伝送システム集積回路の一方に設けられたＮＧｂｐｓ入出力インターフェースの出力が、前記２チップの光伝送システム集積回路の他方に設けられた前記ＮＧｂｐｓ入出力インターフェースの入力に接続された請求項５記載の光伝送システム集積回路。 The optical transmission system integrated circuit according to claim 5, comprising two chips,
An output of an NGbps input / output interface provided on one side of the two-chip optical transmission system integrated circuit is connected to an input of the NGbps input / output interface provided on the other side of the two-chip optical transmission system integrated circuit. Item 6. The optical transmission system integrated circuit according to Item 5. Ｍは１０であり、Ｎは４０である請求項１ないし６のいずれか記載の光伝送システム集積回路。   7. The optical transmission system integrated circuit according to claim 1, wherein M is 10 and N is 40.

Images