JP4338442B2 - 透過型光変調素子の製造方法 - Google Patents
透過型光変調素子の製造方法 Download PDFInfo
- Publication number
- JP4338442B2 JP4338442B2 JP2003146560A JP2003146560A JP4338442B2 JP 4338442 B2 JP4338442 B2 JP 4338442B2 JP 2003146560 A JP2003146560 A JP 2003146560A JP 2003146560 A JP2003146560 A JP 2003146560A JP 4338442 B2 JP4338442 B2 JP 4338442B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light modulation
- layer
- electrode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims description 171
- 238000000034 method Methods 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 84
- 239000010408 film Substances 0.000 description 56
- 239000011521 glass Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000003287 optical effect Effects 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 20
- 230000010354 integration Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 10
- 239000012780 transparent material Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000352 supercritical drying Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトリソグラフィ工程に使用されるオンディマンドのデジタル露光装置、デジタル露光による画像形成装置、プロジェクタ等の投影表示装置、ヘッドマウントディスプレイ等のマイクロディスプレイ装置などに搭載される１次元又は２次元の光変調素子アレイに関する。
【０００２】
【従来技術】
この分野における公知の文献としては、特許文献１〜特許文献３を挙げることができる。
【０００３】
【特許文献１】
特開平１０−３９２３９号公報
【特許文献２】
特開２００２−２１４５４３号公報
【特許文献３】
特表平９−５１０７９７号公報
【特許文献４】
特開平７−３１１３９１号公報
【０００４】
このうち、特に特許文献１記載の発明は、実質的な開口率を低下することなく，基板上にシャッタの駆動回路等を設けることを可能とするもので、特長的な発明と言える。そのために微小電気機械要素による光変調部（マイクロマシン技術により形成された微小電気機械式要素をＭＥＭ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌの略）と言い、以後、ＭＥＭ光変調部と呼ぶ。））に、光を集光するマイクロレンズと、マイクロレンズで集光された光が入射され、光を通過させる貫通孔を備えた基板と、基板に設けられ、貫通孔に入射された光の通過・非通過を制御するシャッタとを備えるようにしている。
このようにすることにより、開口率を低下させることなく、貫通孔の開口部の基板表面全体に占める割合を従来のものより低くでき、基板上に駆動回路等を設けるためのスペースを確保することができ、またシャッタの移動距離を小さくすることができ、静電引力によるシャッタ開閉動作を容易に行うことができる。
したがって、より簡単な工程により製造可能で、かつ誤動作が少ない空間光変調素子を得ることができ、そしてこの空間光変調素子を用いればスクリーン上にコントラストの高い画像等を結像することができるものである。
【０００５】
また、特許文献２記載の発明は、光透過性基板と、接合層によって基板に固定され、導電行ライン及び導電列ラインとによって接続され、ピクセル電極の配列に接続されたトランジスタの固定配列を備えた回路パネルを具備し、各ピクセル電極が少なくとも一つのトランジスタに電気的に連結され、トランジスタが、絶縁酸化物層上の本質的単結晶シリコン材料の層で形成され、更に、該回路パネルの本質的単結晶シリコン材料の表面によって形成された第１のパネルと該第１のパネルに平行な第２のパネルにおける対向電極との間に液晶材料を設け、該ピクセル電極が第１のパネルと光透過性基板との間に位置付けられて、電極の各々によって生成され、該液晶材料に加えられる電場又は信号が、液晶材料の光学特性を変更するようにしたものである。
【０００６】
さらに、特許文献３記載の発明は、アクティブ・マトリックス・ディスプレーを製造する方法であって、 第一基板上の半導体層を用いてトランジスタ回路の配列を形成させ、この半導体層にピクセル電極領域を限定する開口部を持たせ、該ピクセル電極領域の各々にピクセル電極の配列を形成させ、各ピクセル電極を該トランジスタ回路の１つに電気連結させ、そして このトランジスタ回路上に絶縁層を形成し、トランジスタと絶縁層各々の上に光遮光材料を形成し、トランジスタ回路、画素電極配列、光遮光層を該第一基板から第二基板上に転写する方法である。また、第一基板はＳＯＩ基板であり、透明基板に回路を転写し、Ｓｉ基板をエッチングにより除去するようにしている。
【０００７】
また、特許文献４記載の発明は、電界効果電子移動度に優れた高性能の単結晶シリコン基板の透過型ＬＣＤ装置の製造方法で、それは単結晶シリコン基板上の画素開口部を形成しようとする領域に多結晶部のエピタキシャル層を形成し、該単結晶シリコン基板上のその他の領域に単結晶部のエピタキシャル層を形成する第１工程と、前記単結晶部のエピタキシャル層にスイッチングトランジスタ部および駆動用周辺回路部を形成するとともに、エッチングによって前記多結晶部のエピタキシャル層を除去する第２工程と、前記多結晶部のエピタキシャル層を除去した部分に透光性の樹脂からなる埋込層を形成した後、該埋込層上に画素電極部を形成する第３工程と、画素電極部を形成した単結晶シリコン基板の表面に高平坦度の台ガラスを貼り合わせて接着保持する第４工程と、前記単結晶シリコン基板の裏面側から研削および研磨を行い、さらに必要に応じてエッチングを行って、前記埋込層の裏面を露出させるとともに、単結晶部のエピタキシャル層からなる単結晶シリコン架台を形成する第５工程と、透明接着剤によって前記単結晶シリコン架台の裏面側を色フィルター基板または下側ガラス基板に貼り合わせる第６工程とからなるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１記載の発明では、不透明基板（例えばＳｉ基板）に光透過のための開口部（貫通孔）を設ける構成であるので、微細化、集積性に制限があるし、またプロセスが複雑になりコストが高くなるという欠点があった。
【０００９】
また、特許文献２記載の発明は液晶素子を用いているため、バックライトからの光を偏光板やフィルターの多数層に透過させるため、光利用効率が低下する問題があった。また、二枚の基板間に液晶を封入し、配向させなければならないことも相まって、大面積化が困難であり、更に、配向した液晶分子に光を透過させるため視野角度が狭くなる欠点、応答性の遅いなどの欠点があった。
【００１０】
さらに、特許文献３記載の発明も同じく、液晶素子を用いているため、上記欠点が当てはまる。さらに、開口部に画素電極を形成するため、製作の自由度がなく、製作が困難となる。特に、後述のマイクロレンズアレイを用いる場合には、製作が困難となった。また、光遮光層や画素電極が必須構成となるため、製造工程が複雑化し、コスト高に繋がった。
【００１１】
そして、特許文献４記載の発明も同じく、液晶素子を用いているため、上記欠点が当てはまる。さらに、単結晶部のエピタキシャル層からなる単結晶シリコン架台を形成する第５工程と、透明接着剤によって前記単結晶シリコン架台の裏面側を色フィルター基板または下側ガラス基板に貼り合わせる第６工程とが必要となるため、製造工程が複雑化し、コスト高となった。
【００１２】
本発明はこれらの課題を解決するもので、本発明の目的はＳｉ基板に貫通孔を設ける必要のない、したがって微細化および集積性に制限のない、簡単なプロセスで上記と同じ機能で安価で高性能の透過型光変調素子とその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、透過型光変調素子の発明は、透明基板と、該透明基板上の光透過領域以外の領域に設けられた薄膜の画素駆動回路と、該画素駆動回路によって制御され該画素駆動回路の上に設けられる微小電気機械要素による透過型光変調部とから成ることを特徴とする。
このような構成により、透過型光変調部を備える基板全体が透明な物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られることとなる。
【００１４】
また、上記の透過型光変調素子において、前記微小電気機械要素による透過型光変調部の少なくとも入射側にマイクロレンズアレイを一体に設け、該マイクロレンズアレイにより、入射光の少なくとも一部は前記画素駆動回路を有する前記透明基板上の光透過領域及び光変調部に収束されていることを特徴とする。
このような構成により、微細化および集積性に制限のない、同じ機能の透過型光変調素子にさらに集光性を良くすることができる。
【００１５】
そして、請求項１記載の透過型光変調素子の製造方法の発明は、第１シリコン層、絶縁層、第２シリコン層をこの順で有するＳＯＩ基板の上に、まず前記第２シリコン層の少なくとも一部を有する画素駆動回路を形成し、次に該画素駆動回路側を支持した状態で前記第１シリコン層を除去した後、ここに透明基板を接合し、前記画素駆動回路の上に微小電気機械要素による透過型光変調部を形成することを特徴とする。
このような構成により、光変調部を備える基板全体を透明な物質で支持することで、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要の無い、微細化および集積性に制限のない透過型光変調素子を簡単なプロセスで得られることが可能となる。
【００１６】
さらに、請求項２記載の透過型光変調素子の製造方法の発明は、第１シリコン層、絶縁層、第２シリコン層をこの順で有するＳＯＩ基板の上に、まず前記第２シリコン層の少なくとも一部を有する画素駆動回路を形成し、次に該画素駆動回路側に透明基板を接合した後、前記第１シリコン層を除去して、ここに新たに微小電気機械要素による透過型光変調部を形成することを特徴とする。
このような構成により、請求項１記載の製造方法と同様に、光変調部を備える基板全体を透明な物質で支持することで、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要の無い、微細化および集積性に制限のない透過型光変調素子をさらに簡単なプロセスで得られることが可能となる。
【００１７】
また、透過型光変調素子の製造方法の発明は、透明基板の上に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ；以後「ＴＦＴ」と言う。）形成プロセスによる画素駆動回路を形成し、次に該画素駆動回路の上に微小電気機械要素による透過型光変調部を形成することを特徴とする。
このような構成により、請求項１及び請求項２記載の製造方法と同様に、光変調部を備える基板全体を透明な物質で支持することで、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要の無い、微細化および集積性に制限のない透過型光変調素子をさらに簡単なプロセスで得られることが可能となる。
【００１８】
そして、請求項３記載の発明は、請求項１又は請求項２記載の透過型光変調素子の製造方法において、前記微小電気機械要素による透過型光変調部の少なくとも入射側にマイクロレンズアレイを一体に設け、該マイクロレンズアレイにより、入射光の少なくとも一部は回路基板上の光透過領域及び光変調部に収束されていることを特徴とする。
このような構成により、微細化および集積性に制限のない、集光性の良い透過型光変調素子を簡単なプロセスで得られることが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の各実施の形態について図面に基づいて説明する。
〈第１の実施の形態〉
まず、第１の実施の形態について図１および図２に基づいて説明する。
図１および図２は、本発明の第１の実施の形態に係る透過型光変調素子の製造方法で、シリコン回路を裏面からガラス基板に転写するものである。
【００２０】
図１（Ａ）において、ＳＯＩ（シリコンオンインシュレータ）基板を出発基板として用いる。すなわち、ＳＯＩ基板は、図のように、Ｓｉ（シリコン）層１１の上に、例えばＳｉＯ２（二酸化シリコン）の絶縁層１２を設け、さらにその上にＳｉ層１３を設けて成るものである。
【００２１】
次に、図１（Ｂ）において、Ｓｉ層１３を用いて通常の半導体製造プロセスによって画素駆動回路（例えば、ＣＭＯＳ−ＳＲＡＭ）１４を形成する。１５は透明な絶縁膜で、ＳｉＯ２とか窒化膜で作られる。その上の部片２０は後に形成されるＭＥＭの下部電極で、画素電極となる。
【００２２】
図１（Ｃ）において、仮支持体１７が透明絶縁膜１５およびＭＥＭ下部電極２０の上に接着される。仮支持体１７としては、ガラス、又は樹脂が好適で、接着テープ（図示せず）により貼り合わせる。
【００２３】
図１（Ｄ）において、仮支持体１７を支持した状態で、Ｓｉ層１１が除去される。除去方法としては、Ｓｉ層１１の電気化学エッチングや、研削・研磨などの方法が用いられる。その他、リフトオフ法によるＳｉ基板の剥離も可能である。例えば、Ｓｉ層１１の上に予めリフトオフ層を形成しておき、図１（Ｄ）において、このリフトオフ層を除去するようにすればよい。
【００２４】
図１（Ｅ）において、透明なガラス基板１８を除去されたＳｉ層１１に代えて接合する。これによって基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなる。
【００２５】
図１（Ｆ）において、先に図１（Ｄ）において支持させた仮支持体１７、および接着テープを剥離する。剥離後、ここにＭＥＭを形成するので、表面をきれいに洗浄する。
【００２６】
図１（Ｇ）において、ＭＥＭ光変調部を形成する。すなわち、２０は下部電極（画素電極）、２１は光学スペーサ、２２は犠牲層、２３は可動膜、２４は上部電極［共通電極］、２５はハーフミラーである。
下部電極２０としてはアルミ、アルミ合金、Ｍｏなどの金属やポリシリコン、金属シリサイド、光学スペーサ２１としてはＳｉＮ、ＭｇＦ2などの透明な誘電体、犠牲層２２としてはＳｉＯ2、ＰＳＧ、ＢＰＳＧ、ＳＯＧなどガラス材、可動膜２３としてはＳｉＮ、上部電極２４としてはアルミ、アルミ合金などの金属やポリシリコン、金属シリサイド、ハーフミラー２５としては金属酸化膜の誘電体多層膜であるが、もちろんこれに限るものではない。
【００２７】
図１（Ｈ）において、犠牲層２２をエッチング除去して、ＭＥＭ基板が完成する。
ＭＥＭ光変調部は、下部電極２０と、これと可動膜２３との間に空隙をつくるために介在する絶縁性支柱（図示なし）と、絶縁性支柱の上にそれぞれ橋絡延設される可動膜２３と、可動膜２３の上にそれぞれ延設される上部電極（可動部電極）２４と、空隙に配置される多層膜２５とから構成されている。そこで下部電極２０と上部電極（可動部電極）２４との間に電圧が与えられることにより、可動膜２３が空隙内を可動して、光を透過させることができる。ここに用いられるＭＥＭ光変調素子としては、干渉型やメカシャッタが適用可能であるが、その他の方式のＭＥＭ光変調素子においても適用可能である。
【００２８】
以上のように、第１の実施の形態によれば、まず、ＳＯＩ基板の上に画素駆動回路を形成し、その後、不透明なＳｉ層を除去して、代わりに透明なガラス基板に置き替え、画素駆動回路の上にＭＥＭ光変調部を形成するものであり、ＭＥＭ光変調部を備える基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られる。
【００２９】
さらに、用途によっては、ＭＥＭ光変調部の上にマイクロレンズアレイ（ＭＬＡ）基板を接合することも考えられる。このために、図１（Ｉ）のステップが設けられる。図１（Ｉ）において、周囲にスペーサ２７を設けてその上にＭＬＡ基板２８が取り付けられ、希ガスを封入した後、封止される。
その後、ダイシングして、電極をボンディングし、実装してこの第１の実施の形態は完了する。
【００３０】
なお、ＳＯＩ基板において、透明基板貼り合わせ型のＳＯＩ基板（透明基板は通常は石英基板やガラス基板など）を導入すれば、直接形成が可能となる。
ガラス基板の材質、接合の工程順は、ＭＥＭ光変調部のプロセス温度などに依る。
ダイシングは、犠牲層除去の前でも良い。
ＭＥＭ光変調素子基板とＭＬＡ基板との接合は、ＭＥＭ光変調部の開口面積を大きくすることにより、アライメント精度の許容度を下げることが可能となる。
【００３１】
〈第２の実施の形態〉
つぎに、第２の実施の形態について図３および図４に基づいて説明する。
図３および図４は、本発明の第２の実施の形態に係る透過型光変調素子の製造方法で、シリコン回路を表面からガラス基板に転写するものである。
【００３２】
図３（Ａ）において、ＳＯＩ（シリコンオンインシュレータ）基板を出発基板として用いる。すなわち、ＳＯＩ基板は、図のように、Ｓｉ（シリコン）層１１の上に、例えばＳｉＯ２（二酸化シリコン）の絶縁層１２を設け、さらにその上にＳｉ層１３を設けて成るものである。
【００３３】
次に、図３（Ｂ）において、Ｓｉ層１３を用いて通常の半導体製造プロセスによって画素駆動回路１４を形成する。１５は透明な絶縁膜で、ＳｉＯ２とか窒化膜で作られる。その上の部片２０は後に形成されるＭＥＭの下部電極で、画素電極となる。
【００３４】
図３（Ｃ）において、ガラス基板３２が透明絶縁膜１５およびＭＥＭ下部電極２０の上に保護膜または接着層３１を介して接合される。
【００３５】
図３（Ｄ）において、Ｓｉ層１１が除去される。除去方法としては、Ｓｉ層１１の電気化学エッチングや、研削・研磨などの方法が用いられる。その他、リフトオフ法によるＳｉ基板の剥離も可能である。例えば、Ｓｉ層１１の上に予めリフトオフ層を形成しておき、このリフトオフ層を除去するようにすればよい。
【００３６】
図３（Ｅ）において、図３（Ｄ）の状態からガラス基板３２を下にして、絶縁層１２側を上にする。その後、ここにＭＥＭを形成するので、表面をきれいに洗浄する。
【００３７】
図４（Ｆ）において、ＭＥＭ光変調部を形成する。すなわち、２０は下部電極、２１は光学スペーサ、２２は犠牲層、２３は可動膜（例えば、ＳｉＮ）、２４は上部電極［共通電極］、２５はハーフミラー（多層膜）である。
【００３８】
図４（Ｇ）において、犠牲層２２を除去して、ＭＥＭ基板が完成する。
以上のように、第２の実施の形態によれば、まず、ＳＯＩ基板の上に画素駆動回路を形成し、その後、透明なガラス基板を設けて不透明なＳｉ層を除去し、画素駆動回路の上にＭＥＭ光変調部を形成するものであり、ＭＥＭ光変調部を備える基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られる。
第２の実施の形態が第１の実施の形態と異なる点は、画素駆動回路の天と地が逆になるだけであり、これによって仮支持体の接着・剥離工程が省略できる。
【００３９】
さらに、用途によっては、ＭＥＭ光変調部の上にＭＬＡ基板を接合することも考えられる。このために、図４（Ｈ）のステップが設けられる。図４（Ｈ）において、周囲にスペーサ２７を設けてその上にＭＬＡ基板２８が取り付けられ、希ガスを封入した後、封止される。
その後、ダイシングして、電極をボンディングし、実装してこの第２の実施の形態は完了する。
【００４０】
〈第３の実施の形態〉
つぎに、第３の実施の形態について図５に基づいて説明する。
図５は、本発明の第３の実施の形態に係る透過型光変調素子の製造方法で、ガラス基板の上に直接高温ポリ・シリコンＴＦＴを形成するものである。ポリ・シリコンＴＦＴは移動度が高く、駆動回路などの高速回路を形成できる。
【００４１】
図５（Ａ）において、石英基板５１を用いる。
【００４２】
次に、図５（Ｂ）において、石英基板５１の上に高温ｐｏｌｙ−Ｓｉ・ＴＦＴを形成する。
【００４３】
さらに、図５（Ｃ）において、高温ｐｏｌｙ−Ｓｉ・ＴＦＴの上にＭＥＭ光変調部を形成する。すなわち、２０は下部電極、２１は光学スペーサ、２２は犠牲層、２３は可動膜（例えば、ＳｉＮ）、２４は上部電極［共通電極］、２５はハーフミラー（多層膜）である。
【００４４】
図５（Ｄ）において、犠牲層２２を除去して、ＭＥＭ基板が完成する。
以上のように、第３の実施の形態によれば、ガラス基板の上に直接高温ポリ・シリコンＴＦＴを形成するもので、工程の大幅な省略ができる。
しかも、第１および第２の実施の形態と同じく、ＭＥＭ光変調部を備える基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られる。
【００４５】
さらに、用途によっては、ＭＥＭ光変調部の上にマイクロレンズアレイ（ＭＬＡ）基板を接合することも考えられる。このために、図５（Ｅ）のステップが設けられる。図５（Ｅ）において、周囲にスペーサ２７を設けてその上にＭＬＡ基板２８が取り付けられ、希ガスを封入した後、封止される。
その後、ダイシングして、電極をボンディングし、実装してこの第３の実施の形態は完了する。
【００４６】
その他、低融点ガラス基板と低温ｐｏｌｙ−ｓｉ ＴＦＴ（高移動度トランジスタ）との組み合わせでも良い。
また、低温ｐｏｌｙ−ｓｉ ＴＦＴに代えてＣＧＳやレーザアニール等を用いても良い。特に、ＣＧＳ（連続結晶粒シリコン、Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）は、特開平６‐２４４１０３号公報に記載されているように、非晶質Ｓｉ膜（アモルファスシリコン膜：以下ａ−Ｓｉ膜と略す）の表面にＮｉ（ニッケル）等のある種の金属元素を微量に堆積させ、その後に加熱することにより得られる結晶性に優れたＳｉ膜のことで、その移動度がポリ・シリコンＴＦＴと比べて高く、結晶シリコンに近い高速性に優れた電気特性を有している。
【００４７】
図６は前述のＳＯＩ基板によるＣＭＯＳ回路のより詳しい具体的な製造プロセスの１例を示す。
Ａ）は出発基板として公知のＳＯＩ基板（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）６０を用いる。ＳＯＩ基板６０はＳｉ基板６０ａ上にＳｉＯ２等の絶縁層６０ｂが形成され、その上に結晶Ｓｉ又は結晶Ｓｉと同程度のＳｉ薄膜層６０ｃが形成されたものである。ＳＯＩ基板６０は種々の製法により得られるが、代表的な製法としては再結晶化法、エピタキシャル成長法、絶縁膜埋め込み法（ＳＩＭＯＸ、ＦＩＰＯＳ等）、貼り合せ法等が知られており、何れも使用可能である。
絶縁膜６０ｂの厚さは２００ｎｍ〜２μｍ、Ｓｉ薄膜層６０ｃの厚さは１００ｎｍ〜数十μｍ程度が可能であるが、ＣＭＯＳ回路形成用としてのＳｉ薄膜層６０ｃの厚さは１００ｎｍ〜５００ｎｍ程度が好適である。
なお、このようなＳＯＩ基板６０によるＣＭＯＳ回路は、従来のバルクＳｉ基板によるＣＭＯＳ回路に比べ、高速応答性、高耐圧性、高集積性に優れる特徴を有する。
【００４８】
Ｂ）ではトランジスタ素子の横方向の分離のため、熱酸化処理により半導体基板の一部を選択的に酸化させるＬＯＣＯＳ法を用いて素子の分離領域にフィールド酸化膜６１を形成する。
【００４９】
Ｃ）ではＳｉ領域に不純物イオンＢ＋、Ｐ＋をそれぞれ注入し、ｐ型Ｓｉ半導体６２ｐ、ｎ型Ｓｉ半導体領域６２ｎを形成する。
【００５０】
Ｄ）では前記のｐ型Ｓｉ半導体６２ｐ、ｎ型Ｓｉ半導体６２ｎ領域上にゲート酸化膜（ＳｉＯ２）６３ａを熱酸化等により形成した後、ｐｏｌｙ−Ｓｉ膜をＣＶＤ等により成膜し、ＲＩＥ等によりパターニングしてゲート電極６３ｂを形成する。その後、絶縁膜（ＳｉＯ２）をＣＶＤにより成膜し、ＲＩＥ等によりゲート電極の両サイドにサイドウオール６３ｃを形成する。
【００５１】
次に、Ｅ）では、サイドウオールを利用したセルフアラインにより、ｐ型Ｓｉ半導体、ｎ型Ｓｉ半導体領域に高濃度の不純物イオンＰ＋、Ｂ＋をそれぞれ注入し、各々、ｎ＋型Ｓｉ半導体、ｐ＋型Ｓｉ半導体からなるソース領域６４ｓ、ドレイン領域６４ｄを形成する。その後、後述する金属配線層との電気的な接続を確実にするため、ゲート電極、ソース、ドレイン領域の上部にシリサイド層を形成する（図示せず）。これにより、それぞれ、ｎ型ＭＯＳ−ＦＥＴ（６５ｎ）、ｐ型ＭＯＳ−ＦＥＴ（６５ｐ）が形成される。
【００５２】
次に、Ｆ）では、ＣＶＤ等により成膜された層間絶縁膜（ＰＳＧ、ＢＰＳＧ、シリコン窒化膜など）６６を介してゲート電極、ソース、ドレイン領域に各々接続された金属配線（アルミなど）６７が形成される。
【００５３】
なお、Ｇ）のように、層間絶縁膜６６と金属配線６７は回路構成や集積度に応じて層間絶縁膜６６'と金属配線６７'のように積層されてもよい。
以上のようにして、所望のＣＭＯＳ回路が形成され、後述するＭＥＭ光変調素子を制御、駆動する回路となる。
【００５４】
図７は図６の駆動回路及び配線回路の上にＭＥＭ光変調部を形成するプロセスを簡単に説明する図である。
まず、駆動回路及び配線回路の上部にＭＥＭ光変調部の下地となる絶縁膜（ＳｉＯ２等）７１をＣＶＤ等により設ける。その後、駆動回路の出力配線とＭＥＭ光変調素子の駆動電極を接続するためのコンタクトホール７２（図Ｉ）設け、金属７３を埋め込む。なお、平坦性を高めるために必要に応じて絶縁膜及び埋め込み金属層をＣＭＰ等により平坦化する。
【００５５】
Ｉ）では、ＭＥＭ光変調素子を形成する。
Ｈ）では、前記の駆動回路及び配線回路の上部にＭＥＭ光変調部の下地となる絶縁膜（ＳｉＯ２等）７１をＣＶＤ等により設ける。その後、駆動回路の出力配線とＭＥＭ光変調素子の駆動電極を接続するためのコンタクトホール７２（図Ｉ）設け、金属７３を埋め込む。なお、平坦性を高めるために必要に応じて絶縁膜及び埋め込み金属層をＣＭＰ等により平坦化する。
【００５６】
Ｉ）では、ＭＥＭ光変調素子を形成する。
ＭＥＭ光変調素子は目的に応じて様々な構造、方式がある。実施例ではＣｏｍｂ（櫛歯）型駆動による機械式光シャッタのＭＥＭ光変調素子を示す（なお、櫛歯型駆動による機械式光シャッタ自体の詳細は後述。）。櫛歯型駆動による機械式光シャッタのＭＥＭ光変調素子は、固定電極７４と、一部が支持された可動電極７５より構成され、さらに可動電極７５は遮光部７５ａと開口部７５ｂとからなる。また、７６は保護膜である。固定電極７４と可動電極７５は、下地の駆動回路の出力に各々接続され、固定電極７４と可動電極７５との間の電圧印加により可動電極７５が基板と水平な方向に変位する。この変位動作により可動電極７５が図の右側へ変位すれば開口部７５ｂに入射光Ｌが入るので透過し（ａ）、また可動電極７５が図の左側へ変位すれば遮光部７５ａに入射光Ｌが当たるので遮光する（ｂ）。このようにしてして光変調を行う。
【００５７】
ここで、ＭＥＭ光変調素子は、下部駆動回路上に形成されてもよく、また下部駆動回路以外の上に形成されてもよい。但し、光変調領域は下部駆動回路以外の領域（透明領域）に設けられ、駆動回路が入射光を遮ることはない。
製法としては、先ず、エッチング保護層となるＳｉＮ膜をＣＶＤで成膜し、その上に犠牲層となるＳｉＯ２（又はＰＳＧ、ＢＰＳＧ、ＳＯＧなど）をＣＶＤ等により成膜する。
その後、固定電極形成領域をエッチングにより除去する。
次に、固定電極及び可動部（可動電極を含む）となるｐｏｌｙ−Ｓｉ層をＣＶＤにより成膜する。
その後、フォトリン・エッチングにより、ｐｏｌｙ−Ｓｉ層をパターニングし、所望形状の固定電極と可動部（可動電極を含む）を形成する。
最後に、犠牲層（ＳｉＯ２等）をＨＦ等でエッチング除去してＭＥＭ光変調素子を形成する。なお、犠牲層除去後の乾燥工程で可動部が基板に対して貼り付かないようにＣＯ２による超臨界乾燥を行うのが好ましい。
【００５８】
図８は公知の櫛歯型静電アクチュエータを光シャッタに用いた例である。
本発明の製法により、透明基板（例えばガラス基板、石英基板、サファイア基板など）８８１（図（２））の上に絶縁層（ＳｉＯ２等）８８２を介して駆動回路８８５を形成する。これは例えばＳｉプロセスによるトランジスタ回路、特にＣＭＯＳ回路などで実現できる。層間絶縁膜８８３、配線回路８８４、平坦化絶縁膜８８７などを配置する。この時、駆動回路８８５、配線回路８８４などの遮光性部材は光透過部８８６以外に配置する。光透過部８８６には絶縁層（例えばシリコン酸化物、シリコン窒化物など）などの透明材料が形成される。
【００５９】
駆動回路８８５及び平坦化絶縁膜８８７の上部にアクチュエータ部を形成する。
図の実施例は櫛歯型静電アクチュエータによる光シャッタの例で、第１固定電極８１、第２固定電極８２、可動電極８３および可動電極８３を基板８８に支持する支持部８４からなる。
第１固定電極８１、第２固定電極８２、それに可動電極８３は図から見て取れるように、第１固定電極８１と可動電極８３の各対向辺、および第２固定電極８２と可動電極８３の各対向辺をそれぞれ櫛型の出入りのある形状に形成し、各櫛部分を接触しないように噛み合わせて成るものである。このようにすることにより、小さな駆動電圧でも有効な駆動力が発生するようになる。
なお、上記可動電極８３および可動電極８３は、金属、半導体など導電性材料から形成されることが好ましいが、絶縁材料と導電性材料の組合せでもよい。各々の電極は、基板８８上の駆動回路８８５の出力に配線回路８８４を介して各々接続され、各電極の電位を任意に制御できる。
【００６０】
図８は基板８８の側（図で下方）から光を入射させた場合である。
この場合は、透明基板８８１の側に開口部８８６を有する遮光層８８４を設け、その開口部８８６を透過する光路に可動電極８３を変位させてその遮光部８３１か開口部８３２かのいずれかを合わせることにより、光シャッタ制御を行うものである。
基板側および可動電極側の遮光機能は、光吸収性、光反射性の何れでもよい。好ましくは光反射性が良く、吸収による熱の発生を防止できる。また、光反射性の場合は金属、半導体の他、多層膜ミラーが好ましい。
【００６１】
次に、図８の例で動作を説明する。
各電極の電位差を、
Ｖ１＝第１固定電極８１と可動電極８３の電位差
Ｖ２＝第２固定電極８２と可動電極８３の電位差、とした場合、
Ａ）Ｖ１＞Ｖ２のときは、可動電極８３が第１固定電極８１側に変位する。
この時、基板側の開口部８８６は可動電極８３の遮光部８３１と重なり、光Ｌは遮光される。
Ｂ）Ｖ１＝Ｖ２のときは、可動電極８３が第１固定電極８１と第２固定電極８３の中間で安定となり、この時も、基板側の開口部８８６は可動電極８３の遮光部８３１と重なり、光Ｌは遮光される。
Ｃ）Ｖ１＜Ｖ２のときは、可動電極８３が第２固定電極８２側に変位する。
この時、基板側の開口部８８６は可動電極８３の開口部８３２と一致し、光Ｌは透過される。
【００６２】
なお、上記は実施例であり、機械式光シャッタの構成、方式、材料、駆動方法などは本発明の主旨に沿う限り何れでもよい。例えば、回転変位可能な遮光膜を回転変位させ、入射光を透過／遮光させるフラップ型なども有効である。
また、実施例では基板８８側の光透過部８８６の光路上に絶縁膜などの透明部材を形成したが、空隙でも良い。この場合は、光透過部８８６の箇所に絶縁膜のエッチング等を施すことにより容易に空隙を形成できる。
また、基板と反対側から光を入射してもよい。
【００６３】
以上のように、本発明は、透過光路以外の領域に必要な駆動回路や配線回路を形成することにより、透過光路部を透明とすることができる。
従って、従来例のように不透明基板（例えばＳｉ基板など）に貫通孔を設けて透過光路を透明にすることが無く、工程を簡略化でき、また、駆動回路や変調素子を形成する面積を有効に活用できる。
特に、ＳＯＩ基板を出発基板として公知の方法で駆動回路を形成し、その後、駆動回路部を透明基板（例えばガラス基板）に転写することで、透明基板上の任意の場所に容易に半導体駆動回路を設けることが可能である。
また、ＳＯＩ基板により形成された駆動回路は、バルクＳｉ基板により形成された駆動回路に比べ、集積性、高速性、高耐圧性に優れる点も有する。
【００６４】
また、透明基板（例えばガラス基板）を出発基板として公知のＴＦＴによる駆動回路を形成することによっても、透明基板上の任意の場所に容易に半導体駆動回路を設けることが可能である。特にＣＧＳなどの技術によれば低温プロセスにおいても結晶Ｓｉ相当の高移動度ＴＦＴが容易に実現でき、工程を大幅に簡略化でき、さらにガラス基板コストを下げることが可能である。
【００６５】
図９はマイクロレンズアレイ（以下、ＭＬＡと言う）を光変調素子の入射側に設けられた例を示している。
図において、前述の駆動回路（例えばＣＭＯＳ）を形成して成るＳＯＩ基板８８の上に、前述の櫛歯型静電アクチュエータを配置したもので、第１固定電極８１と第２固定電極８２との間を水平方向に変位できる可動電極８３に設けられた開口部８３２が基板８８側の開口部８８６と一致すれば光Ｌ１は透光となり、遮光部８３１'が基板８８側の開口部８８６'と一致すれば光Ｌ２は遮光となる。
この場合、基板８８に対して垂直に到来する平行光線が基板８８側の各開口部８８６に集光するようにＭＬＡ９２の各凸レンズの数、形状、大きさ、レンズ間間隔、開口部８８６との距離（スペーサ９１の高さ）が決められている。
したがって、基板８８に対して垂直に到来する平行光線のほとんどが基板８８側の各開口部８８６に集光するようになり、光を有効に利用することが可能となる。
【００６６】
【発明の効果】
以上のように、本発明によれば、透過光路以外の領域に必要な駆動回路や配線回路を形成することにより、透過光路部を透明とすることができる。従って、従来例のように不透明基板（例えばＳｉ基板など）に貫通孔を設けて透過光路を透明にすることが無く、工程を簡略化でき、また、駆動回路や変調素子を形成する面積を有効に活用でき、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られるようになる。
特に、ＳＯＩ基板を出発基板として公知の方法で駆動回路を形成し、その後、駆動回路部を透明基板（例えばガラス基板）に転写することで、透明基板上の任意の場所に容易に半導体駆動回路を設けることが可能である。また、ＳＯＩ基板により形成された駆動回路は、バルクＳｉ基板により形成された駆動回路に比べ、集積性、高速性、高耐圧性に優れる点も有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る透過型光変調素子の製造ステップの前半を説明する図である。
【図２】本発明の第１の実施の形態に係る透過型光変調素子の製造ステップの後半を説明する図である。
【図３】本発明の第２の実施の形態に係る透過型光変調素子の製造ステップの前半を説明する図である。
【図４】本発明の第２の実施の形態に係る透過型光変調素子の製造ステップの後半を説明する図である。
【図５】本発明の第３の実施の形態に係る透過型光変調素子の製造ステップを説明する図である。
【図６】ＳＯＩ基板によるＣＭＯＳ回路の具体的な製造プロセスの１例を示す図である。
【図７】図６の駆動回路及び配線回路の上にＭＥＭ光変調部を形成するプロセスを説明する図である。
【図８】公知の櫛歯型静電アクチュエータを光シャッタに用いた例である。
【図９】マイクロレンズアレイを光変調素子の入射側に設けた例を示している。
【符号の説明】
１１ Ｓｉ（シリコン）層
１２ 絶縁層
１３ Ｓｉ層
１４ 画素駆動回路
１５ 透明絶縁膜
２０ ＭＥＭ下部電極（画素電極）
１７ 仮支持体
１８ 透明なガラス基板
２１ 光学スペーサ
２２ 犠牲層
２３ 可動膜（例えば、ＳｉＮ）
２４ ＭＥＭ上部電極［共通電極］
２５ ハーフミラー（多層膜）
２７ スペーサ
２８ マイクロレンズアレイ（ＭＬＡ）基板
３１ 保護膜または接着層
３２ ガラス基板
５１ 石英基板
６０ ＳＯＩ基板
６０ａ Ｓｉ基板
６０ｂ 絶縁層
６０ｃ Ｓｉ薄膜層
６１ フィールド酸化膜
６２ｐ ｐ型Ｓｉ半導体
６２ｎ ｎ型Ｓｉ半導体
６３ａ ゲート酸化膜
６３ｂ ゲート電極
６３ｃ サイドウオール
６４ｓ ソース領域
６４ｄ ドレイン領域
６５ｎ ｎ型ＭＯＳ−ＦＥＴ
６５ｐ ｐ型ＭＯＳ−ＦＥＴ
６６、６６' 層間絶縁膜
６７、６７' 金属配線
７１ 絶縁膜
７２ コンタクトホール
７３ 金属
７４ 固定電極
７５ 可動電極
７５ａ 遮光部
７５ｂ 開口部
７６ 可動部
８１ 第１固定電極
８２ 第２固定電極
８３ 可動電極
８３１ 遮光部
８３２ 開口部
８４ 支持部
８８ 基板
８８１ 透明基板
８８２ 絶縁層
８８３ 層間絶縁膜
８８４ 配線回路
８８５ 駆動回路
８８６ 光透過部（開口部）
８８７ 平坦化絶縁膜
【発明の属する技術分野】
本発明は、フォトリソグラフィ工程に使用されるオンディマンドのデジタル露光装置、デジタル露光による画像形成装置、プロジェクタ等の投影表示装置、ヘッドマウントディスプレイ等のマイクロディスプレイ装置などに搭載される１次元又は２次元の光変調素子アレイに関する。
【０００２】
【従来技術】
この分野における公知の文献としては、特許文献１〜特許文献３を挙げることができる。
【０００３】
【特許文献１】
特開平１０−３９２３９号公報
【特許文献２】
特開２００２−２１４５４３号公報
【特許文献３】
特表平９−５１０７９７号公報
【特許文献４】
特開平７−３１１３９１号公報
【０００４】
このうち、特に特許文献１記載の発明は、実質的な開口率を低下することなく，基板上にシャッタの駆動回路等を設けることを可能とするもので、特長的な発明と言える。そのために微小電気機械要素による光変調部（マイクロマシン技術により形成された微小電気機械式要素をＭＥＭ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌの略）と言い、以後、ＭＥＭ光変調部と呼ぶ。））に、光を集光するマイクロレンズと、マイクロレンズで集光された光が入射され、光を通過させる貫通孔を備えた基板と、基板に設けられ、貫通孔に入射された光の通過・非通過を制御するシャッタとを備えるようにしている。
このようにすることにより、開口率を低下させることなく、貫通孔の開口部の基板表面全体に占める割合を従来のものより低くでき、基板上に駆動回路等を設けるためのスペースを確保することができ、またシャッタの移動距離を小さくすることができ、静電引力によるシャッタ開閉動作を容易に行うことができる。
したがって、より簡単な工程により製造可能で、かつ誤動作が少ない空間光変調素子を得ることができ、そしてこの空間光変調素子を用いればスクリーン上にコントラストの高い画像等を結像することができるものである。
【０００５】
また、特許文献２記載の発明は、光透過性基板と、接合層によって基板に固定され、導電行ライン及び導電列ラインとによって接続され、ピクセル電極の配列に接続されたトランジスタの固定配列を備えた回路パネルを具備し、各ピクセル電極が少なくとも一つのトランジスタに電気的に連結され、トランジスタが、絶縁酸化物層上の本質的単結晶シリコン材料の層で形成され、更に、該回路パネルの本質的単結晶シリコン材料の表面によって形成された第１のパネルと該第１のパネルに平行な第２のパネルにおける対向電極との間に液晶材料を設け、該ピクセル電極が第１のパネルと光透過性基板との間に位置付けられて、電極の各々によって生成され、該液晶材料に加えられる電場又は信号が、液晶材料の光学特性を変更するようにしたものである。
【０００６】
さらに、特許文献３記載の発明は、アクティブ・マトリックス・ディスプレーを製造する方法であって、 第一基板上の半導体層を用いてトランジスタ回路の配列を形成させ、この半導体層にピクセル電極領域を限定する開口部を持たせ、該ピクセル電極領域の各々にピクセル電極の配列を形成させ、各ピクセル電極を該トランジスタ回路の１つに電気連結させ、そして このトランジスタ回路上に絶縁層を形成し、トランジスタと絶縁層各々の上に光遮光材料を形成し、トランジスタ回路、画素電極配列、光遮光層を該第一基板から第二基板上に転写する方法である。また、第一基板はＳＯＩ基板であり、透明基板に回路を転写し、Ｓｉ基板をエッチングにより除去するようにしている。
【０００７】
また、特許文献４記載の発明は、電界効果電子移動度に優れた高性能の単結晶シリコン基板の透過型ＬＣＤ装置の製造方法で、それは単結晶シリコン基板上の画素開口部を形成しようとする領域に多結晶部のエピタキシャル層を形成し、該単結晶シリコン基板上のその他の領域に単結晶部のエピタキシャル層を形成する第１工程と、前記単結晶部のエピタキシャル層にスイッチングトランジスタ部および駆動用周辺回路部を形成するとともに、エッチングによって前記多結晶部のエピタキシャル層を除去する第２工程と、前記多結晶部のエピタキシャル層を除去した部分に透光性の樹脂からなる埋込層を形成した後、該埋込層上に画素電極部を形成する第３工程と、画素電極部を形成した単結晶シリコン基板の表面に高平坦度の台ガラスを貼り合わせて接着保持する第４工程と、前記単結晶シリコン基板の裏面側から研削および研磨を行い、さらに必要に応じてエッチングを行って、前記埋込層の裏面を露出させるとともに、単結晶部のエピタキシャル層からなる単結晶シリコン架台を形成する第５工程と、透明接着剤によって前記単結晶シリコン架台の裏面側を色フィルター基板または下側ガラス基板に貼り合わせる第６工程とからなるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１記載の発明では、不透明基板（例えばＳｉ基板）に光透過のための開口部（貫通孔）を設ける構成であるので、微細化、集積性に制限があるし、またプロセスが複雑になりコストが高くなるという欠点があった。
【０００９】
また、特許文献２記載の発明は液晶素子を用いているため、バックライトからの光を偏光板やフィルターの多数層に透過させるため、光利用効率が低下する問題があった。また、二枚の基板間に液晶を封入し、配向させなければならないことも相まって、大面積化が困難であり、更に、配向した液晶分子に光を透過させるため視野角度が狭くなる欠点、応答性の遅いなどの欠点があった。
【００１０】
さらに、特許文献３記載の発明も同じく、液晶素子を用いているため、上記欠点が当てはまる。さらに、開口部に画素電極を形成するため、製作の自由度がなく、製作が困難となる。特に、後述のマイクロレンズアレイを用いる場合には、製作が困難となった。また、光遮光層や画素電極が必須構成となるため、製造工程が複雑化し、コスト高に繋がった。
【００１１】
そして、特許文献４記載の発明も同じく、液晶素子を用いているため、上記欠点が当てはまる。さらに、単結晶部のエピタキシャル層からなる単結晶シリコン架台を形成する第５工程と、透明接着剤によって前記単結晶シリコン架台の裏面側を色フィルター基板または下側ガラス基板に貼り合わせる第６工程とが必要となるため、製造工程が複雑化し、コスト高となった。
【００１２】
本発明はこれらの課題を解決するもので、本発明の目的はＳｉ基板に貫通孔を設ける必要のない、したがって微細化および集積性に制限のない、簡単なプロセスで上記と同じ機能で安価で高性能の透過型光変調素子とその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、透過型光変調素子の発明は、透明基板と、該透明基板上の光透過領域以外の領域に設けられた薄膜の画素駆動回路と、該画素駆動回路によって制御され該画素駆動回路の上に設けられる微小電気機械要素による透過型光変調部とから成ることを特徴とする。
このような構成により、透過型光変調部を備える基板全体が透明な物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られることとなる。
【００１４】
また、上記の透過型光変調素子において、前記微小電気機械要素による透過型光変調部の少なくとも入射側にマイクロレンズアレイを一体に設け、該マイクロレンズアレイにより、入射光の少なくとも一部は前記画素駆動回路を有する前記透明基板上の光透過領域及び光変調部に収束されていることを特徴とする。
このような構成により、微細化および集積性に制限のない、同じ機能の透過型光変調素子にさらに集光性を良くすることができる。
【００１５】
そして、請求項１記載の透過型光変調素子の製造方法の発明は、第１シリコン層、絶縁層、第２シリコン層をこの順で有するＳＯＩ基板の上に、まず前記第２シリコン層の少なくとも一部を有する画素駆動回路を形成し、次に該画素駆動回路側を支持した状態で前記第１シリコン層を除去した後、ここに透明基板を接合し、前記画素駆動回路の上に微小電気機械要素による透過型光変調部を形成することを特徴とする。
このような構成により、光変調部を備える基板全体を透明な物質で支持することで、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要の無い、微細化および集積性に制限のない透過型光変調素子を簡単なプロセスで得られることが可能となる。
【００１６】
さらに、請求項２記載の透過型光変調素子の製造方法の発明は、第１シリコン層、絶縁層、第２シリコン層をこの順で有するＳＯＩ基板の上に、まず前記第２シリコン層の少なくとも一部を有する画素駆動回路を形成し、次に該画素駆動回路側に透明基板を接合した後、前記第１シリコン層を除去して、ここに新たに微小電気機械要素による透過型光変調部を形成することを特徴とする。
このような構成により、請求項１記載の製造方法と同様に、光変調部を備える基板全体を透明な物質で支持することで、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要の無い、微細化および集積性に制限のない透過型光変調素子をさらに簡単なプロセスで得られることが可能となる。
【００１７】
また、透過型光変調素子の製造方法の発明は、透明基板の上に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ；以後「ＴＦＴ」と言う。）形成プロセスによる画素駆動回路を形成し、次に該画素駆動回路の上に微小電気機械要素による透過型光変調部を形成することを特徴とする。
このような構成により、請求項１及び請求項２記載の製造方法と同様に、光変調部を備える基板全体を透明な物質で支持することで、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要の無い、微細化および集積性に制限のない透過型光変調素子をさらに簡単なプロセスで得られることが可能となる。
【００１８】
そして、請求項３記載の発明は、請求項１又は請求項２記載の透過型光変調素子の製造方法において、前記微小電気機械要素による透過型光変調部の少なくとも入射側にマイクロレンズアレイを一体に設け、該マイクロレンズアレイにより、入射光の少なくとも一部は回路基板上の光透過領域及び光変調部に収束されていることを特徴とする。
このような構成により、微細化および集積性に制限のない、集光性の良い透過型光変調素子を簡単なプロセスで得られることが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の各実施の形態について図面に基づいて説明する。
〈第１の実施の形態〉
まず、第１の実施の形態について図１および図２に基づいて説明する。
図１および図２は、本発明の第１の実施の形態に係る透過型光変調素子の製造方法で、シリコン回路を裏面からガラス基板に転写するものである。
【００２０】
図１（Ａ）において、ＳＯＩ（シリコンオンインシュレータ）基板を出発基板として用いる。すなわち、ＳＯＩ基板は、図のように、Ｓｉ（シリコン）層１１の上に、例えばＳｉＯ２（二酸化シリコン）の絶縁層１２を設け、さらにその上にＳｉ層１３を設けて成るものである。
【００２１】
次に、図１（Ｂ）において、Ｓｉ層１３を用いて通常の半導体製造プロセスによって画素駆動回路（例えば、ＣＭＯＳ−ＳＲＡＭ）１４を形成する。１５は透明な絶縁膜で、ＳｉＯ２とか窒化膜で作られる。その上の部片２０は後に形成されるＭＥＭの下部電極で、画素電極となる。
【００２２】
図１（Ｃ）において、仮支持体１７が透明絶縁膜１５およびＭＥＭ下部電極２０の上に接着される。仮支持体１７としては、ガラス、又は樹脂が好適で、接着テープ（図示せず）により貼り合わせる。
【００２３】
図１（Ｄ）において、仮支持体１７を支持した状態で、Ｓｉ層１１が除去される。除去方法としては、Ｓｉ層１１の電気化学エッチングや、研削・研磨などの方法が用いられる。その他、リフトオフ法によるＳｉ基板の剥離も可能である。例えば、Ｓｉ層１１の上に予めリフトオフ層を形成しておき、図１（Ｄ）において、このリフトオフ層を除去するようにすればよい。
【００２４】
図１（Ｅ）において、透明なガラス基板１８を除去されたＳｉ層１１に代えて接合する。これによって基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなる。
【００２５】
図１（Ｆ）において、先に図１（Ｄ）において支持させた仮支持体１７、および接着テープを剥離する。剥離後、ここにＭＥＭを形成するので、表面をきれいに洗浄する。
【００２６】
図１（Ｇ）において、ＭＥＭ光変調部を形成する。すなわち、２０は下部電極（画素電極）、２１は光学スペーサ、２２は犠牲層、２３は可動膜、２４は上部電極［共通電極］、２５はハーフミラーである。
下部電極２０としてはアルミ、アルミ合金、Ｍｏなどの金属やポリシリコン、金属シリサイド、光学スペーサ２１としてはＳｉＮ、ＭｇＦ2などの透明な誘電体、犠牲層２２としてはＳｉＯ2、ＰＳＧ、ＢＰＳＧ、ＳＯＧなどガラス材、可動膜２３としてはＳｉＮ、上部電極２４としてはアルミ、アルミ合金などの金属やポリシリコン、金属シリサイド、ハーフミラー２５としては金属酸化膜の誘電体多層膜であるが、もちろんこれに限るものではない。
【００２７】
図１（Ｈ）において、犠牲層２２をエッチング除去して、ＭＥＭ基板が完成する。
ＭＥＭ光変調部は、下部電極２０と、これと可動膜２３との間に空隙をつくるために介在する絶縁性支柱（図示なし）と、絶縁性支柱の上にそれぞれ橋絡延設される可動膜２３と、可動膜２３の上にそれぞれ延設される上部電極（可動部電極）２４と、空隙に配置される多層膜２５とから構成されている。そこで下部電極２０と上部電極（可動部電極）２４との間に電圧が与えられることにより、可動膜２３が空隙内を可動して、光を透過させることができる。ここに用いられるＭＥＭ光変調素子としては、干渉型やメカシャッタが適用可能であるが、その他の方式のＭＥＭ光変調素子においても適用可能である。
【００２８】
以上のように、第１の実施の形態によれば、まず、ＳＯＩ基板の上に画素駆動回路を形成し、その後、不透明なＳｉ層を除去して、代わりに透明なガラス基板に置き替え、画素駆動回路の上にＭＥＭ光変調部を形成するものであり、ＭＥＭ光変調部を備える基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られる。
【００２９】
さらに、用途によっては、ＭＥＭ光変調部の上にマイクロレンズアレイ（ＭＬＡ）基板を接合することも考えられる。このために、図１（Ｉ）のステップが設けられる。図１（Ｉ）において、周囲にスペーサ２７を設けてその上にＭＬＡ基板２８が取り付けられ、希ガスを封入した後、封止される。
その後、ダイシングして、電極をボンディングし、実装してこの第１の実施の形態は完了する。
【００３０】
なお、ＳＯＩ基板において、透明基板貼り合わせ型のＳＯＩ基板（透明基板は通常は石英基板やガラス基板など）を導入すれば、直接形成が可能となる。
ガラス基板の材質、接合の工程順は、ＭＥＭ光変調部のプロセス温度などに依る。
ダイシングは、犠牲層除去の前でも良い。
ＭＥＭ光変調素子基板とＭＬＡ基板との接合は、ＭＥＭ光変調部の開口面積を大きくすることにより、アライメント精度の許容度を下げることが可能となる。
【００３１】
〈第２の実施の形態〉
つぎに、第２の実施の形態について図３および図４に基づいて説明する。
図３および図４は、本発明の第２の実施の形態に係る透過型光変調素子の製造方法で、シリコン回路を表面からガラス基板に転写するものである。
【００３２】
図３（Ａ）において、ＳＯＩ（シリコンオンインシュレータ）基板を出発基板として用いる。すなわち、ＳＯＩ基板は、図のように、Ｓｉ（シリコン）層１１の上に、例えばＳｉＯ２（二酸化シリコン）の絶縁層１２を設け、さらにその上にＳｉ層１３を設けて成るものである。
【００３３】
次に、図３（Ｂ）において、Ｓｉ層１３を用いて通常の半導体製造プロセスによって画素駆動回路１４を形成する。１５は透明な絶縁膜で、ＳｉＯ２とか窒化膜で作られる。その上の部片２０は後に形成されるＭＥＭの下部電極で、画素電極となる。
【００３４】
図３（Ｃ）において、ガラス基板３２が透明絶縁膜１５およびＭＥＭ下部電極２０の上に保護膜または接着層３１を介して接合される。
【００３５】
図３（Ｄ）において、Ｓｉ層１１が除去される。除去方法としては、Ｓｉ層１１の電気化学エッチングや、研削・研磨などの方法が用いられる。その他、リフトオフ法によるＳｉ基板の剥離も可能である。例えば、Ｓｉ層１１の上に予めリフトオフ層を形成しておき、このリフトオフ層を除去するようにすればよい。
【００３６】
図３（Ｅ）において、図３（Ｄ）の状態からガラス基板３２を下にして、絶縁層１２側を上にする。その後、ここにＭＥＭを形成するので、表面をきれいに洗浄する。
【００３７】
図４（Ｆ）において、ＭＥＭ光変調部を形成する。すなわち、２０は下部電極、２１は光学スペーサ、２２は犠牲層、２３は可動膜（例えば、ＳｉＮ）、２４は上部電極［共通電極］、２５はハーフミラー（多層膜）である。
【００３８】
図４（Ｇ）において、犠牲層２２を除去して、ＭＥＭ基板が完成する。
以上のように、第２の実施の形態によれば、まず、ＳＯＩ基板の上に画素駆動回路を形成し、その後、透明なガラス基板を設けて不透明なＳｉ層を除去し、画素駆動回路の上にＭＥＭ光変調部を形成するものであり、ＭＥＭ光変調部を備える基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られる。
第２の実施の形態が第１の実施の形態と異なる点は、画素駆動回路の天と地が逆になるだけであり、これによって仮支持体の接着・剥離工程が省略できる。
【００３９】
さらに、用途によっては、ＭＥＭ光変調部の上にＭＬＡ基板を接合することも考えられる。このために、図４（Ｈ）のステップが設けられる。図４（Ｈ）において、周囲にスペーサ２７を設けてその上にＭＬＡ基板２８が取り付けられ、希ガスを封入した後、封止される。
その後、ダイシングして、電極をボンディングし、実装してこの第２の実施の形態は完了する。
【００４０】
〈第３の実施の形態〉
つぎに、第３の実施の形態について図５に基づいて説明する。
図５は、本発明の第３の実施の形態に係る透過型光変調素子の製造方法で、ガラス基板の上に直接高温ポリ・シリコンＴＦＴを形成するものである。ポリ・シリコンＴＦＴは移動度が高く、駆動回路などの高速回路を形成できる。
【００４１】
図５（Ａ）において、石英基板５１を用いる。
【００４２】
次に、図５（Ｂ）において、石英基板５１の上に高温ｐｏｌｙ−Ｓｉ・ＴＦＴを形成する。
【００４３】
さらに、図５（Ｃ）において、高温ｐｏｌｙ−Ｓｉ・ＴＦＴの上にＭＥＭ光変調部を形成する。すなわち、２０は下部電極、２１は光学スペーサ、２２は犠牲層、２３は可動膜（例えば、ＳｉＮ）、２４は上部電極［共通電極］、２５はハーフミラー（多層膜）である。
【００４４】
図５（Ｄ）において、犠牲層２２を除去して、ＭＥＭ基板が完成する。
以上のように、第３の実施の形態によれば、ガラス基板の上に直接高温ポリ・シリコンＴＦＴを形成するもので、工程の大幅な省略ができる。
しかも、第１および第２の実施の形態と同じく、ＭＥＭ光変調部を備える基板全体が透明物質で支持されているので、公知文献１に記載のようなＳｉ基板（不透明基板）に貫通孔を設ける必要が無くなり、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られる。
【００４５】
さらに、用途によっては、ＭＥＭ光変調部の上にマイクロレンズアレイ（ＭＬＡ）基板を接合することも考えられる。このために、図５（Ｅ）のステップが設けられる。図５（Ｅ）において、周囲にスペーサ２７を設けてその上にＭＬＡ基板２８が取り付けられ、希ガスを封入した後、封止される。
その後、ダイシングして、電極をボンディングし、実装してこの第３の実施の形態は完了する。
【００４６】
その他、低融点ガラス基板と低温ｐｏｌｙ−ｓｉ ＴＦＴ（高移動度トランジスタ）との組み合わせでも良い。
また、低温ｐｏｌｙ−ｓｉ ＴＦＴに代えてＣＧＳやレーザアニール等を用いても良い。特に、ＣＧＳ（連続結晶粒シリコン、Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）は、特開平６‐２４４１０３号公報に記載されているように、非晶質Ｓｉ膜（アモルファスシリコン膜：以下ａ−Ｓｉ膜と略す）の表面にＮｉ（ニッケル）等のある種の金属元素を微量に堆積させ、その後に加熱することにより得られる結晶性に優れたＳｉ膜のことで、その移動度がポリ・シリコンＴＦＴと比べて高く、結晶シリコンに近い高速性に優れた電気特性を有している。
【００４７】
図６は前述のＳＯＩ基板によるＣＭＯＳ回路のより詳しい具体的な製造プロセスの１例を示す。
Ａ）は出発基板として公知のＳＯＩ基板（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）６０を用いる。ＳＯＩ基板６０はＳｉ基板６０ａ上にＳｉＯ２等の絶縁層６０ｂが形成され、その上に結晶Ｓｉ又は結晶Ｓｉと同程度のＳｉ薄膜層６０ｃが形成されたものである。ＳＯＩ基板６０は種々の製法により得られるが、代表的な製法としては再結晶化法、エピタキシャル成長法、絶縁膜埋め込み法（ＳＩＭＯＸ、ＦＩＰＯＳ等）、貼り合せ法等が知られており、何れも使用可能である。
絶縁膜６０ｂの厚さは２００ｎｍ〜２μｍ、Ｓｉ薄膜層６０ｃの厚さは１００ｎｍ〜数十μｍ程度が可能であるが、ＣＭＯＳ回路形成用としてのＳｉ薄膜層６０ｃの厚さは１００ｎｍ〜５００ｎｍ程度が好適である。
なお、このようなＳＯＩ基板６０によるＣＭＯＳ回路は、従来のバルクＳｉ基板によるＣＭＯＳ回路に比べ、高速応答性、高耐圧性、高集積性に優れる特徴を有する。
【００４８】
Ｂ）ではトランジスタ素子の横方向の分離のため、熱酸化処理により半導体基板の一部を選択的に酸化させるＬＯＣＯＳ法を用いて素子の分離領域にフィールド酸化膜６１を形成する。
【００４９】
Ｃ）ではＳｉ領域に不純物イオンＢ＋、Ｐ＋をそれぞれ注入し、ｐ型Ｓｉ半導体６２ｐ、ｎ型Ｓｉ半導体領域６２ｎを形成する。
【００５０】
Ｄ）では前記のｐ型Ｓｉ半導体６２ｐ、ｎ型Ｓｉ半導体６２ｎ領域上にゲート酸化膜（ＳｉＯ２）６３ａを熱酸化等により形成した後、ｐｏｌｙ−Ｓｉ膜をＣＶＤ等により成膜し、ＲＩＥ等によりパターニングしてゲート電極６３ｂを形成する。その後、絶縁膜（ＳｉＯ２）をＣＶＤにより成膜し、ＲＩＥ等によりゲート電極の両サイドにサイドウオール６３ｃを形成する。
【００５１】
次に、Ｅ）では、サイドウオールを利用したセルフアラインにより、ｐ型Ｓｉ半導体、ｎ型Ｓｉ半導体領域に高濃度の不純物イオンＰ＋、Ｂ＋をそれぞれ注入し、各々、ｎ＋型Ｓｉ半導体、ｐ＋型Ｓｉ半導体からなるソース領域６４ｓ、ドレイン領域６４ｄを形成する。その後、後述する金属配線層との電気的な接続を確実にするため、ゲート電極、ソース、ドレイン領域の上部にシリサイド層を形成する（図示せず）。これにより、それぞれ、ｎ型ＭＯＳ−ＦＥＴ（６５ｎ）、ｐ型ＭＯＳ−ＦＥＴ（６５ｐ）が形成される。
【００５２】
次に、Ｆ）では、ＣＶＤ等により成膜された層間絶縁膜（ＰＳＧ、ＢＰＳＧ、シリコン窒化膜など）６６を介してゲート電極、ソース、ドレイン領域に各々接続された金属配線（アルミなど）６７が形成される。
【００５３】
なお、Ｇ）のように、層間絶縁膜６６と金属配線６７は回路構成や集積度に応じて層間絶縁膜６６'と金属配線６７'のように積層されてもよい。
以上のようにして、所望のＣＭＯＳ回路が形成され、後述するＭＥＭ光変調素子を制御、駆動する回路となる。
【００５４】
図７は図６の駆動回路及び配線回路の上にＭＥＭ光変調部を形成するプロセスを簡単に説明する図である。
まず、駆動回路及び配線回路の上部にＭＥＭ光変調部の下地となる絶縁膜（ＳｉＯ２等）７１をＣＶＤ等により設ける。その後、駆動回路の出力配線とＭＥＭ光変調素子の駆動電極を接続するためのコンタクトホール７２（図Ｉ）設け、金属７３を埋め込む。なお、平坦性を高めるために必要に応じて絶縁膜及び埋め込み金属層をＣＭＰ等により平坦化する。
【００５５】
Ｉ）では、ＭＥＭ光変調素子を形成する。
Ｈ）では、前記の駆動回路及び配線回路の上部にＭＥＭ光変調部の下地となる絶縁膜（ＳｉＯ２等）７１をＣＶＤ等により設ける。その後、駆動回路の出力配線とＭＥＭ光変調素子の駆動電極を接続するためのコンタクトホール７２（図Ｉ）設け、金属７３を埋め込む。なお、平坦性を高めるために必要に応じて絶縁膜及び埋め込み金属層をＣＭＰ等により平坦化する。
【００５６】
Ｉ）では、ＭＥＭ光変調素子を形成する。
ＭＥＭ光変調素子は目的に応じて様々な構造、方式がある。実施例ではＣｏｍｂ（櫛歯）型駆動による機械式光シャッタのＭＥＭ光変調素子を示す（なお、櫛歯型駆動による機械式光シャッタ自体の詳細は後述。）。櫛歯型駆動による機械式光シャッタのＭＥＭ光変調素子は、固定電極７４と、一部が支持された可動電極７５より構成され、さらに可動電極７５は遮光部７５ａと開口部７５ｂとからなる。また、７６は保護膜である。固定電極７４と可動電極７５は、下地の駆動回路の出力に各々接続され、固定電極７４と可動電極７５との間の電圧印加により可動電極７５が基板と水平な方向に変位する。この変位動作により可動電極７５が図の右側へ変位すれば開口部７５ｂに入射光Ｌが入るので透過し（ａ）、また可動電極７５が図の左側へ変位すれば遮光部７５ａに入射光Ｌが当たるので遮光する（ｂ）。このようにしてして光変調を行う。
【００５７】
ここで、ＭＥＭ光変調素子は、下部駆動回路上に形成されてもよく、また下部駆動回路以外の上に形成されてもよい。但し、光変調領域は下部駆動回路以外の領域（透明領域）に設けられ、駆動回路が入射光を遮ることはない。
製法としては、先ず、エッチング保護層となるＳｉＮ膜をＣＶＤで成膜し、その上に犠牲層となるＳｉＯ２（又はＰＳＧ、ＢＰＳＧ、ＳＯＧなど）をＣＶＤ等により成膜する。
その後、固定電極形成領域をエッチングにより除去する。
次に、固定電極及び可動部（可動電極を含む）となるｐｏｌｙ−Ｓｉ層をＣＶＤにより成膜する。
その後、フォトリン・エッチングにより、ｐｏｌｙ−Ｓｉ層をパターニングし、所望形状の固定電極と可動部（可動電極を含む）を形成する。
最後に、犠牲層（ＳｉＯ２等）をＨＦ等でエッチング除去してＭＥＭ光変調素子を形成する。なお、犠牲層除去後の乾燥工程で可動部が基板に対して貼り付かないようにＣＯ２による超臨界乾燥を行うのが好ましい。
【００５８】
図８は公知の櫛歯型静電アクチュエータを光シャッタに用いた例である。
本発明の製法により、透明基板（例えばガラス基板、石英基板、サファイア基板など）８８１（図（２））の上に絶縁層（ＳｉＯ２等）８８２を介して駆動回路８８５を形成する。これは例えばＳｉプロセスによるトランジスタ回路、特にＣＭＯＳ回路などで実現できる。層間絶縁膜８８３、配線回路８８４、平坦化絶縁膜８８７などを配置する。この時、駆動回路８８５、配線回路８８４などの遮光性部材は光透過部８８６以外に配置する。光透過部８８６には絶縁層（例えばシリコン酸化物、シリコン窒化物など）などの透明材料が形成される。
【００５９】
駆動回路８８５及び平坦化絶縁膜８８７の上部にアクチュエータ部を形成する。
図の実施例は櫛歯型静電アクチュエータによる光シャッタの例で、第１固定電極８１、第２固定電極８２、可動電極８３および可動電極８３を基板８８に支持する支持部８４からなる。
第１固定電極８１、第２固定電極８２、それに可動電極８３は図から見て取れるように、第１固定電極８１と可動電極８３の各対向辺、および第２固定電極８２と可動電極８３の各対向辺をそれぞれ櫛型の出入りのある形状に形成し、各櫛部分を接触しないように噛み合わせて成るものである。このようにすることにより、小さな駆動電圧でも有効な駆動力が発生するようになる。
なお、上記可動電極８３および可動電極８３は、金属、半導体など導電性材料から形成されることが好ましいが、絶縁材料と導電性材料の組合せでもよい。各々の電極は、基板８８上の駆動回路８８５の出力に配線回路８８４を介して各々接続され、各電極の電位を任意に制御できる。
【００６０】
図８は基板８８の側（図で下方）から光を入射させた場合である。
この場合は、透明基板８８１の側に開口部８８６を有する遮光層８８４を設け、その開口部８８６を透過する光路に可動電極８３を変位させてその遮光部８３１か開口部８３２かのいずれかを合わせることにより、光シャッタ制御を行うものである。
基板側および可動電極側の遮光機能は、光吸収性、光反射性の何れでもよい。好ましくは光反射性が良く、吸収による熱の発生を防止できる。また、光反射性の場合は金属、半導体の他、多層膜ミラーが好ましい。
【００６１】
次に、図８の例で動作を説明する。
各電極の電位差を、
Ｖ１＝第１固定電極８１と可動電極８３の電位差
Ｖ２＝第２固定電極８２と可動電極８３の電位差、とした場合、
Ａ）Ｖ１＞Ｖ２のときは、可動電極８３が第１固定電極８１側に変位する。
この時、基板側の開口部８８６は可動電極８３の遮光部８３１と重なり、光Ｌは遮光される。
Ｂ）Ｖ１＝Ｖ２のときは、可動電極８３が第１固定電極８１と第２固定電極８３の中間で安定となり、この時も、基板側の開口部８８６は可動電極８３の遮光部８３１と重なり、光Ｌは遮光される。
Ｃ）Ｖ１＜Ｖ２のときは、可動電極８３が第２固定電極８２側に変位する。
この時、基板側の開口部８８６は可動電極８３の開口部８３２と一致し、光Ｌは透過される。
【００６２】
なお、上記は実施例であり、機械式光シャッタの構成、方式、材料、駆動方法などは本発明の主旨に沿う限り何れでもよい。例えば、回転変位可能な遮光膜を回転変位させ、入射光を透過／遮光させるフラップ型なども有効である。
また、実施例では基板８８側の光透過部８８６の光路上に絶縁膜などの透明部材を形成したが、空隙でも良い。この場合は、光透過部８８６の箇所に絶縁膜のエッチング等を施すことにより容易に空隙を形成できる。
また、基板と反対側から光を入射してもよい。
【００６３】
以上のように、本発明は、透過光路以外の領域に必要な駆動回路や配線回路を形成することにより、透過光路部を透明とすることができる。
従って、従来例のように不透明基板（例えばＳｉ基板など）に貫通孔を設けて透過光路を透明にすることが無く、工程を簡略化でき、また、駆動回路や変調素子を形成する面積を有効に活用できる。
特に、ＳＯＩ基板を出発基板として公知の方法で駆動回路を形成し、その後、駆動回路部を透明基板（例えばガラス基板）に転写することで、透明基板上の任意の場所に容易に半導体駆動回路を設けることが可能である。
また、ＳＯＩ基板により形成された駆動回路は、バルクＳｉ基板により形成された駆動回路に比べ、集積性、高速性、高耐圧性に優れる点も有する。
【００６４】
また、透明基板（例えばガラス基板）を出発基板として公知のＴＦＴによる駆動回路を形成することによっても、透明基板上の任意の場所に容易に半導体駆動回路を設けることが可能である。特にＣＧＳなどの技術によれば低温プロセスにおいても結晶Ｓｉ相当の高移動度ＴＦＴが容易に実現でき、工程を大幅に簡略化でき、さらにガラス基板コストを下げることが可能である。
【００６５】
図９はマイクロレンズアレイ（以下、ＭＬＡと言う）を光変調素子の入射側に設けられた例を示している。
図において、前述の駆動回路（例えばＣＭＯＳ）を形成して成るＳＯＩ基板８８の上に、前述の櫛歯型静電アクチュエータを配置したもので、第１固定電極８１と第２固定電極８２との間を水平方向に変位できる可動電極８３に設けられた開口部８３２が基板８８側の開口部８８６と一致すれば光Ｌ１は透光となり、遮光部８３１'が基板８８側の開口部８８６'と一致すれば光Ｌ２は遮光となる。
この場合、基板８８に対して垂直に到来する平行光線が基板８８側の各開口部８８６に集光するようにＭＬＡ９２の各凸レンズの数、形状、大きさ、レンズ間間隔、開口部８８６との距離（スペーサ９１の高さ）が決められている。
したがって、基板８８に対して垂直に到来する平行光線のほとんどが基板８８側の各開口部８８６に集光するようになり、光を有効に利用することが可能となる。
【００６６】
【発明の効果】
以上のように、本発明によれば、透過光路以外の領域に必要な駆動回路や配線回路を形成することにより、透過光路部を透明とすることができる。従って、従来例のように不透明基板（例えばＳｉ基板など）に貫通孔を設けて透過光路を透明にすることが無く、工程を簡略化でき、また、駆動回路や変調素子を形成する面積を有効に活用でき、微細化および集積性に制限のない、簡単なプロセスで同じ機能の透過型光変調素子が得られるようになる。
特に、ＳＯＩ基板を出発基板として公知の方法で駆動回路を形成し、その後、駆動回路部を透明基板（例えばガラス基板）に転写することで、透明基板上の任意の場所に容易に半導体駆動回路を設けることが可能である。また、ＳＯＩ基板により形成された駆動回路は、バルクＳｉ基板により形成された駆動回路に比べ、集積性、高速性、高耐圧性に優れる点も有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る透過型光変調素子の製造ステップの前半を説明する図である。
【図２】本発明の第１の実施の形態に係る透過型光変調素子の製造ステップの後半を説明する図である。
【図３】本発明の第２の実施の形態に係る透過型光変調素子の製造ステップの前半を説明する図である。
【図４】本発明の第２の実施の形態に係る透過型光変調素子の製造ステップの後半を説明する図である。
【図５】本発明の第３の実施の形態に係る透過型光変調素子の製造ステップを説明する図である。
【図６】ＳＯＩ基板によるＣＭＯＳ回路の具体的な製造プロセスの１例を示す図である。
【図７】図６の駆動回路及び配線回路の上にＭＥＭ光変調部を形成するプロセスを説明する図である。
【図８】公知の櫛歯型静電アクチュエータを光シャッタに用いた例である。
【図９】マイクロレンズアレイを光変調素子の入射側に設けた例を示している。
【符号の説明】
１１ Ｓｉ（シリコン）層
１２ 絶縁層
１３ Ｓｉ層
１４ 画素駆動回路
１５ 透明絶縁膜
２０ ＭＥＭ下部電極（画素電極）
１７ 仮支持体
１８ 透明なガラス基板
２１ 光学スペーサ
２２ 犠牲層
２３ 可動膜（例えば、ＳｉＮ）
２４ ＭＥＭ上部電極［共通電極］
２５ ハーフミラー（多層膜）
２７ スペーサ
２８ マイクロレンズアレイ（ＭＬＡ）基板
３１ 保護膜または接着層
３２ ガラス基板
５１ 石英基板
６０ ＳＯＩ基板
６０ａ Ｓｉ基板
６０ｂ 絶縁層
６０ｃ Ｓｉ薄膜層
６１ フィールド酸化膜
６２ｐ ｐ型Ｓｉ半導体
６２ｎ ｎ型Ｓｉ半導体
６３ａ ゲート酸化膜
６３ｂ ゲート電極
６３ｃ サイドウオール
６４ｓ ソース領域
６４ｄ ドレイン領域
６５ｎ ｎ型ＭＯＳ−ＦＥＴ
６５ｐ ｐ型ＭＯＳ−ＦＥＴ
６６、６６' 層間絶縁膜
６７、６７' 金属配線
７１ 絶縁膜
７２ コンタクトホール
７３ 金属
７４ 固定電極
７５ 可動電極
７５ａ 遮光部
７５ｂ 開口部
７６ 可動部
８１ 第１固定電極
８２ 第２固定電極
８３ 可動電極
８３１ 遮光部
８３２ 開口部
８４ 支持部
８８ 基板
８８１ 透明基板
８８２ 絶縁層
８８３ 層間絶縁膜
８８４ 配線回路
８８５ 駆動回路
８８６ 光透過部（開口部）
８８７ 平坦化絶縁膜
Claims (3)
- 第１シリコン層、絶縁層、第２シリコン層をこの順で有するＳＯＩ基板の上に、まず前記第２シリコン層の少なくとも一部を有する画素駆動回路を形成し、次に該画素駆動回路側を支持した状態で前記第１シリコン層を除去した後、ここに透明基板を接合し、前記画素駆動回路の上に微小電気機械要素による透過型光変調部を形成することを特徴とする透過型光変調素子の製造方法。
- 第１シリコン層、絶縁層、第２シリコン層をこの順で有するＳＯＩ基板の上に、まず前記第２シリコン層の少なくとも一部を有する画素駆動回路を形成し、次に該画素駆動回路側に透明基板を接合した後、前記第１シリコン層を除去して、ここに新たに微小電気機械要素による透過型光変調部を形成することを特徴とする透過型光変調素子の製造方法。
- 前記微小電気機械要素による透過型光変調部の少なくとも入射側にマイクロレンズアレイを一体に設け、該マイクロレンズアレイにより、入射光の少なくとも一部は回路基板上の光透過領域及び光変調部に収束されていることを特徴とする請求項１又は請求項２記載の透過型光変調素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003146560A JP4338442B2 (ja) | 2003-05-23 | 2003-05-23 | 透過型光変調素子の製造方法 |
| US10/849,263 US7154654B2 (en) | 2003-05-23 | 2004-05-20 | Transmissive spatial light modulator and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003146560A JP4338442B2 (ja) | 2003-05-23 | 2003-05-23 | 透過型光変調素子の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004347982A JP2004347982A (ja) | 2004-12-09 |
| JP2004347982A5 JP2004347982A5 (ja) | 2006-06-29 |
| JP4338442B2 true JP4338442B2 (ja) | 2009-10-07 |
Family
ID=33447591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003146560A Expired - Fee Related JP4338442B2 (ja) | 2003-05-23 | 2003-05-23 | 透過型光変調素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7154654B2 (ja) |
| JP (1) | JP4338442B2 (ja) |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674562B1 (en) | 1994-05-05 | 2004-01-06 | Iridigm Display Corporation | Interferometric modulation of radiation |
| US7907319B2 (en) | 1995-11-06 | 2011-03-15 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light with optical compensation |
| WO1999052006A2 (en) | 1998-04-08 | 1999-10-14 | Etalon, Inc. | Interferometric modulation of radiation |
| US7532377B2 (en) * | 1998-04-08 | 2009-05-12 | Idc, Llc | Movable micro-electromechanical device |
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| WO2003007049A1 (en) | 1999-10-05 | 2003-01-23 | Iridigm Display Corporation | Photonic mems and structures |
| US7417782B2 (en) * | 2005-02-23 | 2008-08-26 | Pixtronix, Incorporated | Methods and apparatus for spatial light modulation |
| JP2006049647A (ja) * | 2004-08-05 | 2006-02-16 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 |
| WO2006137867A1 (en) * | 2004-09-17 | 2006-12-28 | California Institute Of Technology | Fabrication method for back-illuminated cmos or ccd imagers made from soi wafer |
| US7373026B2 (en) * | 2004-09-27 | 2008-05-13 | Idc, Llc | MEMS device fabricated on a pre-patterned substrate |
| US7553684B2 (en) * | 2004-09-27 | 2009-06-30 | Idc, Llc | Method of fabricating interferometric devices using lift-off processing techniques |
| US7936497B2 (en) | 2004-09-27 | 2011-05-03 | Qualcomm Mems Technologies, Inc. | MEMS device having deformable membrane characterized by mechanical persistence |
| US8031133B2 (en) | 2004-09-27 | 2011-10-04 | Qualcomm Mems Technologies, Inc. | Method and device for manipulating color in a display |
| US8102407B2 (en) | 2004-09-27 | 2012-01-24 | Qualcomm Mems Technologies, Inc. | Method and device for manipulating color in a display |
| US7710632B2 (en) | 2004-09-27 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Display device having an array of spatial light modulators with integrated color filters |
| US7944599B2 (en) | 2004-09-27 | 2011-05-17 | Qualcomm Mems Technologies, Inc. | Electromechanical device with optical function separated from mechanical and electrical function |
| US20060065622A1 (en) * | 2004-09-27 | 2006-03-30 | Floyd Philip D | Method and system for xenon fluoride etching with enhanced efficiency |
| US7405861B2 (en) | 2004-09-27 | 2008-07-29 | Idc, Llc | Method and device for protecting interferometric modulators from electrostatic discharge |
| US7420725B2 (en) | 2004-09-27 | 2008-09-02 | Idc, Llc | Device having a conductive light absorbing mask and method for fabricating same |
| US7911428B2 (en) | 2004-09-27 | 2011-03-22 | Qualcomm Mems Technologies, Inc. | Method and device for manipulating color in a display |
| US8008736B2 (en) | 2004-09-27 | 2011-08-30 | Qualcomm Mems Technologies, Inc. | Analog interferometric modulator device |
| US8362987B2 (en) | 2004-09-27 | 2013-01-29 | Qualcomm Mems Technologies, Inc. | Method and device for manipulating color in a display |
| US7372613B2 (en) | 2004-09-27 | 2008-05-13 | Idc, Llc | Method and device for multistate interferometric light modulation |
| US7893919B2 (en) | 2004-09-27 | 2011-02-22 | Qualcomm Mems Technologies, Inc. | Display region architectures |
| US7525730B2 (en) | 2004-09-27 | 2009-04-28 | Idc, Llc | Method and device for generating white in an interferometric modulator display |
| US7289259B2 (en) | 2004-09-27 | 2007-10-30 | Idc, Llc | Conductive bus structure for interferometric modulator array |
| US7719500B2 (en) | 2004-09-27 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | Reflective display pixels arranged in non-rectangular arrays |
| TWI260093B (en) * | 2005-01-25 | 2006-08-11 | Au Optronics Corp | Thin film transistor with microlens structure, forming method thereof and TFT display panel comprising thereof |
| US9082353B2 (en) | 2010-01-05 | 2015-07-14 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| EP2808864A3 (en) * | 2005-02-23 | 2014-12-24 | Pixtronix, Inc. | Methods and apparatus for actuating displays |
| US9261694B2 (en) | 2005-02-23 | 2016-02-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US8310442B2 (en) | 2005-02-23 | 2012-11-13 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US7999994B2 (en) | 2005-02-23 | 2011-08-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US8482496B2 (en) | 2006-01-06 | 2013-07-09 | Pixtronix, Inc. | Circuits for controlling MEMS display apparatus on a transparent substrate |
| US9087486B2 (en) | 2005-02-23 | 2015-07-21 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US20070205969A1 (en) | 2005-02-23 | 2007-09-06 | Pixtronix, Incorporated | Direct-view MEMS display devices and methods for generating images thereon |
| US8519945B2 (en) | 2006-01-06 | 2013-08-27 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| ATE414971T1 (de) * | 2005-02-23 | 2008-12-15 | Pixtronix Inc | Licht-modulator und verfahren zu seiner herstellung |
| US8159428B2 (en) | 2005-02-23 | 2012-04-17 | Pixtronix, Inc. | Display methods and apparatus |
| US9229222B2 (en) | 2005-02-23 | 2016-01-05 | Pixtronix, Inc. | Alignment methods in fluid-filled MEMS displays |
| US9158106B2 (en) | 2005-02-23 | 2015-10-13 | Pixtronix, Inc. | Display methods and apparatus |
| US20060198008A1 (en) * | 2005-03-07 | 2006-09-07 | Micron Technology, Inc. | Formation of micro lens by using flowable oxide deposition |
| US7337671B2 (en) | 2005-06-03 | 2008-03-04 | Georgia Tech Research Corp. | Capacitive microaccelerometers and fabrication methods |
| US7460292B2 (en) | 2005-06-03 | 2008-12-02 | Qualcomm Mems Technologies, Inc. | Interferometric modulator with internal polarization and drive method |
| JP4762621B2 (ja) * | 2005-07-08 | 2011-08-31 | 株式会社半導体エネルギー研究所 | 微小電気機械式装置の作製方法 |
| JP4915092B2 (ja) * | 2005-12-22 | 2012-04-11 | 株式会社ニコン | 可変フィルタ装置及び投射型表示装置 |
| US7916980B2 (en) | 2006-01-13 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| US7652814B2 (en) | 2006-01-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | MEMS device with integrated optical element |
| US8526096B2 (en) | 2006-02-23 | 2013-09-03 | Pixtronix, Inc. | Mechanical light modulators with stressed beams |
| US7450295B2 (en) * | 2006-03-02 | 2008-11-11 | Qualcomm Mems Technologies, Inc. | Methods for producing MEMS with protective coatings using multi-component sacrificial layers |
| US8004743B2 (en) | 2006-04-21 | 2011-08-23 | Qualcomm Mems Technologies, Inc. | Method and apparatus for providing brightness control in an interferometric modulator (IMOD) display |
| US7578189B1 (en) | 2006-05-10 | 2009-08-25 | Qualtre, Inc. | Three-axis accelerometers |
| US7767484B2 (en) * | 2006-05-31 | 2010-08-03 | Georgia Tech Research Corporation | Method for sealing and backside releasing of microelectromechanical systems |
| US7649671B2 (en) | 2006-06-01 | 2010-01-19 | Qualcomm Mems Technologies, Inc. | Analog interferometric modulator device with electrostatic actuation and release |
| US7835061B2 (en) | 2006-06-28 | 2010-11-16 | Qualcomm Mems Technologies, Inc. | Support structures for free-standing electromechanical devices |
| US7527998B2 (en) | 2006-06-30 | 2009-05-05 | Qualcomm Mems Technologies, Inc. | Method of manufacturing MEMS devices providing air gap control |
| KR101176545B1 (ko) * | 2006-07-26 | 2012-08-28 | 삼성전자주식회사 | 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법 |
| US7652813B2 (en) * | 2006-08-30 | 2010-01-26 | Silicon Quest Kabushiki-Kaisha | Mirror device |
| JP4737140B2 (ja) | 2006-10-20 | 2011-07-27 | セイコーエプソン株式会社 | Ｍｅｍｓデバイスおよびその製造方法 |
| JP2008132583A (ja) | 2006-10-24 | 2008-06-12 | Seiko Epson Corp | Ｍｅｍｓデバイス |
| US7706042B2 (en) | 2006-12-20 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | MEMS device and interconnects for same |
| US9176318B2 (en) | 2007-05-18 | 2015-11-03 | Pixtronix, Inc. | Methods for manufacturing fluid-filled MEMS displays |
| US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
| EP2191320A2 (en) * | 2007-09-17 | 2010-06-02 | Qualcomm Mems Technologies, Inc. | Semi-transparent / transflective lighted interferometric modulator devices |
| GB0720484D0 (en) * | 2007-10-19 | 2007-11-28 | Seereal Technologies Sa | Cells |
| JP4831058B2 (ja) * | 2007-12-03 | 2011-12-07 | セイコーエプソン株式会社 | 電気光学表示装置および電子機器 |
| JP5286820B2 (ja) * | 2008-02-22 | 2013-09-11 | ソニー株式会社 | 固体撮像素子の製造方法 |
| WO2010014065A1 (en) * | 2008-08-01 | 2010-02-04 | Olympus Corporation | Mirror device |
| US7719754B2 (en) * | 2008-09-30 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | Multi-thickness layers for MEMS and mask-saving sequence for same |
| US8169679B2 (en) | 2008-10-27 | 2012-05-01 | Pixtronix, Inc. | MEMS anchors |
| US7864403B2 (en) | 2009-03-27 | 2011-01-04 | Qualcomm Mems Technologies, Inc. | Post-release adjustment of interferometric modulator reflectivity |
| JP5620698B2 (ja) * | 2010-03-29 | 2014-11-05 | 株式会社テラプローブ | 半導体構成体及び半導体構成体の製造方法 |
| JP2013524287A (ja) | 2010-04-09 | 2013-06-17 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 電気機械デバイスの機械層及びその形成方法 |
| US8848294B2 (en) | 2010-05-20 | 2014-09-30 | Qualcomm Mems Technologies, Inc. | Method and structure capable of changing color saturation |
| US8670171B2 (en) * | 2010-10-18 | 2014-03-11 | Qualcomm Mems Technologies, Inc. | Display having an embedded microlens array |
| US8963159B2 (en) | 2011-04-04 | 2015-02-24 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US9134527B2 (en) | 2011-04-04 | 2015-09-15 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US20130335312A1 (en) * | 2012-06-15 | 2013-12-19 | Qualcomm Mems Technologies, Inc. | Integration of thin film switching device with electromechanical systems device |
| US9134552B2 (en) | 2013-03-13 | 2015-09-15 | Pixtronix, Inc. | Display apparatus with narrow gap electrostatic actuators |
| CN103941409B (zh) * | 2014-04-10 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种3d眼镜及显示装置 |
| EP3317712B1 (en) | 2015-07-03 | 2020-04-29 | Essilor International | Methods and systems for augmented reality |
| US10976666B1 (en) | 2019-10-23 | 2021-04-13 | Globalfoundries U.S. Inc. | Apparatus and related method to control radiation transmission through mask pattern |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062689A (en) * | 1990-08-21 | 1991-11-05 | Koehler Dale R | Electrostatically actuatable light modulating device |
| US5705424A (en) | 1992-09-11 | 1998-01-06 | Kopin Corporation | Process of fabricating active matrix pixel electrodes |
| JP3218861B2 (ja) | 1994-05-17 | 2001-10-15 | ソニー株式会社 | 液晶表示装置の製造方法 |
| US6046840A (en) * | 1995-06-19 | 2000-04-04 | Reflectivity, Inc. | Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements |
| JP3799092B2 (ja) * | 1995-12-29 | 2006-07-19 | アジレント・テクノロジーズ・インク | 光変調装置及びディスプレイ装置 |
| US5771321A (en) * | 1996-01-04 | 1998-06-23 | Massachusetts Institute Of Technology | Micromechanical optical switch and flat panel display |
| JPH1039239A (ja) | 1996-07-18 | 1998-02-13 | Ricoh Co Ltd | 空間光変調素子 |
| US6330047B1 (en) * | 1997-07-28 | 2001-12-11 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for fabricating the same |
| JP2000029011A (ja) * | 1998-07-14 | 2000-01-28 | Seiko Epson Corp | 電気光学装置およびその製造方法、並びに投射型表示装置 |
| US6323834B1 (en) * | 1998-10-08 | 2001-11-27 | International Business Machines Corporation | Micromechanical displays and fabrication method |
| US6498685B1 (en) * | 1999-01-11 | 2002-12-24 | Kenneth C. Johnson | Maskless, microlens EUV lithography system |
| US6775048B1 (en) | 2000-10-31 | 2004-08-10 | Microsoft Corporation | Microelectrical mechanical structure (MEMS) optical modulator and optical display system |
-
2003
- 2003-05-23 JP JP2003146560A patent/JP4338442B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-20 US US10/849,263 patent/US7154654B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004347982A (ja) | 2004-12-09 |
| US7154654B2 (en) | 2006-12-26 |
| US20040233503A1 (en) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4338442B2 (ja) | 透過型光変調素子の製造方法 | |
| JP4414855B2 (ja) | 透過型光変調素子の製造方法 | |
| JP3526058B2 (ja) | 光弁用半導体装置 | |
| JP4653374B2 (ja) | 電気光学装置の製造方法 | |
| KR940006283A (ko) | 반도체장치 | |
| JPH04133033A (ja) | 半導体単結晶薄膜基板光弁装置とその製造方法 | |
| JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP2001281684A (ja) | 液晶表示装置及び液晶プロジェクタ装置 | |
| US5633176A (en) | Method of producing a semiconductor device for a light valve | |
| JPH1117185A (ja) | 液晶表示装置及びその製造方法 | |
| JP3062698B2 (ja) | 光弁基板用単結晶薄膜半導体装置 | |
| JPH10293322A (ja) | 液晶表示装置およびその製造方法 | |
| JP3973891B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2979196B2 (ja) | 光弁用半導体基板装置及びその製造方法 | |
| JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
| JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
| JPH04115231A (ja) | 光弁基板用半導体装置 | |
| JP4666277B2 (ja) | 電気光学装置の製造方法 | |
| JP3113914B2 (ja) | 半導体単結晶薄膜基板光弁装置 | |
| JP3513701B2 (ja) | 半導体単結晶薄膜基板光弁装置 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP4366983B2 (ja) | 複合半導体基板の製造方法 | |
| JP2958474B2 (ja) | 半導体装置、光弁装置およびプロジェクション装置 | |
| JP2000236096A (ja) | 半導体装置およびその作製方法 | |
| JP4320533B2 (ja) | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |