JP4333538B2 - Electronic component mounting method - Google Patents

Electronic component mounting method Download PDF

Info

Publication number
JP4333538B2
JP4333538B2 JP2004269539A JP2004269539A JP4333538B2 JP 4333538 B2 JP4333538 B2 JP 4333538B2 JP 2004269539 A JP2004269539 A JP 2004269539A JP 2004269539 A JP2004269539 A JP 2004269539A JP 4333538 B2 JP4333538 B2 JP 4333538B2
Authority
JP
Japan
Prior art keywords
solder
electronic component
reflow
substrate
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004269539A
Other languages
Japanese (ja)
Other versions
JP2006086330A (en
Inventor
健史 渡辺
棚橋　　昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004269539A priority Critical patent/JP4333538B2/en
Publication of JP2006086330A publication Critical patent/JP2006086330A/en
Application granted granted Critical
Publication of JP4333538B2 publication Critical patent/JP4333538B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

<P>PROBLEM TO BE SOLVED: To adequately suppress the scattering of a solder at the time of reflow soldering in a method for mounting an electronic component soldered on a board. <P>SOLUTION: The method for mounting the electronic component comprises the steps of reflowing the solder 20 after the electronic component is mounted on the board 10 through the solder 20, and soldering the electronic component 30 on the board 10. In the reflow step, in order to increase an evaporating temperature of a moisture included in the solder 20, the reflow soldering is conducted in an inert gas atmosphere, such as nitrogen gas, pressurized at 4 to 5atm for instance. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、基板上に電子部品をはんだ付けするようにした電子部品の実装方法に関する。   The present invention relates to an electronic component mounting method in which an electronic component is soldered on a substrate.

一般に、この種の実装方法は、基板上に電子部品をはんだを介して搭載した後、このはんだをリフローさせることにより、基板上に電子部品をはんだ付けするようにしたものである。   In general, this type of mounting method is such that after mounting an electronic component on a substrate via solder, the electronic component is soldered on the substrate by reflowing the solder.

ここで、電子部品のはんだ付け工程において、リフロー時にはんだからはんだボールが飛散し、基板上に不具合をおこす場合がある。   Here, in the soldering process of the electronic component, solder balls may scatter from the solder during reflow, which may cause problems on the board.

具体的には、リフロー中にはんだボールが飛散し、基板上に設けられたワイヤボンディング用のランドにはんだが付着した場合、ワイヤボンディング不良、或いはワイヤボンド下にはんだが隠れることによる接合不良が発生する。   Specifically, when solder balls are scattered during reflow and the solder adheres to the land for wire bonding provided on the substrate, defective wire bonding or poor bonding due to the solder hidden under the wire bond occurs. To do.

そのため、従来より、はんだボールの飛散防止が検討されてきた。具体的な飛散防止の方法としては、（ａ）はんだボールが飛散しても不良を起こさない、（ｂ）飛散現象自体を起こさせない、といった（ａ）、（ｂ）の方法が考えられる。   Therefore, conventionally, prevention of solder ball scattering has been studied. As a specific method for preventing scattering, the following methods (a) and (b) are conceivable: (a) a solder ball does not cause a defect even if it is scattered, and (b) a scattering phenomenon itself does not occur.

（ａ）の方法について。飛散しても不良を発生しないためには、洗浄で除去可能な保護膜、あるいは剥離可能な保護膜でランド部を覆う方法が考えられる。このような方法としては、たとえば、特許文献１や特許文献２に記載の方法が提案されている。   About the method (a). In order to prevent the occurrence of defects even when scattered, a method of covering the land portion with a protective film that can be removed by cleaning or a protective film that can be peeled off can be considered. As such a method, for example, methods described in Patent Document 1 and Patent Document 2 have been proposed.

図１０は、この保護膜でランド部を覆う方法の一具体例を示す概略断面図である。基板１０上に、はんだ２０を介して電子部品３０が搭載される。また、基板１０のうち電子部品３０の周囲にはランド４０が設けられており、このランド４０は保護膜としてのストリップマスク１００によって被覆され保護されている。   FIG. 10 is a schematic cross-sectional view showing a specific example of a method of covering the land portion with this protective film. An electronic component 30 is mounted on the substrate 10 via the solder 20. Further, a land 40 is provided around the electronic component 30 in the substrate 10, and the land 40 is covered and protected by a strip mask 100 as a protective film.

そして、リフロー時において、はんだ２０からは、はんだボール１１０が飛散し、ランド４０の上に到達するが、ランド４０はストリップマスク１００によって被覆されているので、はんだ２０の付着は起こらない。はんだ付け後、ストリップマスク１００は剥がされ、露出したランド４０に対してワイヤボンディングなどが施される。   During reflow, the solder balls 110 scatter from the solder 20 and reach the lands 40. However, since the lands 40 are covered with the strip mask 100, the solder 20 does not adhere. After soldering, the strip mask 100 is peeled off, and wire bonding or the like is performed on the exposed lands 40.

次に、（ｂ）の方法について。飛散現象を起こさせないためには、はんだペースト自身を改良し、はんだペーストを特定の組成とする方法が提案されている（たとえば、特許文献３参照）。
特開昭６３−１７５４３８号公報 特開２００４−７１９１０号公報 特開平８−２８１４７２号公報 Next, about the method of (b). In order to prevent the scattering phenomenon, a method has been proposed in which the solder paste itself is improved and the solder paste has a specific composition (for example, see Patent Document 3).
JP-A 63-175438 JP 2004-71910 A JP-A-8-281472

しかしながら、上記した保護膜でランド部を覆う方法では、リフロー前に保護膜を付け、リフロー後に保護膜を除去することで、工数がかかるため、コストアップする。さらに、洗浄で保護膜を除去する場合、薬品によっては、基板上のＳｉ素子などにダメージを与えるため、適さない。また、保護膜を剥離する場合も、保護膜とランドとの密着力が強すぎると剥がれない。   However, in the method of covering the land portion with the protective film described above, since the protective film is attached before the reflow and the protective film is removed after the reflow, man-hours are required, which increases the cost. Further, when the protective film is removed by cleaning, some chemicals may damage the Si element on the substrate, which is not suitable. Even when the protective film is peeled off, the protective film cannot be peeled off if the adhesion between the protective film and the land is too strong.

また、上記したはんだペースト自身を改良する方法では、特別なはんだペーストが必要となり、汎用性に欠けるという問題がある。また、現状では、ペースト改良だけでは、はんだの飛散防止は困難である。   In addition, the above-described method for improving the solder paste itself requires a special solder paste and has a problem that it lacks versatility. In addition, at present, it is difficult to prevent solder from being scattered only by improving the paste.

本発明は、上記問題に鑑みてなされたものであり、基板上に電子部品をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだの飛散を適切に抑制することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to appropriately suppress solder scattering during solder reflow in a method for mounting an electronic component on a substrate. To do.

はんだの飛散原因としては、次のようなことが知られている。   The following are known as causes of solder scattering.

はんだペースト内の活性成分（たとえば（Ｒ）ＨＢｒ）とはんだの主成分である金属（たとえばＳｎ）の酸化物（たとえばＳｎＯ2）との反応で、はんだ中に水が発生する（上記図１０参照）。 Water is generated in the solder by the reaction between the active component (for example, (R) HBr) in the solder paste and the oxide (for example, SnO 2 ) of the metal (for example, Sn) that is the main component of the solder (see FIG. 10 above). ).

すると、リフロー時のはんだの温度上昇時（たとえば約２４０℃）において、はんだ中の水が蒸発し、はんだ中から水蒸気が突沸し、それにより、はんだボールが飛散する（上記図１０参照）。   Then, when the temperature of the solder rises during reflow (for example, about 240 ° C.), the water in the solder evaporates, and the water vapor bumps out of the solder, thereby scattering the solder balls (see FIG. 10 above).

本発明者は、はんだリフロー工程では、はんだ中に水分が発生し、これが気化することによって、はんだが飛散することは避けられないが、はんだ飛散の原因である水の蒸発温度（沸点）を高めれば、はんだの飛散量も減ることに着目した。本発明は、この点に基づいて創出されたものである。   In the solder reflow process, the present inventor cannot avoid the solder scattering due to the generation of moisture in the solder, which can be increased, but the evaporation temperature (boiling point) of water that causes the solder scattering can be increased. We focused on reducing the amount of solder scattered. The present invention has been created based on this point.

すなわち、請求項１に記載の発明では、基板（１０）上に電子部品をはんだ（２０）を介して搭載した後、はんだ（２０）をリフローさせることにより、基板（１０）上に電子部品（３０）をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ（２０）中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態ではんだ（２０）のリフローを行うものであり、加圧した状態とは、蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであることを特徴としている。 That is, in the first aspect of the invention, the electronic component is mounted on the substrate (10) by reflowing the solder (20) after mounting the electronic component on the substrate (10) via the solder (20). In the electronic component mounting method in which solder 30) is soldered, in the reflow process, solder (20) is pressed in an inert gas atmosphere in order to increase the evaporation temperature of moisture contained in the solder (20). 20) Reflow is performed , and the pressurized state is characterized by applying a pressure such that the evaporation temperature is the same as the maximum reflow temperature .

それによれば、まず、リフロー時における雰囲気を不活性ガス雰囲気とすることで、はんだ中に発生する水の原因となる金属成分の酸化を抑制することができる。   According to this, first, by setting the atmosphere at the time of reflow to an inert gas atmosphere, it is possible to suppress the oxidation of metal components that cause water generated in the solder.

また、加圧した状態とすることにより、水の蒸発温度が上昇する結果、はんだ（２０）中に含まれる水分の蒸発温度も上昇する。そのため、はんだ（２０）中の水分の蒸発が抑制され、はんだ（２０）中に発生する水蒸気の体積を小さくすることができることから、はんだの飛散量も低減される。   Moreover, by setting it as the pressurized state, as a result of the evaporation temperature of water rising, the evaporation temperature of the water | moisture content contained in a solder (20) also rises. Therefore, the evaporation of moisture in the solder (20) is suppressed, and the volume of water vapor generated in the solder (20) can be reduced, so that the amount of scattered solder is also reduced.

このように、本発明によれば、基板（１０）上に電子部品（３０）をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだ（２０）の飛散を適切に抑制することができる。また、本発明では、加圧した状態とは、蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであることを特徴としているが、それによれば、リフロー時に水分の蒸発がほとんど無いものになるため、はんだの飛散もほとんど無くすことができる。 As described above, according to the present invention, in the electronic component mounting method in which the electronic component (30) is soldered onto the substrate (10), scattering of the solder (20) during solder reflow is appropriately suppressed. be able to. In the present invention, the pressurized state is characterized by applying a pressure at which the evaporation temperature is the same as the maximum reflow temperature. Since it becomes almost non-existent, it is possible to almost eliminate the scattering of solder.

ここで、請求項１に記載の電子部品の実装方法における加圧した状態とは、１ａｔｍ以上であることが好ましく、４ａｔｍ以上であることが、さらに好ましい。 Here, the pressurized state in the mounting method of the electronic component according to 請 Motomeko 1, it is further preferred rather preferably not less than 1 atm, is more than 4 atm.

また、請求項２に記載の発明のように、請求項１に記載の電子部品の実装方法における不活性ガスとしては、安価な窒素ガスを採用することができる。 It is preferable as defined in claim 2, as the inert gas in the electronic part mounting method according to claim 1, may be employed an inexpensive nitrogen gas.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る電子部品の実装構造の概略断面構成を示す図である。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of an electronic component mounting structure according to a first embodiment of the present invention.

基板１０上に、はんだ２０を介して電子部品３０が搭載されている。また、基板１０のうち電子部品３０の周囲にはランド４０が設けられており、このランド４０と電子部品３０とはボンディングワイヤ５０により接続されている。   An electronic component 30 is mounted on the substrate 10 via solder 20. Further, a land 40 is provided around the electronic component 30 in the substrate 10, and the land 40 and the electronic component 30 are connected by a bonding wire 50.

基板１０は、たとえばセラミック基板、樹脂基板などからなるものであり、はんだ２０は、一般的なはんだや鉛フリーはんだなどである。また、電子部品３０としては、ＩＣチップ、コンデンサ、抵抗素子など、基板１０上にはんだ付け可能な実装部品であれば採用可能である。   The substrate 10 is made of, for example, a ceramic substrate or a resin substrate, and the solder 20 is general solder, lead-free solder, or the like. As the electronic component 30, any mounting component that can be soldered onto the substrate 10 such as an IC chip, a capacitor, or a resistance element can be used.

ランド４０は、Ａｕ、Ａｇ、Ｃｕなどの一般的なランド材料を採用することができる。なお、ランド４０には、ＡｕやＡｌやＣｕなどからなるボンディングワイヤ５０が接続されているが、上記した電子部品３０以外の表面実装部品などが接続されるようになっていてもよい。   The land 40 can employ a general land material such as Au, Ag, or Cu. Note that the bonding wires 50 made of Au, Al, Cu, or the like are connected to the lands 40, but surface mounting components other than the electronic components 30 described above may be connected.

次に、本実施形態の電子部品の実装方法について、図２を参照して説明する。図２は、本実装方法におけるはんだリフロー工程を示す図である。   Next, an electronic component mounting method according to the present embodiment will be described with reference to FIG. FIG. 2 is a diagram showing a solder reflow process in the mounting method.

基板１０上にはんだ２０を印刷し、このはんだ２０の上に電子部品３０を搭載する。次に、図２に示されるリフロー装置を用いて、リフローを行うが、ここでは、複数個の基板１０を１ロットとしてロット毎にリフローを行う方法を採用する。図２では５個の基板１０が１ロットとなっている。   The solder 20 is printed on the substrate 10, and the electronic component 30 is mounted on the solder 20. Next, reflow is performed using the reflow apparatus shown in FIG. 2. Here, a method of performing reflow for each lot with a plurality of substrates 10 as one lot is adopted. In FIG. 2, five substrates 10 form one lot.

このリフロー装置について説明しておく。図２において、リフロー炉２００内には、搬送ベルト２１０が通じており、この搬送ベルト２１０によって、ロット単位の基板１０がリフロー炉２００へ送り込まれ、リフローによるはんだ付け終了後にはリフロー炉２００から送り出されるようになっている。   This reflow apparatus will be described. In FIG. 2, a transport belt 210 passes through the reflow furnace 200, and the substrate 10 in lot units is sent to the reflow furnace 200 by the transport belt 210, and is sent out from the reflow furnace 200 after the soldering by reflow is completed. It is supposed to be.

また、リフロー炉２００内には、制御可能なヒータ２２０が設置されており、このヒータ２２０によって、ロット単位の基板１０を予熱したり、リフロー温度まで加熱するようにしている。   In addition, a controllable heater 220 is installed in the reflow furnace 200, and the heater 220 preheats the substrate 10 in units of lots or heats it to the reflow temperature.

また、リフロー炉２００内には、搬送ベルト２１０上の１ロットの基板１０を覆うように移動可能な仕切２３０が設けられている。この仕切２３０は、図２（ａ）に示される位置と図２（ｂ）に示される位置との間で移動可能となっている。   In the reflow furnace 200, a partition 230 that is movable so as to cover one lot of the substrate 10 on the transport belt 210 is provided. This partition 230 is movable between the position shown in FIG. 2A and the position shown in FIG.

そして、図２（ｂ）に示されるように、仕切２３０が搬送ベルト２１０上の１ロットの基板１０を覆った状態では、仕切２３０は、その内部を密閉された雰囲気とすることができるものである。また、図示しない圧力計などにより、密閉された仕切２３０の内圧を計測できるようになっている。   Then, as shown in FIG. 2B, in the state where the partition 230 covers one lot of the substrate 10 on the conveyor belt 210, the partition 230 can have an airtight inside. is there. Further, the internal pressure of the sealed partition 230 can be measured by a pressure gauge (not shown) or the like.

また、仕切２３０には、不活性ガスとしての窒素ガス供給口２４０が設けられており、リフロー炉２００の外部から（たとえばガスボンベなどから）窒素ガス供給口２４０を介して仕切２３０の内部に窒素ガスが導入されるようになっている。   Further, the partition 230 is provided with a nitrogen gas supply port 240 as an inert gas, and nitrogen gas is introduced into the partition 230 from the outside of the reflow furnace 200 (for example, from a gas cylinder) via the nitrogen gas supply port 240. Has been introduced.

この図２に示されるようなリフロー装置を用いて、はんだリフローを行う。まず、図２（ａ）において、リフロー炉２００内を、窒素ガス供給口２４０から導入される窒素ガスにより窒素ガス雰囲気とする。   Solder reflow is performed using a reflow apparatus as shown in FIG. First, in FIG. 2A, the inside of the reflow furnace 200 is made a nitrogen gas atmosphere by nitrogen gas introduced from the nitrogen gas supply port 240.

そして、窒素雰囲気となっているリフロー炉２００内へ、搬送ベルト２１０によってロット単位の基板１０を送り込み、搬送ベルト２１０を停止させ、ヒータ２２０上にセットする。このとき、ヒータ２２０は予熱状態、すなわちリフロー最高温度よりも低い温度にしておく。   Then, the substrate 10 in units of lots is fed into the reflow furnace 200 in a nitrogen atmosphere by the transport belt 210, the transport belt 210 is stopped, and set on the heater 220. At this time, the heater 220 is kept in a preheated state, that is, a temperature lower than the maximum reflow temperature.

次に、図２（ｂ）に示されるように、ロット単位の基板１０に対して、仕切２３０を被せ、密閉空間となった仕切２３０の内部に、窒素ガス供給口２４０から窒素ガスを導入して、仕切２３０の内部を加圧状態とする。   Next, as shown in FIG. 2B, the substrate 230 in lot units is covered with a partition 230, and nitrogen gas is introduced from the nitrogen gas supply port 240 into the partition 230 that becomes a sealed space. Thus, the inside of the partition 230 is brought into a pressurized state.

このように、はんだ２０中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態で、ヒータ２３０を急速昇熱し、リフロー温度（たとえば最高温度が２４０℃）とすることにより、はんだ２０のリフローを行う。   As described above, the heater 230 is rapidly heated in a state of being pressurized in an inert gas atmosphere in order to increase the evaporation temperature of moisture contained in the solder 20 to a reflow temperature (for example, the maximum temperature is 240 ° C.). As a result, the solder 20 is reflowed.

そして、リフロー終了後には、仕切２３０を上昇させ、搬送ベルト２１０によって、基板１０をリフロー炉２００から取り出す。こうして、リフロー工程が終了し、基板１０上に電子部品３０がはんだ付けされる。   And after completion | finish of reflow, the partition 230 is raised and the board | substrate 10 is taken out from the reflow furnace 200 with the conveyance belt 210. FIG. Thus, the reflow process is completed, and the electronic component 30 is soldered on the substrate 10.

次に、電子部品３０がはんだ付けされた基板１０において、電子部品３０とランド４０との間でワイヤボンディングを行い、当該間をボンディングワイヤ５０により結線する。こうして、上記図１に示される電子部品の実装構造ができあがる。   Next, in the substrate 10 to which the electronic component 30 is soldered, wire bonding is performed between the electronic component 30 and the land 40, and the space is connected by the bonding wire 50. Thus, the electronic component mounting structure shown in FIG. 1 is completed.

ところで、本実施形態によれば、基板１０上に電子部品をはんだ２０を介して搭載した後、はんだ２０をリフローさせることにより、基板１０上に電子部品３０をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ２０中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態ではんだ２０のリフローを行うことを特徴とする電子部品の実装方法が提供される。   By the way, according to this embodiment, after mounting an electronic component on the substrate 10 via the solder 20, the electronic component 30 is soldered on the substrate 10 by reflowing the solder 20. In the mounting method, in the reflow step, the solder 20 is reflowed in a state of being pressurized in an inert gas atmosphere in order to increase the evaporation temperature of moisture contained in the solder 20. Is provided.

それによれば、まず、リフロー時における雰囲気を不活性ガス雰囲気とすることで、はんだ２０中に発生する水の原因となる金属成分の酸化を抑制することができる。   According to this, first, by setting the atmosphere during reflow to an inert gas atmosphere, it is possible to suppress oxidation of metal components that cause water generated in the solder 20.

また、加圧した状態とすることにより、水の蒸発温度が上昇する結果、はんだ２０中に含まれる水分の蒸発温度も上昇する。そのため、はんだ２０中の水分の蒸発が抑制され、はんだ２０中に発生する水蒸気の体積を小さくすることができることから、はんだの飛散量も低減される。   Moreover, by setting it as the pressurized state, as a result of the evaporation temperature of water rising, the evaporation temperature of the water | moisture content contained in the solder 20 also rises. Therefore, the evaporation of moisture in the solder 20 is suppressed, and the volume of water vapor generated in the solder 20 can be reduced, so that the amount of scattered solder is also reduced.

このように、本実施形態によれば、基板１０上に電子部品３０をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだ２０の飛散を適切に抑制することができる。   As described above, according to the present embodiment, in the electronic component mounting method in which the electronic component 30 is soldered onto the substrate 10, scattering of the solder 20 at the time of solder reflow can be appropriately suppressed.

本実施形態の実装方法について、さらに詳細を述べる。   The details of the mounting method of this embodiment will be described.

本実施形態では、はんだ２０中に発生する水の原因となる金属成分の酸化を抑制するために、リフロー時における雰囲気を窒素やヘリウム、アルゴンなどの不活性ガス雰囲気とするが、上記例では、不活性ガスとしては安価な窒素ガスを採用している。この窒素ガスとしては、はんだの酸化を防止するため、高純度の窒素ガスとする。   In the present embodiment, the atmosphere during reflow is an inert gas atmosphere such as nitrogen, helium, or argon in order to suppress oxidation of metal components that cause water generated in the solder 20, but in the above example, Inexpensive nitrogen gas is used as the inert gas. As this nitrogen gas, high-purity nitrogen gas is used in order to prevent oxidation of the solder.

また、リフロー工程では、はんだ２０中に含まれる水分の蒸発温度を上昇させるために加圧した状態とする。これは、図３に示される水蒸気の飽和蒸気圧−温度の関係から、水の飽和蒸気圧が高いほど、すなわちはんだ２０周囲のガス圧が高いほど、水の蒸発温度（沸点）が上昇するためである。   Further, in the reflow process, a pressure is applied in order to increase the evaporation temperature of moisture contained in the solder 20. This is because the evaporation temperature (boiling point) of water increases as the saturated vapor pressure of water increases, that is, the gas pressure around the solder 20 increases, from the relationship between the saturated vapor pressure and temperature of water vapor shown in FIG. It is.

このことから、リフロー工程における加圧した状態とは、１ａｔｍ以上であることが好ましく、４ａｔｍ以上であることがより好ましい。たとえば、ガス圧を４〜５ａｔｍにすれば、水の沸点は１５０℃になる。   Therefore, the pressurized state in the reflow process is preferably 1 atm or more, and more preferably 4 atm or more. For example, if the gas pressure is 4-5 atm, the boiling point of water will be 150 ° C.

また、リフロー最高温度が２４０℃とすると、はんだ２０中の蒸発する水分量が減少することで、はんだ飛散量も減る。また、もし、ガス圧が４０ａｔｍまで可能ならば、水の蒸発温度は２４０℃程度になり、リフロー時において水は蒸発しなくなり、はんだ飛散もなくなる。   Further, when the maximum reflow temperature is 240 ° C., the amount of moisture evaporated in the solder 20 is reduced, so that the amount of scattered solder is also reduced. Also, if the gas pressure is possible up to 40 atm, the water evaporation temperature will be about 240 ° C., and water will not evaporate during reflow, and solder scattering will not occur.

つまり、リフロー工程における加圧した状態を、水の蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであれば、リフロー時に水分の蒸発がほとんど無いものになるため、はんだの飛散もほとんど無くすことができる。   In other words, if the pressure applied in the reflow process is such that the pressure at which the water evaporation temperature is the same as the maximum reflow temperature is applied, there will be almost no water evaporation during reflow. Spattering can be almost eliminated.

こうして、本実施形態のリフロー工程によれば、はんだ２０周辺のガス圧が高いことより、はんだ２０から発生する水蒸気の体積が小さくなり、飛散するはんだボール１１０が小さくなる。また、ガス圧を高くすることで、はんだボール１１０の飛散距離を抑え、ランド４０まで到達しにくくできるという利点もある（図１参照）。   Thus, according to the reflow process of this embodiment, since the gas pressure around the solder 20 is high, the volume of water vapor generated from the solder 20 is reduced and the scattered solder balls 110 are reduced. In addition, by increasing the gas pressure, there is an advantage that the scattering distance of the solder balls 110 can be suppressed and it is difficult to reach the land 40 (see FIG. 1).

また、上述したように、リフロー前に、リフロー最高温度よりも低い温度で予熱してやれば、はんだ２０中の水分をあらかじめ、除去してやることができ、はんだ飛散の抑制に効果的である。   Further, as described above, if preheating is performed at a temperature lower than the maximum reflow temperature before reflow, the moisture in the solder 20 can be removed in advance, which is effective in suppressing solder scattering.

［変形例］
本実施形態の種々の変形例を示しておく。 [Modification]
Various modifications of this embodiment will be described.

図４は、本実施形態の第１の変形例を示す概略断面図である。図４に示されるように、はんだ付けされる電子部品３０より、はんだ２０の下の導体１１を小さくすることではんだ２０の端面を下方に面するようにすれば、はんだボール１１０の飛散距離の低減も可能である。   FIG. 4 is a schematic cross-sectional view showing a first modification of the present embodiment. As shown in FIG. 4, if the conductor 11 under the solder 20 is made smaller than the electronic component 30 to be soldered so that the end surface of the solder 20 faces downward, the scattering distance of the solder balls 110 can be reduced. Reduction is also possible.

図５は、本実施形態の第２の変形例を示す図であり、リフロー工程の変形例を示す図である。ここでは、仕切２３０内の加圧方法が上記図２に示される例とは相違するものである。   FIG. 5 is a diagram illustrating a second modification of the present embodiment, and is a diagram illustrating a modification of the reflow process. Here, the pressurizing method in the partition 230 is different from the example shown in FIG.

図５に示されるように、仕切２３０内には、仕切２３０内の体積を小さくするピストン２５０が設けられている。この場合、上記例と同様に、窒素ガス雰囲気中にて仕切２３０内に基板１０をセットし、またヒータ２２０により予熱を行う。   As shown in FIG. 5, a piston 250 that reduces the volume in the partition 230 is provided in the partition 230. In this case, similarly to the above example, the substrate 10 is set in the partition 230 in a nitrogen gas atmosphere, and preheating is performed by the heater 220.

その後、ピストン２５０を下降させ、仕切２３０中の体積を小さくすることで、仕切２３０内を加圧状態とし、同時に、ヒータ２２０を急速昇熱してリフロー温度とする。そして、リフロー終了後には、仕切２３０を上昇させ、搬送ベルト２１０によって、基板１０をリフロー炉２００から取り出せば、基板１０上に電子部品３０がはんだ付けされる。   Thereafter, the piston 250 is lowered to reduce the volume in the partition 230, thereby bringing the inside of the partition 230 into a pressurized state, and at the same time, the heater 220 is rapidly heated to a reflow temperature. After the reflow is completed, the electronic component 30 is soldered onto the substrate 10 by raising the partition 230 and taking out the substrate 10 from the reflow furnace 200 by the conveyor belt 210.

図６は、本実施形態の第３の変形例を示す図であり、リフロー工程の変形例を示す図である。   FIG. 6 is a diagram illustrating a third modification of the present embodiment, and is a diagram illustrating a modification of the reflow process.

本例では、上記図２や図５に示したような仕切２３０を用いるものではなく、窒素ガスを導入可能なガス導入口２６０を有するケース２７０に、ロット単位の基板１０を入れ、ケース２７０を搬送ベルト２１０に載せて、リフロー炉２００内のヒータ２２０上にセットする。   In this example, the partition 230 as shown in FIG. 2 or FIG. 5 is not used, but the substrate 10 in lot units is put in a case 270 having a gas inlet 260 through which nitrogen gas can be introduced, and the case 270 is It is placed on the conveyor belt 210 and set on the heater 220 in the reflow furnace 200.

次に、ガス導入口２６０からケース２７０内に窒素ガスを導入してケース２７０内を加圧状態としつつ、ヒータ２２０によりケース２７０をリフロー温度とする。リフロー終了後には、搬送ベルト２１０によって、ケース２７０をリフロー炉２００から取り出せば、基板１０上に電子部品３０がはんだ付けされる。   Next, the case 270 is brought to the reflow temperature by the heater 220 while nitrogen gas is introduced into the case 270 from the gas inlet 260 to make the case 270 pressurized. After the reflow is completed, the electronic component 30 is soldered onto the substrate 10 by removing the case 270 from the reflow furnace 200 by the transport belt 210.

また、図示しないが、上記図２、図５、図６に示されるような連続処理ではないが、バッチ炉中に基板１０をセットし、加圧雰囲気中ではんだ付けを行ってもよい。   Although not shown in the drawings, the substrate 10 may be set in a batch furnace and soldered in a pressurized atmosphere, although it is not a continuous process as shown in FIG. 2, FIG. 5, and FIG.

（第２実施形態）
上記第１実施形態にて述べた実装方法を採用すれば、はんだリフロー時におけるはんだ２０の飛散を適切に抑制することができるが、完全に抑制することはなかなか難しい。 (Second Embodiment)
If the mounting method described in the first embodiment is adopted, scattering of the solder 20 at the time of solder reflow can be appropriately suppressed, but it is difficult to completely suppress it.

そこで、本実施形態では、保護キャップを用いて、はんだ２０とランド４０とを遮断することではんだボールの飛散を防止する方法を採用する。図７は、本発明の第２実施形態に係る実装方法を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。   Therefore, in the present embodiment, a method of preventing the solder balls from scattering by blocking the solder 20 and the land 40 using a protective cap is employed. 7A and 7B are views showing a mounting method according to the second embodiment of the present invention, in which FIG. 7A is a perspective view and FIG. 7B is a cross-sectional view.

図７に示されるように、本実施形態のリフロー工程では、リフローの直前にはんだ２０の部分を覆うように保護キャップ３００を基板１０上に設置する。この保護キャップ３００は、軽量ではんだが付着しない、あるいは付着しても直ぐ掃き落とすことができるような素材、たとえばアルミニウムなどからなる。   As shown in FIG. 7, in the reflow process of the present embodiment, a protective cap 300 is installed on the substrate 10 so as to cover the portion of the solder 20 immediately before the reflow. The protective cap 300 is made of a material that is lightweight and does not adhere to the solder, or that can be swept off immediately after the attachment, such as aluminum.

また、保護キャップ３００にはキャップの内部と外部とを連通する通気口３１０が設けられている。この通気口３１０を介して、リフロー時において保護キャップ３００内が不活性ガス雰囲気で加圧状態となり、また、はんだ加熱時に溶剤から発生するガスを逃がすようにしている。   Further, the protective cap 300 is provided with a vent 310 that communicates the inside and the outside of the cap. Through the vent 310, the inside of the protective cap 300 is pressurized in an inert gas atmosphere during reflow, and gas generated from the solvent is released when the solder is heated.

本実施形態によれば、基板１０上に電子部品をはんだ２０を介して搭載した後、はんだ２０をリフローさせることにより、基板１０上に電子部品３０をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ２０中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態とし、且つはんだ２０とその周囲とを区画する保護キャップ３００を設けた状態で、はんだ２０のリフローを行うことを特徴とする電子部品の実装方法が提供される。   According to the present embodiment, the electronic component mounting method in which the electronic component 30 is soldered on the substrate 10 by mounting the electronic component on the substrate 10 via the solder 20 and then reflowing the solder 20. In the reflow process, in order to increase the evaporation temperature of the moisture contained in the solder 20, the pressure is applied in an inert gas atmosphere, and the protective cap 300 is provided to partition the solder 20 and the periphery thereof. Thus, a method for mounting an electronic component, characterized in that the solder 20 is reflowed, is provided.

それによれば、不活性ガス雰囲気とすることによる金属成分の酸化抑制、加圧状態とすることによるはんだ２０中の水分蒸発の抑制、という効果に加え、保護キャップ３００によるはんだ２０の周囲への飛散防止という効果が発揮される。   According to this, in addition to the effects of suppressing the oxidation of the metal component by setting the inert gas atmosphere and suppressing the evaporation of moisture in the solder 20 by setting the pressurized state, the protective cap 300 scatters around the solder 20. The effect of prevention is exhibited.

よって、本実施形態によれば、基板１０上に電子部品３０をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだ２０の飛散を適切に高いレベルで抑制することができる。   Therefore, according to the present embodiment, in the electronic component mounting method in which the electronic component 30 is soldered onto the substrate 10, scattering of the solder 20 at the time of solder reflow can be appropriately suppressed at a high level.

［変形例］
図８は、本実施形態の第１の変形例を示す概略断面図である。はんだ２０とランド４０との間を保護キャップにより遮断することは、図８に示されるように、ランド４０側を覆うように保護キャップ３００を設けてもよい。はんだ２０（電子部品３０）とランド４０とが近すぎて、はんだ２０側に保護キャップが置けないような場合に有効である。 [Modification]
FIG. 8 is a schematic sectional view showing a first modification of the present embodiment. Shielding between the solder 20 and the land 40 with a protective cap may be provided with a protective cap 300 so as to cover the land 40 side as shown in FIG. This is effective when the solder 20 (electronic component 30) and the land 40 are too close to place a protective cap on the solder 20 side.

図９は、本実施形態の第２の変形例を示す概略断面図である。本例の保護キャップ３００は、図９に示されるように、基板１０全体を覆うものであり、保護キャップ３００の内部には、キャップ内部をはんだ２０の部分とランド４０の部分とに区画する仕切が設けられている。   FIG. 9 is a schematic cross-sectional view showing a second modification of the present embodiment. As shown in FIG. 9, the protective cap 300 of this example covers the entire substrate 10, and the protective cap 300 includes a partition that divides the cap into a solder 20 portion and a land 40 portion. Is provided.

そして、このように仕切られた保護キャップ３００内の部屋の１つにはんだ２０を入れ、他の部屋にランド４０を入れることで、はんだ２０とランド４０とが遮断された形となる。なお、本実施形態の保護キャップ３００は、軽量化がなされており、たとえば真空ピンセットなどで装着・脱着が可能である。   Then, the solder 20 is put in one of the rooms inside the protective cap 300 thus partitioned, and the land 40 is put in another room, whereby the solder 20 and the land 40 are cut off. Note that the protective cap 300 of the present embodiment is reduced in weight, and can be attached and detached with, for example, vacuum tweezers.

本発明の第１実施形態に係る電子部品の実装構造の概略断面構成を示す図である。It is a figure which shows schematic cross-sectional structure of the mounting structure of the electronic component which concerns on 1st Embodiment of this invention. 上記第１実施形態に係る電子部品の実装方法におけるはんだリフロー工程を示す図である。It is a figure which shows the solder reflow process in the mounting method of the electronic component which concerns on the said 1st Embodiment. 水蒸気の飽和蒸気圧−温度の関係を示す図である。It is a figure which shows the relationship of the saturated vapor pressure-temperature of water vapor | steam. 上記第１実施形態の第１の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 1st modification of the said 1st Embodiment. 上記第１実施形態の第２の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 2nd modification of the said 1st Embodiment. 上記第１実施形態の第３の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 3rd modification of the said 1st Embodiment. 本発明の第２実施形態に係る電子部品の実装方法におけるはんだリフロー工程を示す図である。It is a figure which shows the solder reflow process in the mounting method of the electronic component which concerns on 2nd Embodiment of this invention. 上記第２実施形態の第１の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 1st modification of the said 2nd Embodiment. 上記第２実施形態の第２の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 2nd modification of the said 2nd Embodiment. 保護膜でランド部を覆う方法の一具体例を示す概略断面図である。It is a schematic sectional drawing which shows one specific example of the method of covering a land part with a protective film.

符号の説明Explanation of symbols

１０…基板、２０…はんだ、３０…電子部品。   DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 20 ... Solder, 30 ... Electronic component.

Claims (2)

基板（１０）上に電子部品をはんだ（２０）を介して搭載した後、前記はんだ（２０）をリフローさせることにより、前記基板（１０）上に前記電子部品（３０）をはんだ付けするようにした電子部品の実装方法において、
前記リフロー工程では、前記はんだ（２０）中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態で前記はんだ（２０）のリフローを行うものであり、
前記加圧した状態とは、前記蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであることを特徴とする電子部品の実装方法。 After mounting the electronic component on the substrate (10) via the solder (20), the solder (20) is reflowed to solder the electronic component (30) on the substrate (10). In the mounting method of electronic components
In the reflow step, the solder (20) is reflowed in a pressurized state in an inert gas atmosphere in order to increase the evaporation temperature of moisture contained in the solder (20) .
The method of mounting an electronic component is characterized in that the pressurized state applies a pressure such that the evaporation temperature is the same as the maximum reflow temperature . 前記不活性ガスは窒素ガスであることを特徴とする請求項１に記載の電子部品の実装方法。 2. The electronic component mounting method according to claim 1 , wherein the inert gas is nitrogen gas.
JP2004269539A 2004-09-16 2004-09-16 Electronic component mounting method Expired - Fee Related JP4333538B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004269539A JP4333538B2 (en) 2004-09-16 2004-09-16 Electronic component mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004269539A JP4333538B2 (en) 2004-09-16 2004-09-16 Electronic component mounting method

Publications (2)

Publication Number Publication Date
JP2006086330A JP2006086330A (en) 2006-03-30
JP4333538B2 true JP4333538B2 (en) 2009-09-16

Family

ID=36164582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004269539A Expired - Fee Related JP4333538B2 (en) 2004-09-16 2004-09-16 Electronic component mounting method

Country Status (1)

Country Link
JP (1) JP4333538B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212431A (en) * 2008-03-06 2009-09-17 Seiko Epson Corp Reflow device and method of manufacturing semiconductor device
EP3151268B1 (en) * 2009-01-23 2020-04-01 Nichia Corporation Method of producing a semiconductor device by directly bonding silver oxide on a surface of a semiconductor element with silver or silver oxide on a surface of a base

Also Published As

Publication number Publication date
JP2006086330A (en) 2006-03-30

Similar Documents

Publication Publication Date Title
JP2527278B2 (en) Fluxless soldering method
US6468363B2 (en) Composition for increasing activity of a no-clean flux
US5704116A (en) Method of holding a component using an anhydride fluxing agent
EP0685294B1 (en) Flux composition and corresponding soldering method
US7781232B2 (en) Method to recover underfilled modules by selective removal of discrete components
US7101782B2 (en) Method of making a circuitized substrate
JP5885135B2 (en) Heat-melt treatment method and heat-melt treatment apparatus
WO1997032457A1 (en) Method for manufacturing electronic circuit device
US6722557B2 (en) Flux cleaning method and method of manufacturing semiconductor device
JP4333538B2 (en) Electronic component mounting method
US9644253B2 (en) Mitigation and elimination of tin whiskers
US6902100B2 (en) Method of improving the quality of soldered connections
KR101939563B1 (en) Apparatus for fluxless fabricating a flip-chip package and fabricating method using the same
US6574860B1 (en) Ball grid array module
JPH0856071A (en) Solder bump forming method
JP2008016754A (en) Method of manufacturing semiconductor device
JP4266956B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR20040022585A (en) Flux coated solder ball and method for forming solder ball using the same
JP2015103688A (en) Bonding method, semiconductor device, manufacturing system and oxide film removal device (chip bonding process using no-clean flux)
JP2001135666A (en) Method and apparatus of manufacturing electronic circuit device
JP2001257459A (en) Electronic part, printed board, and soldering method
JP2006303194A (en) Soldering method based on flux coating of area array component
JP2004311679A (en) Soldering method and printed wiring board using the same
JPH05102650A (en) Method of mounting semiconductor integrated circuit device
JP2527278C (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees