JP4331950B2

JP4331950B2 - Multilayer thin film capacitors

Info

Publication number: JP4331950B2
Application number: JP2003021103A
Authority: JP
Inventors: 成生厚主
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-01-29
Filing date: 2003-01-29
Publication date: 2009-09-16
Anticipated expiration: 2023-01-29
Also published as: JP2004235360A

Description

【０００１】
【発明の属する技術分野】
本発明は、積層型薄膜コンデンサ、即ち、支持基板上に第１の一方極性の電極層、第１の薄膜誘電体層、第１の他方極性の電極層、第２の薄膜誘電体層、第２の一方極性の電極層、第３の薄膜誘電体層、第２の他方極性の電極層、第４の薄膜誘電体層・・の順に積層した積層型薄膜コンデンサに関するものである。
【０００２】
【従来の技術】
近年においては、電子機器の小型化に伴い、電子機器内に設置される電子部品にも小型化の要求があり、コンデンサとしては、積層セラミックコンデンサなどを用いて既にハンドリング可能な大きさ程度まで、小型化が実現されている。
【０００３】
一方、電子機器の小型化にも使いやすい大きさという点から、下限に達しつつあり、今後は、軽量化、薄型化、高機能化の要求が強くなると予想される。
【０００４】
電子部品の薄型化に適したコンデンサとして、薄膜コンデンサがある。誘電体層の厚みを１μｍ以下に薄膜化したものが既に開示されている（例えば、特許文献１参照）。また、小型、大容量を得る目的で複数の電極層と複数の薄膜誘電体層とを積層させた積層型の薄膜コンデンサもいくつか開示されている（例えば、特許文献２，３参照）。
【０００５】
また、積層セラミックコンデンサの分野で開示事例があり、電極面積を素子中央付近から段階的に変化させて、電気的歪みによる誘電体クラックの発生を抑制することを目的としている（例えば、特許文献４参照）。
【０００６】
【特許文献１】
特開昭６０−９４７１６号公報
【特許文献２】
特開平７−１６９６４８号公報
【特許文献３】
特開平１１−２１４２４５号公報
【特許文献４】
特開２０００−１２４０５７号公報
【０００７】
【発明が解決しようとする課題】
単に薄膜誘電体層の厚みを薄くし、積層するだけでは、実用に耐えうる薄膜コンデンサを作製することはできない。特に、コンデンサとしての信頼性の観点から充分な絶縁性を確保することは、重要な問題である。
【０００８】
薄膜コンデンサはその構造上、支持基板を用いて、この支持基板上に電極層、薄膜誘電体層を交互に被着形成するものであり、薄膜誘電体層の下層にある電極層を被覆する必要がある。
【０００９】
図６（ａ）（ｂ）は、従来の積層型薄膜コンデンサの一例である。図６（a）は平面図であり、（ｂ）はその断面図である。
【００１０】
支持基板２１上には、第１の一方極性の電極層２２ａ、第１の薄膜誘電体層２３ａ、第１の他方極性の電極層２４ａ、第２の薄膜誘電体層２３ｂ、第２の一方極性の電極層２２ｂ、第３の薄膜誘電体層２３ｃ、第２の他方極性の電極層２４ｂ、第４の薄膜誘電体層２３ｄ、第３の一方極性の電極層２２ｃが順に積層した積層型薄膜コンデンサである。即ち、一方極性の電極層（総じて２２という）と、他方極性の電極層（総じて２４という）とによって、４つの薄膜誘電体層（総じて２３という）が挟持されて、４つの容量領域が積層されている。図６では、一方極性の電極層２２の端部は、薄膜誘電体層２３よりも図の下側に延出して、延出端部で形成される段差部には外部端子２５が設けられている。また、他方極性の電極層２４の端部は、薄膜誘電体層２３よりも図の上側に延出して、延出端部で形成される段差部に外部端子２６が設けられている。
【００１１】
このような積層型薄膜コンデンサでは、特に、下層に位置する電極層、例えば２２ａの延出部以外を薄膜誘電体層２３ａで被覆するため、その境界部分に段差部Ｓが存在し、この段差部Ｓの処理をどのようにするかが絶縁性、信頼性を確保する観点から重要な問題の一つである。
【００１２】
また、電極層２２、２４の充分な厚みの薄膜誘電体層２３で被覆しないと、異なる極性の電極層とのショート不良や絶縁性劣化を引き起こし、薄膜コンデンサの信頼性が損なわれる。
【００１３】
特に、積層数が増えるにつれて、電極層２２、２４の有無による段差部Ｓが顕著となり、電極層２２、２４の段差部Ｓ側の端部を被覆するための薄膜誘電体層２３厚みの確保が困難になり、充分な絶縁性、信頼性が確保されない問題がある。
【００１４】
本発明は、積層数によらず、電極層の有無による段差に起因する絶縁性、信頼性の低下を抑制した積層型の薄膜コンデンサを提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の薄膜コンデンサは、支持基板上に、一方極性の電極層と他方極性の電極層との間に薄膜誘電体層を挟持した複数の容量領域を積層するとともに、同一極性の電極層どうしを接続する外部端子を備える積層型薄膜コンデンサにおいて、前記複数の同一極性を有する電極層のうち上側に位置する電極層は、平面上、下側に位置する電極層の配置領域内に形成されており、複数の前記薄膜誘電体層はそれぞれ、前記一方極性の電極層と前記他方極性の電極層との間の容量領域を形成する第一の部分と、周囲部を形成する第二の部分とからなり、複数の第二の部分は、上層側が下層側よりも大きくなるように形成されており、平面視において、前記一方極性の電極層の外周辺と前記他方極性の電極層の外周辺とが一致しない。また、前記各電極層の一部は、薄膜誘電体層から延出するとともに、該延出部を有し、該各電極の延出部に跨がって前記外部端子が設けられている。さらに、薄膜誘電体層の厚みが各電極層の厚みの３倍以上あることが望ましい。
【００１６】
【作用】
本発明の薄膜コンデンサの電極層は、その外周辺が同一極性の他の電極層の外周辺と互いに交差することなく変位されて形成されている。このため、容量領域の積層数が増加しても電極層の有無による段差が最大で電極厚みの２倍となり、どの電極層においても薄膜誘電体層の被覆性は変わらず、充分な絶縁性、信頼性が確保することができる。
【００１７】
また、複数の同一極性を有する電極層において、上層の電極層は下層の電極層の内側領域に、また、下層の電極層を包含するように配置されているので、より充分な絶縁性、信頼性が確保することができる。さらに、薄膜誘電体層の厚みが下層に位置する電極層の厚みの３倍以上あれば、より充分な絶縁性、信頼性が確保することができる。
【００１８】
【発明の実施の形態】
以下、本発明の積層型薄膜コンデンサを図面に基づいて詳説する。
【００１９】
図１は、保護膜を省略した４つの容量領域を積層した積層型薄膜コンデンサを示し、図１（ａ）はその平面図であり、図１（ｂ）は、（ａ）のＡ−Ａ線断面図である。
【００２０】
本発明の積層型薄膜コンデンサは、支持基板１上に、第１の一方極性の電極層２ａ、第１の薄膜誘電体層３ａ、第１の他方極性の電極層４ａ、第２の薄膜誘電体層３ｂ、第２の一方極性の電極層２ｂ、第３の薄膜誘電体層３ｃ、第２の他方極性の電極層４ｂ、第４の薄膜誘電体層３ｄ、第３の一方極性の電極層２ｃが順に積層した積層型薄膜コンデンサである。即ち、一方極性の電極層（総じて２という）と、他方極性の電極層（総じて４という）とによって、４つの薄膜誘電体層（総じて３という）が挟持されて、４つの容量領域が積層されている。
また、一方極性の電極層２の端部は、薄膜誘電体層３よりも図の下側に延出して、延出端部で形成される段差部には、各電極層２ａ〜２ｃに跨がって外部端子５が設けられている。また、他方極性の電極層４の端部は、薄膜誘電体層３よりも図の上側に延出して、延出端部で形成される段差部には、各電極層４ａ、４ｂに跨がって外部端子６が設けられている。
【００２１】
しかも、各電極層２、４の左右側においては、上層側の一方極性の電極層２は、下層に位置する電極層２の内部領域に形成され、上層側の他方極性の電極層４は、下層に位置する電極層４の内部領域に形成されている。例えば、図２の電極パターン図から明らかのように、第１の一方極性の電極層２ａは、その形状は第２の一方極性の電極層２ｂよりも大きく設定されている（図２（ａ））。また、第２の一方極性の電極層２ｂは、その形状は第３の一方極性の電極層２ｃよりも大きく設定されている（図２（ｃ））。そして、第２の一方極性の電極層２ｂは、薄膜誘電体層３から延出するものの、全体が第１の一方極性の電極層２ａの配置領域内に形成される（図２（ａ）と図２（ｃ）参照）。また、図２（ｅ）である第３の一方極性の電極層２cは、薄膜誘電体層３から延出するものの全体が第２の一方極性の電極層２ｂの配置領域内に形成される（図２（ｃ）と図２（ｅ）参照）。
【００２２】
また、他方極性の電極４は、一方極性の電極層２が薄膜誘電体層３から延出する方向が相違するものの、同様にして形成されている。第１の他方極性の電極層４ａは、その形状は第２の他方極性の電極層４ｂよりも大きく設定されている（図２（ｂ））。そして、図２（ｄ）である第２の他方極性の電極層４ｂは、薄膜誘電体層３から延出するものの全体が第１の他方極性の電極層４ａの配置領域内に形成される（図２（ｂ）と図２（ｄ）参照）。尚、図２（ｆ）には、第１乃至第４の薄膜誘電体層３ａ〜３ｄのパターンを示している。また、図２（ｇ）は、３つの一方極性の電極層２ａ〜２ｃが薄膜誘電体層３から延出する端部に跨がって形成される外部端子５及び２つの他方極性の電極層３が薄膜誘電体層３から延出する端部に跨がって形成される外部端子６の電極パターンを示している。
【００２３】
即ち、電極層２、４に着目すると、各電極層２、４は、その外周辺が同一極性の他の電極層２、４の外周辺と互いに交差（一致することも含む）することなく変位されて配置されている。これに対して、従来では、同一極性の電極層を形成する際に、成膜用マスクを一方方向にずらして形成するようにしたことにより、例えば、各電極層２２、２４の外周辺の左右側の辺が一致しており、電極層２２、２４の左右境界部分で段切れが発生してしまうのに対して、本実施例では、薄膜誘電体層３の外周領域では、各電極層２、４の各端部に応じた全体として緩やかな段差部となっている。
【００２４】
尚、図１（ａ）の平面図では、薄膜誘電体層３を破線で示しているが、この薄膜誘電体層は各層３ａ〜３ｄまで同一の形状となっている。また、外部と接続する外部端子５、６は平面図において黒色で示した。
【００２５】
図１（ａ）の平面図に示すように、積層型薄膜コンデンサは、電極層２、４で同一極性の電極２外周辺が、他の同一極性の電極２の外周辺と交差しないように変位して配置されており、図１（ｂ）の断面図から電極層２、４のすべて端部において、薄膜誘電体層３の被覆状態、積層数に関わらず、同じ被覆状態、即ち、緩やかな段差状となる。
【００２６】
これにより、薄膜誘電体層３の積層数が増加しても、薄膜誘電体層３中で段差による段切れが発生することなく、コンデンサとしての絶縁性が悪くなることはなく、また、信頼性においても絶縁劣化しにくい構造となる。ここで、薄膜誘電体層３の厚みを電極層２、４の厚みに比較して、３倍以上にすることにより、この段差部分で段切れが全く発生せず、コンデンサとしての絶縁性が悪くなることは皆無となる。
【００２７】
図３は、本発明の積層型薄膜コンデンサの他の実施例を示すものであり、保護膜を省略した概略図であり、（ａ）は平面図であり、（ｂ）はＡ−Ａ線断面図である。
【００２８】
この実施例では、図１では、積層構造の上層に位置する電極層は、下層に位置する同一極性の電極層の配置領域内に形成されていたのに対して、逆の積層構造となっている。尚、電極層、薄膜誘電体層の符合を図１と同一符合を付す。
【００２９】
支持基板１側から最下層に位置する第１の一方極性の電極層２ａは、その形状は第２の一方極性の電極層２ｂよりも小さく設定されている。また、第２の一方極性の電極層２ｂは、その形状は第３の一方極性の電極層２ｃよりもさらに小さく設定されている。そして、第２の一方極性の電極層２ｂは、薄膜誘電体層３から延出するものの全体が第１の一方極性の電極層２ａの配置領域を完全に包含するように形成される。また、第３の一方極性の電極層２cは、薄膜誘電体層３から延出するものの全体が第２の一方極性の電極層２bの配置領域を完全に包含するよう形成される。
【００３０】
また、他方極性の電極４は、一方極性の電極層２が薄膜誘電体層３から延出する方向が相違するものの、同様にして形成されている。
【００３１】
尚、図１の積層型薄膜コンデンサも、図３に示す積層型薄膜コンデンサも、各電極層２、４の延出端部に設ける外部端子５、６として、各電極層２、４の延出端部側の薄膜誘電体層３の境界部分で薄膜誘電体層３の厚み及び積層数による段差が発生する。しかし、外部端子５、６を各電極層２、４の端部に跨がって形成し、場合よっては、外部端子５、６の厚みを厚くしたり、薄膜技法で下地導体膜を形成し、ハンダなどのバンプ部材を形成することにより、高い信頼性の外部端子５、６を得ることができる。
【００３２】
図４は、さらに別の積層型薄膜コンデンサの概略図を示す。この実施例では、一方極性の電極層１２、他方極性の電極層１３の配置領域内の複数箇所に外部端子１５、１６が形成される低インダクタンスの積層型薄膜コンデンサである。図４では、合計４つの外部端子１５、１６が２行２列に配置されている。図４（ａ）は、支持基板、保護膜を省略した状態の平面である。また、図４（ｂ）は各薄膜誘電体層１３のパターンを示し、薄膜誘電体層１３の外部端子１５、１６形成領域に対応するように貫通孔１３ａ、１３ｂが形成されている。また、図４（ｃ）は各薄膜誘電体層１３の貫通孔に形成され、且つ各一方極性の電極層１２と外部端子１５とを接続し、また、各他方極性の電極層１４と外部端子１６とを接続する端子下地層１５ａ、１６aのパターンを示す。
【００３３】
また、図４（ｄ）、（ｆ）、（ｈ）は、それぞれ第１の一方極性の電極層１２ａ、第２の一方極性の電極層１２ｂ、第３の一方極性の電極層１２ｃの電極パターン図である。図４（ｄ）、（ｆ）、（ｈ）において、電極パターンの右上及び左下の比較的大きな円は、他方極性の電極層１４どうしを接続する導体と短絡しないように形成された貫通孔Ｘであり、電極パターンの左上及び右下の小さな円は、一方極性の電極層１２どうしが接続する導体部位Ｙを示しており、上述の端子下地層１５ａの形成位置に対応する。
【００３４】
さらに、図４（ｅ）、（ｇ）は、それぞれ第１の他方極性の電極層１４ａ、第２の他方極性の電極層１４ｂの電極パターン図である。図４（ｅ）、（ｇ）において、電極パターンの左上及び右下の比較的大きな円は、一方極性の電極層１２どうしを接続する導体と短絡しないように形成された貫通孔Ｗであり、上述の導体部位Ｙに対して一回りを大きくなっている。また、電極パターンの右上及び左下の小さな円は、他方極性の電極層１４どうしが接続する導体部位Ｚを示しおり、上述の貫通孔Ｘ内に相当し、同時に、上述の端子下地層１６ａの形成位置に対応する。
【００３５】
ここで、各電極層１２、１４の外周形状は、支持基板から上層に向かって、電極厚みの２０倍以上の変位を持って小さくなるように形成している。このようにすれば、同一極性の電極層２、４どうしは勿論のこと、全ての電極層２、４について、外周辺が交差することがなく、薄膜誘電体層３と各電極層２、４の境界部分で緩やかな階段状の段差部とすることができる。
【００３６】
尚、図４の積層型薄膜コンデンサは、外部端子１５、１６として、２列に千鳥状に２端子づつ形成しているが、各列に外部端子１５、１６を４端子づつ交互に形成し、しかも、１列目と２列目の同一極性の外部端子を千鳥状に配置してもよい。尚、列の数も、その列の中の外部端子数も、容量領域で発生する容量値、インダクタンス成分を考慮して、任意数だけ形成してもよい。その一例として、２列×８端子の１６端子を有する積層型薄膜コンデンサを図５に示す。尚、図５においては、図４と同一符号を付している。
【００３７】
以上、本発明の積層型薄膜コンデンサの構造において、３層の一方極性の電極層２、２層の他方極性の電極層４、４層の薄膜誘電体層が４層の例を示したが、構造から明らかなように、積層数に制限されるものではない。
【００３８】
外部との接続に用いる端子部５、６は形状としては、図示したバンプ形状が望ましいが、特に限定されるものではない。図示したバンプ形状の場合、その形成位置は、同じ極性の電極層同士を接続していれば、外部端子５、６を電極層２、４に複数形成しても構わない。尚、外部端子５、６は、回路基板などの実装時に発生する熱応力による容量領域へのダメージを考慮すると、薄膜誘電体層３の上方に形成しない方が望ましい。
【００３９】
また、本発明の理解を助けるため、図では、支持基板を、また、保護膜を省略した。支持基板は、最下層の電極層２ａ（１２ａ）及びその上に形成される第１の薄膜誘電体層３ａ（１３）が形成できる大きさを有しておればよい。また、保護膜は、外部端子５、６を露出して、最上層に位置する例えば電極層２c（１２ｃ）及びその下層に位置する薄膜誘電体層３ｄ（１３）を被覆するように形成されている。保護膜の信頼性確保のためには、ＳｉＯｘ、ＳｉＮｘなど透湿係数の低い無機系の膜が望ましく、ベンゾシクロブテン（ＢＣＢ樹脂）やポリイミド樹脂などの有機系の膜でもよい。また、より信頼性を確保する為に、複数を組み合わせても良い。
【００４０】
【実施例】
図４に示す積層型薄膜コンデンサで、外部端子１５、１６が合計２列×８端子の１６端子を有する積層型薄膜コンデンサを作成した。電極層１２、１４、端子の端子下地層１５ａ、１６ａの形成はＤＣスパッタ装置を用い、薄膜誘電体層１３の形成はＲＦスパッタ装置を用いた。
【００４１】
先ず、厚さ０．２５ｍｍのサファイア単結晶基板上に、チタン酸化物からなる密着層を形成し、その上に８０ｎｍのＰｔ電極層を形成した。フォトリソグラフィの技術を用いて、第１の一方極性の電極層１２ａをパターンに加工した。
【００４２】
加工された電極層１２ａの上に、２５０ｎｍのＢａ_0.5Ｓｒ_0.5ＴｉＯ₃からなる薄膜誘電体層１３を形成した。電極層同様、フォトリソグラフィの技術を用いて、第１の他方極性の電極層１４ａをパターンに加工した。
【００４３】
さらに第２の薄膜誘電体層１３ｂ、第２の一方極性の電極層１２ｂ、第３の薄膜誘電体層１３ｃ、第２の他方極性の電極層１４ｂ、第４の薄膜誘電体層１３ｄ、第３の一方極性の電極層１２ｃを順次、形成、パターン加工を繰り返し、薄膜誘電体層４層、電極層５層の薄膜コンデンサを形成した。このとき、下層に位置する電極層１２ａから上層に向かって、加工精度を考慮し、各電極層１２、１４の外周形状が１０μｍづつ小さくなるように設定した。
【００４４】
次に、端子部を形成するための下地層を１．０μｍのＮｉ層と０．１μｍのＡｕ層とで形成し、フォトリソグラフィの技術を用いてパターンに加工した。この後、光感光性ＢＣＢを塗布し、露光、現像を行い、端子部を形成するための下地層の一部が露出するように開口部を有する保護膜を形成した。さらに、スクリーン印刷技術を用いて、保護膜の開口部に市販のはんだペーストを転写、リフローを行い、はんだバンプを形成し、本発明の積層型の薄膜コンデンサを得た。これを本発明の試料とする。
【００４５】
同様の手法を用いて、各電極層の外周形状が同一の従来の積層型の薄膜コンデンサを得た。これを比較試料例とする。
【００４６】
各試料例に対して、高温負荷試験を行った結果を表１にまとめる。高温負荷試験は、１２５℃／３．７５Ｖ／１，０００時間／２４個で行った。絶縁抵抗は、室温／２．５Ｖ／６０秒印加の条件で測定した。
【００４７】
【表１】

【００４８】
静電容量に関しては、いずれの試料においても、試験前後において大きな変化はなかった。比較試料例の方が少し容量が大きいが、これは、電極層間の対向面積の差に起因している。
【００４９】
試験前の絶縁抵抗において、本発明の試料例の方が比較試料例よりも、少し絶縁抵抗が大きい。また、試験後の絶縁抵抗においてその差が顕著となり、本発明試料例の方が優れていることがわかる。
【００５０】
表１から明らかなように、本発明の薄膜コンデンサは従来品と比べて初期の絶縁抵抗が高く、絶縁抵抗の劣化も抑えられていることがわかる。
【００５１】
【発明の効果】
本発明の積層型薄膜コンデンサは、電極層の端部の外周辺が、他の同一極性の電極層の外周辺と交差しないように変位して形成している。このため、積層数が増加しても電極層の有無による段差が最大で電極厚みの２倍となり、電極層への薄膜誘電体層の被覆性は変わらず、充分な絶縁性、信頼性が確保することができる。また、複数の同一極性を有する電極層において、上層の電極層は下層の電極層の内側にあるので、電極層端部を被覆した薄膜誘電体層上に電極層が形成される部位が少なくなり、より充分な絶縁性、信頼性が確保することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の積層型薄膜コンデンサの平面図であり、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。
【図２】（ａ）〜（ｅ）は図１の積層型薄膜コンデンサを各電極層のパターン図であり、（ｆ）は薄膜誘電体層のパターン図であり、（ｇ）は外部端子のパターン図である。
【図３】（ａ）は、本発明の他の積層型薄膜コンデンサの平面図であり、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。
【図４】本発明の別の積層型薄膜コンデンサを示すものであり、（ａ）はその全体の平面図であり、（ｂ）は薄膜誘電体層のパターン図であり、（ｃ）は外部端子の下地層のパターン図であり、（ｄ）〜（ｈ）は、各電極層のパターン図である。
【図５】本発明の別の積層型薄膜コンデンサを示すものであり、（ａ）はその全体の平面図であり、（ｂ）は薄膜誘電体層のパターン図であり、（ｃ）は外部端子の下地層のパターン図であり、（ｄ）〜（ｈ）は、各電極層のパターン図である。
【図６】従来の積層型薄膜コンデンサを示し、（ａ）は、その平面図であり、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。
【符号の説明】
２、２ａ〜２ｃ、１２、１２ａ〜１２ｃ・・・一方極性の電極層
４、４ａ、４ｂ、１４、１４ａ、１４ｂ・・・一方極性の電極層
３、３ａ〜３ｄ、１３、１３ａ〜１３ｄ・・・薄膜誘電体層[0001]
BACKGROUND OF THE INVENTION
The present invention provides a multilayer thin film capacitor, that is, a first one-polar electrode layer, a first thin-film dielectric layer, a first other-polar electrode layer, a second thin-film dielectric layer, The present invention relates to a multilayer thin film capacitor in which two one-polarity electrode layers, a third thin-film dielectric layer, a second other-polarity electrode layer, a fourth thin-film dielectric layer,.
[0002]
[Prior art]
In recent years, with the miniaturization of electronic equipment, there is a demand for miniaturization of electronic components installed in the electronic equipment, and as a capacitor, a multilayer ceramic capacitor or the like can already be handled, Miniaturization is realized.
[0003]
On the other hand, it is reaching the lower limit in terms of size that is easy to use for downsizing electronic devices, and in the future, demands for weight reduction, thinning, and high functionality are expected to increase.
[0004]
As a capacitor suitable for reducing the thickness of electronic components, there is a thin film capacitor. A dielectric layer having a thickness of 1 μm or less has already been disclosed (see, for example, Patent Document 1). Some multilayer thin film capacitors in which a plurality of electrode layers and a plurality of thin film dielectric layers are laminated for the purpose of obtaining a small size and a large capacity are also disclosed (for example, see Patent Documents 2 and 3).
[0005]
In addition, there are disclosed examples in the field of multilayer ceramic capacitors, and the purpose is to suppress the generation of dielectric cracks due to electrical distortion by changing the electrode area stepwise from the vicinity of the center of the element (for example, Patent Document 4). reference).
[0006]
[Patent Document 1]
JP 60-94716 A [Patent Document 2]
JP-A-7-169648 [Patent Document 3]
Japanese Patent Laid-Open No. 11-214245 [Patent Document 4]
Japanese Patent Laid-Open No. 2000-124057
[Problems to be solved by the invention]
A thin film capacitor that can withstand practical use cannot be produced simply by reducing the thickness of the thin film dielectric layer and laminating it. In particular, ensuring sufficient insulation from the viewpoint of reliability as a capacitor is an important problem.
[0008]
A thin film capacitor has a structure in which a support substrate is used, and electrode layers and thin film dielectric layers are alternately deposited on the support substrate, and it is necessary to cover the electrode layer under the thin film dielectric layer. There is.
[0009]
6A and 6B are examples of conventional multilayer thin film capacitors. FIG. 6A is a plan view, and FIG. 6B is a sectional view thereof.
[0010]
On the support substrate 21, a first one-polar electrode layer 22a, a first thin-film dielectric layer 23a, a first other-polar electrode layer 24a, a second thin-film dielectric layer 23b, a second one-polarity Electrode layer 22b, third thin film dielectric layer 23c, second other polarity electrode layer 24b, fourth thin film dielectric layer 23d, and third one polarity electrode layer 22c are laminated in this order. It is. That is, four thin-film dielectric layers (generally referred to as 23) are sandwiched between one polarity electrode layer (generally referred to as 22) and the other polarity electrode layer (generally referred to as 24), and four capacitance regions are laminated. ing. In FIG. 6, the end portion of the one-polar electrode layer 22 extends below the thin film dielectric layer 23, and an external terminal 25 is provided at the step formed by the extended end portion. Yes. In addition, the end portion of the other polarity electrode layer 24 extends to the upper side of the drawing with respect to the thin film dielectric layer 23, and an external terminal 26 is provided at a step portion formed by the extended end portion.
[0011]
In such a multilayer thin film capacitor, in particular, since the electrode layer located in the lower layer, for example, the extended portion of 22a is covered with the thin film dielectric layer 23a, the step portion S exists at the boundary portion. How to process S is one of the important problems from the viewpoint of ensuring insulation and reliability.
[0012]
Further, if the

electrode layers

22 and 24 are not covered with the thin film dielectric layer 23 having a sufficient thickness, a short circuit with the electrode layers having different polarities and an insulation deterioration are caused, and the reliability of the thin film capacitor is impaired.
[0013]
In particular, as the number of stacked layers increases, the stepped portion S due to the presence or absence of the

electrode layers

22 and 24 becomes conspicuous, and it is possible to secure the thickness of the thin film dielectric layer 23 for covering the end portions of the

electrode layers

22 and 24 on the stepped portion S side. There is a problem that sufficient insulation and reliability cannot be secured.
[0014]
An object of the present invention is to provide a multilayer thin film capacitor in which a decrease in insulation and reliability due to a step due to the presence or absence of an electrode layer is suppressed regardless of the number of stacked layers.
[0015]
[Means for Solving the Problems]
The thin film capacitor of the present invention includes a plurality of capacitance regions each having a thin film dielectric layer sandwiched between one polarity electrode layer and the other polarity electrode layer on a support substrate, and the electrode layers having the same polarity are disposed between the electrode layers. In the multilayer thin film capacitor having an external terminal to be connected, the upper electrode layer among the plurality of electrode layers having the same polarity is formed in an arrangement region of the electrode layer located on the lower side on the plane. Each of the plurality of thin film dielectric layers includes a first portion that forms a capacitance region between the one polarity electrode layer and the other polarity electrode layer, and a second portion that forms a peripheral portion. The plurality of second portions are formed such that the upper layer side is larger than the lower layer side, and in plan view, the outer periphery of the one polarity electrode layer and the outer periphery of the other polarity electrode layer are It does not match. In addition, a part of each electrode layer extends from the thin film dielectric layer, has the extension, and the external terminal is provided across the extension of each electrode . Et al is, it is desirable that the thickness of the thin film dielectric layer is more than three times the thickness of each electrode layer.
[0016]
[Action]
The electrode layer of the thin film capacitor of the present invention is formed such that its outer periphery is displaced without intersecting with the outer periphery of another electrode layer having the same polarity. For this reason, even if the number of stacked capacitor regions is increased, the step due to the presence or absence of the electrode layer is at most twice the electrode thickness, and the covering property of the thin film dielectric layer does not change in any electrode layer, and sufficient insulation, Reliability can be ensured.
[0017]
In addition, in a plurality of electrode layers having the same polarity, the upper electrode layer is arranged in the inner region of the lower electrode layer and so as to include the lower electrode layer. Sex can be secured. Furthermore, if the thickness of the thin film dielectric layer is at least three times the thickness of the electrode layer located in the lower layer, sufficient insulation and reliability can be ensured.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the multilayer thin film capacitor of the present invention will be described in detail with reference to the drawings.
[0019]
FIG. 1 shows a multilayer thin film capacitor in which four capacitance regions without a protective film are laminated, FIG. 1 (a) is a plan view thereof, and FIG. 1 (b) is an AA line in FIG. It is sectional drawing.
[0020]
The multilayer thin film capacitor of the present invention includes a first one-polar electrode layer 2a, a first thin-film dielectric layer 3a, a first other-polar electrode layer 4a, and a second thin-film dielectric on a support substrate 1. Layer 3b, second one polarity electrode layer 2b, third thin film dielectric layer 3c, second other polarity electrode layer 4b, fourth thin film dielectric layer 3d, third one polarity electrode layer 2c Are stacked thin film capacitors stacked in order. That is, four thin-film dielectric layers (generally 3) are sandwiched between one polarity electrode layer (generally 2) and the other polarity electrode layer (generally 4), and four capacitance regions are laminated. ing.
In addition, the end portion of the one-polar electrode layer 2 extends to the lower side of the figure from the thin film dielectric layer 3, and the step formed by the extended end portion straddles the electrode layers 2 a to 2 c. Accordingly, an external terminal 5 is provided. Moreover, the edge part of the electrode layer 4 of the other polarity extends to the upper side of the figure from the thin film dielectric layer 3, and the step part formed by the extending edge part straddles the electrode layers 4a and 4b. Thus, an external terminal 6 is provided.
[0021]
Moreover, on the left and right sides of each

electrode layer

2, 4, the one-polarity electrode layer 2 on the upper layer side is formed in the inner region of the electrode layer 2 located on the lower layer, and the other-polarity electrode layer 4 on the upper layer side is It is formed in the inner region of the electrode layer 4 located in the lower layer. For example, as apparent from the electrode pattern diagram of FIG. 2, the shape of the first one-polar electrode layer 2a is set to be larger than that of the second one-polar electrode layer 2b (FIG. 2A). ). The shape of the second one-polar electrode layer 2b is set larger than that of the third one-polar electrode layer 2c (FIG. 2C). The second unipolar electrode layer 2b extends from the thin film dielectric layer 3, but is entirely formed in the arrangement region of the first unipolar electrode layer 2a (see FIG. 2A). (Refer FIG.2 (c)). Further, the third one-polar electrode layer 2c shown in FIG. 2E extends from the thin film dielectric layer 3 and is entirely formed in the arrangement region of the second one-polar electrode layer 2b (see FIG. 2E). FIG. 2 (c) and FIG. 2 (e)).
[0022]
The other polarity electrode 4 is formed in the same manner although the direction in which the one polarity electrode layer 2 extends from the thin film dielectric layer 3 is different. The shape of the first other polarity electrode layer 4a is set larger than that of the second other polarity electrode layer 4b (FIG. 2B). Then, the second other polarity electrode layer 4b shown in FIG. 2D extends from the thin film dielectric layer 3 as a whole in the arrangement region of the first other polarity electrode layer 4a (see FIG. 2D). (Refer FIG.2 (b) and FIG.2 (d)). FIG. 2F shows patterns of the first to fourth thin film dielectric layers 3a to 3d. FIG. 2G shows an external terminal 5 in which three one-polar electrode layers 2 a to 2 c are formed across an end extending from the thin-film dielectric layer 3 and two other-polar electrode layers. Reference numeral 3 denotes an electrode pattern of the external terminal 6 formed over the end extending from the thin film dielectric layer 3.
[0023]
That is, when focusing on the electrode layers 2 and 4, each

electrode layer

2 and 4 is displaced without its outer periphery intersecting (including matching) the outer periphery of the

other electrode layers

2 and 4 having the same polarity. Has been placed. On the other hand, conventionally, when forming the electrode layer having the same polarity, the film formation mask is shifted in one direction, so that, for example, the left and right outer periphery of each

electrode layer

22, 24 is formed. In the present embodiment, in the outer peripheral region of the thin film dielectric layer 3, each electrode layer 2 has a side edge that coincides with each other and a step break occurs at the left and right boundary portions of the electrode layers 22 and 24. 4 is a gentle stepped portion as a whole corresponding to each end portion.
[0024]
In the plan view of FIG. 1A, the thin film dielectric layer 3 is indicated by a broken line, but this thin film dielectric layer has the same shape up to the respective layers 3a to 3d. The

external terminals

5 and 6 connected to the outside are shown in black in the plan view.
[0025]
As shown in the plan view of FIG. 1A, the multilayer thin film capacitor is displaced so that the outer periphery of the electrode 2 having the same polarity in the electrode layers 2 and 4 does not intersect with the outer periphery of the electrode 2 having the same polarity. From the cross-sectional view of FIG. 1 (b), the end portions of the electrode layers 2 and 4 are all in the same covering state, that is, gently, regardless of the covering state and the number of stacked layers of the thin film dielectric layer 3. Stepped.
[0026]
As a result, even if the number of stacked thin film dielectric layers 3 is increased, there is no step breakage in the thin film dielectric layer 3 and the insulation as a capacitor is not deteriorated. In this case, the insulation is hardly deteriorated. Here, when the thickness of the thin film dielectric layer 3 is three times or more compared with the thickness of the electrode layers 2 and 4, no step breakage occurs at this step portion, and the insulation as a capacitor is poor. There is nothing to be.
[0027]
FIG. 3 shows another embodiment of the multilayer thin film capacitor of the present invention, and is a schematic view in which a protective film is omitted, (a) is a plan view, and (b) is a cross-sectional view taken along line AA. FIG.
[0028]
In this embodiment, in FIG. 1, the electrode layer located in the upper layer of the laminated structure is formed in the arrangement region of the electrode layer of the same polarity located in the lower layer, but has an opposite laminated structure. Yes. Note that the reference numerals of the electrode layer and the thin film dielectric layer are the same as those in FIG.
[0029]
The shape of the first one-polar electrode layer 2a located at the lowest layer from the support substrate 1 side is set smaller than that of the second one-polar electrode layer 2b. The shape of the second one-polar electrode layer 2b is set to be smaller than that of the third one-polar electrode layer 2c. The second one-polar electrode layer 2b is formed so that the whole extending from the thin film dielectric layer 3 completely includes the arrangement region of the first one-polar electrode layer 2a. In addition, the third one-polar electrode layer 2c is formed so that the whole extending from the thin film dielectric layer 3 completely includes the arrangement region of the second one-polar electrode layer 2b.
[0030]
The other polarity electrode 4 is formed in the same manner although the direction in which the one polarity electrode layer 2 extends from the thin film dielectric layer 3 is different.
[0031]
1 and the multilayer thin film capacitor shown in FIG. 3 are extended as the

external terminals

5 and 6 provided at the extended ends of the electrode layers 2 and 4, respectively. A step due to the thickness of the thin film dielectric layer 3 and the number of stacked layers occurs at the boundary portion of the thin film dielectric layer 3 on the end side. However, the

external terminals

5 and 6 are formed across the end portions of the electrode layers 2 and 4, and in some cases, the thickness of the

external terminals

5 and 6 is increased, or a base conductor film is formed by a thin film technique. By forming bump members such as solder, highly reliable

external terminals

5 and 6 can be obtained.
[0032]
FIG. 4 shows a schematic view of still another multilayer thin film capacitor. This embodiment is a low-inductance multilayer thin film capacitor in which

external terminals

15 and 16 are formed at a plurality of locations in the arrangement region of the one polarity electrode layer 12 and the other polarity electrode layer 13. In FIG. 4, a total of four

external terminals

15 and 16 are arranged in 2 rows and 2 columns. FIG. 4A is a plan view with the support substrate and the protective film omitted. FIG. 4B shows the pattern of each thin film dielectric layer 13, and through holes 13 a and 13 b are formed so as to correspond to the regions where the

external terminals

15 and 16 of the thin film dielectric layer 13 are formed. FIG. 4 (c) is formed in the through hole of each thin film dielectric layer 13 and connects each one polarity electrode layer 12 and the external terminal 15, and each other polarity electrode layer 14 and the external terminal. 16 shows a pattern of terminal underlayers 15a and 16a connected to 16;
[0033]
4D, 4F, and 4H show the electrode patterns of the first one-polar electrode layer 12a, the second one-polar electrode layer 12b, and the third one-polar electrode layer 12c, respectively. FIG. 4 (d), (f), and (h), the relatively large circles at the upper right and lower left of the electrode pattern have through holes X formed so as not to be short-circuited with the conductor that connects the electrode layers 14 of the other polarity. The small circles at the upper left and lower right of the electrode pattern indicate the conductor portion Y to which the one-polar electrode layers 12 are connected, and correspond to the formation position of the terminal underlayer 15a described above.
[0034]
4E and 4G are electrode pattern diagrams of the first other polarity electrode layer 14a and the second other polarity electrode layer 14b, respectively. 4 (e) and (g), the relatively large circles at the upper left and lower right of the electrode pattern are through-holes W formed so as not to short-circuit with the conductor connecting the electrode layers 12 having one polarity, One turn is larger than the conductor portion Y described above. The small circles on the upper right and lower left of the electrode pattern indicate conductor portions Z to which the other polar electrode layers 14 are connected, correspond to the inside of the through hole X, and at the same time, form the terminal underlayer 16a. Corresponds to the position.
[0035]
Here, the outer peripheral shape of each of the electrode layers 12 and 14 is formed so as to decrease with a displacement of 20 times or more of the electrode thickness from the support substrate to the upper layer. In this way, not only the electrode layers 2 and 4 having the same polarity but also all the electrode layers 2 and 4 do not intersect with each other, and the thin film dielectric layer 3 and each of the electrode layers 2 and 4 are not crossed. It can be a gentle stepped step at the boundary.
[0036]
The multilayer thin film capacitor of FIG. 4 has two terminals formed in two rows in a staggered manner as the

external terminals

15 and 16, but the

external terminals

15 and 16 are alternately formed in each row by four terminals. Moreover, the external terminals having the same polarity in the first and second rows may be arranged in a staggered manner. Note that the number of columns and the number of external terminals in the columns may be formed in an arbitrary number in consideration of the capacitance value and inductance component generated in the capacitance region. As an example, FIG. 5 shows a multilayer thin film capacitor having 16 terminals of 2 rows × 8 terminals. In FIG. 5, the same reference numerals as those in FIG. 4 are given.
[0037]
As described above, in the structure of the multilayer thin film capacitor of the present invention, an example in which the three one-polar electrode layers 2, the two other polar electrode layers 4, and the four thin-film dielectric layers are four layers is shown. As is clear from the structure, the number of layers is not limited.
[0038]
The

terminal portions

5 and 6 used for connection to the outside are preferably formed in the illustrated bump shape, but are not particularly limited. In the case of the illustrated bump shape, a plurality of

external terminals

5 and 6 may be formed on the electrode layers 2 and 4 as long as the electrode layers having the same polarity are connected to each other. The

external terminals

5 and 6 are preferably not formed above the thin film dielectric layer 3 in consideration of damage to the capacitance region due to thermal stress generated during mounting of a circuit board or the like.
[0039]
Further, in order to help understanding of the present invention, the support substrate and the protective film are omitted in the figure. The support substrate only needs to have a size capable of forming the lowermost electrode layer 2a (12a) and the first thin film dielectric layer 3a (13) formed thereon. The protective film is formed so as to expose the

external terminals

5 and 6 and to cover, for example, the electrode layer 2c (12c) located in the uppermost layer and the thin film dielectric layer 3d (13) located in the lower layer. Yes. In order to ensure the reliability of the protective film, an inorganic film having a low moisture permeability coefficient such as SiOx or SiNx is desirable, and an organic film such as benzocyclobutene (BCB resin) or polyimide resin may be used. Moreover, in order to ensure more reliability, you may combine multiple.
[0040]
【Example】
With the multilayer thin film capacitor shown in FIG. 4, a multilayer thin film capacitor having 16 terminals with a total of 2 rows × 8 terminals in the

external terminals

15 and 16 was produced. The electrode layers 12 and 14 and the terminal base layers 15a and 16a of the terminals were formed using a DC sputtering apparatus, and the thin film dielectric layer 13 was formed using an RF sputtering apparatus.
[0041]
First, an adhesion layer made of titanium oxide was formed on a 0.25 mm thick sapphire single crystal substrate, and an 80 nm Pt electrode layer was formed thereon. The first one-polar electrode layer 12a was processed into a pattern by using a photolithography technique.
[0042]
On the processed electrode layer 12a, a thin film dielectric layer 13 made of Ba _0.5 Sr _0.5 TiO ₃ having a thickness of 250 nm was formed. Similar to the electrode layer, the first other polarity electrode layer 14a was processed into a pattern using photolithography.
[0043]
Furthermore, the second thin film dielectric layer 13b, the second one-polar electrode layer 12b, the third thin-film dielectric layer 13c, the second other-polar electrode layer 14b, the fourth thin-film dielectric layer 13d, the third The one-polarity electrode layer 12c was sequentially formed and patterned repeatedly to form a thin film capacitor having four thin film dielectric layers and five electrode layers. At this time, in consideration of processing accuracy from the lower electrode layer 12a to the upper layer, the outer peripheral shape of each

electrode layer

12, 14 was set to be reduced by 10 μm.
[0044]
Next, a base layer for forming the terminal portion was formed of a 1.0 μm Ni layer and a 0.1 μm Au layer, and processed into a pattern using a photolithography technique. Thereafter, a photosensitive BCB was applied, exposed and developed to form a protective film having an opening so that a part of the base layer for forming the terminal portion was exposed. Further, using a screen printing technique, a commercially available solder paste was transferred to the opening of the protective film and reflowed to form solder bumps, thereby obtaining the multilayer thin film capacitor of the present invention. This is a sample of the present invention.
[0045]
Using a similar method, a conventional multilayer thin film capacitor having the same outer peripheral shape of each electrode layer was obtained. This is a comparative sample example.
[0046]
Table 1 summarizes the results of the high-temperature load test for each sample example. The high temperature load test was conducted at 125 ° C./3.75 V / 1,000 hours / 24 pieces. The insulation resistance was measured under the conditions of room temperature / 2.5 V / 60 seconds applied.
[0047]
[Table 1]

[0048]
Regarding the capacitance, there was no significant change before and after the test in any sample. The comparative sample example has a slightly larger capacity, but this is due to the difference in facing area between the electrode layers.
[0049]
In the insulation resistance before the test, the sample example of the present invention has a slightly higher insulation resistance than the comparative sample example. Moreover, the difference becomes remarkable in the insulation resistance after a test, and it turns out that the example of this invention is more excellent.
[0050]
As is apparent from Table 1, the thin film capacitor of the present invention has an initial insulation resistance higher than that of the conventional product, and the deterioration of the insulation resistance is suppressed.
[0051]
【The invention's effect】
The multilayer thin film capacitor of the present invention is formed by shifting so that the outer periphery of the end portion of the electrode layer does not intersect with the outer periphery of another electrode layer having the same polarity. For this reason, even if the number of layers increases, the step due to the presence or absence of the electrode layer is at most twice the thickness of the electrode, and the coverage of the thin film dielectric layer on the electrode layer does not change, ensuring sufficient insulation and reliability can do. Also, in the plurality of electrode layers having the same polarity, the upper electrode layer is located inside the lower electrode layer, so that the number of portions where the electrode layer is formed on the thin film dielectric layer covering the end portion of the electrode layer is reduced. Therefore, sufficient insulation and reliability can be ensured.
[Brief description of the drawings]
FIG. 1A is a plan view of a multilayer thin film capacitor of the present invention, and FIG. 1B is a cross-sectional view taken along line AA in FIG.
2A to 2E are pattern diagrams of each electrode layer of the multilayer thin film capacitor of FIG. 1, FIG. 2F is a pattern diagram of a thin film dielectric layer, and FIG. FIG.
3A is a plan view of another multilayer thin film capacitor of the present invention, and FIG. 3B is a cross-sectional view taken along line AA in FIG.
4A and 4B show another multilayer thin film capacitor of the present invention, in which FIG. 4A is a plan view of the whole, FIG. 4B is a pattern diagram of a thin film dielectric layer, and FIG. It is a pattern figure of the base layer of a terminal, (d)-(h) is a pattern figure of each electrode layer.
5A and 5B show another multilayer thin film capacitor of the present invention, in which FIG. 5A is a plan view of the whole, FIG. 5B is a pattern diagram of a thin film dielectric layer, and FIG. 5C is an external view. It is a pattern figure of the base layer of a terminal, (d)-(h) is a pattern figure of each electrode layer.
6A and 6B show a conventional multilayer thin film capacitor, wherein FIG. 6A is a plan view thereof, and FIG. 6B is a cross-sectional view taken along line AA in FIG.
[Explanation of symbols]
2, 2 a to 2 c, 12, 12 a to 12 c... One

polarity electrode layer

4, 4 a, 4 b, 14, 14 a, 14 b... One polarity electrode layer 3, 3 a to 3 d, 13, 13 a to 13 d. ..Thin film dielectric layer

Claims

支持基板上に、一方極性の電極層と他方極性の電極層との間に薄膜誘電体層を挟持した複数の容量領域を積層するとともに、同一極性の電極層どうしを接続する外部端子を備える積層型薄膜コンデンサにおいて、
前記複数の同一極性を有する電極層のうち上側に位置する電極層は、平面上、下側に位置する電極層の配置領域内に形成されており、
複数の前記薄膜誘電体層はそれぞれ、前記一方極性の電極層と前記他方極性の電極層との間の容量領域を形成する第一の部分と、周囲部を形成する第二の部分とからなり、
複数の第二の部分は、上層側が下層側よりも大きくなるように形成されており、
平面視において、前記一方極性の電極層の外周辺と前記他方極性の電極層の外周辺とが一致しない積層型薄膜コンデンサ。 Laminating a plurality of capacitive regions with a thin-film dielectric layer sandwiched between an electrode layer with one polarity and an electrode layer with the other polarity on a support substrate, and an external terminal for connecting the electrode layers with the same polarity Type thin film capacitors,
Of the plurality of electrode layers having the same polarity, the electrode layer located on the upper side is formed in the arrangement region of the electrode layer located on the lower side on the plane,
Each of the plurality of thin film dielectric layers includes a first portion that forms a capacitance region between the one polarity electrode layer and the other polarity electrode layer, and a second portion that forms a peripheral portion. ,
The plurality of second portions are formed such that the upper layer side is larger than the lower layer side,
A multilayer thin film capacitor in which an outer periphery of the one-polarity electrode layer and an outer periphery of the other-polarity electrode layer do not coincide in plan view.

前記各電極層の一部は、薄膜誘電体層から延出するとともに、該延出部を有し、該各電極の延出部に跨がって前記外部端子が設けられていることを特徴とする請求項１記載の積層型薄膜コンデンサ。A part of each electrode layer extends from the thin film dielectric layer, has the extension, and the external terminal is provided across the extension of each electrode. The multilayer thin film capacitor according to claim 1.

薄膜誘電体層の厚みが各電極層の厚みの３倍以上あることを特徴とする請求項１または２のいずれか記載の積層型薄膜コンデンサ。3. The multilayer thin film capacitor according to claim 1, wherein the thickness of the thin film dielectric layer is at least three times the thickness of each electrode layer.