JP4331414B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4331414B2
JP4331414B2 JP2001058113A JP2001058113A JP4331414B2 JP 4331414 B2 JP4331414 B2 JP 4331414B2 JP 2001058113 A JP2001058113 A JP 2001058113A JP 2001058113 A JP2001058113 A JP 2001058113A JP 4331414 B2 JP4331414 B2 JP 4331414B2
Authority
JP
Japan
Prior art keywords
film
thin film
base film
copper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001058113A
Other languages
Japanese (ja)
Other versions
JP2001319930A (en
Inventor
英亮 山▲崎▼
有美子 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001058113A priority Critical patent/JP4331414B2/en
Publication of JP2001319930A publication Critical patent/JP2001319930A/en
Application granted granted Critical
Publication of JP4331414B2 publication Critical patent/JP4331414B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【発明の属する技術分野】
本発明は、銅配線が用いられる半導体装置の製造方法に関し、特に、銅の拡散を抑制する銅配線の下地膜に窒化タングステンを用いる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化と動作の高速化が要求される中、集積回路に用いられている配線は、幅や配線間隔の微細化が進んでいる。このような状況の中で、アルミニウム配線を用いたシリコン半導体集積回路においては、配線遅延の回路性能への影響や、配線のエレクトロマイグレーションによる信頼性の低下が深刻な問題となってきている。まず、配線による信号の遅延としては、配線抵抗に起因するものがある。この信号遅延の解消には、電気抵抗の低い材料を用いるようにすればよい。
【０００３】
また、高密度に集積された配線間における配線容量に起因する信号遅延もある。信号遅延の原因となる配線容量の低減のためには、配線の横だけでなく厚さ方向の微細化が必要となる。したがって、配線容量に起因する信号遅延を抑制しようとすると、配線に流れる電流が増大することになり、エレクトロマイグレーションが起きやすい状態となる。
【０００４】
以上の問題点を解消するために、アルミニウムに変わる配線材料として、電気抵抗が低くマイグレーション耐性を有する銅が有望とされている。
ところで、銅はシリコン酸化物中を拡散してトランジスタ素子に悪影響を与えることや、絶縁膜との密着性が弱いことなどから、銅による配線を形成する場合は、下地膜を配置して銅の拡散を防止し、配線と絶縁膜（層間絶縁膜）との密着性を向上させるようにしていた。
【０００５】
以下、従来より用いられている銅を用いた配線構造の形成方法に関して説明する。ここでは、いわゆるダマシン法による銅配線の形成方法に関して説明する。
まず、図９（ａ）に示すように、図示していないＭＯＳトランジスタなどの素子が形成されたシリコン基板９０１上に、層間絶縁膜９０２を形成し、所定の箇所に溝９０３を形成する。
つぎに、図９（ｂ）に示すように、溝９０３の底面，側面を含めて層間絶縁膜９０２上に、上述した銅の拡散防止などのための下地膜９０４を形成する。
【０００６】
つぎに、下地膜９０４上に溝９０３を埋めるように銅の膜を形成することで、図９（ｃ）に示すように、金属膜９０５を形成する。この銅膜の形成は、例えばメッキ法により行う。
次いで、たとえば化学的機械的研磨法などにより、層間絶縁膜９０２上の金属膜９０５および下地膜９０４を除去し、溝９０３の側面および底面に下地膜９０４ａを形成するとともに、図９（ｄ）に示すように、下地膜９０４ａを介して銅からなる配線９０５ａが形成された状態とする。
【０００７】
上記の下地膜に用いる材料として、つぎに示す理由により窒化タングステンが有望視されている。下地膜は、溝などの凹凸がある表面に、段差被覆性よく形成する必要がある。上記の場合、溝の底部だけでなく溝の側面にもなるべく均一な膜厚に下地膜が形成される必要がある。このため、段差被覆性に優れた化学的気相成長（ＣＶＤ）法により形成できる材料が、下地膜には適している。上記の観点から、ＣＶＤ法で形成でき、銅の拡散を抑制するバリア特性の優れた窒化タングステンが、下地膜として注目されている。
【０００８】
【発明が解決しようとする課題】
上記のように、窒化タングステンは、段差被覆性に優れ、かつ銅の拡散抑制性能（バリア特性）が優れているという利点があるが、層間絶縁膜に用いられる絶縁膜との密着性が悪いという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、銅配線構造に用いられる窒化タングステンからなる下地膜の密着性を向上させることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜に溝を形成する工程と、溝底面と側面を覆うように窒化タングステンからなる第１の薄膜を形成する工程と、第１の薄膜上全域に窒化タングステンからなる第２の薄膜を形成する工程と、第１の薄膜と第２の薄膜を介して銅を形成して溝内に銅からなる配線を形成する工程とを備え、第１の薄膜は６弗化タングステンよりなるタングステンのソースガスよりアンモニアよりなる窒素のソースガスを多く供給する熱化学気相成長法により形成し、前記第２の薄膜は第１の薄膜形成時よりタングステンのソースガスの比率を多くした熱化学気相成長法により形成しようとしたものである。
この発明によれば、第１の薄膜は結晶性よく形成され、第２の薄膜は段差被覆性よく形成される。
【００１０】
また、本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜に溝を形成する工程と、溝底面と側面を覆うように窒化タングステンからなる第１の薄膜を形成する工程と、第１の薄膜上全域にタングステンからなる第２の薄膜を形成する工程と、第１の薄膜と第２の薄膜を介して銅を形成して溝内に銅からなる配線を形成する工程とを備え、第１の薄膜はタングステンのソースガスより窒素のソースガスを多く供給する熱化学気相成長法により形成しようとしたものである。
この発明によれば、第１の薄膜は結晶性よく形成される。
【００１１】
上記の発明において、層間絶縁膜下に予め下層配線層を形成する工程を新たに備え、層間絶縁膜に溝を形成する工程では、この溝底部に下層配線層に到達するスルーホールを同時に形成し、第１の薄膜と第２の薄膜はスルーホール側面および底面にも形成し、銅はスルーホール内にも形成する。また、銅の形成は電解メッキ法により行う。この電解メッキ法による銅の形成の前には、第２の薄膜表面にシード層を形成しておく。
また、スルーホールを備える場合、銅の形成は窒化タングステンおよびタングステンが溶解する条件の電解メッキ法により行う。
【００１２】
【発明の実施の形態】
以下本発明の実施の形態について図を参照して説明する。
（実施の形態１）
はじめに、本発明の第１の実施の形態における製造方法について説明すると、図１（ａ）に示すように、まず、シリコン基板１０１上に形成した酸化シリコンからなる層間絶縁膜１０２に溝１０３を形成する。なお、図示していないが、層間絶縁膜１０２下のシリコン基板１０１の他の領域には、ＭＯＳＦＥＴなどのトランジスタやダイオードなどの素子がすでに形成されている。
【００１３】
つぎに、図１（ｂ）に示すように、溝１０３の側面および底面を含めて層間絶縁膜１０２上に窒化タングステン膜からなる下部下地膜（第１の薄膜）１０４を膜厚５ｎｍ程度に形成する。下部下地膜１０４は、熱ＣＶＤ法により形成し、タングステンのソースガスに６弗化タングステン，窒素のソースガスにアンモニアを用いる。アンモニアガス（窒素のソースガス）の供給量を６弗化タングステン（タングステンのソースガス）の１０倍以上と多くし、下部下地膜１０４を形成する。この結果、結晶性のよい下部下地膜１０４が形成され、層間絶縁膜１０２との密着性がよい状態が得られる。なお、上記のように結晶性のよい状態で膜を形成すると、段差被覆性はやや劣るが、段差被覆性のよい上部下地膜に比較してあまり厚く形成しなければ、段差被覆性の観点では問題とならない。
引き続いて、図１（ｃ）に示すように、下部下地膜１０４上に窒化タングステンからなる上部下地膜（第２の薄膜）１０５を、熱ＣＶＤ法により膜厚１５ｎｍ程度に形成する。
【００１４】
この上部下地膜１０５の形成では、下部下地膜１０４形成時に比較し、窒素のソースガスの供給量をタングステンのソースガスの供給量の４倍以下と減らす。この結果、段差被覆性よく上部下地膜１０５が形成される。段差被覆性よく形成した場合、絶縁膜との密着性が劣るが、上部下地膜１０５の下には窒化タングステンからなる下部下地膜１０４が存在し、上部下地膜１０５と下部下地膜１０４との密着性は良好である。このように、密着性のよい状態で形成した下部下地膜１０４を介して上部下地膜１０５を形成すれば、上部下地膜１０５を段差被覆性のよりよい状態で形成しても、上部下地膜１０５が剥離するなどの問題が発生しない。
【００１５】
つぎに、図１（ｄ）に示すように、溝１０３内が埋め込まれた状態となるように、上部下地膜１０５上に電解メッキ法により銅膜１０６を形成する。なお、電解メッキ法による銅膜１０６の形成に当たって、予め上部下地膜１０５表面にシード層（図示せず）を形成しておく。
最後に、図２（ｅ）に示すように、たとえば化学的機械的研磨法などにより、層間絶縁膜１０２上の銅膜１０６と上部下地膜１０５および下部下地膜１０４の一部を除去し、溝１０３の側面および底面の下部下地膜１０４と上部下地膜１０５とともに、これら下地膜を介し、銅からなる配線１０７が溝１０３内に形成された状態とする。
【００１６】
（実施の形態２）
つぎに、本発明の第２の実施の形態について説明する。
まず、図３（ａ）に示すように、シリコン基板１０１上に形成した酸化シリコンからなる層間絶縁膜１０２に溝１０３を形成し、図３（ｂ）に示すように、層間絶縁膜１０２上に溝１０３内を含めて窒化タングステン膜からなる下部下地膜１０４を熱ＣＶＤ法により形成する。下部下地膜１０４の形成は、タングステンのソースガスに６弗化タングステン，窒素のソースガスにアンモニアを用いる。このとき、アンモニアガスの供給量を６弗化タングステンの１０倍以上と多くし、下部下地膜１０４を形成する。この結果、結晶性のよい下部下地膜１０４が形成され、層間絶縁膜１０２との密着性がよい状態が得られる。ただし、良好な段差被覆性は得られない。
【００１７】
引き続いて、図３（ｃ）に示すように、下部下地膜１０４上にタングステンからなる上部下地膜３０５を熱ＣＶＤ法により形成し、この後、図４（ｄ）に示すように、溝１０３内が埋め込まれた状態となるように、上部下地膜３０５上に電解メッキ法により銅膜１０６を形成する。この実施の形態の場合、導電性のよいタングステンからなる上部下地膜３０５上に銅を電解メッキするようにしたので、上部下地膜３０５上にシード層を形成しておく必要が無く銅膜１０６を形成できる。
【００１８】
つぎに、図４（ｅ）に示すように、たとえば化学的機械的研磨法などにより、層間絶縁膜１０２上の銅膜１０６と上部下地膜３０５および下部下地膜１０４の一部を除去し、溝１０３の側面および底面の下部下地膜１０４と上部下地膜３０５とともに、これら下地膜を介し、銅からなる配線１０７が溝１０３内に形成された状態とする。
以上説明したように、この実施の形態では、下地膜を窒化タングステンからなる下部下地膜とほぼタングステンからなる上部下地膜とから構成した。この結果、上部下地膜は電気抵抗が低いので、上部下地膜上に銅を電解メッキするときに、予めシード層を形成しておく必要が無くなる。
【００１９】
なお、つぎに示すように上部下地膜を形成し、上部下地膜が部分的に窒化タングステンから構成されているようにしてもよい。上部下地膜の形成において、まず膜形成時間の中で徐々にタングステンのソースガスの存在比を上昇させ、最表面に行くほどタングステンの存在比が多い状態に形成する。このように形成することで、上部下地膜の最表面はほぼタングステンのみで構成された状態となるので、このように形成した上部下地膜においても、シード層を形成することなく銅を電解メッキできるようになる。
【００２０】
（実施の形態３）
つぎに、本発明の第３の実施の形態について説明する。
まず、図５（ａ）に示すように、銅からなる下層配線層５０１上に、酸化シリコンからなる層間絶縁膜５０２を形成した後、層間絶縁膜５０２に溝５０３およびスルーホール５０４を形成する。スルーホール５０４は、下層配線層５０１上の溝５０３が通過する領域に形成する。
【００２１】
つぎに、図５（ｂ）に示すように、層間絶縁膜５０２上に、スルーホール５０４内および溝５０３内を含めて、窒化タングステン膜からなる下部下地膜５０５を形成する。この窒化タングステン膜は、熱ＣＶＤ法により形成し、タングステンのソースガスに６弗化タングステン，窒素のソースガスにアンモニアを用いる。アンモニアガス（窒素のソースガス）の供給量を６弗化タングステン（タングステンのソースガス）の１０倍以上と多くして形成することで、結晶性のよい下部下地膜５０５が形成され、層間絶縁膜５０２との密着性がよい状態が得られる。ただし、良好な段差被覆性は得られない。なお、溝５０３に比較して開口領域の小さいスルーホール５０４内は、ソースガスの供給量が減少するため、下部下地膜５０５の特にスルーホール５０４底部における膜厚が薄く形成される。
【００２２】
引き続いて、図６（ｃ）に示すように、下部下地膜５０５上に上部下地膜５０６を形成する。
この上部下地膜５０６の形成では、下部下地膜５０５形成時に比較して、窒素のソースガスの供給量をタングステンのソースガスの供給量の４倍以下と減らすことで、段差被覆性よく上部下地膜５０６を形成する。段差被覆性よく形成した場合、絶縁膜との密着性が劣るが、上部下地膜５０６の下には窒化タングステンからなる下部下地膜５０５が存在し、上部下地膜５０６と下部下地膜５０５との密着性は良好である。このように、密着性のよい状態で形成した下部下地膜５０５を介して上部下地膜５０６を形成すれば、上部下地膜５０６を段差被覆性のよりよい状態で形成しても、上部下地膜５０６が剥離するなどの問題が発生しない。また、上部下地膜５０６の形成においても、溝５０３に比較して開口領域の小さいスルーホール５０４内は、ソースガスの供給量が減少するため、上部下地膜５０６の特にスルーホール５０４底部における膜厚が薄く形成される。
【００２３】
つぎに、図６（ｄ）に示すように、溝５０３内およびスルーホール５０４内が埋め込まれた状態となるように、上部下地膜５０６上に電解メッキ法により銅膜５０７を形成する。なお、電解メッキ法による銅膜５０７の形成に当たって、予め上部下地膜５０６表面にシード層（図示せず）を形成しておく。
最後に、図６（ｅ）に示すように、たとえば化学的機械的研磨法などにより、層間絶縁膜５０２上の銅膜５０７と上部下地膜５０６および下部下地膜５０５の一部を除去し、銅からなる配線５０８が溝５０３内に下地膜を介して形成され、配線５０８がスルーホール５０４内に充填された銅によるプラグを介して下層配線層５０１に接続された状態とする。
【００２４】
以上示したことにより、本実施の形態によれば、配線５０８が溝５０３内に下地膜を介して形成された状態となり、また、配線５０８と下層配線層５０１とを接続するプラグも、下地膜を介してスルーホール５０４内に形成された状態となる。ここで、スルーホール５０４内において、プラグは下層配線層５０１と上部下地膜５０６と下部下地膜５０５を介して接続することになるが、上記のように、スルーホール５０４底部の各下地膜は薄く形成されるため、下地膜が窒化タングステンから構成されていても、下層配線層５０１と配線５０８との間の抵抗が高くなることがない。
【００２５】
（実施の形態４）
つぎに、本発明の第４の実施の形態について説明する。
まず、図７（ａ）に示すように、銅からなる下層配線層７０１上に、酸化シリコンからなる層間絶縁膜７０２を形成した後、層間絶縁膜７０２に溝７０３およびスルーホール７０４を形成する。スルーホール７０４は、下層配線層７０１上の溝７０３が通過する領域に形成する。
【００２６】
つぎに、図８（ｂ）に示すように、層間絶縁膜７０２上に、スルーホール７０４内および溝７０３内を含めて、窒化タングステン膜からなる下部下地膜７０５を形成する。この窒化タングステン膜は、熱ＣＶＤ法により形成し、タングステンのソースガスに６弗化タングステン，窒素のソースガスにアンモニアを用いる。アンモニアガスの供給量を６弗化タングステンの１０倍以上と多くし、下部下地膜７０５を形成することで、結晶性のよい下部下地膜７０５が形成され、層間絶縁膜７０２との密着性がよい状態が得られる。ただし、良好な段差被覆性は得られない。なお、溝７０３に比較して開口領域の小さいスルーホール７０４内は、ソースガスの供給量が減少するため、下部下地膜７０５の特にスルーホール７０４底部における膜厚が薄く形成される。
【００２７】
引き続いて、下部下地膜７０５上に上部下地膜７０６を形成する。
この上部下地膜７０６の形成では、下部下地膜７０５形成時に比較して、窒素のソースガスの供給量をタングステンのソースガスの供給量の４倍以下と減らすことで、段差被覆性よく上部下地膜７０６を形成する。上部下地膜７０６の形成においても、溝７０３に比較して開口領域の小さいスルーホール７０４内は、ソースガスの供給量が減少するため、上部下地膜７０６の特にスルーホール７０４底部における膜厚が薄く形成される。
【００２８】
つぎに、上記の実施の形態と同様に、上部下地膜７０６上に電解メッキ法により銅を析出させるが、本実施の形態では、窒化タングステンを溶解させながら銅を析出させる。窒化タングステンを溶解させながら銅を析出させるようにすることで、まず、図８（ｃ）に示すように、スルーホール７０４底部の薄く形成されている上部下地膜７０６と下部下地膜７０５が溶解し、スルーホール７０４底部に下の下層配線層７０１表面が露出する。ただし、溝７０３底面と側面やスルーホール７０４側面は、スルーホール７０４底部に比較して下地膜が厚く形成されているので、これらの領域の上部下地膜７０６は無くならない。
【００２９】
この後、銅の析出が始まることで、溝７０３内およびスルーホール７０４内が銅で埋め込まれた状態となり、図８（ｄ）に示すように、銅膜７０７が形成される。
最後に、図８（ｅ）に示すように、たとえば化学的機械的研磨法などにより、層間絶縁膜７０２上の銅膜７０７と上部下地膜７０６および下部下地膜７０５の一部を除去し、銅からなる配線７０８が溝７０３内に下地膜を介して形成され、配線７０８がスルーホール７０４内に充填された銅によるプラグを介して下層配線層７０１に接続された状態とする。
【００３０】
以上示したことにより、本実施の形態によれば、配線７０８が溝７０３内に下地膜を介して形成された状態となり、また、配線７０８と下層配線層７０１とを接続するプラグが、下地膜を介してスルーホール７０４内に形成された状態となる。本実施の形態によれば、スルーホール７０４内に充填されたプラグは、下面の銅が下層配線層７０１と直接接触した状態に形成されるので、配線７０８と下層配線層７０１とが非常に低抵抗な状態で接続される。
【００３１】
上述した実施の形態において特徴づけられかつ共通に用いられる技術として、第１の薄膜はタングステンのソースガスより他のソースガスを多く供給する熱化学気相成長法により形成し、第２の薄膜は第１の薄膜形成時よりタングステンのソースガスの比率を多くして熱化学気相成長法により形成するようにした。
例えばタングステンのソースガスとしてＷＦ6を使用し、他のソースガスとしてアンモニア（ＮＨ3）を使用し、段差被覆特性を求めると、図１０に示されるような特性が得られる。図１０は、段差被覆性を示しており、ＮＨ3とＷＦ6の流量比（ＮＨ3／ＷＦ6）が小さいとき、すなわち図１０の左側に行くほど、段差被覆性が優れていることを示している。本発明では、この技術を用いて第２の薄膜を形成するようにした。
【００３２】
また、以下の表１は、第１の薄膜の層間絶縁膜に対する密着性を示している。表中において、流量比は、ＷＦ6／ＮＨ3である。また、試験後とは、６５０℃の加熱を加える試験を行った後のことであり、また、「○」は、密着性が極めて良好であったことを示し、「△」は密着性が良好であったことを示し、「×」は密着性が不良であったことを示している。
【００３３】
【表１】

Figure 0004331414
【００３４】
この表１から、ＷＦ6とＮＨ3の流量比（ＷＦ6／ＮＨ3）が小さい試料Ａ，Ｂ、すなわちＷＦ6の流量が少ないほど、密着性が良好であることが判る。これらに対し、ＷＦ6の流量が多い試料Ｃでは、膜を形成した時点では密着性がよいが、加熱すると密着性が不良になることが判る。
【００３５】
【発明の効果】
以上説明したように、本発明では、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜に溝を形成する工程と、溝底面と側面を覆うように窒化タングステンからなる第１の薄膜を形成する工程と、第１の薄膜上全域に窒化タングステンからなる第２の薄膜を形成する工程と、第１の薄膜と第２の薄膜を介して銅を形成して溝内に銅からなる配線を形成する工程とを備え、第１の薄膜はタングステンのソースガスより窒素のソースガスを多く供給する熱化学気相成長法により形成し、第２の薄膜は第１の薄膜形成時よりタングステンのソースガスの比率を多くして熱化学気相成長法により形成するようにした。
この発明によれば、第１の薄膜は結晶性よく形成され、第２の薄膜は段差被覆性よく形成され、結晶性のよい窒化タングステンは絶縁体からなる層間絶縁膜とも密着性よく形成されるので、銅配線構造に用いられる窒化タングステンからなる下地膜の密着性が向上するという優れた効果が得られる。
【００３６】
また、本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜に溝を形成する工程と、溝底面と側面を覆うように窒化タングステンからなる第１の薄膜を形成する工程と、第１の薄膜上全域にタングステンからなる第２の薄膜を形成する工程と、第１の薄膜と第２の薄膜を介して銅を形成して溝内に銅からなる配線形成する工程とを備え、第１の薄膜はタングステンのソースガスより窒素のソースガスを多く供給する熱化学気相成長法により形成しようとしたものである。
この発明によれば、第１の薄膜は結晶性よく形成され、結晶性のよい窒化タングステンは絶縁体からなる層間絶縁膜とも密着性よく形成されるので、銅配線構造に用いられる窒化タングステンからなる下地膜の密着性が向上するという優れた効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図２】 図１に続く、本発明の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図３】 本発明の他の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図４】 図３に続く、本発明の他の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図５】 本発明の他の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図６】 図５に続く、本発明の他の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図７】 本発明の他の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図８】 図７に続く、本発明の他の実施の形態における半導体装置の製造方法を説明するための工程図である。
【図９】 従来よりある半導体装置の製造方法の一部を示す説明図である。
【図１０】 タングステンのソースガスとしてＷＦ6，他のソースガスとしてＮＨ3を使用したときの段差被覆特性を示す特性図である。
【符号の説明】
１０１…シリコン基板、１０２…層間絶縁膜、１０３…溝、１０４…下部下地膜（第１の薄膜）、１０５…上部下地膜（第２の薄膜）、１０６…銅膜、１０７…配線。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device using copper wiring, and more particularly to a method for manufacturing a semiconductor device using tungsten nitride as a base film for copper wiring that suppresses copper diffusion.
[0002]
[Prior art]
While high integration of semiconductor integrated circuits and high-speed operation are required, wirings used in integrated circuits are becoming finer in width and wiring interval. Under such circumstances, in a silicon semiconductor integrated circuit using aluminum wiring, the influence of wiring delay on circuit performance and a decrease in reliability due to wiring electromigration have become serious problems. First, signal delay due to wiring is caused by wiring resistance. In order to eliminate this signal delay, a material with low electrical resistance may be used.
[0003]
There is also a signal delay due to the wiring capacity between wirings integrated at high density. In order to reduce the wiring capacity that causes signal delay, it is necessary to make the wiring not only lateral but also in the thickness direction. Therefore, if the signal delay due to the wiring capacitance is to be suppressed, the current flowing through the wiring increases, and electromigration tends to occur.
[0004]
In order to solve the above problems, copper having low electrical resistance and migration resistance is considered promising as a wiring material that can be replaced with aluminum.
By the way, copper diffuses in the silicon oxide and adversely affects the transistor element, and its adhesion to the insulating film is weak. Diffusion is prevented and adhesion between the wiring and the insulating film (interlayer insulating film) is improved.
[0005]
Hereinafter, a conventional method for forming a wiring structure using copper will be described. Here, a method for forming a copper wiring by a so-called damascene method will be described.
First, as shown in FIG. 9A, an interlayer insulating film 902 is formed on a silicon substrate 901 on which an element such as a MOS transistor (not shown) is formed, and a groove 903 is formed at a predetermined location.
Next, as shown in FIG. 9B, a base film 904 for preventing the diffusion of copper described above is formed on the interlayer insulating film 902 including the bottom and side surfaces of the groove 903.
[0006]
Next, a copper film is formed on the base film 904 so as to fill the trench 903, thereby forming a metal film 905 as shown in FIG. The copper film is formed by, for example, a plating method.
Next, the metal film 905 and the base film 904 on the interlayer insulating film 902 are removed by, for example, a chemical mechanical polishing method, and the base film 904a is formed on the side surface and the bottom surface of the groove 903, as shown in FIG. As shown, a wiring 905a made of copper is formed through the base film 904a.
[0007]
Tungsten nitride is considered promising as a material used for the base film for the following reason. The base film needs to be formed on the surface with irregularities such as grooves with good step coverage. In the above case, it is necessary to form the base film with a uniform film thickness as much as possible not only on the bottom of the groove but also on the side surface of the groove. Therefore, a material that can be formed by a chemical vapor deposition (CVD) method having excellent step coverage is suitable for the base film. From the above viewpoint, tungsten nitride, which can be formed by a CVD method and has excellent barrier properties that suppress copper diffusion, has attracted attention as a base film.
[0008]
[Problems to be solved by the invention]
As described above, tungsten nitride has the advantages of excellent step coverage and excellent copper diffusion suppression performance (barrier characteristics), but poor adhesion to the insulating film used for the interlayer insulating film. There was a problem.
The present invention has been made to solve the above-described problems, and an object thereof is to improve the adhesion of a base film made of tungsten nitride used in a copper wiring structure.
[0009]
[Means for Solving the Problems]
The method of manufacturing a semiconductor device according to the present invention includes a step of forming an interlayer insulating film on a semiconductor substrate, a step of forming a groove in the interlayer insulating film, and a first thin film made of tungsten nitride so as to cover the groove bottom surface and side surfaces. Forming a second thin film made of tungsten nitride over the entire area of the first thin film, forming copper via the first thin film and the second thin film, and forming the copper in the groove Forming a wiring, wherein the first thin film is formed by a thermal chemical vapor deposition method in which a nitrogen source gas made of ammonia is supplied more than a tungsten source gas made of tungsten hexafluoride , and the second thin film is formed. The thin film is intended to be formed by a thermal chemical vapor deposition method in which the ratio of the source gas of tungsten is increased as compared with the time of forming the first thin film.
According to this invention, the first thin film is formed with good crystallinity, and the second thin film is formed with good step coverage.
[0010]
The method for manufacturing a semiconductor device of the present invention includes a step of forming an interlayer insulating film on a semiconductor substrate, a step of forming a groove in the interlayer insulating film, and a first made of tungsten nitride so as to cover the groove bottom surface and side surfaces. Forming a thin film, forming a second thin film made of tungsten over the entire area of the first thin film, forming copper via the first thin film and the second thin film, and forming copper in the groove The first thin film is intended to be formed by a thermal chemical vapor deposition method that supplies more nitrogen source gas than tungsten source gas.
According to this invention, the first thin film is formed with good crystallinity.
[0011]
In the above invention, a step of previously forming a lower wiring layer under the interlayer insulating film is newly provided. In the step of forming a groove in the interlayer insulating film, a through hole reaching the lower wiring layer is simultaneously formed at the bottom of the groove. The first thin film and the second thin film are also formed on the side surface and the bottom surface of the through hole, and copper is also formed in the through hole. Copper is formed by electrolytic plating. Before the formation of copper by this electrolytic plating method, a seed layer is formed on the surface of the second thin film.
In the case where a through hole is provided, copper is formed by electrolytic plating under conditions where tungsten nitride and tungsten are dissolved.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
First, the manufacturing method according to the first embodiment of the present invention will be described. As shown in FIG. 1A, first, a groove 103 is formed in an interlayer insulating film 102 made of silicon oxide formed on a silicon substrate 101. To do. Although not shown, elements such as transistors such as MOSFETs and diodes are already formed in other regions of the silicon substrate 101 below the interlayer insulating film 102.
[0013]
Next, as shown in FIG. 1B, a lower base film (first thin film) 104 made of a tungsten nitride film is formed to a thickness of about 5 nm on the interlayer insulating film 102 including the side surface and bottom surface of the groove 103. To do. The lower base film 104 is formed by a thermal CVD method, and tungsten hexafluoride is used as a tungsten source gas and ammonia is used as a nitrogen source gas. The supply amount of ammonia gas (nitrogen source gas) is increased to 10 times or more that of tungsten hexafluoride (tungsten source gas) to form the lower base film 104. As a result, a lower base film 104 with good crystallinity is formed, and a state of good adhesion with the interlayer insulating film 102 is obtained. If the film is formed with good crystallinity as described above, the step coverage is slightly inferior, but if it is not formed too thick compared to the upper base film with good step coverage, it is from the viewpoint of the step coverage. It doesn't matter.
Subsequently, as shown in FIG. 1C, an upper base film (second thin film) 105 made of tungsten nitride is formed on the lower base film 104 to a thickness of about 15 nm by a thermal CVD method.
[0014]
In the formation of the upper base film 105, the supply amount of the nitrogen source gas is reduced to four times or less the supply amount of the tungsten source gas as compared with the formation of the lower base film 104. As a result, the upper base film 105 is formed with good step coverage. When formed with good step coverage, the adhesion to the insulating film is inferior, but the lower base film 104 made of tungsten nitride exists under the upper base film 105, and the adhesion between the upper base film 105 and the lower base film 104 The property is good. As described above, if the upper base film 105 is formed through the lower base film 104 formed with good adhesion, the upper base film 105 can be formed even if the upper base film 105 is formed with better step coverage. Does not cause problems such as peeling.
[0015]
Next, as shown in FIG. 1D, a copper film 106 is formed on the upper base film 105 by electrolytic plating so that the inside of the groove 103 is buried. Note that a seed layer (not shown) is formed in advance on the surface of the upper base film 105 in forming the copper film 106 by electrolytic plating.
Finally, as shown in FIG. 2E, the copper film 106, the upper base film 105, and a part of the lower base film 104 on the interlayer insulating film 102 are removed by, for example, chemical mechanical polishing, etc. In addition to the lower base film 104 and the upper base film 105 on the side and bottom surfaces of 103, the wiring 107 made of copper is formed in the trench 103 through these base films.
[0016]
(Embodiment 2)
Next, a second embodiment of the present invention will be described.
First, as shown in FIG. 3A, a groove 103 is formed in an interlayer insulating film 102 made of silicon oxide formed on a silicon substrate 101, and as shown in FIG. 3B, the groove 103 is formed on the interlayer insulating film 102. A lower base film 104 made of a tungsten nitride film including the inside of the trench 103 is formed by a thermal CVD method. The lower base film 104 is formed using tungsten hexafluoride as a tungsten source gas and ammonia as a nitrogen source gas. At this time, the supply amount of ammonia gas is increased to 10 times or more that of tungsten hexafluoride to form the lower base film 104. As a result, a lower base film 104 with good crystallinity is formed, and a state of good adhesion with the interlayer insulating film 102 is obtained. However, good step coverage cannot be obtained.
[0017]
Subsequently, as shown in FIG. 3C, an upper base film 305 made of tungsten is formed on the lower base film 104 by a thermal CVD method. Thereafter, as shown in FIG. A copper film 106 is formed on the upper base film 305 by an electrolytic plating method so as to be embedded. In this embodiment, since copper is electroplated on the upper base film 305 made of tungsten with good conductivity, it is not necessary to form a seed layer on the upper base film 305, and the copper film 106 is formed. Can be formed.
[0018]
Next, as shown in FIG. 4E, a part of the copper film 106, the upper base film 305, and the lower base film 104 on the interlayer insulating film 102 is removed by, for example, a chemical mechanical polishing method and the like. In addition to the lower base film 104 and the upper base film 305 on the side and bottom surfaces of 103, the wiring 107 made of copper is formed in the trench 103 through these base films.
As described above, in this embodiment, the base film is composed of the lower base film made of tungsten nitride and the upper base film made of substantially tungsten. As a result, since the upper base film has low electric resistance, it is not necessary to previously form a seed layer when copper is electroplated on the upper base film.
[0019]
An upper base film may be formed as shown below, and the upper base film may be partially made of tungsten nitride. In forming the upper base film, first, the abundance ratio of tungsten source gas is gradually increased during the film formation time, and the tungsten abundance ratio is increased toward the outermost surface. By forming in this way, the uppermost surface of the upper base film is in a state composed of substantially tungsten. Therefore, even in the upper base film thus formed, copper can be electroplated without forming a seed layer. It becomes like this.
[0020]
(Embodiment 3)
Next, a third embodiment of the present invention will be described.
First, as shown in FIG. 5A, an interlayer insulating film 502 made of silicon oxide is formed on a lower wiring layer 501 made of copper, and then a groove 503 and a through hole 504 are formed in the interlayer insulating film 502. The through hole 504 is formed in a region through which the groove 503 on the lower wiring layer 501 passes.
[0021]
Next, as shown in FIG. 5B, a lower base film 505 made of a tungsten nitride film is formed on the interlayer insulating film 502 including the inside of the through hole 504 and the groove 503. This tungsten nitride film is formed by a thermal CVD method, and tungsten hexafluoride is used as a tungsten source gas and ammonia is used as a nitrogen source gas. By forming the supply amount of ammonia gas (nitrogen source gas) to be 10 times or more that of tungsten hexafluoride (tungsten source gas), the lower base film 505 with good crystallinity is formed, and the interlayer insulating film A state with good adhesion to 502 is obtained. However, good step coverage cannot be obtained. Note that the supply amount of the source gas is reduced in the through hole 504 having a smaller opening area than the groove 503, so that the lower base film 505 is formed with a thin film thickness, particularly at the bottom of the through hole 504.
[0022]
Subsequently, an upper base film 506 is formed on the lower base film 505 as shown in FIG.
In the formation of the upper base film 506, the supply amount of the nitrogen source gas is reduced to four times or less of the supply amount of the tungsten source gas compared to the formation of the lower base film 505, so that the upper base film has good step coverage. 506 is formed. When the step coverage is good, the adhesion to the insulating film is inferior, but the lower base film 505 made of tungsten nitride exists under the upper base film 506, and the adhesion between the upper base film 506 and the lower base film 505 is present. The property is good. As described above, if the upper base film 506 is formed through the lower base film 505 formed with good adhesion, the upper base film 506 is formed even if the upper base film 506 is formed with better step coverage. Does not cause problems such as peeling. Also in the formation of the upper base film 506, since the supply amount of the source gas is reduced in the through hole 504 having a smaller opening area than the groove 503, the film thickness of the upper base film 506, particularly at the bottom of the through hole 504. Is formed thin.
[0023]
Next, as shown in FIG. 6D, a copper film 507 is formed on the upper base film 506 by electrolytic plating so that the inside of the trench 503 and the through hole 504 are filled. In forming the copper film 507 by the electrolytic plating method, a seed layer (not shown) is formed on the surface of the upper base film 506 in advance.
Finally, as shown in FIG. 6E, the copper film 507 and the upper base film 506 and a part of the lower base film 505 on the interlayer insulating film 502 are removed by, for example, a chemical mechanical polishing method, and the copper film The wiring 508 is formed in the groove 503 through a base film, and the wiring 508 is connected to the lower wiring layer 501 through a copper plug filled in the through hole 504.
[0024]
As described above, according to the present embodiment, the wiring 508 is formed in the groove 503 via the base film, and the plug that connects the wiring 508 and the lower wiring layer 501 is also formed on the base film. It will be in the state formed in the through hole 504 via. Here, in the through hole 504, the plug is connected via the lower wiring layer 501, the upper base film 506, and the lower base film 505. As described above, each base film at the bottom of the through hole 504 is thin. Therefore, even if the base film is made of tungsten nitride, the resistance between the lower wiring layer 501 and the wiring 508 does not increase.
[0025]
(Embodiment 4)
Next, a fourth embodiment of the present invention will be described.
First, as shown in FIG. 7A, an interlayer insulating film 702 made of silicon oxide is formed on a lower wiring layer 701 made of copper, and then a trench 703 and a through hole 704 are formed in the interlayer insulating film 702. The through hole 704 is formed in a region through which the groove 703 on the lower wiring layer 701 passes.
[0026]
Next, as shown in FIG. 8B, a lower base film 705 made of a tungsten nitride film is formed on the interlayer insulating film 702 including the inside of the through hole 704 and the groove 703. This tungsten nitride film is formed by a thermal CVD method, and tungsten hexafluoride is used as a tungsten source gas and ammonia is used as a nitrogen source gas. When the supply amount of ammonia gas is increased to 10 times or more that of tungsten hexafluoride and the lower base film 705 is formed, the lower base film 705 with good crystallinity is formed and the adhesiveness with the interlayer insulating film 702 is good. A state is obtained. However, good step coverage cannot be obtained. Note that the supply amount of the source gas is reduced in the through hole 704 having a smaller opening area than the groove 703, so that the film thickness of the lower base film 705, particularly at the bottom of the through hole 704, is reduced.
[0027]
Subsequently, an upper base film 706 is formed on the lower base film 705.
In the formation of the upper base film 706, the supply amount of the nitrogen source gas is reduced to four times or less the supply amount of the tungsten source gas as compared with the formation of the lower base film 705, thereby improving the step coverage. 706 is formed. Also in the formation of the upper base film 706, the supply amount of the source gas is reduced in the through hole 704 having a smaller opening area than the groove 703, so that the film thickness of the upper base film 706 is particularly thin at the bottom of the through hole 704. It is formed.
[0028]
Next, as in the above embodiment, copper is deposited on the upper base film 706 by electrolytic plating. In this embodiment, copper is deposited while dissolving tungsten nitride. By depositing copper while dissolving tungsten nitride, first, as shown in FIG. 8C, the upper base film 706 and the lower base film 705 formed thin at the bottom of the through hole 704 are dissolved. The surface of the lower wiring layer 701 is exposed at the bottom of the through hole 704. However, since the base film is formed thicker on the bottom and side surfaces of the groove 703 and the side surface of the through hole 704 than the bottom part of the through hole 704, the upper base film 706 in these regions is not lost.
[0029]
Thereafter, the deposition of copper starts, so that the inside of the groove 703 and the through hole 704 is filled with copper, and a copper film 707 is formed as shown in FIG.
Finally, as shown in FIG. 8E, the copper film 707, the upper base film 706, and a part of the lower base film 705 on the interlayer insulating film 702 are removed by, for example, a chemical mechanical polishing method, and the copper film The wiring 708 is formed in the groove 703 through a base film, and the wiring 708 is connected to the lower wiring layer 701 through a copper plug filled in the through hole 704.
[0030]
As described above, according to the present embodiment, the wiring 708 is formed in the groove 703 via the base film, and the plug that connects the wiring 708 and the lower wiring layer 701 is connected to the base film. It will be in the state formed in the through hole 704 via. According to the present embodiment, the plug filled in the through hole 704 is formed in a state in which the copper on the lower surface is in direct contact with the lower wiring layer 701, so that the wiring 708 and the lower wiring layer 701 are very low. Connected in a resistive state.
[0031]
As a technique characterized and commonly used in the above-described embodiments, the first thin film is formed by a thermal chemical vapor deposition method in which a larger amount of source gas than tungsten source gas is supplied, and the second thin film is The tungsten source gas ratio was increased compared to the time of forming the first thin film, and the film was formed by thermal chemical vapor deposition.
For example, when WF 6 is used as the source gas of tungsten and ammonia (NH 3 ) is used as the other source gas and the step coverage characteristics are obtained, the characteristics shown in FIG. 10 are obtained. FIG. 10 shows the step coverage. When the flow ratio of NH 3 and WF 6 (NH 3 / WF 6 ) is small, that is, toward the left side of FIG. 10, the step coverage is better. ing. In the present invention, the second thin film is formed using this technique.
[0032]
Table 1 below shows the adhesion of the first thin film to the interlayer insulating film. In the table, the flow rate ratio is WF 6 / NH 3 . Also, “after test” is after a test in which heating at 650 ° C. is performed, “◯” indicates that the adhesion is extremely good, and “Δ” indicates that the adhesion is good. “×” indicates that the adhesion was poor.
[0033]
[Table 1]
Figure 0004331414
[0034]
From Table 1, it can be seen that the smaller the flow rate of WF 6 and NH 3 (WF 6 / NH 3 ), the smaller the flow rate of Samples A and B, ie, WF 6 , the better the adhesion. On the other hand, Sample C with a high flow rate of WF 6 has good adhesion at the time of film formation, but it can be seen that the adhesion becomes poor when heated.
[0035]
【The invention's effect】
As described above, in the present invention, the step of forming an interlayer insulating film on the semiconductor substrate, the step of forming a groove in the interlayer insulating film, and the first thin film made of tungsten nitride so as to cover the groove bottom surface and side surfaces Forming a second thin film made of tungsten nitride over the entire area of the first thin film, forming copper via the first thin film and the second thin film, and forming the copper in the groove Forming a wiring, the first thin film is formed by a thermal chemical vapor deposition method in which a nitrogen source gas is supplied in a larger amount than the tungsten source gas, and the second thin film is formed by tungsten from the time of forming the first thin film. The ratio of the source gas was increased to form by thermal chemical vapor deposition.
According to the present invention, the first thin film is formed with good crystallinity, the second thin film is formed with good step coverage, and tungsten nitride with good crystallinity is formed with good adhesion with an interlayer insulating film made of an insulator. Therefore, it is possible to obtain an excellent effect that the adhesion of the base film made of tungsten nitride used for the copper wiring structure is improved.
[0036]
The method for manufacturing a semiconductor device of the present invention includes a step of forming an interlayer insulating film on a semiconductor substrate, a step of forming a groove in the interlayer insulating film, and a first made of tungsten nitride so as to cover the groove bottom surface and side surfaces. Forming a thin film, forming a second thin film made of tungsten over the entire area of the first thin film, forming copper via the first thin film and the second thin film, and forming copper in the groove The first thin film is intended to be formed by a thermal chemical vapor deposition method that supplies more nitrogen source gas than tungsten source gas.
According to the present invention, the first thin film is formed with good crystallinity, and the tungsten nitride with good crystallinity is formed with good adhesion with the interlayer insulating film made of an insulator. Therefore, the first thin film is made of tungsten nitride used for the copper wiring structure. An excellent effect of improving the adhesion of the base film is obtained.
[Brief description of the drawings]
FIG. 1 is a process diagram for describing a method for manufacturing a semiconductor device in an embodiment of the present invention.
FIG. 2 is a process diagram for describing the manufacturing method of the semiconductor device according to the embodiment of the present invention, continued from FIG. 1;
FIG. 3 is a process diagram for describing a method for manufacturing a semiconductor device in another embodiment of the present invention;
FIG. 4 is a process diagram for describing the manufacturing method of the semiconductor device according to another embodiment of the present invention, following FIG. 3;
FIG. 5 is a process diagram for describing a method for manufacturing a semiconductor device in another embodiment of the present invention;
FIG. 6 is a process diagram for describing the manufacturing method of the semiconductor device according to another embodiment of the present invention, following FIG. 5;
FIG. 7 is a process diagram for describing the manufacturing method of the semiconductor device according to another embodiment of the present invention.
FIG. 8 is a process diagram for describing the manufacturing method of the semiconductor device according to another embodiment of the present invention, following FIG. 7;
FIG. 9 is an explanatory view showing a part of a conventional method of manufacturing a semiconductor device.
FIG. 10 is a characteristic diagram showing a step coverage characteristic when WF 6 is used as a source gas for tungsten and NH 3 is used as another source gas.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... Silicon substrate, 102 ... Interlayer insulation film, 103 ... Groove, 104 ... Lower base film (first thin film), 105 ... Upper base film (second thin film), 106 ... Copper film, 107 ... Wiring.

Claims (4)

半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に溝を形成する工程と、
前記溝底面と側面を覆うように窒化タングステンからなる第１の薄膜を形成する工程と、
前記第１の薄膜上全域に窒化タングステンからなる第２の薄膜を形成する工程と、
前記第１の薄膜と前記第２の薄膜を介して銅を形成して前記溝内に前記銅からなる配線を形成する工程と
を備え、
前記第１の薄膜は６弗化タングステンよりなるタングステンのソースガスよりアンモニアよりなる窒素のソースガスを多く供給する熱化学気相成長法により形成し、
前記第２の薄膜は前記第１の薄膜形成時よりタングステンのソースガスの比率を多くした熱化学気相成長法により形成する
ことを特徴とする半導体装置の製造方法。Forming an interlayer insulating film on the semiconductor substrate;
Forming a groove in the interlayer insulating film;
Forming a first thin film made of tungsten nitride so as to cover the bottom and side surfaces of the groove;
Forming a second thin film made of tungsten nitride over the entire area of the first thin film;
Forming copper via the first thin film and the second thin film to form a wiring made of the copper in the groove,
The first thin film is formed by a thermal chemical vapor deposition method that supplies more nitrogen source gas made of ammonia than tungsten source gas made of tungsten hexafluoride ,
The method of manufacturing a semiconductor device, wherein the second thin film is formed by a thermal chemical vapor deposition method in which a ratio of a source gas of tungsten is larger than that at the time of forming the first thin film. 請求項１に記載の半導体装置の製造方法において、
前記層間絶縁膜下に予め下層配線層を形成する工程を新たに備え、
前記層間絶縁膜に溝を形成する工程では、この溝底部に前記下層配線層に到達するスルーホールを同時に形成し、
前記第１の薄膜と第２の薄膜は前記スルーホール側面および底面にも形成し、
前記銅は前記スルーホール内も形成する
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1 ,
A new step of previously forming a lower wiring layer under the interlayer insulating film is provided,
In the step of forming a groove in the interlayer insulating film, a through hole reaching the lower wiring layer is simultaneously formed at the bottom of the groove,
The first thin film and the second thin film are also formed on the side surface and the bottom surface of the through hole,
The copper is also formed in the through hole. A method of manufacturing a semiconductor device, wherein: 請求項１または２記載の半導体装置の製造方法において、
前記銅の形成は電解メッキ法により行うことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device of Claim 1 or 2 ,
The method of manufacturing a semiconductor device, wherein the copper is formed by an electrolytic plating method. 請求項３に記載の半導体装置の製造方法において、
電解メッキ法による前記銅の形成の前に、前記第２の薄膜表面にシード層を形成しておくことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 3 ,
A method of manufacturing a semiconductor device, wherein a seed layer is formed on the surface of the second thin film before the formation of the copper by electrolytic plating.
JP2001058113A 2000-03-02 2001-03-02 Manufacturing method of semiconductor device Expired - Fee Related JP4331414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001058113A JP4331414B2 (en) 2000-03-02 2001-03-02 Manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-57125 2000-03-02
JP2000057125 2000-03-02
JP2001058113A JP4331414B2 (en) 2000-03-02 2001-03-02 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001319930A JP2001319930A (en) 2001-11-16
JP4331414B2 true JP4331414B2 (en) 2009-09-16

Family

ID=26586607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001058113A Expired - Fee Related JP4331414B2 (en) 2000-03-02 2001-03-02 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4331414B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003289005A1 (en) 2002-12-27 2004-07-29 Ulvac Inc. Method for forming tungsten nitride film
KR100940566B1 (en) * 2003-01-17 2010-02-03 삼성전자주식회사 Wiring structure and thin film transistor array panel
KR101178743B1 (en) 2004-04-12 2012-09-07 가부시키가이샤 알박 Method for forming barrier film, and method for forming electrode film
JP2010171398A (en) * 2008-12-26 2010-08-05 Toshiba Corp Method for manufacturing semiconductor device
JP5498751B2 (en) * 2009-10-05 2014-05-21 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP6652652B2 (en) * 2016-09-29 2020-02-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing method and substrate processing apparatus

Also Published As

Publication number Publication date
JP2001319930A (en) 2001-11-16

Similar Documents

Publication Publication Date Title
US6359328B1 (en) Methods for making interconnects and diffusion barriers in integrated circuits
US7642652B2 (en) Semiconductor integrated circuit device and a method of manufacturing the same
US9129968B2 (en) Schemes for forming barrier layers for copper in interconnect structures
CN111566800B (en) Low resistivity metal interconnect structure with self-forming diffusion barrier layer
US20120161320A1 (en) Cobalt metal barrier layers
US10903116B2 (en) Void-free metallic interconnect structures with self-formed diffusion barrier layers
US6998342B2 (en) Electronic device manufacturing method
US20060110920A1 (en) Low temperature nitride used as cu barrier layer
US11164778B2 (en) Barrier-free vertical interconnect structure
KR20020087338A (en) Structure for connecting interconnect lines and method of manufacturing same
US8053894B2 (en) Surface treatment of metal interconnect lines
JP4331414B2 (en) Manufacturing method of semiconductor device
KR100939773B1 (en) Metal line of semiconductor device and method for manufacturing the same
US6486063B2 (en) Semiconductor device manufacturing method for a copper connection
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
CN116130411A (en) Semiconductor manufacturing method with copper diffusion preventing structure
US7524749B2 (en) Metallization method of semiconductor device
KR100386628B1 (en) Method for forming interconnect structures of semiconductor device
US20040203228A1 (en) Method of forming a tungsten plug
JP2000124310A (en) Semiconductor device and manufacture thereof
JP3269490B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR101029107B1 (en) Metal wiring of semiconductor device and method for forming the same
KR20080114057A (en) Line of semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090618

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150626

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees