JP4330713B2

JP4330713B2 - Via-on-via structure of wiring board and manufacturing method thereof

Info

Publication number: JP4330713B2
Application number: JP21012999A
Authority: JP
Inventors: 雅一青山
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1999-07-26
Filing date: 1999-07-26
Publication date: 2009-09-16
Anticipated expiration: 2019-07-26
Also published as: JP2001036210A

Description

【０００１】
【発明の属する技術分野】
本発明は，導体層と絶縁層とを交互に積層してなる配線基板に関する。さらに詳細には，導体層と導体層とを導通させるビアとその上層のビアとを近接して配置するビアオンビア構造およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来のビアオンビア構造の例としては，図５に示すフルオフセット型のものと，図６に示すふためっき型のものとがあった。図５のものは，上層ビア１０２を内層ビア１０１に対してオフセットさせた構造のものである。これは，上層ビア１０２を内層ビア１０１のランド部分１０６にコンタクトさせることにより，導体層１０４と導体層１０５との確実な導通を図ったものである。図６のものは，内層ビア１１１の樹脂部分１１３とランド部分１１６とをふためっき層１１７で覆い，その直上に上層ビア１１２を設けた構造のものである。これは，樹脂部分１１３を導電性のふためっき層１１７で覆うことにより，上層ビア１１２で導体層１１４と導体層１１５とが確実に導通するようにしたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら，前記した従来のビアオンビア構造には，いずれも問題点があった。すなわち，図５のフルオフセット型構造の場合には，図中横方向の全体サイズがかなり大きくなってしまう。このため，配線パターンのファイン化に対する障害となるのである。すなわち，内層ビア１０１の径が３００μｍ程度で，上層ビア１０２の径が１００μｍ程度であり，両者間に１５０μｍ程度の間隔を置くとすれば，図５中のＷは５５０μｍにもなってしまう。
【０００４】
図６のふためっき構造の場合には，サイズ的には問題ないものの，ふためっき層１１７を形成する分工程数が多くなってしまう。また，ふためっき層１１７は剥離しやすいので，実際にはさほど導通はよくない。その原因は，上層ビア１１２を形成するために絶縁層１１８をレーザ加工するときの熱作用にある。樹脂部分１１３は通常，１００％樹脂成分であるため，レーザの熱で揮発成分がふためっき層１１７との間に気泡をなし，そのためにふためっき層１１７が少しリフトされるからである。
【０００５】
本発明は，前記した従来のビアオンビア構造が有する問題点を解決するためになされたものである。すなわちその課題とするところは，サイズ，製造プロセス，導通性のいずれにも優れたビアオンビア構造を有する配線基板およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明は，第１導体層と，第２導体層と，それらの間の第１絶縁層と，第２導体層の上に被着された第２絶縁層と，第２絶縁層の上に形成された第３導体層とを有する配線基板において，第１導体層と第２導体層とを導通させるとともに内部が導電性ペーストで充填された第１ビアと，第２絶縁層にレーザ加工で穴開けして形成された，第２導体層と第３導体層とを導通させる第２ビアとを有し，第２ビアは，第１ビアより大径であるとともに，第１ビアの外周の１／２以上を覆って形成されているビアオンビア構造である。
【０００７】
かかるビアオンビア構造を有する配線基板では，上層ビアである第２ビアが，内層ビアである第１ビアのランド部分に必然的にかかっている。このため，ふためっき層を形成しなくても第２導体層と第３導体層との導通が確実である。よって，ふためっき層を形成しなくてもよい分工程数は少なくて済む。具体的には，図５に示したフルオフセット型構造の場合と同等の工程数で済む。また，第２ビアは第１ビアの内部にもかかっている。このため，第１ビアの内部から第２ビアがはみ出す量はさほど大きくない。よって，サイズの問題も最小限で済む。なお第２ビアは，第１ビアの全体を覆って形成されることが望ましいことはもちろんである。しかし，第２ビアが第１ビアに対して少々ずれていたとしても，第１ビアの外周の１／２以上を覆っていれば十分である。本発明のビアオンビア構造において第１ビアの内部が導電性ペーストで充填されている理由は，第１ビアの内部が単なる樹脂だと，第２ビアの形成のために第２絶縁層をレーザ加工する際にこの樹脂が大きくえぐれてしまうからである。導電性ペーストは樹脂に金属などの導電性の粉末を分散したものであり，単なる樹脂よりもレーザの影響に対する耐性がある。このため，第１ビアの内部の充填材を導電性ペーストとすることにより，レーザ加工によるえぐれを防止できるのである。また，第２ビアにおける第２導体層と第３導体層との間の抵抗もより小さくできる。
【０００８】
さらに，本発明のビアオンビア構造においては，第２ビアが第１ビアのランド部分から外部へはみ出ないように形成することもまた好ましい。第２ビアが第１ビアのランド部分から外部へはみ出ていると，第２ビアの形成のために第２絶縁層をレーザ加工する際に，はみ出し部分では第１絶縁層も加工されてしまうからである。このためには，第１ビアのランド部分の径を，第２ビアよりさらに大きくしておけばよい。
【０００９】
本発明は，第１導体層と，第２導体層と，それらの間の第１絶縁層と，第２導体層の上に被着された第２絶縁層と，第２絶縁層の上に形成された第３導体層と，第１導体層と第２導体層とを導通させる第１ビアと，第２導体層と第３導体層とを導通させる第２ビアとを有する配線基板を，第１ビアを第１絶縁層に形成してその内部を導電性ペーストで充填し，第２絶縁層を形成し，第２絶縁層にレーザ加工で穴開けすることにより，第１ビアより大径であるとともに，第１ビアの外周の１／２以上を覆う第２ビアを形成することより製造する方法にも及ぶ。
【００１０】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，図面を参照しつつ詳細に説明する。本実施の形態に係る配線基板は，図１に示すビアオンビア構造を有している。この配線基板は，コア絶縁層１０と，その表裏の配線パターン層１１，１２と，配線パターン層１１の上に被着された層間絶縁層１３と，層間絶縁層１３の上に形成された配線パターン層１４とを有している。
【００１１】
そして，配線パターン層１１と配線パターン層１２とを導通させるための内層ビア１５が設けられている。内層ビア１５は，コア絶縁層１０にドリル穴を形成し，その壁面から表裏面にわたるめっき層１６を形成して配線パターン層１１と配線パターン層１２との導通をとり，さらに内部を銀ペースト１７で充填したものである。なお，配線パターン層１１のうち，内層ビア１５の近傍の部分をランド１９という。
【００１２】
そして，内層ビア１５の図中直上の位置に，内層ビア１５より大径の上層ビア１８が設けられている。上層ビア１８は，層間絶縁層１３にレーザ加工で穴を開けて配線パターン層１１および銀ペースト１７を部分的に露出させ，この穴の内外にわたるめっき層を形成したものである。これにより，配線パターン層１１と配線パターン層１４との導通がとられている。
【００１３】
この配線基板において，コア絶縁層１０の厚さは５００μｍであり，層間絶縁層１３の厚さは５０μｍである。また，内層ビア１５のめっき層１６の厚さは１５μｍである。配線パターン層１１，１２の厚さは，銅箔の１２μｍとめっきの１５μｍとの合計で２７μｍである。内層ビア１５の径（ドリル穴径）は３００μｍであり，上層ビア１８の径（レーザ加工径）は３５０μｍである。配線パターン層１４の厚さは１５μｍである。
【００１４】
この配線基板において上層ビア１８は，内層ビア１５の全体を覆って設けられている。この様子を，図２の平面透視図に示す。図２には，内層ビア１５と，そのランド１９と，上層ビア１８とが示されている。ランド１９は，内層ビア１５の周囲に１５０μｍの幅をもって設けられている。ビアオンビア構造の径Ｄ₁は，上層ビア１８の径に等しく，３５０μｍである。そして，ランド１９の径Ｄ₂は６００μｍである。もし，図５のようなフルオフセット型構造をとると，ビアオンビア構造の最大径が前述のように５５０μｍ程度，ランドの最大径が８５０μｍ程度必要となってしまう。本実施の形態では，上層ビア１８を大サイズ化することにより，結果的にはむしろ配線パターンのファイン化に寄与しているのである。
【００１５】
次に，図１の配線基板の製造プロセスを説明する。図３に示すのは，内層ビア１５に銀ペースト１７を充填してその表面を平坦化し，さらに層間絶縁層１３を被着した状態である。この状態を得るまでの工程は公知技術の組み合わせなので説明は避ける。ただし注意すべきは，層間絶縁層１３を被着する前に内層ビア１５をふためっきで覆う必要がないことである。上層ビア１８が内層ビア１５のランド１９に係って設けられるので，ふためっきがなくても配線パターン層１１と配線パターン層１４との導通が十分確実にとられるからである。もし，ふためっきを形成するとなると，触媒付与や無電解めっき，電気めっきといった具合にかなり工程数が増えてしまう。本実施の形態では，ふためっきを形成しないことにより，余分な工程を踏まずに済んでいるのである。
【００１６】
図４に示すのは，レーザ加工により層間絶縁層１３に穴１８を形成した状態である。このとき，加工の末期には内層ビア１５を充填している銀ペースト１７にもレーザの熱の影響が及ぶ。しかし銀ペースト１７は単なる樹脂に比べてはるかに熱に強いので，ほとんど変形しない。また，穴１８が形成される範囲は，内層ビア１５のランド１９からはみ出していない。もしはみ出していると，はみ出した部分では層間絶縁層１３ばかりかコア絶縁層１０までも加工されてしまうおそれがある。本実施の形態ではこのようなおそれはない。図４の状態に対し，穴１８の内外にわたるめっき層を形成し，パターン加工を施すと，図１に示すように配線パターン１４が得られる。
【００１７】
以上詳細に説明したように本実施の形態に係る配線基板のビアオンビア構造では，内層ビア１５の直上にこれより大径の上層ビア１８を設けている。このため，結果的にビアオンビア構造の面内寸法が小さく抑えられている。また，内層ビア１５にふためっきを形成しなくても，配線パターン１４が内層ビア１５のランド１９（配線パターン１１）に直に接触しており，導通が確実である。また製造工程も簡素なもので済む。また，内層ビア１５の充填材が銀ペースト１７であるため，上層ビア１８の形成のためのレーザ加工の際に内層ビア１５の内部が受けるダメージが最小限で済んでいる。また，配線パターン１４と配線パターン１１との間のコンタクト抵抗も，銀ペースト１７が導電性を持つ分低下している。さらに，上層ビア１８がランド１９からはみ出さないようにされているので，上層ビア１８の形成のためのレーザ加工の際にコア絶縁層１０までも加工されてしまうおそれが排除されている。かくして，サイズ，工程，導通性のいずれにも優れた配線基板のビアオンビア構造が実現されている。
【００１８】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，各部分の寸法は別の値でもよい。また，内層ビア１５の充填材としては銀ペーストに代えて銅ペーストなど他の金属を用いたものを採用してもよい。
【００１９】
【発明の効果】
以上の説明から明らかなように本発明によれば，サイズ，製造プロセス，導通性のいずれにも優れたビアオンビア構造を有する配線基板およびその製造方法が提供されている。
【図面の簡単な説明】
【図１】実施の形態に係るビアオンビア構造を有する配線基板の断面図である。
【図２】ビアオンビア構造の平面透視図である。
【図３】相間絶縁層を被着した状態を示す断面図である。
【図４】上層ビアの形成のためのレーザ加工を行った状態を示す断面図である。
【図５】従来のビアオンビア構造の例（フルオフセット型）を示す断面図である。
【図６】従来のビアオンビア構造の例（ふためっき型）を示す断面図である。
【符号の説明】
１０コア絶縁層
１１，１２，１４配線パターン
１３層間絶縁層
１５内層ビア
１７銀ペースト
１８上層ビア
１９ランド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board formed by alternately laminating conductor layers and insulating layers. More specifically, the present invention relates to a via-on-via structure in which a via for conducting a conductor layer and a conductor layer and an upper via are disposed close to each other and a manufacturing method thereof .
[0002]
[Prior art]
Examples of the conventional via-on-via structure include a full offset type shown in FIG. 5 and a lid plating type shown in FIG. FIG. 5 shows a structure in which the upper via 102 is offset with respect to the inner via 101. This is intended to ensure conduction between the conductor layer 104 and the conductor layer 105 by bringing the upper layer via 102 into contact with the land portion 106 of the inner layer via 101. 6 has a structure in which the resin portion 113 and the land portion 116 of the inner layer via 111 are covered with a cover plating layer 117, and the upper layer via 112 is provided immediately above. In this case, the resin portion 113 is covered with a conductive lid plating layer 117 so that the conductor layer 114 and the conductor layer 115 are reliably connected by the upper via 112.
[0003]
[Problems to be solved by the invention]
However, all the conventional via-on-via structures described above have problems. That is, in the case of the full offset type structure of FIG. 5, the overall size in the horizontal direction in the figure becomes considerably large. This is an obstacle to finer wiring patterns. That is, if the inner layer via 101 has a diameter of about 300 μm and the upper layer via 102 has a diameter of about 100 μm, and an interval of about 150 μm is provided between them, W in FIG. 5 becomes 550 μm.
[0004]
In the case of the lid plating structure of FIG. 6, although there is no problem in size, the number of steps for forming the lid plating layer 117 increases. Moreover, since the lid plating layer 117 is easily peeled off, the conduction is not so good in practice. The cause is a thermal action when the insulating layer 118 is laser-processed to form the upper layer via 112. This is because, since the resin portion 113 is usually a 100% resin component, the volatile component forms bubbles between the lid plating layer 117 and the lid plating layer 117 slightly lifted by the heat of the laser.
[0005]
The present invention has been made to solve the problems of the conventional via-on-via structure. That is, the problem is to provide a wiring board having a via-on-via structure that is excellent in size, manufacturing process, and conductivity, and a manufacturing method thereof .
[0006]
[Means for Solving the Problems]
In order to solve this problem, the present invention includes a first conductor layer, a second conductor layer, a first insulation layer therebetween, and a second insulation layer deposited on the second conductor layer. And a third via layer formed on the second insulating layer, wherein the first conductor layer and the second conductor layer are electrically connected to each other, and a first via filled with a conductive paste is provided. , Having a second via formed in the second insulating layer by drilling by laser processing, and electrically connecting the second conductor layer and the third conductor layer, the second via having a larger diameter than the first via. In addition, there is a via-on-via structure that covers half or more of the outer periphery of the first via.
[0007]
In a wiring board having such a via-on-via structure, the second via that is the upper layer via inevitably lies on the land portion of the first via that is the inner layer via. For this reason, even if it does not form a lid plating layer, conduction | electrical_connection with a 2nd conductor layer and a 3rd conductor layer is reliable. Therefore, the number of steps that do not require the lid plating layer is small. Specifically, the number of steps is the same as that of the full offset type structure shown in FIG. Further, the second via also extends inside the first via. For this reason, the amount of the second via protruding from the inside of the first via is not so large. Thus, size issues can be minimized. Needless to say, the second via is preferably formed so as to cover the entire first via. However, even if the second via is slightly deviated from the first via, it is sufficient to cover more than half of the outer periphery of the first via. Why Te Biaonbia structure odor of the present invention the inside of the first via is filled with a conductive paste, the interior of the first via is mere resin, laser processing the second insulating layer for forming the second via This is because the resin is greatly swollen. The conductive paste is obtained by dispersing conductive powder such as metal in a resin, and is more resistant to the influence of laser than a simple resin. For this reason, by using a conductive paste as the filling material inside the first via, it is possible to prevent erosion due to laser processing. Further, the resistance between the second conductor layer and the third conductor layer in the second via can be further reduced.
[0008]
Furthermore, in the via-on-via structure of the present invention, it is also preferable that the second via is formed so as not to protrude from the land portion of the first via. If the second via protrudes from the land portion of the first via to the outside, when the second insulating layer is laser processed for forming the second via, the first insulating layer is also processed at the protruding portion. It is. For this purpose, the diameter of the land portion of the first via may be made larger than that of the second via.
[0009]
The present invention includes a first conductor layer, a second conductor layer, a first insulation layer therebetween, a second insulation layer deposited on the second conductor layer, and a second insulation layer. A wiring board having a formed third conductor layer, a first via that conducts the first conductor layer and the second conductor layer, and a second via that conducts the second conductor layer and the third conductor layer; A first via is formed in the first insulating layer, and the inside thereof is filled with a conductive paste, a second insulating layer is formed, and a hole is formed in the second insulating layer by laser processing so that the diameter is larger than that of the first via. In addition, the present invention extends to a manufacturing method by forming a second via that covers 1/2 or more of the outer periphery of the first via.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings. The wiring board according to the present embodiment has the via-on-via structure shown in FIG. This wiring board includes a core insulating layer 10, front and back wiring pattern layers 11, 12, an interlayer insulating layer 13 deposited on the wiring pattern layer 11, and a wiring formed on the interlayer insulating layer 13. And a pattern layer 14.
[0011]
An inner layer via 15 is provided for conducting the wiring pattern layer 11 and the wiring pattern layer 12. The inner layer via 15 forms a drill hole in the core insulating layer 10, forms a plating layer 16 extending from the wall surface to the front and back surfaces to establish electrical connection between the wiring pattern layer 11 and the wiring pattern layer 12, and further contains a silver paste 17 Filled with. A portion of the wiring pattern layer 11 near the inner layer via 15 is referred to as a land 19.
[0012]
An upper via 18 having a diameter larger than that of the inner via 15 is provided at a position immediately above the inner via 15 in the drawing. The upper via 18 is a hole formed in the interlayer insulating layer 13 by laser processing to partially expose the wiring pattern layer 11 and the silver paste 17 and form a plating layer extending inside and outside the hole. As a result, the wiring pattern layer 11 and the wiring pattern layer 14 are electrically connected.
[0013]
In this wiring board, the core insulating layer 10 has a thickness of 500 μm, and the interlayer insulating layer 13 has a thickness of 50 μm. The thickness of the plating layer 16 of the inner layer via 15 is 15 μm. The total thickness of the wiring pattern layers 11 and 12 is 27 μm, which is 12 μm of copper foil and 15 μm of plating. The inner layer via 15 has a diameter (drill hole diameter) of 300 μm, and the upper layer via 18 has a diameter (laser machining diameter) of 350 μm. The thickness of the wiring pattern layer 14 is 15 μm.
[0014]
In this wiring board, the upper layer via 18 is provided so as to cover the entire inner layer via 15. This is shown in the plan perspective view of FIG. FIG. 2 shows the inner layer via 15, its land 19, and the upper layer via 18. The land 19 is provided with a width of 150 μm around the inner layer via 15. The diameter D ₁ of the via-on-via structure is equal to the diameter of the upper layer via 18 and is 350 μm. The diameter D _{2 of the} land 19 is 600 μm. If the full offset type structure as shown in FIG. 5 is adopted, the maximum diameter of the via-on-via structure is required to be about 550 μm and the maximum diameter of the land is about 850 μm as described above. In the present embodiment, increasing the size of the upper layer via 18 contributes to the refinement of the wiring pattern.
[0015]
Next, a manufacturing process of the wiring board of FIG. 1 will be described. FIG. 3 shows a state in which the inner layer via 15 is filled with a silver paste 17 to flatten the surface, and an interlayer insulating layer 13 is deposited. Since the process until obtaining this state is a combination of known techniques, a description thereof is avoided. However, it should be noted that it is not necessary to cover the inner via 15 with a lid plating before depositing the interlayer insulating layer 13. This is because the upper layer via 18 is provided in relation to the land 19 of the inner layer via 15, so that the conduction between the wiring pattern layer 11 and the wiring pattern layer 14 can be sufficiently ensured even without lid plating. If lid plating is formed, the number of processes increases considerably, such as application of catalyst, electroless plating, and electroplating. In the present embodiment, no extra process is performed by not forming the lid plating.
[0016]
FIG. 4 shows a state in which a hole 18 is formed in the interlayer insulating layer 13 by laser processing. At this time, the heat of the laser also affects the silver paste 17 filling the inner via 15 at the end of processing. However, since the silver paste 17 is far more resistant to heat than a simple resin, it hardly deforms. Further, the range in which the hole 18 is formed does not protrude from the land 19 of the inner layer via 15. If protruding, not only the interlayer insulating layer 13 but also the core insulating layer 10 may be processed at the protruding portion. There is no such fear in the present embodiment. In the state of FIG. 4, when a plating layer is formed over the inside and outside of the hole 18 and subjected to pattern processing, a wiring pattern 14 is obtained as shown in FIG. 1.
[0017]
As described above in detail, in the via-on-via structure of the wiring board according to the present embodiment, the upper-layer via 18 having a larger diameter is provided immediately above the inner-layer via 15. As a result, the in-plane dimensions of the via-on-via structure are kept small. Even if no lid plating is formed on the inner layer via 15, the wiring pattern 14 is in direct contact with the land 19 (wiring pattern 11) of the inner layer via 15, and conduction is ensured. Also, the manufacturing process is simple. Further, since the filling material of the inner layer via 15 is the silver paste 17, damage to the inside of the inner layer via 15 during the laser processing for forming the upper layer via 18 can be minimized. Further, the contact resistance between the wiring pattern 14 and the wiring pattern 11 is also reduced because the silver paste 17 has conductivity. Further, since the upper layer via 18 does not protrude from the land 19, the possibility that the core insulating layer 10 is also processed during the laser processing for forming the upper layer via 18 is eliminated. Thus, a via-on-via structure of a wiring board that is excellent in size, process, and conductivity is realized.
[0018]
Note that this embodiment is merely an example, and does not limit the present invention. Therefore, the present invention can naturally be improved and modified in various ways without departing from the gist thereof. For example, the dimension of each part may be a different value. Further, as the filler for the inner layer via 15, a material using other metal such as copper paste instead of silver paste may be adopted.
[0019]
【The invention's effect】
As is apparent from the above description, according to the present invention, a wiring board having a via-on-via structure excellent in all of size, manufacturing process, and conductivity and a manufacturing method thereof are provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a wiring board having a via-on-via structure according to an embodiment.
FIG. 2 is a plan perspective view of a via-on-via structure.
FIG. 3 is a cross-sectional view showing a state in which an interphase insulating layer is deposited.
FIG. 4 is a cross-sectional view showing a state in which laser processing for forming an upper layer via is performed.
FIG. 5 is a cross-sectional view showing an example of a conventional via-on-via structure (full offset type).
FIG. 6 is a cross-sectional view showing an example of conventional via-on-via structure (lid plating type).
[Explanation of symbols]
10 Core insulating layers 11, 12, 14 Wiring pattern 13 Interlayer insulating layer 15 Inner layer via 17 Silver paste 18 Upper layer via 19 Land

Claims

第１導体層と，第２導体層と，それらの間の第１絶縁層と，前記第２導体層の上に被着された第２絶縁層と，前記第２絶縁層の上に形成された第３導体層とを有する配線基板において，
前記第１導体層と前記第２導体層とを導通させるとともに，内部が導電性ペーストで充填された第１ビアと，
前記第２絶縁層にレーザ加工で穴開けして形成された，前記第２導体層と前記第３導体層とを導通させる第２ビアとを有し，
前記第２ビアは，前記第１ビアより大径であるとともに，前記第１ビアの外周の１／２以上を覆って形成されていることを特徴とする配線基板のビアオンビア構造。A first conductor layer, a second conductor layer, a first insulating layer therebetween, a second insulating layer deposited on the second conductor layer, and formed on the second insulating layer. In a wiring board having a third conductor layer,
A first via having conduction between the first conductor layer and the second conductor layer and filled with a conductive paste inside;
A second via formed in the second insulating layer by drilling by laser processing and electrically connecting the second conductor layer and the third conductor layer;
A via-on-via structure of a wiring board, wherein the second via has a larger diameter than the first via and covers more than half of the outer periphery of the first via.

請求項１に記載する配線基板のビアオンビア構造において，
前記第２ビアが，前記第１ビアのランド部分から外部へはみ出ないように形成されていることを特徴とする配線基板のビアオンビア構造。In the via-on-via structure of the wiring board according to claim 1,
A via-on-via structure of a wiring board, wherein the second via is formed so as not to protrude from a land portion of the first via.

第１導体層と，第２導体層と，それらの間の第１絶縁層と，前記第２導体層の上に被着された第２絶縁層と，前記第２絶縁層の上に形成された第３導体層と，前記第１導体層と前記第２導体層とを導通させる第１ビアと，前記第２導体層と前記第３導体層とを導通させる第２ビアとを有する配線基板の製造方法において，A first conductor layer, a second conductor layer, a first insulating layer therebetween, a second insulating layer deposited on the second conductor layer, and formed on the second insulating layer. A wiring board comprising: a third conductor layer; a first via for conducting the first conductor layer and the second conductor layer; and a second via for conducting the second conductor layer and the third conductor layer. In the manufacturing method of
前記第１ビアを前記第１絶縁層に形成してその内部を導電性ペーストで充填し，Forming the first via in the first insulating layer and filling the interior with a conductive paste;
前記第２絶縁層を形成し，Forming the second insulating layer;
前記第２絶縁層にレーザ加工で穴開けすることにより，前記第１ビアより大径であるとともに，前記第１ビアの外周の１／２以上を覆う前記第２ビアを形成することを特徴とする配線基板の製造方法。The second insulating layer has a diameter larger than that of the first via by drilling the second insulating layer by laser processing, and forms the second via covering at least half of the outer periphery of the first via. A method of manufacturing a wiring board.