JP4330713B2 - Via-on-via structure of wiring board and manufacturing method thereof - Google Patents
Via-on-via structure of wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4330713B2 JP4330713B2 JP21012999A JP21012999A JP4330713B2 JP 4330713 B2 JP4330713 B2 JP 4330713B2 JP 21012999 A JP21012999 A JP 21012999A JP 21012999 A JP21012999 A JP 21012999A JP 4330713 B2 JP4330713 B2 JP 4330713B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- insulating layer
- wiring board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は,導体層と絶縁層とを交互に積層してなる配線基板に関する。さらに詳細には,導体層と導体層とを導通させるビアとその上層のビアとを近接して配置するビアオンビア構造およびその製造方法に関するものである。
【0002】
【従来の技術】
従来のビアオンビア構造の例としては,図5に示すフルオフセット型のものと,図6に示すふためっき型のものとがあった。図5のものは,上層ビア102を内層ビア101に対してオフセットさせた構造のものである。これは,上層ビア102を内層ビア101のランド部分106にコンタクトさせることにより,導体層104と導体層105との確実な導通を図ったものである。図6のものは,内層ビア111の樹脂部分113とランド部分116とをふためっき層117で覆い,その直上に上層ビア112を設けた構造のものである。これは,樹脂部分113を導電性のふためっき層117で覆うことにより,上層ビア112で導体層114と導体層115とが確実に導通するようにしたものである。
【0003】
【発明が解決しようとする課題】
しかしながら,前記した従来のビアオンビア構造には,いずれも問題点があった。すなわち,図5のフルオフセット型構造の場合には,図中横方向の全体サイズがかなり大きくなってしまう。このため,配線パターンのファイン化に対する障害となるのである。すなわち,内層ビア101の径が300μm程度で,上層ビア102の径が100μm程度であり,両者間に150μm程度の間隔を置くとすれば,図5中のWは550μmにもなってしまう。
【0004】
図6のふためっき構造の場合には,サイズ的には問題ないものの,ふためっき層117を形成する分工程数が多くなってしまう。また,ふためっき層117は剥離しやすいので,実際にはさほど導通はよくない。その原因は,上層ビア112を形成するために絶縁層118をレーザ加工するときの熱作用にある。樹脂部分113は通常,100%樹脂成分であるため,レーザの熱で揮発成分がふためっき層117との間に気泡をなし,そのためにふためっき層117が少しリフトされるからである。
【0005】
本発明は,前記した従来のビアオンビア構造が有する問題点を解決するためになされたものである。すなわちその課題とするところは,サイズ,製造プロセス,導通性のいずれにも優れたビアオンビア構造を有する配線基板およびその製造方法を提供することにある。
【0006】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明は,第1導体層と,第2導体層と,それらの間の第1絶縁層と,第2導体層の上に被着された第2絶縁層と,第2絶縁層の上に形成された第3導体層とを有する配線基板において,第1導体層と第2導体層とを導通させるとともに内部が導電性ペーストで充填された第1ビアと,第2絶縁層にレーザ加工で穴開けして形成された,第2導体層と第3導体層とを導通させる第2ビアとを有し,第2ビアは,第1ビアより大径であるとともに,第1ビアの外周の1/2以上を覆って形成されているビアオンビア構造である。
【0007】
かかるビアオンビア構造を有する配線基板では,上層ビアである第2ビアが,内層ビアである第1ビアのランド部分に必然的にかかっている。このため,ふためっき層を形成しなくても第2導体層と第3導体層との導通が確実である。よって,ふためっき層を形成しなくてもよい分工程数は少なくて済む。具体的には,図5に示したフルオフセット型構造の場合と同等の工程数で済む。また,第2ビアは第1ビアの内部にもかかっている。このため,第1ビアの内部から第2ビアがはみ出す量はさほど大きくない。よって,サイズの問題も最小限で済む。なお第2ビアは,第1ビアの全体を覆って形成されることが望ましいことはもちろんである。しかし,第2ビアが第1ビアに対して少々ずれていたとしても,第1ビアの外周の1/2以上を覆っていれば十分である。本発明のビアオンビア構造において第1ビアの内部が導電性ペーストで充填されている理由は,第1ビアの内部が単なる樹脂だと,第2ビアの形成のために第2絶縁層をレーザ加工する際にこの樹脂が大きくえぐれてしまうからである。導電性ペーストは樹脂に金属などの導電性の粉末を分散したものであり,単なる樹脂よりもレーザの影響に対する耐性がある。このため,第1ビアの内部の充填材を導電性ペーストとすることにより,レーザ加工によるえぐれを防止できるのである。また,第2ビアにおける第2導体層と第3導体層との間の抵抗もより小さくできる。
【0008】
さらに,本発明のビアオンビア構造においては,第2ビアが第1ビアのランド部分から外部へはみ出ないように形成することもまた好ましい。第2ビアが第1ビアのランド部分から外部へはみ出ていると,第2ビアの形成のために第2絶縁層をレーザ加工する際に,はみ出し部分では第1絶縁層も加工されてしまうからである。このためには,第1ビアのランド部分の径を,第2ビアよりさらに大きくしておけばよい。
【0009】
本発明は,第1導体層と,第2導体層と,それらの間の第1絶縁層と,第2導体層の上に被着された第2絶縁層と,第2絶縁層の上に形成された第3導体層と,第1導体層と第2導体層とを導通させる第1ビアと,第2導体層と第3導体層とを導通させる第2ビアとを有する配線基板を,第1ビアを第1絶縁層に形成してその内部を導電性ペーストで充填し,第2絶縁層を形成し,第2絶縁層にレーザ加工で穴開けすることにより,第1ビアより大径であるとともに,第1ビアの外周の1/2以上を覆う第2ビアを形成することより製造する方法にも及ぶ。
【0010】
【発明の実施の形態】
以下,本発明を具体化した実施の形態について,図面を参照しつつ詳細に説明する。本実施の形態に係る配線基板は,図1に示すビアオンビア構造を有している。この配線基板は,コア絶縁層10と,その表裏の配線パターン層11,12と,配線パターン層11の上に被着された層間絶縁層13と,層間絶縁層13の上に形成された配線パターン層14とを有している。
【0011】
そして,配線パターン層11と配線パターン層12とを導通させるための内層ビア15が設けられている。内層ビア15は,コア絶縁層10にドリル穴を形成し,その壁面から表裏面にわたるめっき層16を形成して配線パターン層11と配線パターン層12との導通をとり,さらに内部を銀ペースト17で充填したものである。なお,配線パターン層11のうち,内層ビア15の近傍の部分をランド19という。
【0012】
そして,内層ビア15の図中直上の位置に,内層ビア15より大径の上層ビア18が設けられている。上層ビア18は,層間絶縁層13にレーザ加工で穴を開けて配線パターン層11および銀ペースト17を部分的に露出させ,この穴の内外にわたるめっき層を形成したものである。これにより,配線パターン層11と配線パターン層14との導通がとられている。
【0013】
この配線基板において,コア絶縁層10の厚さは500μmであり,層間絶縁層13の厚さは50μmである。また,内層ビア15のめっき層16の厚さは15μmである。配線パターン層11,12の厚さは,銅箔の12μmとめっきの15μmとの合計で27μmである。内層ビア15の径(ドリル穴径)は300μmであり,上層ビア18の径(レーザ加工径)は350μmである。配線パターン層14の厚さは15μmである。
【0014】
この配線基板において上層ビア18は,内層ビア15の全体を覆って設けられている。この様子を,図2の平面透視図に示す。図2には,内層ビア15と,そのランド19と,上層ビア18とが示されている。ランド19は,内層ビア15の周囲に150μmの幅をもって設けられている。ビアオンビア構造の径D1 は,上層ビア18の径に等しく,350μmである。そして,ランド19の径D2 は600μmである。もし,図5のようなフルオフセット型構造をとると,ビアオンビア構造の最大径が前述のように550μm程度,ランドの最大径が850μm程度必要となってしまう。本実施の形態では,上層ビア18を大サイズ化することにより,結果的にはむしろ配線パターンのファイン化に寄与しているのである。
【0015】
次に,図1の配線基板の製造プロセスを説明する。図3に示すのは,内層ビア15に銀ペースト17を充填してその表面を平坦化し,さらに層間絶縁層13を被着した状態である。この状態を得るまでの工程は公知技術の組み合わせなので説明は避ける。ただし注意すべきは,層間絶縁層13を被着する前に内層ビア15をふためっきで覆う必要がないことである。上層ビア18が内層ビア15のランド19に係って設けられるので,ふためっきがなくても配線パターン層11と配線パターン層14との導通が十分確実にとられるからである。もし,ふためっきを形成するとなると,触媒付与や無電解めっき,電気めっきといった具合にかなり工程数が増えてしまう。本実施の形態では,ふためっきを形成しないことにより,余分な工程を踏まずに済んでいるのである。
【0016】
図4に示すのは,レーザ加工により層間絶縁層13に穴18を形成した状態である。このとき,加工の末期には内層ビア15を充填している銀ペースト17にもレーザの熱の影響が及ぶ。しかし銀ペースト17は単なる樹脂に比べてはるかに熱に強いので,ほとんど変形しない。また,穴18が形成される範囲は,内層ビア15のランド19からはみ出していない。もしはみ出していると,はみ出した部分では層間絶縁層13ばかりかコア絶縁層10までも加工されてしまうおそれがある。本実施の形態ではこのようなおそれはない。図4の状態に対し,穴18の内外にわたるめっき層を形成し,パターン加工を施すと,図1に示すように配線パターン14が得られる。
【0017】
以上詳細に説明したように本実施の形態に係る配線基板のビアオンビア構造では,内層ビア15の直上にこれより大径の上層ビア18を設けている。このため,結果的にビアオンビア構造の面内寸法が小さく抑えられている。また,内層ビア15にふためっきを形成しなくても,配線パターン14が内層ビア15のランド19(配線パターン11)に直に接触しており,導通が確実である。また製造工程も簡素なもので済む。また,内層ビア15の充填材が銀ペースト17であるため,上層ビア18の形成のためのレーザ加工の際に内層ビア15の内部が受けるダメージが最小限で済んでいる。また,配線パターン14と配線パターン11との間のコンタクト抵抗も,銀ペースト17が導電性を持つ分低下している。さらに,上層ビア18がランド19からはみ出さないようにされているので,上層ビア18の形成のためのレーザ加工の際にコア絶縁層10までも加工されてしまうおそれが排除されている。かくして,サイズ,工程,導通性のいずれにも優れた配線基板のビアオンビア構造が実現されている。
【0018】
なお,本実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。したがって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。例えば,各部分の寸法は別の値でもよい。また,内層ビア15の充填材としては銀ペーストに代えて銅ペーストなど他の金属を用いたものを採用してもよい。
【0019】
【発明の効果】
以上の説明から明らかなように本発明によれば,サイズ,製造プロセス,導通性のいずれにも優れたビアオンビア構造を有する配線基板およびその製造方法が提供されている。
【図面の簡単な説明】
【図1】実施の形態に係るビアオンビア構造を有する配線基板の断面図である。
【図2】ビアオンビア構造の平面透視図である。
【図3】相間絶縁層を被着した状態を示す断面図である。
【図4】上層ビアの形成のためのレーザ加工を行った状態を示す断面図である。
【図5】従来のビアオンビア構造の例(フルオフセット型)を示す断面図である。
【図6】従来のビアオンビア構造の例(ふためっき型)を示す断面図である。
【符号の説明】
10 コア絶縁層
11,12,14 配線パターン
13 層間絶縁層
15 内層ビア
17 銀ペースト
18 上層ビア
19 ランド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board formed by alternately laminating conductor layers and insulating layers. More specifically, the present invention relates to a via-on-via structure in which a via for conducting a conductor layer and a conductor layer and an upper via are disposed close to each other and a manufacturing method thereof .
[0002]
[Prior art]
Examples of the conventional via-on-via structure include a full offset type shown in FIG. 5 and a lid plating type shown in FIG. FIG. 5 shows a structure in which the
[0003]
[Problems to be solved by the invention]
However, all the conventional via-on-via structures described above have problems. That is, in the case of the full offset type structure of FIG. 5, the overall size in the horizontal direction in the figure becomes considerably large. This is an obstacle to finer wiring patterns. That is, if the inner layer via 101 has a diameter of about 300 μm and the upper layer via 102 has a diameter of about 100 μm, and an interval of about 150 μm is provided between them, W in FIG. 5 becomes 550 μm.
[0004]
In the case of the lid plating structure of FIG. 6, although there is no problem in size, the number of steps for forming the
[0005]
The present invention has been made to solve the problems of the conventional via-on-via structure. That is, the problem is to provide a wiring board having a via-on-via structure that is excellent in size, manufacturing process, and conductivity, and a manufacturing method thereof .
[0006]
[Means for Solving the Problems]
In order to solve this problem, the present invention includes a first conductor layer, a second conductor layer, a first insulation layer therebetween, and a second insulation layer deposited on the second conductor layer. And a third via layer formed on the second insulating layer, wherein the first conductor layer and the second conductor layer are electrically connected to each other, and a first via filled with a conductive paste is provided. , Having a second via formed in the second insulating layer by drilling by laser processing, and electrically connecting the second conductor layer and the third conductor layer, the second via having a larger diameter than the first via. In addition, there is a via-on-via structure that covers half or more of the outer periphery of the first via.
[0007]
In a wiring board having such a via-on-via structure, the second via that is the upper layer via inevitably lies on the land portion of the first via that is the inner layer via. For this reason, even if it does not form a lid plating layer, conduction | electrical_connection with a 2nd conductor layer and a 3rd conductor layer is reliable. Therefore, the number of steps that do not require the lid plating layer is small. Specifically, the number of steps is the same as that of the full offset type structure shown in FIG. Further, the second via also extends inside the first via. For this reason, the amount of the second via protruding from the inside of the first via is not so large. Thus, size issues can be minimized. Needless to say, the second via is preferably formed so as to cover the entire first via. However, even if the second via is slightly deviated from the first via, it is sufficient to cover more than half of the outer periphery of the first via. Why Te Biaonbia structure odor of the present invention the inside of the first via is filled with a conductive paste, the interior of the first via is mere resin, laser processing the second insulating layer for forming the second via This is because the resin is greatly swollen. The conductive paste is obtained by dispersing conductive powder such as metal in a resin, and is more resistant to the influence of laser than a simple resin. For this reason, by using a conductive paste as the filling material inside the first via, it is possible to prevent erosion due to laser processing. Further, the resistance between the second conductor layer and the third conductor layer in the second via can be further reduced.
[0008]
Furthermore, in the via-on-via structure of the present invention, it is also preferable that the second via is formed so as not to protrude from the land portion of the first via. If the second via protrudes from the land portion of the first via to the outside, when the second insulating layer is laser processed for forming the second via, the first insulating layer is also processed at the protruding portion. It is. For this purpose, the diameter of the land portion of the first via may be made larger than that of the second via.
[0009]
The present invention includes a first conductor layer, a second conductor layer, a first insulation layer therebetween, a second insulation layer deposited on the second conductor layer, and a second insulation layer. A wiring board having a formed third conductor layer, a first via that conducts the first conductor layer and the second conductor layer, and a second via that conducts the second conductor layer and the third conductor layer; A first via is formed in the first insulating layer, and the inside thereof is filled with a conductive paste, a second insulating layer is formed, and a hole is formed in the second insulating layer by laser processing so that the diameter is larger than that of the first via. In addition, the present invention extends to a manufacturing method by forming a second via that covers 1/2 or more of the outer periphery of the first via.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings. The wiring board according to the present embodiment has the via-on-via structure shown in FIG. This wiring board includes a
[0011]
An inner layer via 15 is provided for conducting the
[0012]
An upper via 18 having a diameter larger than that of the inner via 15 is provided at a position immediately above the inner via 15 in the drawing. The upper via 18 is a hole formed in the
[0013]
In this wiring board, the
[0014]
In this wiring board, the upper layer via 18 is provided so as to cover the entire inner layer via 15. This is shown in the plan perspective view of FIG. FIG. 2 shows the inner layer via 15, its
[0015]
Next, a manufacturing process of the wiring board of FIG. 1 will be described. FIG. 3 shows a state in which the inner layer via 15 is filled with a
[0016]
FIG. 4 shows a state in which a
[0017]
As described above in detail, in the via-on-via structure of the wiring board according to the present embodiment, the upper-layer via 18 having a larger diameter is provided immediately above the inner-layer via 15. As a result, the in-plane dimensions of the via-on-via structure are kept small. Even if no lid plating is formed on the inner layer via 15, the
[0018]
Note that this embodiment is merely an example, and does not limit the present invention. Therefore, the present invention can naturally be improved and modified in various ways without departing from the gist thereof. For example, the dimension of each part may be a different value. Further, as the filler for the inner layer via 15, a material using other metal such as copper paste instead of silver paste may be adopted.
[0019]
【The invention's effect】
As is apparent from the above description, according to the present invention, a wiring board having a via-on-via structure excellent in all of size, manufacturing process, and conductivity and a manufacturing method thereof are provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a wiring board having a via-on-via structure according to an embodiment.
FIG. 2 is a plan perspective view of a via-on-via structure.
FIG. 3 is a cross-sectional view showing a state in which an interphase insulating layer is deposited.
FIG. 4 is a cross-sectional view showing a state in which laser processing for forming an upper layer via is performed.
FIG. 5 is a cross-sectional view showing an example of a conventional via-on-via structure (full offset type).
FIG. 6 is a cross-sectional view showing an example of conventional via-on-via structure (lid plating type).
[Explanation of symbols]
10
Claims (3)
前記第1導体層と前記第2導体層とを導通させるとともに,内部が導電性ペーストで充填された第1ビアと,
前記第2絶縁層にレーザ加工で穴開けして形成された,前記第2導体層と前記第3導体層とを導通させる第2ビアとを有し,
前記第2ビアは,前記第1ビアより大径であるとともに,前記第1ビアの外周の1/2以上を覆って形成されていることを特徴とする配線基板のビアオンビア構造。A first conductor layer, a second conductor layer, a first insulating layer therebetween, a second insulating layer deposited on the second conductor layer, and formed on the second insulating layer. In a wiring board having a third conductor layer,
A first via having conduction between the first conductor layer and the second conductor layer and filled with a conductive paste inside;
A second via formed in the second insulating layer by drilling by laser processing and electrically connecting the second conductor layer and the third conductor layer;
A via-on-via structure of a wiring board, wherein the second via has a larger diameter than the first via and covers more than half of the outer periphery of the first via.
前記第2ビアが,前記第1ビアのランド部分から外部へはみ出ないように形成されていることを特徴とする配線基板のビアオンビア構造。In the via-on-via structure of the wiring board according to claim 1,
A via-on-via structure of a wiring board, wherein the second via is formed so as not to protrude from a land portion of the first via.
前記第1ビアを前記第1絶縁層に形成してその内部を導電性ペーストで充填し,Forming the first via in the first insulating layer and filling the interior with a conductive paste;
前記第2絶縁層を形成し,Forming the second insulating layer;
前記第2絶縁層にレーザ加工で穴開けすることにより,前記第1ビアより大径であるとともに,前記第1ビアの外周の1/2以上を覆う前記第2ビアを形成することを特徴とする配線基板の製造方法。The second insulating layer has a diameter larger than that of the first via by drilling the second insulating layer by laser processing, and forms the second via covering at least half of the outer periphery of the first via. A method of manufacturing a wiring board.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21012999A JP4330713B2 (en) | 1999-07-26 | 1999-07-26 | Via-on-via structure of wiring board and manufacturing method thereof |
PCT/JP2000/004880 WO2001008458A1 (en) | 1999-07-26 | 2000-07-19 | Via-on-via structure of wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21012999A JP4330713B2 (en) | 1999-07-26 | 1999-07-26 | Via-on-via structure of wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001036210A JP2001036210A (en) | 2001-02-09 |
JP4330713B2 true JP4330713B2 (en) | 2009-09-16 |
Family
ID=16584280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21012999A Expired - Fee Related JP4330713B2 (en) | 1999-07-26 | 1999-07-26 | Via-on-via structure of wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4330713B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102662860B1 (en) | 2019-05-29 | 2024-05-03 | 삼성전기주식회사 | Printed circuit board |
-
1999
- 1999-07-26 JP JP21012999A patent/JP4330713B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001036210A (en) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08242077A (en) | Multilayer printed board,and its manufacture | |
JP2001203316A5 (en) | ||
CN103687339B (en) | Circuit board and preparation method thereof | |
JP3905546B2 (en) | Printed circuit board and printed circuit board unit | |
JP2004095607A (en) | Module component | |
WO2003067943A2 (en) | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery | |
JP4054269B2 (en) | Electronic component manufacturing method and electronic component | |
JP4256603B2 (en) | Manufacturing method of laminated wiring board | |
CN105762131B (en) | Encapsulating structure and its preparation method | |
US6750404B1 (en) | High density printed wiring board having in-via surface mounting, pads | |
TW201703592A (en) | Printed circuit board and method of fabricating the same | |
JP4330713B2 (en) | Via-on-via structure of wiring board and manufacturing method thereof | |
CN103781292B (en) | Circuit board and preparation method thereof | |
JP3626486B2 (en) | Electronic component manufacturing method and electronic component | |
CN105592620A (en) | Circuit board and manufacturing method thereof | |
JP4330712B2 (en) | Via-on-via structure of wiring board | |
TWI395521B (en) | Embedded structure and method for making the same | |
JP2003046249A (en) | Lamination wiring board and its manufacturing method | |
CN113630977B (en) | Thick copper circuit board and manufacturing method thereof | |
CN110072326B (en) | Multilayer circuit board and method for manufacturing same | |
WO2001008458A1 (en) | Via-on-via structure of wiring board | |
JPH0747897Y2 (en) | Printed board | |
JP2002016332A (en) | Laminated board having through hole and its manufacturing method | |
JPH10233563A (en) | Printed-wiring board and its manufacture | |
JP6804115B1 (en) | Printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |