JP4328295B2 - 通信線上の被切換信号のための受信機 - Google Patents

Description

［発明の分野］
本発明は、通信線上の被切換信号（ｓｗｉｔｃｈｅｄ ｓｉｇｎａｌ）のための受信機に関する。

［発明の背景］
ローカル・ネットワークは、多くの場合、１組のノードがそれを介して通信する通信バスのような通信線を利用する。マスタ・ノードのドライバ・モジュールは、電力を通信線に印加する。当該ドライバ・モジュールを切り換え（スイッチングし）て、電力のステップ状の変化を通信線に生成して、信号を遠隔のスレーブ・ノードの受信機へ通信線を介して送信する。被切換電力信号は、通信線に接続されている多重化された遠隔ノードを作動し、そして通信線はまた、信号を遠隔ノードから中央処理装置へ戻すよう選択的に送信する。

そのようなバスは、例えば自動車で用いられている。当該バスは、電流がその中を流れる、単線か又は導体の撚り線対のいずれかを備え、当該対の導体間の密結合が、電磁干渉（「ＥＭＩ」）に対する感度、即ち、バスのワイヤに誘導される雑音の受信に対する感度を低減し、そしてそれらの電磁環境適合性（「ＥＭＣ」）を、即ち、バスのワイヤを流れる電流による寄生フィールドの放射を改善する。これら両方は、特に、自動車応用で重要なパラメータである。

歴史的には、自動車応用において、ドア施錠、座席位置決め、電気式ミラー、及び窓操作のような機能は、ワイヤ及びスイッチにより供給される直流電流により直接制御されていた。そのような機能は、今日、多重化されたコントローラ・エリア・ネットワーク（ＣＡＮ）においてセンサ及びアクチュエータと一緒にＥＣＵ（電子制御装置）により制御され得る。コントローラ・エリア・ネットワーク（ＣＡＮ）標準（ＩＳＯ１１８９８）は、電圧を例えば、２５０キロボーから１メガボーの周波数で、スイッチングすることにより、データを撚り線対ケーブルを介して多重化された受信機モジュールへ送信することを可能にする。受信機モジュールは、例えば、要求される機械的パワーを発生することにより機能を実行するアクチュエータ、又は測定を行い且つその結果をＥＣＵへバスを介して送信することにより、起動に対して応答するセンサであり得る。

ＣＡＮバスは、車両のシリアル・データ・バスとして用いるよう設計され、そして車両のＥＭＩ環境においてリアルタイム処理及び信頼性のある動作の要求を満足させ、コスト効果が良く、更に妥当なデータ帯域幅を提供する。しかしながら、本体のネットワークとＣＡＮバス・システムを介して直接接続することは、ノード当たりのコストが増加するので、また高い全体的ネットワーク・トラフィックが管理を極端に難しくすることがあるので、高価になる可能性がある。コストを低減するのを助けるため、論理的拡張は、ネットワークを階層的に構造化することである。

ＣＡＮ標準に対する変形は、ＬＩＮ（ローカル相互接続ネットワーク）サブバス標準（ＩＳＯ７４９８を参照）であり、それは、ローカル・ネットワーク・クラスタへの接続を提供するため、より低い速度で且つ単線バスに関するＣＡＮバスへの拡張である。ＬＩＮサブバス・システムは、単線実施（強化型ＩＳＯ９１４１）を用い、それは、製造及び部品コストを著しく低減することができる。部品コストは更に、スレーブ・ノードにおいて水晶又はセラミック共振器を用いない自己同期化により低減される。システムは、より柔軟でより低コストのシリコン実施のため大部分のマイクロコントローラにより共用される共通の汎用非同期受信機及び送信機シリアル通信インターフェース（ＵＡＲＴ／ＳＣＩ）ハードウエアに基づいている。

通信線バス又は類似の線のワイヤは、多くの場合、長く、そしてそれらのワイヤが接続される送信機に対して実質的な分布リアクタンス性負荷を与え、そして特にそれらの容量性負荷は、個々に変わっている場合がある。分布インピーダンスは、公称矩形状にスイッチングされたパルスの波先（ｗａｖｅ ｆｒｏｎｔｓ）に有限のスルー・レートを与える。従って、受信機がその受信機応答の正確なタイミングを保証するため正確に反復可能な信号レベルで応答することが重要である。これは、ＣＡＮバス及び他のシステムにとって重要であるが、しかしＬＩＮシステムの自己同期化の機能は、ＬＩＮ受信機の応答レベルが精密となることを特に重要にさせる。

また、システムのノードのスタンバイ電流が、特にそのようなシステムがバッテリ又は蓄電池により給電される場合、非常に低いことが重要である。従って、システムのノードは、電流消費が低減されるスタンバイの動作モードを有するが、しかしまた、ウエークアップ時間、即ち、ノードをスタンバイ・モードから動作モードへ移すのに要する時間が短いことが望ましい。その上、コストの要件は、重要であり、そしてノードの部品が出来るだけ小さいシリコン面積を用いることを望ましくする。従って、信号の波先を検出し、且つノードの主受信機の構成要素を活動状態にする（ｗａｋｅ ｕｐ）ため余分な受信機の部品を回避することが望ましい。

米国特許明細書Ｎｏ．６２８１７１４は、コンピュータ及び他の情報処理システムのための異なる受信機回路を開示するが、しかしシステムのノードのスタンバイ電流を低減することを可能にする通信バス・システムのための受信機を開示していない。

［発明の概要］
本発明は、添付の特許請求の範囲に記載されているように、通信線上のスイッチングされた信号（「被切換信号」）を受信する受信機を提供する。

［好適な実施形態の詳細な説明］
本発明の好適な応用はＬＩＮバスに対してものである。図１は、被切換信号を伝送する通信線１である典型的なＬＩＮバスの全体構造を示し、その被切換信号のプロトコルは、データ・バイト、セキュリティ及び誤り検出を定義する。ＬＩＮバスは、単一のチャネルを有する単一のワイヤ（単線）を備え、そして参照番号２、３、４及び５のようなノードに接続され、それらのノードのうちの１つのノードは、送信と受信とを行うことができるマスタ・ノードであり、そして他のノードは、受信のみを行うことができるスレーブ・ノードである。全てのノードは、送信タスク及び受信タスクに分割されるスレーブ通信タスクを含むのであるが、これに対してマスタ・ノードは、追加のマスタ送信タスクを含む。スレーブ・ノードは、そのスレーブ・ノードに水晶又はセラミック共振器を持たないで同期化される。このＬＩＮバスへの適用が本発明の好適な適用であるとはいえ、本発明はまた他の通信線に適用可能であることが認められるであろう。

物理的ＬＩＮバス媒体は、終端抵抗（プルアップ）６を介して正の電圧レベル（なお、自動車応用においては、典型的には正のバッテリ・ノードである。）に接続された単一のワイヤである。アイドル状態（通信パルスがディアサートされている状態）は、高（ハイ）又は退縮状態であり、そしてアクティブ状態（通信パルスがアサートされている状態）は、低（ロー）又は支配的状態である。
図２は、ＬＩＮバスのためのノード（マスタ又はスレーブ）における既知の受信機を示す。ＬＩＮバスは、入力信号を端子７に供給する。その端子７は、無線周波数干渉を除去するロー・パス・フィルタ８に接続されている。フィルタリングされた信号は、第１の受信機９及び第２の受信機１０に供給される。第１の受信機９は、パルスの波先の到着に対応する端子７での電圧の低減に比較的低い精度で応答する。第１の受信機９は、たとえノードのスタンバイ・モードにおいても、恒久的に給電されていて且つ動作状態にある。それは、低い休止電流で動作する。第２の受信機１０は、ＬＩＮ端子７から信号を受信するよう接続された１つの入力と、２つの抵抗１１と１２との間の接続点に接続された別の入力とを有する。当該２つの抵抗１１と１２とは、正の電源端子１３と接地１４との間に直列に接続されて、電圧分割器を形成する。受信機１０の出力は、ノード出力端子１５に接続され、そしてモニタ１６により活動状態に、又は不活動状態にされる。

動作において、第１の受信機９がパルスの始まりをＬＩＮ端子７で検出したとき、モニタ１６は、主受信機１０を活動状態にし、その主受信機１０は、抵抗１１及び１２により形成された電圧分割器からの信号と比較し、そしてロー・パス・フィルタ８からの信号が基準電圧より下に落ちたときに信号を出力端子１５上にアサートする。信号レベルが、図３に示されており、その図３には、ロー・パス・フィルタ８からの信号が参照番号１６で示され、電圧分割器１１及び１２により形成される基準スレッショルド電圧が参照番号１７で示され、そしてノード出力端子１５での出力信号が参照番号１８で示されている。ロー・パス・フィルタ８からの電圧が電圧分割器１１，１２からの電圧を再び超えたとき、第２の受信機１０は、上記パルスを出力端子１５上に再アサートし、そしてロー・パス・フィルタ８からの信号がディアサート・レベル（ｄｅ−ａｓｓｅｒｔ ｌｅｖｅｌ）に到達し且つそこにコード・フレームの長さより長い時間留まるとき、モニタ１６は、第２の受信機１０を再度活動状態にする。第２の受信機１０は、第１の受信機９より高い休止電流を用いるよう設計することができ、従って、それがスタンバイ・モードで不活動状態にされるので、より高い精度を持ち得る。

スタンバイ動作モードの使用は、電流消費を低減するが、しかし第１の受信機９によりウエークアップ（起動）される主受信機１０を有するアーキテクチャは、ウエークアップ時間を増大させる。また、２つの受信機の使用は、ノードの集積回路が用いるシリコンの面積を増大する。

図４は、本発明の第１の好適な実施形態に従ったノードを示す。当該ノードは、単一の受信機を備え、当該受信機は、高電圧部２０と低電圧部２１とを備える。高電圧部２０は、電圧／電流変換器２２及び２３、抵抗素子２４及び２５、及びスイッチ２６を備える。これらの構成要素は、Ｖ_ＳＵＰに近い又はそれに等しい電圧と接地に近い電圧との間でスイングする必要があり、従って、高電圧部品を用いて設計すること必要がある。一例として、自動車の応用においては、Ｖ_ＳＵＰは、１４ボルト最大又は４２ボルト最大のオーダであり得る。ノードの低電圧部２１は、例えば、３から５ボルトのオーダの実質的により低い電圧に唯耐えるよう設計された部品を用い得る。

電圧／電流変換器２２は、信号１７に対応するロー・パス・フィルタ８からの電圧Ｖ_ＬＩＮを、また電源端子１３からの電源電圧_ＶＳＵＰを受け取るよう接続され、そしてこれらの電圧の差（Ｖ_ＳＵＰ−Ｖ_ＬＩＮ）から小さいゲート−ソース・スレッショルド電圧Ｖ_ＴＰだけ減少した電圧に比例した電流Ｉ_ＩＮを発生する。電流Ｉ_ＩＮは、電圧／電流変換器２２における抵抗Ｒに逆比例する。電流Ｉ_ＩＮは、電界効果トランジスタ（ＦＥＴ）２７と値Ｒ_０の抵抗２８及び値Ｒ_ＨＹＳＴの抵抗２９との直列の組み合わせを通される。その機能が以下で説明される抵抗２９は、抵抗２８と接地端子１４との間に接続されている。ＦＥＴ２７と抵抗２８との接続点は、電圧Ｖ₋であり、そしてライン３０により、電圧比較器３１の１つの入力に接続されている。

電圧／電流変換器２３はまた、電源電圧Ｖ_ＳＵＰを受け取り、そしてＶ_ＳＵＰからゲート−ソース・スレッショルド電圧Ｖ_ＴＰの２倍の値だけ減少した電圧に比例し且つ２倍の抵抗値Ｒに逆比例する電流Ｉ_ＳＵＰを発生する。電流Ｉ_ＳＵＰは、スイッチ２６を通され、次いで、抵抗２８及び２９に類似しており且つそれぞれ抵抗値Ｒ_０及びＲ_ＨＹＳＴを有する抵抗３２及び３３の直列の組み合わせを通される。抵抗３３は、抵抗３２の一端を接地端子１４に接続し、そして抵抗３２の他端は、電圧Ｖ_＋を電圧比較器３１の第２の入力端子に供給するよう接続されている。電圧比較器３１の出力は、ノード出力端子１５に供給される。

電圧比較器３１は、スイッチ３５を介して端子３４からの供給電圧Ｖ_ＤＤにより給電される。なお、供給電圧Ｖ_ＤＤは、電源端子１３における電源電圧Ｖ_ＳＵＰより実質的に低い。

スイッチ２６及び３５は、ＦＥＴ２７と抵抗２８及び２９との直列の組み合わせの両端間の電圧により作動され、それにより、電流Ｉ_ＩＮが現れると直ぐに、スイッチ２６及び３５は、閉成される。このようにして、電流及び電圧を抵抗３２及び３３及び電圧比較器３１に印加することに対応して、休止電流は、非常に低いレベルであるが、しかし、ウエークアップ時間は、非常に短い。

いずれのヒステリシス・フィードバックが無い場合には、上記で説明した受信機は、入力信号レベルが基準レベルに近いとき小さい入力信号変動又は雑音に応答して２つの出力信号値間を上下（ｈｏｖｅｒ）、又は振動しがちであろう。これを避けるため、出力端子１５は、抵抗２８と２９との間の接続点か又は抵抗３２と３３との間の接続点かのいずれかを抵抗２４及び２５の直列の組み合わせに接続する双安定スイッチ３６を作動するよう接続される。なお、上記抵抗２４及び２５の直列の組み合わせの他方の端は、電源端子１３に接続される。抵抗３３及び２９の値Ｒ_ＨＹＳＴは、抵抗２４及び２５の値に対して小さいように選定される。

動作において、図５に示されるように、双安定スイッチ３６が接続され、それにより、電圧Ｖ₋が電圧Ｖ_＋を過ぎて増大するとき、双安定スイッチ３６が極を変えて、抵抗２４及び２５を抵抗２９に接続し、そして更に電圧Ｖ₋を増大し、抵抗２４及び２５を抵抗３３からその接続を切り、同時に電圧Ｖ_＋を低減する。その後、電圧Ｖ₋がＶ_＋の値を再び過ぎて低減するとき、双安定スイッチ３６は、極を変えて、抵抗２４及び２５を抵抗３３へ接続し、更に電圧Ｖ₋を低減し、そして電圧Ｖ_＋を増大する。

図４に示される受信機の好適な実現が、図６に示され、その図６では、類似の構成要素は、類似の参照番号を有する。ＮＰＮトランジスタ３７は、ロー・パス・フィルタ８と電源端子１３との間に接続され、そしてＮＰＮトランジスタ３８は、ロー・パス・フィルタ８と増幅器２２に対する入力との間に接続され、当該トランジスタ３７及び３８は、受信機の残りの部分をＬＩＮ端子７又は電源端子１３上の静電気放電から保護するよう働く。ロー・パス・フィルタ８からの信号は、ＮＰＮトランジスタ３７のベース及びエミッタを介して電流源３９に接続され、当該電流源３９は、ＬＩＮ信号がＶ_ＳＵＰのレベルでディアサート（ｄｅ−ａｓｓｅｒｔ）されたとき接地１４へ流れ下る電流を１マイクロアンペアに制限する。電圧／電流変換器２２は、ＰＭＯＳ・ＦＥＴ４０を備え、当該ＰＭＯＳ・ＦＥＴ４０のソースは、抵抗値Ｒの抵抗４１を介してＮＰＮトランジスタ３８のエミッタに接続され、そのＮＰＮトランジスタ３８のコレクタは、電源端子１３に接続され、そのベースは、そのコレクタへ短絡されている。抵抗４１とＮＰＮトランジスタ３８との間の接続点は、ＮＰＮトランジスタ３７のコレクタに接続されている。ＰＭＯＳ・ＦＥＴ４０のゲートは、ＮＰＮトランジスタ３７のエミッタと電流源３９との間の接続点に接続されている。ＰＭＯＳ・ＦＥＴ４０のドレーンは、ＮＭＯＳ・ＦＥＴであるトランジスタ２７のドレーンに接続され、そしてトランジスタ２７のソースは、抵抗２８に接続され、トランジスタ２７のゲートは、そのドレーンに短絡されている。

動作において、端子７におけるＬＩＮ信号がディアサートされるとき、ＮＰＮトランジスタ３７のベースに印加される電圧１７は、端子１３上の電源電圧Ｖ_ＳＵＰに近く、ＮＰＮトランジスタ３７は、導通しており、ＰＭＯＳ・ＦＥＴ４０のゲート上の電圧はまた、電源端子１３上の電圧に近く、そしてＰＭＯＳ・ＦＥＴ４０は、オフにスイッチングされる。ＮＰＮトランジスタ３７のベースでの信号１７が低減するとき、そのエミッタでの電圧がまた低減し、そして、ひとたび電源端子１３における電圧Ｖ_ＳＵＰからの差がＰＭＯＳ・ＦＥＴ４０のゲート−ソース・スレッショルド電圧Ｖ_ＴＰを超えると、ＰＭＯＳ・ＦＥＴ４０は、導通し始める。抵抗４１及びＦＥＴ４０及び２７及び抵抗２８及び２９を流れる電流は、抵抗４１の両端間の電圧、即ち、ＬＩＮ信号Ｖ_ＬＩＮと、電源電圧Ｖ_ＳＵＰからＰＭＯＳ・ＦＥＴ４０のスレッショルド電圧Ｖ_ＴＰだけ減少した電圧との差に比例する。

ＦＥＴ４０及び２７のドレーン同士の間の接続点は、電流が抵抗２８及び２９に流れると直ぐに、その結果生じる電圧がスイッチ２６及び３５を閉成するようスイッチ２６及び３５を作動するよう接続される。

電流変換器２３は、それぞれが抵抗値Ｒである２つの抵抗４２及び４３の直列の組み合わせと、それぞれがまた抵抗値Ｒである２つの抵抗４４及び４５の直列の組み合わせとを含み、これら２つの直列の組み合わせは、スイッチ２６と直列に接続され、そしてこれら２つの直列の組み合わせと直列接続のスイッチ２６とは、端子１３と１４との間に接続される。ＰＭＯＳ・ＦＥＴ４６のソースは抵抗４３と４４との間の接続点に接続され、ＰＭＯＳ・ＦＥＴ４６のドレーンは抵抗３２に接続され、そしてＰＭＯＳ・ＦＥＴ４０のゲートは抵抗４５とスイッチ２６との間の接続点に接続される。後者のスイッチ２６は、ＮＭＯＳ・ＦＥＴにより形成される。

ヒステリシス効果無しでの受信機の動作は、次の数式により表すことができる。即ち、

ここで、Ｉ_１は、抵抗４２及び４３に流れる電流であり、Ｉ_２は、抵抗４３及び４４に流れる電流である。
受信機がオンにされるとき、ＦＥＴ２６が導通し、ＰＭＯＳ・ＦＥＴ４６のゲートを接地に接続し、それによりＶ_ｇ＝０である。

ここで、Ｉ_ｓｕｐは、ＰＭＯＳ・ＦＥＴ４６のソース−ドレーン経路を流れる電流である。

ここで、Ｉ_ｉｎは、ＦＥＴ２７のソース−ドレーン経路を流れる電流である。

従って、抵抗２９及び３３に適用されるフィードバックにより導入されるヒステリシスの効果を別にして、

である。

上記で説明した実施形態においては、電圧／電流変換器２２は、受け取られた信号電圧レベルＶ_ＬＩＮの関数である入力電流Ｉ_ＩＮを発生する。電圧／電流変換器２３は、基準電圧レベル、即ち電源端子１３上の電源電圧Ｖ_ＳＵＰとの関数である基準電流Ｉ_ＳＵＰを発生する。電圧比較器３１は、一方では抵抗２８及び２９の両端間に、他方では抵抗３２及び３３の両端間に電流Ｉ_ＩＮ及びＩ_ＳＵＰのそれぞれにより発生された電圧の相対値に応答する。電圧比較器３１は、電源端子１３での電源電圧Ｖ_ＳＵＰと接地端子１４での接地との間における入力信号Ｖ_ＬＩＮのスイングより実質的に低い電圧Ｖ_ＤＤでの電力を供給される。

スイッチ３５は、受け取られた信号Ｖ_ＬＩＮがアサートされるとき電圧比較器３１を選択的に動作可能状態にする。再び、電流Ｉ_ＳＵＰ及びＩ_ＩＮは、受け取られた信号がアサートされたときのみ発生される。従って、受信機のこの部分の電力消費は、受け取られた信号がディアサートされたとき低減される。一方の抵抗２８及び２９の両端間に、他方の抵抗３２及び３３の両端間に発生されるそれぞれの電圧は、入力信号電圧レベルＶ_ＬＩＮのスイングより実質的に小さい。全てのこれらの構成要素は、受信機の低電圧部分２１に含まれる。

入力電流Ｉ_ＩＮは、受け取られた信号の相対電圧レベル及び前記の入力基準電圧レベルの関数として生成される。従って、電源電圧Ｖ_ＳＵＰの変動は、入力電流Ｉ_ＩＮが電源電圧Ｖ_ＳＵＰから直接発生された基準電流Ｉ_ＳＵＰと比較されるとき相殺（キャンセル）される。

図７は、本発明の別の実施形態を示す。図４から図６の実施形態においては、入力電圧は、基準電圧と電圧比較器により比較される。図７の実施形態においては、電流比較器が、入力電流Ｉ_ＩＮと基準電流との相対値同士を比較する。図７において、図６における対応の構成要素と類似する構成要素は、類似の参照番号を有する。

入力電圧／電流変換器２２は、電流Ｉ_ＩＮを電流ミラー４７に供給する。基準電圧／電流変換器２３は、基準電流Ｉ_ＳＵＰを電流ミラー４８に供給し、そして、図６の実施形態の抵抗４４及び４５の代わりに、ＦＥＴ４６のゲートは、電源端子１３に、電流を或る値Ｉ_Ｇに制限する電流源４９を介して接続される。

電流ミラー４７及び４８はそれぞれ、第１及び第２のＮＭＯＳ・ＦＥＴ５０及び５１を備える。それぞれのケースにおいて、電流ミラーへ入力された電流は、ＮＭＯＳ・ＦＥＴ５０のドレーン端子に通される。なお、ＮＭＯＳ・ＦＥＴ５０のソースは、接地端子１４に接続され、ＮＭＯＳ・ＦＥＴ５０のゲートは、そのドレーン端子に短絡される。ＮＭＯＳ・ＦＥＴ５１のソースはまた、それぞれのケースにおいて、接地端子１４に接続され、そして、ＮＭＯＳ・ＦＥＴ５１のゲートは、それぞれの第１のＦＥＴ５０のゲートに接続され、ＮＭＯＳ・ＦＥＴ５１のソースは、電流ミラーの出力電流を提供する。補償電流源５２及び５３は、電流ミラー４７及び４８のそれぞれのＮＭＯＳ・ＦＥＴ５１のドレーン−ソース経路に並列に接続されて、電流Ｉ_ＩＮ及びＩ_ＳＵＰの比較における不正確さの潜在的源を補正する補償電流を提供する。電流源５２は、Ｖ_ＴＰ／Ｒに等しい電流を発生する。ここで、Ｖ_ＴＰは、ＦＥＴ４０及び４６のゲート−ソース・スレッショルド電圧であり、Ｒは、抵抗４１、４２及び４３の抵抗値である。電流源５３は、Ｖ_ＴＰ／２Ｒに等しい電流を発生する。電流ミラー４７のＦＥＴ５１は、Ｉ_ＩＮに等しい出力電流を生成し、そして電流源５２と一緒に、電流Ｉ_２を電流比較器５４へ通す。同様に、電流ミラー４８のＦＥＴ５１は、Ｉ_ＳＵＰに等しい電流を生成し、当該電流は、電流源５３からの電流と組み合わされて、電流Ｉ_１を電流比較器５４へ通す。

電流比較器５４は、第１のＰＭＯＳ・ＦＥＴ５５を備え、そのＰＭＯＳ・ＦＥＴ５５のソースは、低電圧供給端子３４に接続され、そのＰＭＯＳ・ＦＥＴ５５のドレーンは、電流Ｉ_２を電流ミラー４７から受け取るよう接続されている。電流比較器５４はまた、ＰＭＯＳ・ＦＥＴ５６を備え、そのＰＭＯＳ・ＦＥＴ５５のソースは、低電圧供給端子３４に接続され、そのＰＭＯＳ・ＦＥＴ５６のドレーンは、電流Ｉ_１を電流ミラー４８から受け取るよう接続される。ＰＭＯＳ・ＦＥＴ５６のゲートは、そのドレーンに短絡され、そしてＦＥＴ５５及び５６のゲート同士は、共に接続されている。

動作において、端子７上の入力信号がディアサートされたとき、端子１３上の電源電圧とロー・パス・フィルタ８からの電圧レベルＶ_ＬＩＮとの差は、ＦＥＴ４０のソース−ゲート・スレッショルド電圧Ｖ_ＶＴより小さく、それにより電流Ｉ_ＩＮが０であり、そして電流Ｉ_２がまた実質的に０である。ＦＥＴ２６が、オフにされ、それによりＦＥＴ４６のゲートの電圧が、端子１３の電源電圧Ｖ_ＳＵＰまで上昇し、そしてＦＥＴ４６がまた、オフにされる。

入力電圧Ｖ_ＬＩＮが低減するにつれ、電流Ｉ_ＩＮが増大し始め、そしてＦＥＴ２６及び４６は、オンにされる。電流Ｉ_２が電流Ｉ_１より小さいままである限り、ＦＥＴ５５は、導通状態を維持され、そして電流ミラー４７のＦＥＴ５５及びＦＥＴ５１のドレーン同士の間の接続点での電圧は、端子３４の低い供給電圧に近い。電流Ｉ_２が電流Ｉ_１を超えるとき、ＦＥＴ５５がオフにされ、そしてＦＥＴ５６がオンにされ、ＦＥＴ５５と電流ミラー４７との間の接続点での電圧は、接地端子１４の電圧近くまで落ちる。

ヒステリシスは、インバータ５７により与えられ、当該インバータ５７の出力は、ノードの出力端子１５に出力インバータ５８を介して供給される。インバータ５７の出力は、ＰＭＯＳ・ＦＥＴ５９のゲートに接続され、そのＰＭＯＳ・ＦＥＴ５９のソースは、ＦＥＴ５５のドレーンに接続される。ＰＭＯＳ・ＦＥＴ５９のドレーンは、ＰＭＯＳ・ＦＥＴ６０のドレーンに接続され、そのＰＭＯＳ・ＦＥＴ６０は、低電圧端子３４に接続される。ＰＭＯＳ・ＦＥＴ６０のゲートは、ＰＭＯＳ・ＦＥＴ５５及び５６のゲートに接続される。

小さい電流Ｉ_ＳＥＴの電流源が、ＰＭＯＳ・ＦＥＴ５５のソースとドレーンとに跨って接続されて、電流を回路の開始時に与える。
ヒステリシス効果無しの受信機の動作は、次式により表すことができる。

ここで、Ｉ_ｖｔは、電流源５２の電流である。

従って、抵抗２９及び３３に印加されるフィードバックにより導入されるヒステリシスの効果は別として、

のとき、Ｉ_２＝Ｉ_１である。

図１は、本発明が適用され得る典型的なＬＩＮバス設備の概略図である。 図２は、ＬＩＮバスのための既知の受信機の概略図である。 図３は、図１のＬＩＮバス設備の動作で現れる信号の図である。 図４は、一例として与えられた、本発明の一実施形態に従ったＬＩＮバスのための受信機の概略図である。 図５は、図４の受信機の動作で現れる信号の図である。 図６は、図４の受信機をより詳細に示す図である。 図７は、一例として与えられた、本発明の別の実施形態に従ったＬＩＮバスのための受信機の概略図である。

Claims (12)

1. 第１の電圧レベル（Ｖ_SUP）と第２の電圧レベル（接地）との間で変化する被切換信号を通信線（１）上で受信する受信機であって、前記の受信された信号の電圧レベル（Ｖ_LIN）と入力基準電圧レベル（Ｖ_SUP）との相対値に応答する比較器手段（３１，５４）を備える前記受信機において、
   前記比較器手段（３１，５４）が、
   前記の受信された信号がアサートされたとき選択的に動作可能となって、前記の受信された信号の電圧レベル（Ｖ_LIN）の関数である入力電流（Ｉ_IN）と、前記入力基準電圧レベル（Ｖ_SUP）の関数である基準電流（Ｉ_SUP）とを生成する電流発生手段（４０，４１）と、
   前記入力電流（Ｉ_IN）と前記基準電流（Ｉ_SUP）との相対値に応答する出力手段（２８，３２，３１；５５，５６）とを備え、
   前記出力手段（２８，３２，３１；５５）が、前記第１の電圧レベル（Ｖ_SUP）と第２の電圧レベル（接地）との差より実質的に低い電圧（Ｖ_DD）で電力を供給される
   ことを特徴とする受信機。
2. 前記出力手段（２８，３２，３１；５５，５６）が、前記の受信された信号がアサートされたとき選択的に動作可能である請求項１記載の受信機。
3. 前記比較器手段（３１，５４）が、前記入力電流（Ｉ_IN）に応答して、前記の受信された信号がディアサートされたとき前記比較器手段の電力消費を低減するスイッチ手段（２６，３５，４６）を備える請求項１又は２記載の受信機。
4. 前記の受信された信号の電圧レベル（Ｖ_LIN）が、前記の受信された信号がディアサートされたとき前記入力基準電圧（Ｖ_SUP）に実質的に等しく、また前記の受信された信号がアサートされたとき比較的小さい請求項１から３のいずれか一項に記載の受信機。
5. 前記電流発生手段（４０，４１）が、前記の受信された信号がアサートされたとき前記入力電流（Ｉ_IN）を前記の受信された信号の相対的電圧レベル（Ｖ_LIN）及び前記入力基準電圧レベル（Ｖ_SUP）の関数として生成するよう構成されている請求項１から４のいずれか一項に記載の受信機。
6. 前記電流発生手段（４０，４１）が、
   前記の受信された信号がアサートされたとき高インピーダンスを与える電流増幅器要素（３７）と直列接続の電流リミタ（３９）を含む入力段（２２）と、
   前記の受信された信号がアサートされたとき前記入力電流（Ｉ_IN）を前記の受信された信号の電圧レベル（Ｖ_LIN）の関数として通す入力信号変換器段（４０，４１）と
   を備える請求項１から５のいずれか一項に記載の受信機。
7. 前記入力信号変換器段（４０，４１）が、抵抗素子（４１）を備え、
   前記入力段が、前記の受信された信号がアサートされたとき前記の受信された信号の電圧レベル（Ｖ_LIN）と前記抵抗素子にまたがる前記入力基準電圧レベル（Ｖ_SUP）との差の関数である電圧を印加するよう構成されている
   請求項６記載の受信機。
8. 前記電流発生手段（４０，４１）が、前記の受信された信号（Ｖ_LIN）がアサートされたとき前記基準電流（Ｉ_SUP）を前記入力基準電圧レベル（Ｖ_SUP）の関数として通す基準変換器段（２３）を備え、
   前記基準変換器段が、抵抗素子（４２，４３）を備え、
   前記入力基準電圧レベルが、前記の受信された信号がアサートされたとき前記抵抗素子（４２，４３）の両端間に印加される
   請求項７記載の受信機。
9. 前記入力信号変換器段（２２）及び前記基準変換器段（２３）が、前記抵抗素子（４１，４２，４３）の両端間に印加された電圧を変更する類似のスレッショルド電圧（Ｖ_TP）を与える請求項８記載の受信機。
10. 前記出力手段が、前記入力電流（Ｉ_IN）及び前記基準電流（Ｉ_SUP）のそれぞれを受け取る比較器の抵抗素子（２８，３２）と、前記の比較器の抵抗素子（２８，３２）の両端間に生成された電圧の相対値に応答する電圧比較器手段（３１）とを備え、
    前記の比較器の抵抗素子の両端間に生成される前記電圧（Ｖ_＋，Ｖ₋）が、前記第１の電圧レベルと第２の電圧レベルとの差より実質的に小さい
    請求項１から９のいずれか一項に記載の受信機。
11. 前記出力手段が、前記入力電流及び前記基準電流の相対値に応答する電流比較器手段（５４）を備え、
    前記電流比較器手段において生成される電圧が、前記第１の電圧レベルと第２の電圧レベルとの差より実質的に小さい
    請求項１から７のいずれか一項に記載の受信機。
12. 前記出力手段が、当該出力手段の応答を前記相対値へ変更することにより、入力の小さい変化に応答した前記比較器手段（３１，５４）の振動を回避するヒステリシス手段（２４，２５，２９，３３，３６；５９，６０）を備える請求項１から１１のいずれか一項に記載の受信機。

Images