JP4328295B2 - 通信線上の被切換信号のための受信機 - Google Patents
通信線上の被切換信号のための受信機 Download PDFInfo
- Publication number
- JP4328295B2 JP4328295B2 JP2004539035A JP2004539035A JP4328295B2 JP 4328295 B2 JP4328295 B2 JP 4328295B2 JP 2004539035 A JP2004539035 A JP 2004539035A JP 2004539035 A JP2004539035 A JP 2004539035A JP 4328295 B2 JP4328295 B2 JP 4328295B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- receiver
- voltage
- input
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0294—Provision for current-mode coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Description
本発明は、通信線上の被切換信号(switched signal)のための受信機に関する。
ローカル・ネットワークは、多くの場合、1組のノードがそれを介して通信する通信バスのような通信線を利用する。マスタ・ノードのドライバ・モジュールは、電力を通信線に印加する。当該ドライバ・モジュールを切り換え(スイッチングし)て、電力のステップ状の変化を通信線に生成して、信号を遠隔のスレーブ・ノードの受信機へ通信線を介して送信する。被切換電力信号は、通信線に接続されている多重化された遠隔ノードを作動し、そして通信線はまた、信号を遠隔ノードから中央処理装置へ戻すよう選択的に送信する。
本発明は、添付の特許請求の範囲に記載されているように、通信線上のスイッチングされた信号(「被切換信号」)を受信する受信機を提供する。
本発明の好適な応用はLINバスに対してものである。図1は、被切換信号を伝送する通信線1である典型的なLINバスの全体構造を示し、その被切換信号のプロトコルは、データ・バイト、セキュリティ及び誤り検出を定義する。LINバスは、単一のチャネルを有する単一のワイヤ(単線)を備え、そして参照番号2、3、4及び5のようなノードに接続され、それらのノードのうちの1つのノードは、送信と受信とを行うことができるマスタ・ノードであり、そして他のノードは、受信のみを行うことができるスレーブ・ノードである。全てのノードは、送信タスク及び受信タスクに分割されるスレーブ通信タスクを含むのであるが、これに対してマスタ・ノードは、追加のマスタ送信タスクを含む。スレーブ・ノードは、そのスレーブ・ノードに水晶又はセラミック共振器を持たないで同期化される。このLINバスへの適用が本発明の好適な適用であるとはいえ、本発明はまた他の通信線に適用可能であることが認められるであろう。
図2は、LINバスのためのノード(マスタ又はスレーブ)における既知の受信機を示す。LINバスは、入力信号を端子7に供給する。その端子7は、無線周波数干渉を除去するロー・パス・フィルタ8に接続されている。フィルタリングされた信号は、第1の受信機9及び第2の受信機10に供給される。第1の受信機9は、パルスの波先の到着に対応する端子7での電圧の低減に比較的低い精度で応答する。第1の受信機9は、たとえノードのスタンバイ・モードにおいても、恒久的に給電されていて且つ動作状態にある。それは、低い休止電流で動作する。第2の受信機10は、LIN端子7から信号を受信するよう接続された1つの入力と、2つの抵抗11と12との間の接続点に接続された別の入力とを有する。当該2つの抵抗11と12とは、正の電源端子13と接地14との間に直列に接続されて、電圧分割器を形成する。受信機10の出力は、ノード出力端子15に接続され、そしてモニタ16により活動状態に、又は不活動状態にされる。
受信機がオンにされるとき、FET26が導通し、PMOS・FET46のゲートを接地に接続し、それによりVg=0である。
ヒステリシス効果無しの受信機の動作は、次式により表すことができる。
Claims (12)
- 第1の電圧レベル(VSUP)と第2の電圧レベル(接地)との間で変化する被切換信号を通信線(1)上で受信する受信機であって、前記の受信された信号の電圧レベル(VLIN)と入力基準電圧レベル(VSUP)との相対値に応答する比較器手段(31,54)を備える前記受信機において、
前記比較器手段(31,54)が、
前記の受信された信号がアサートされたとき選択的に動作可能となって、前記の受信された信号の電圧レベル(VLIN)の関数である入力電流(IIN)と、前記入力基準電圧レベル(VSUP)の関数である基準電流(ISUP)とを生成する電流発生手段(40,41)と、
前記入力電流(IIN)と前記基準電流(ISUP)との相対値に応答する出力手段(28,32,31;55,56)とを備え、
前記出力手段(28,32,31;55)が、前記第1の電圧レベル(VSUP)と第2の電圧レベル(接地)との差より実質的に低い電圧(VDD)で電力を供給される
ことを特徴とする受信機。 - 前記出力手段(28,32,31;55,56)が、前記の受信された信号がアサートされたとき選択的に動作可能である請求項1記載の受信機。
- 前記比較器手段(31,54)が、前記入力電流(IIN)に応答して、前記の受信された信号がディアサートされたとき前記比較器手段の電力消費を低減するスイッチ手段(26,35,46)を備える請求項1又は2記載の受信機。
- 前記の受信された信号の電圧レベル(VLIN)が、前記の受信された信号がディアサートされたとき前記入力基準電圧(VSUP)に実質的に等しく、また前記の受信された信号がアサートされたとき比較的小さい請求項1から3のいずれか一項に記載の受信機。
- 前記電流発生手段(40,41)が、前記の受信された信号がアサートされたとき前記入力電流(IIN)を前記の受信された信号の相対的電圧レベル(VLIN)及び前記入力基準電圧レベル(VSUP)の関数として生成するよう構成されている請求項1から4のいずれか一項に記載の受信機。
- 前記電流発生手段(40,41)が、
前記の受信された信号がアサートされたとき高インピーダンスを与える電流増幅器要素(37)と直列接続の電流リミタ(39)を含む入力段(22)と、
前記の受信された信号がアサートされたとき前記入力電流(IIN)を前記の受信された信号の電圧レベル(VLIN)の関数として通す入力信号変換器段(40,41)と
を備える請求項1から5のいずれか一項に記載の受信機。 - 前記入力信号変換器段(40,41)が、抵抗素子(41)を備え、
前記入力段が、前記の受信された信号がアサートされたとき前記の受信された信号の電圧レベル(VLIN)と前記抵抗素子にまたがる前記入力基準電圧レベル(VSUP)との差の関数である電圧を印加するよう構成されている
請求項6記載の受信機。 - 前記電流発生手段(40,41)が、前記の受信された信号(VLIN)がアサートされたとき前記基準電流(ISUP)を前記入力基準電圧レベル(VSUP)の関数として通す基準変換器段(23)を備え、
前記基準変換器段が、抵抗素子(42,43)を備え、
前記入力基準電圧レベルが、前記の受信された信号がアサートされたとき前記抵抗素子(42,43)の両端間に印加される
請求項7記載の受信機。 - 前記入力信号変換器段(22)及び前記基準変換器段(23)が、前記抵抗素子(41,42,43)の両端間に印加された電圧を変更する類似のスレッショルド電圧(VTP)を与える請求項8記載の受信機。
- 前記出力手段が、前記入力電流(IIN)及び前記基準電流(ISUP)のそれぞれを受け取る比較器の抵抗素子(28,32)と、前記の比較器の抵抗素子(28,32)の両端間に生成された電圧の相対値に応答する電圧比較器手段(31)とを備え、
前記の比較器の抵抗素子の両端間に生成される前記電圧(V+,V−)が、前記第1の電圧レベルと第2の電圧レベルとの差より実質的に小さい
請求項1から9のいずれか一項に記載の受信機。 - 前記出力手段が、前記入力電流及び前記基準電流の相対値に応答する電流比較器手段(54)を備え、
前記電流比較器手段において生成される電圧が、前記第1の電圧レベルと第2の電圧レベルとの差より実質的に小さい
請求項1から7のいずれか一項に記載の受信機。 - 前記出力手段が、当該出力手段の応答を前記相対値へ変更することにより、入力の小さい変化に応答した前記比較器手段(31,54)の振動を回避するヒステリシス手段(24,25,29,33,36;59,60)を備える請求項1から11のいずれか一項に記載の受信機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20020292355 EP1404078A1 (en) | 2002-09-25 | 2002-09-25 | Receiver for a switched signal on a communication line |
PCT/EP2003/010714 WO2004030298A1 (en) | 2002-09-25 | 2003-09-24 | Receiver for a switched signal on a communication line |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006500839A JP2006500839A (ja) | 2006-01-05 |
JP4328295B2 true JP4328295B2 (ja) | 2009-09-09 |
Family
ID=31970479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004539035A Expired - Fee Related JP4328295B2 (ja) | 2002-09-25 | 2003-09-24 | 通信線上の被切換信号のための受信機 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7414439B2 (ja) |
EP (1) | EP1404078A1 (ja) |
JP (1) | JP4328295B2 (ja) |
KR (1) | KR100937344B1 (ja) |
AU (1) | AU2003267415A1 (ja) |
WO (1) | WO2004030298A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1307537C (en) * | 1987-12-23 | 1992-09-15 | Jay E. Wrobel | N-naphthoylglycines as aldose reductase inhibitors |
EP1404078A1 (en) * | 2002-09-25 | 2004-03-31 | Motorola, Inc. | Receiver for a switched signal on a communication line |
US7567105B2 (en) * | 2004-12-28 | 2009-07-28 | Texas Instruments Incorporated | High speed controller area network receiver having improved EMI immunity |
US8508282B2 (en) | 2006-02-09 | 2013-08-13 | Freescale Semiconductor, Inc. | LIN bus network, integrated circuit and method of communicating thereon |
US7539888B2 (en) * | 2006-03-31 | 2009-05-26 | Freescale Semiconductor, Inc. | Message buffer for a receiver apparatus on a communications bus |
DE602007010794D1 (de) | 2006-08-30 | 2011-01-05 | Nxp Bv | Schaltkreisanordnung, lokales interconnect-netzwerk mit einer solchen schaltkreisanordnung sowie verokalen interconnect-netzwerks |
DE102007019356A1 (de) * | 2007-04-23 | 2008-10-30 | Micronas Gmbh | LIN-Receiver |
WO2010013096A1 (en) * | 2008-07-31 | 2010-02-04 | Freescale Semiconductor, Inc. | Communications module apparatus, integrated circuit and method of communicating data |
US8304929B2 (en) | 2009-06-18 | 2012-11-06 | Lear Corporation | Inverter with network interface |
CN103064815B (zh) * | 2012-12-29 | 2015-09-02 | 广东志成冠军集团有限公司 | 一种单spi总线控制多can接口的控制方法 |
US9735820B2 (en) * | 2013-03-15 | 2017-08-15 | Microchip Technology Incorporated | Multi-current harmonized paths for low power local interconnect network (LIN) receiver |
US10169278B2 (en) * | 2013-07-31 | 2019-01-01 | Infineon Technologies Ag | LIN bus module |
CN103607337B (zh) * | 2013-12-04 | 2017-01-25 | 中国科学院上海微***与信息技术研究所 | 一种总线信号接收器 |
US9166646B1 (en) * | 2014-08-25 | 2015-10-20 | Nxp B.V. | Transceiver circuit and method for operating a transceiver circuit |
US10523461B2 (en) * | 2017-11-20 | 2019-12-31 | Semiconductor Components Industries, Llc | LIN-compatible fast-data bus |
JP7236866B2 (ja) * | 2019-01-17 | 2023-03-10 | 日清紡マイクロデバイス株式会社 | Lin受信機 |
CN114944849B (zh) * | 2022-05-16 | 2024-06-21 | 青岛建邦汽车科技股份有限公司 | 一种单线通讯电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3446129C2 (de) * | 1984-12-18 | 1992-07-23 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Überwachung der Stromversorgung eines elektrischen Verbrauchers |
US4827205A (en) * | 1987-12-21 | 1989-05-02 | Pitney Bowes Inc. | On-chip voltage supply regulator |
US5432817A (en) * | 1992-09-28 | 1995-07-11 | Corporation Chrysler | Vehicle communications network transceiver, ground translation circuit therefor |
JP3131937B2 (ja) * | 1993-10-05 | 2001-02-05 | 株式会社デンソー | アナログ・デジタル変換器 |
US6281714B1 (en) * | 1997-06-25 | 2001-08-28 | Sun Microsystems, Inc. | Differential receiver |
EP1404078A1 (en) * | 2002-09-25 | 2004-03-31 | Motorola, Inc. | Receiver for a switched signal on a communication line |
-
2002
- 2002-09-25 EP EP20020292355 patent/EP1404078A1/en not_active Withdrawn
-
2003
- 2003-09-24 JP JP2004539035A patent/JP4328295B2/ja not_active Expired - Fee Related
- 2003-09-24 WO PCT/EP2003/010714 patent/WO2004030298A1/en active Application Filing
- 2003-09-24 AU AU2003267415A patent/AU2003267415A1/en not_active Abandoned
- 2003-09-24 US US10/528,955 patent/US7414439B2/en not_active Expired - Fee Related
- 2003-09-24 KR KR1020057005268A patent/KR100937344B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20060039504A1 (en) | 2006-02-23 |
KR20050071516A (ko) | 2005-07-07 |
WO2004030298A1 (en) | 2004-04-08 |
AU2003267415A1 (en) | 2004-04-19 |
JP2006500839A (ja) | 2006-01-05 |
EP1404078A1 (en) | 2004-03-31 |
KR100937344B1 (ko) | 2010-01-20 |
US7414439B2 (en) | 2008-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4328295B2 (ja) | 通信線上の被切換信号のための受信機 | |
JP4215134B2 (ja) | 対称な差分出力信号を持つcanバスドライバ | |
US5942921A (en) | Differential comparator with an extended input range | |
US5550496A (en) | High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications | |
JP4212896B2 (ja) | 電流源を有し負荷変動に対して低感度なラインドライバ | |
US10923297B2 (en) | Switch monitoring device, switch state detection circuit, and a vehicle-mounted switch system | |
US9735820B2 (en) | Multi-current harmonized paths for low power local interconnect network (LIN) receiver | |
US7940102B2 (en) | Edge rate control for I2C bus applications | |
US7930461B2 (en) | Interface circuit | |
US20020125942A1 (en) | Comparator circuit | |
US6747498B1 (en) | CAN receiver wake-up circuit | |
WO2018020783A1 (ja) | リンギング抑制回路 | |
US5990701A (en) | Method of broadly distributing termination for buses using switched terminators | |
JP2015015643A (ja) | 信号伝達回路 | |
EP2099184A1 (en) | Driver arrangement and signal generation method | |
JP2006505164A (ja) | 通信線上の制御された形状の被切換信号のための送信機 | |
CN113659525A (zh) | 用于总线接口装置的负电压保护 | |
WO2019067150A1 (en) | ELECTRIC POWER DISCHARGE TRANSMITTER | |
WO2018020782A1 (ja) | リンギング抑制回路 | |
US10594509B2 (en) | Oscillator, transmission/reception device for a bus system and method for generating a clock frequency using the oscillator | |
JPH0964826A (ja) | データ通信装置 | |
US8174294B1 (en) | Configurable buffer circuits and methods | |
US11515876B2 (en) | Driver for a shared bus, in particular a LIN bus | |
CN113037272A (zh) | 总线驱动装置 | |
JP2000307413A (ja) | 電圧変換回路及び通信回路網 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |