JP4328084B2 - 昇圧制御回路 - Google Patents
昇圧制御回路 Download PDFInfo
- Publication number
- JP4328084B2 JP4328084B2 JP2002342076A JP2002342076A JP4328084B2 JP 4328084 B2 JP4328084 B2 JP 4328084B2 JP 2002342076 A JP2002342076 A JP 2002342076A JP 2002342076 A JP2002342076 A JP 2002342076A JP 4328084 B2 JP4328084 B2 JP 4328084B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- voltage
- output
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【発明の属する技術分野】
本発明は、昇圧回路の出力電圧を所定電圧になるよう制御する昇圧制御回路に関するものである。
【0002】
近年、電子機器の多様化、高性能化、低価格化が求められており、それに用いられる半導体装置(LSI)は高速化や回路面積の縮小化を図ることが必要になっている。フラッシュメモリやEEPROM等は、回路内部で電源電圧以上の高電圧を必要とするため、昇圧回路を内蔵しているものがある。それらの半導体記憶装置において、データの書き込み時や消去時には昇圧回路による高電圧でワード線を駆動するが、昇圧動作により生じるリップルがワード線に伝達されると、半導体記憶装置が誤動作してしまう。そのため、昇圧回路におけるリップルを抑制する技術が要求されている。
【0003】
【従来の技術】
図8には、半導体記憶装置の書き込み電圧を生成する昇圧回路の従来例を示す。
【0004】
昇圧回路1において、電源Vccと出力端子OUTとの間には、多数段(図では6段)のNチャネルMOSトランジスタTr1〜Tr6が直列に接続され、各トランジスタTr1〜Tr6のゲートはそのドレインに接続されている。
【0005】
各トランジスタTr1〜Tr5のソースは容量C1〜C5の一方の端子に接続され、電源Vcc側から奇数段目の各容量C1、C3,C5の他方の端子には第1クロックφ1が入力され偶数段目の各容量C2,C4の他方の端子には第2クロックφ2が入力されている。
【0006】
図9に示すように、第1クロックφ1及び第2クロックφ2は、それぞれのオン期間が重ならないように交互にオンする信号である。なお、各クロックφ1,φ2の電位レベルは、オン時がVccであり、オフ時が0Vである。
【0007】
図8の昇圧回路1において、各トランジスタTr1〜Tr6はそれぞれダイオードとして機能するように接続(ダイオード接続)されている。そのため、電源Vcc側から出力端子OUT側への電荷は移動するが、出力端子OUT側から電源Vcc側へ電荷は移動しない。
【0008】
昇圧回路1に第1及び第2クロックφ1,φ2を与えつづけると、出力端子OUTの電圧は6Vcc−6Vthに収束する。なお、Vthは各トランジスタのしきい値電圧である。
【0009】
具体的には、初段のトランジスタTr1のソース電位は、第1クロックφ1の入力により、Vcc−Vthの電位から2Vcc−Vthの電位に昇圧され、それにより、2段目のトランジスタTr2がオンして該トランジスタTr2のソース電位は、2Vcc−2Vthの電位になる。その後、第2クロックφ2の入力により、2段目のトランジスタTr2のソース電位は、2Vcc−2Vthの電位から3Vcc−2Vthの電位に昇圧され、3段目のトランジスタTr3がオンして該トランジスタTr3のソース電位は、3Vcc−3Vthの電位になる。以降同様に、第1,第2クロックφ1,φ2の入力によって、各トランジスタのソース電位が昇圧されることで、最終段のトランジスタTr6のソース電位、すなわち、出力端子OUTの電位が6Vcc−6Vthに昇圧される。
【0010】
このような構成を採用した昇圧回路は、特許文献1や特許文献2等に開示されている。
図8の回路構成では、その出力電圧は、直列接続されるトランジスタの段数nに応じたn(Vcc−Vth)の電圧値になり、任意の電圧値を得ることができない。そのため、図10に示すように、昇圧回路1の出力電圧Voutを監視する電圧監視回路2と出力電圧Voutを降圧するためのトランジスタTr11とを設けることで、任意の電圧値を得るようにした制御回路が実用化されている。
【0011】
電圧監視回路2には、直列接続された2つの容量C11,C12と、スイッチS1と、オペアンプ3とが備えられている。電圧監視回路2において、容量C11と容量C12の接続点はスイッチS1を介してグランドに接続される。具体的に、昇圧回路1が昇圧動作を開始する前には、スイッチS1がオンされることで容量C11,C12の接続点がグランド電位とされる。この電圧監視回路2において、各容量C11,C12は、昇圧回路1の出力電圧Voutを分圧するために設けられており、昇圧動作の開始前には容量C11,C12による分圧電圧がグランド電位に初期化される。そして、その初期化後において、スイッチS1がオフされた後に、昇圧回路1の昇圧動作が開始され、出力電圧Voutが上昇される。
【0012】
昇圧回路1の出力電圧Voutは各容量C1,C2によって分圧され、その分圧電圧(容量C11,C12の接続点の電圧)がオペアンプ3の非反転入力端子に入力されるとともに基準電圧e1がオペアンプ3の反転入力端子に入力される。
【0013】
オペアンプ3は容量C11,C12による分圧電圧と基準電圧e1とを比較し、その比較結果に応じた電位レベルの信号を出力する。そして、そのオペアンプ3の出力信号N0がトランジスタTr11のゲートに入力される。トランジスタTr11のドレインには出力電圧Voutが供給され、そのトランジスタTr11のソースはグランドに接続されている。
【0014】
電圧監視回路2における各容量C11,C12と基準電圧e1に基づいて出力電圧Voutが所望の電圧値になるように設定される。すなわち、出力電圧Voutが所望の電圧値以上になると、オペアンプ3の出力電圧(出力信号N0の電位レベル)が上昇してトランジスタTr11がオンする。これにより、出力電圧Voutが所望の電圧値以下に低下して、オペアンプ3の出力電圧が下がりトランジスタTr11がオフする。
【0015】
図11は、図10の制御回路における昇圧動作を示すタイミングチャートである。なお、図11には、出力電圧Vout、第1及び第2クロックφ1,φ2、及び電圧監視回路2の出力信号N0を示している。
【0016】
第1及び第2クロックφ1,φ2の入力に伴い、昇圧回路1において昇圧動作が行われ、出力電圧Voutが徐々に上昇される(図11の昇圧期間tp)。ここで、所望の電圧値まで出力電圧Voutが上昇すると、電圧監視回路2は、それ以上に出力電圧Voutが上昇しないようにトランジスタTr11をオンする。そして、出力電圧Voutが所望の電圧値以下になると、電圧監視回路2はトランジスタTr11をオフする。その後、昇圧回路1の昇圧動作により出力電圧Voutが上昇されたときにも、トランジスタTr11がオンして電圧を下げる。このような動作が繰り返されることにより、出力電圧Voutは所望の電圧値にほぼ保たれる。なお、出力電圧Voutが定電圧に保たれている期間では、出力信号N0の電位レベルは、トランジスタTr11のしきい値電圧Vtの近辺で上下に振れる。
【0017】
上記のような昇圧回路1を用いる場合、クロックφ1,φ2に同期して出力電圧Voutにリップルが発生してしまうことが知られている。
なお、昇圧回路1のリップルを抑制する技術としては、特許文献3〜特許文献7等に開示されている。
【0018】
【特許文献1】
特開平10−208488号公報
【特許文献2】
特開2002−247838号公報
【特許文献3】
特開昭63−290159号公報
【特許文献4】
特開平4−304161号公報
【特許文献5】
特開平9−294367号公報
【特許文献6】
特開2000−331489号公報
【特許文献7】
特開平2001−268894号公報
【0019】
【発明が解決しようとする課題】
ところで、従来では、昇圧回路1における出力電圧Voutのリップルを抑制するために、図12に示すように、昇圧回路1の出力に容量Cと抵抗Rとからなるローパスフィルタ4を設けるなどの対策を施すようにしていた。リップルを確実に除去するためにはローパスフィルタ4の時定数(容量C,抵抗R)を大きくする必要があるが、それにより、昇圧時間(図11の期間tp)が長くなるといった問題が生じてしまう。さらに、ローパスフィルタ4の容量Cを形成するために、大きな面積が必要となるため、回路面積の縮小化を図ることができなくなる。
【0020】
また、出力電圧Voutのリップルを抑制するために、昇圧回路1自体の駆動能力を小さくする方法も考えられるが、その場合も、昇圧時間が長くなるといった問題が生じる。
【0021】
本発明は上記問題点を解決するためになされたものであって、その目的は、昇圧時間を長くすることなく、出力電圧のリップルを低減することができる昇圧制御回路を提供することにある。
【0022】
【課題を解決するための手段】
本発明は、直列に接続された複数の整流素子と該各整流素子の接続部に接続され昇圧のための電荷を蓄積する複数の容量とを有し、入力されるクロックに基づいて前記容量の電荷を前記整流素子を介して出力端子側に移動させ出力電圧の昇圧を行う昇圧回路と、前記昇圧回路の出力電圧を監視して所定電圧になるよう制御する電圧監視回路とを備える。
【0023】
請求項1,5,7に記載の発明によれば、クロックを昇圧回路に伝達するためのバッファが設けられ、該バッファは、クロックの駆動能力を変更可能に形成されている。そして、出力電圧が所定電圧に達したとき、電圧監視回路から出力される出力信号に基づいて、バッファの駆動能力が低下される。この場合、昇圧回路の昇圧動作により出力電圧が所定電圧に達するまでは、バッファの駆動能力は大きく、該バッファにて駆動されるクロックによって出力電圧の昇圧が迅速に行われる。一方、出力電圧が所定電圧まで上昇すると、バッファの駆動能力が低下されるため、出力電圧に生じるリップルが抑制される。
また、請求項1,7に記載の発明によれば、バッファは、2つのPチャネルMOSトランジスタを含み、その一方をオフすることにより、クロックの駆動能力が低下される。
【0024】
請求項2,3,6,9に記載の発明によれば、出力電圧に生じるリップルを除去するためにローパスフィルタが設けられる。そのローパスフィルタは抵抗と容量とからなり、第2スイッチにより抵抗値を変更可能に形成されている。そして、出力電圧が所定電圧に達したとき、電圧監視回路から出力される出力信号に基づいて、第2スイッチが制御されてローパスフィルタの抵抗値が増加される。この場合、昇圧回路の昇圧動作により出力電圧が所定電圧に達するまでは、ローパスフィルタの抵抗値が小さい(時定数が小さい)ので、出力電圧の昇圧が迅速に行われる。一方、出力電圧が所定電圧まで上昇すると、ローパスフィルタの抵抗値が大きく(時定数が大きく)なるため、出力電圧に生じるリップルが抑制される。
また、請求項2,3,9に記載の発明によれば、第2スイッチは、ローパスフィルタにおいて直列接続された2つの抵抗のうちの一方の抵抗における両端を短絡するものであり、オン状態のスイッチをオフすることにより抵抗値が増加される。
【0025】
請求項2,4,6に記載の発明によれば、昇圧回路における容量は、スイッチにより容量値を変更可能に形成されている。そして、出力電圧が所定電圧に達したとき、電圧監視回路から出力される出力信号に基づいて、スイッチが制御され容量値が減少される。この場合、昇圧回路の昇圧動作により出力電圧が所定電圧に達するまでは、昇圧のために利用される容量値が大きく、出力電圧の昇圧が迅速に行われる。一方、出力電圧が所定電圧まで上昇すると、昇圧回路の容量値が減少されるため、出力電圧に生じるリップルが抑制される。
【0026】
請求項8に記載の発明によれば、昇圧回路における容量としては、整流素子に直接接続される第1容量と、スイッチを介して整流素子に接続される第2容量と含む。そして、そのスイッチをオフすることにより、整流素子から第2容量が切り離されて昇圧のために使用される容量値が減少される。
【0028】
【発明の実施の形態】
(第1実施形態)
以下、本発明を具体化した第1実施形態を図面に従って説明する。
【0029】
図1には、本実施形態の昇圧制御回路11を示している。この昇圧制御回路11は、フラッシュメモリやEEPROM等の半導体記憶装置に用いられるものである。昇圧制御回路11は、図示しない内部回路(例えば、ワード線ドライブ回路、メモリセルアレイ等)とともに1チップの半導体集積回路装置上に搭載されており、電源Vccから昇圧した出力電圧Voutを内部回路に供給するよう構成されている。尚、図1において、従来例と同様の構成(昇圧回路1、電圧監視回路2、トランジスタTr11の構成)については同一の符号を付してその説明を一部省略する。
【0030】
昇圧制御回路11は、昇圧回路1、電圧監視回路2、トランジスタTr11、クロック発生器5、バッファ6a,6b、ラッチ回路7とを含む。クロック発生器5は、オン期間が重ならないように交互にオンする第1及び第2クロックφ1,φ2(図9参照)を生成する。第1クロックφ1はバッファ6aを介して昇圧回路1に入力され、第2クロックφ2はバッファ6bを介して昇圧回路1に入力される。
【0031】
ラッチ回路7は、電圧監視回路2から出力される出力信号N0をラッチし、各バッファ6a,6bにラッチ信号N1を出力する。具体的に、昇圧回路1の昇圧動作により出力電圧Voutが所望の電圧に達したとき、ラッチ回路7は、電圧監視回路2から出力されるHレベルの信号をラッチし、各バッファ6a,6bにHレベルのラッチ信号N1を出力する。各バッファ6a,6bは、ラッチ回路7のラッチ信号N1に基づいて、各クロックφ1,φ2を伝達するための駆動能力を変更するよう構成されている。
【0032】
図2には、第1クロックφ1を伝達するバッファ6aの回路構成を示す。なお、第2クロックφ2を伝達するバッファ6bも図2のバッファ6aと同一の回路構成である。
【0033】
図2に示すように、バッファ6aには、クロック発生器5からの第1クロックφ1を入力する入力端子Aと、ラッチ回路7からのラッチ信号N1を入力する入力端子Bと、昇圧回路1にクロックφ1を出力する出力端子Xとが設けられている。バッファ6aは、インバータ回路12,13、ナンド回路14、PチャネルMOSトランジスタTp1、Tp2、NチャネルMOSトランジスタTn1を含む。
【0034】
バッファ6aにおいて、電源Vccとグランドとの間に、PチャネルMOSトランジスタTp1とNチャネルMOSトランジスタTn1とが直列に接続されている。各トランジスタTp1,Tn1のゲートには、入力端子Aからのクロックφ1がインバータ回路12を介して入力される。各トランジスタTp1,Tn1はインバータ回路を構成しており、その出力部(各トランジスタTp1,Tn1の接続部)は出力端子Xに接続されている。
【0035】
また、入力端子Bからのラッチ信号N1は、インバータ回路13を介してナンド回路14の第1入力端子に入力され、そのナンド回路14の第2入力端子には、入力端子Aからの第1クロックφ1が入力される。ナンド回路14の出力端子は、PチャネルMOSトランジスタTp2のゲートに接続され、該トランジスタTp2のソースは電源Vccに接続されるとともに、そのドレインは出力端子Xに接続されている。
【0036】
このバッファ6aにおいて、入力端子Bから入力されるラッチ信号N1がLレベルである場合、ナンド回路14の出力信号は、入力端子Aに入力される第1クロックφ1に応じてLレベル又はHレベルに変化する。この出力信号によって、PチャネルMOSトランジスタTp2がオン・オフされる。またこのとき、PチャネルMOSトランジスタTp1及びNチャネルMOSトランジスタTn1は、第1クロックφ1に応じてオン・オフされる。すなわち、クロックφ1がHレベルである場合、PチャネルMOSトランジスタTp1,Tp2はオン、NチャネルMOSトランジスタTn1はオフとなり、クロックφ1がLレベルである場合、PチャネルMOSトランジスタTp1,Tp2はオフ、NチャネルMOSトランジスタTn1はオンとなる。
【0037】
一方、入力端子Bから入力されるラッチ信号N1がHレベルである場合には、第1クロックφ1の電位レベルにかかわらず、ナンド回路14の出力信号は常にHレベルになるため、トランジスタTp2はオフのまま維持される。そして、入力端子Aに入力される第1クロックφ1の電位レベルに応じて、トランジスタTp1,Tn1がオン・オフされる。よって、Hレベルのクロックφ1を出力する場合には、トランジスタTp1の駆動電流のみにより駆動されることになる。つまり、バッファ6aの駆動能力が低減され、出力端子Xから出力されるクロックφ1の立ち上がりが遅くなる。
【0038】
次に、本実施形態における作用を説明する。図3は、昇圧制御回路11の昇圧動作を示すタイミングチャートである。なお、図3には、昇圧回路1の出力電圧Vout、バッファ6a,6bから昇圧回路1に入力される第1及び第2クロックφ1,φ2、電圧監視回路2の出力信号N0、及びラッチ回路7のラッチ信号N1を示している。
【0039】
第1及び第2クロックφ1,φ2の入力に伴い、昇圧回路1にて昇圧動作が行われ、出力電圧Voutが徐々に上昇される(図3の昇圧期間tp)。この昇圧期間tpにおいては、電圧監視回路2の出力信号N0は、トランジスタTr11のしきい値電圧以下であり、ラッチ回路7のラッチ信号N1は、Lレベルになっている。従って、バッファ6a,6bの駆動能力は大きく、昇圧回路1には矩形波状のクロックφ1,φ2が供給されるため、そのクロックφ1,φ2によって出力電圧Voutの昇圧が迅速に行われる。
【0040】
出力電圧Voutが所望の電圧値まで上昇すると、電圧監視回路2の出力信号N0がトランジスタTr11のしきい値電圧Vt以上に上昇して、トランジスタTr11をオンする。そして、出力電圧Voutが所望の電圧値以下になると、電圧監視回路2はトランジスタTr11をオフする。その後、昇圧回路1の昇圧動作によって出力電圧Voutが上昇されたときにも、トランジスタTr11がオンして電圧を下げる。このような動作が繰り返されることにより、出力電圧Voutは所望の電圧値にほぼ保たれる。
【0041】
また、出力電圧Voutが所望の電圧値に達した時、ラッチ回路7ではHレベルの信号N1がラッチされ、Hレベルのラッチ信号N1がバッファ6a,6bに入力される。このラッチ信号N1により、該バッファ6a,6bの駆動能力が低下され、各クロックφ1,φ2の立ち上がりのみが遅くなる。このように、昇圧回路1に供給するクロックφ1,φ2の駆動能力が低減されることにより、出力電圧Voutに生じるリップルが抑制される。
【0042】
以上記述したように、上記実施形態によれば、下記の効果を奏する。
(1)昇圧回路1の昇圧動作により出力電圧Voutが所定電圧に達するまでは、バッファ6a,6bの駆動能力は大きく、該バッファ6a,6bにて駆動される各クロックφ1,φ2によって出力電圧Voutの昇圧を迅速に行うことができる。一方、出力電圧Voutが所定電圧まで上昇すると、バッファ6a,6bの駆動能力が低下されるため、出力電圧Voutに生じるリップルを抑制することができる。
【0043】
(2)昇圧制御回路11では、ローパスフィルタを用いることなくリップルが抑制されるので、回路面積の縮小化を図ることができる。その結果、昇圧制御回路11を搭載する半導体集積回路装置の小型化が可能となる。
【0044】
(3)本実施形態では、電圧監視回路2の出力信号N0をラッチして、バッファ6a,6bにラッチ信号N1を出力するラッチ回路7を備える。そして、そのラッチ信号N1により、バッファ6a,6bの駆動能力が変更される。このようにすると、電圧監視回路2の出力信号N0に基づく適切なタイミング(昇圧回路1における昇圧完了時)でバッファ6a,6bの駆動能力を切り換えることができる。
【0045】
(第2実施形態)
以下、本発明を具体化した第2実施形態を説明する。
図4には、本実施形態の昇圧制御回路21を示している。
【0046】
昇圧制御回路21は、昇圧回路22、電圧監視回路2、トランジスタTr11、クロック発生器5、ラッチ回路23を含む。なお、電圧監視回路2、トランジスタTr11、クロック発生器5の構成は、上記第1実施形態と同様である。
【0047】
昇圧制御回路21において、ラッチ回路23は、電圧監視回路2の出力信号N0をラッチし、昇圧回路22にラッチ信号N2を出力する。具体的には、昇圧回路22の出力電圧Voutが所望の電圧値に達していないとき、ラッチ回路23は、電圧監視回路2から出力されるLレベルの信号に基づいて、昇圧回路22にHレベルのラッチ信号N2を出力する。一方、昇圧回路22の出力電圧Voutが所望の電圧値に達したとき、ラッチ回路23は、電圧監視回路2から出力されるHレベルの信号に基づいて、昇圧回路22にLレベルのラッチ信号N2を出力する。
【0048】
昇圧制御回路21では、このラッチ回路23のラッチ信号N2によって、昇圧回路22の駆動能力が変更される。
図5には、昇圧回路22の回路構成を示す。
【0049】
この昇圧回路22は、最終段の容量を2つの容量C5a,C5bに分割した点が、図8に示す昇圧回路1と異なる。そして、その最終段の一方の容量C5bは、スイッチSWを介してトランジスタTr6又はグランドに接続されるようになっている。
【0050】
スイッチSWは、ラッチ回路23からのラッチ信号N2によって、その接続先を切り換えるように構成されている。具体的には、ラッチ信号N2がHレベルであるとき、スイッチSWがオンして容量C5bがトランジスタTr6に接続され、ラッチ信号N2がLレベルであるときには、スイッチSWがオフし容量C5bがトランジスタTr6から切り離される(グランドに接続される)。
【0051】
このように昇圧制御回路21を構成した場合、昇圧回路22の昇圧動作により出力電圧Voutが所望の電圧値まで上昇される期間tpでは、電圧監視回路2の出力信号N0がLレベルであり、ラッチ回路23から昇圧回路22に入力されるラッチ信号N2はHレベルとなっている。このラッチ信号N2により、スイッチSWがオンし容量C5bはトランジスタTr6に接続される。そのため、最終段に設けられた2つの容量C5a,C5bが昇圧用の容量として機能して、クロックφ1,φ2の入力により出力電圧Voutの昇圧が迅速に行われる。
【0052】
一方、出力電圧Voutが所望の電圧値に達した後は、電圧監視回路2の出力信号N0がHレベルとなり、ラッチ回路23のラッチ信号N2はLレベルとなる。このラッチ信号N2により、スイッチSWがオフして容量C5bがトランジスタTr6から切り離される。そのため、最終段に設けられた各容量C5a,C5bのうちの容量C5aのみが昇圧用の容量として機能して、出力電圧Voutの昇圧が行われる。
【0053】
このように、出力電圧Voutが所望の電圧値に達すると、容量C5bは、昇圧回路22から切り離され、昇圧のための電荷を蓄えることなく無効になる。その結果、昇圧回路22の駆動能力が低下され、出力電圧Voutに生じるリップルが抑制される。
【0054】
なお、昇圧回路22は、最終段のみ2つの容量C5a,C5bに分割する構成としていたがこれに限定されるものではない。図6に示す昇圧回路22aのように、全ての段の容量を2つの容量C1a〜C5a,C1b〜C5bに分割し、各スイッチSW1〜SW5の切り換えにより、昇圧回路22aの駆動能力を変更する構成としてもよい。
【0055】
勿論、任意の段数の容量を2つに分割して、スイッチの切り換えにより昇圧回路の駆動能力を変更する構成としてもよい。
以上記述したように、上記実施形態によれば、下記の効果を奏する。
【0056】
(1)昇圧回路22,22aにおいて、出力電圧Voutが所定電圧に達するまでは、昇圧のために利用される容量値が大きいため、出力電圧Voutの昇圧を迅速に行うことができる。一方、出力電圧Voutが所定電圧まで上昇すると、昇圧回路22,22aの容量値が減少されるため、出力電圧Voutに生じるリップルを抑制することができる。
【0057】
(2)昇圧制御回路21では、ローパスフィルタを用いることなくリップルが抑制されるので、回路面積の縮小化を図ることができる。その結果、昇圧制御回路21を搭載する半導体集積回路装置の小型化が可能となる。
【0058】
(3)本実施形態では、電圧監視回路2の出力信号N0をラッチして、昇圧回路22,22aにラッチ信号N2を出力するラッチ回路23を備える。そして、ラッチ回路23のラッチ信号N2により、昇圧回路22,22aにおける容量値(駆動能力)が変更される。このようにすると、電圧監視回路2の出力信号N0に基づく適切なタイミング(昇圧回路22,22aにおける昇圧完了時)にて昇圧回路22,22aの駆動能力を切り換えることができる。
【0059】
(第3実施形態)
以下、本発明を具体化した第3実施形態を説明する。
図7には、本実施形態の昇圧制御回路31を示している。
【0060】
昇圧制御回路31は、昇圧回路1、電圧監視回路2、トランジスタTr11、クロック発生器5、ラッチ回路23、ローパスフィルタ32を含む。なお、昇圧回路1、電圧監視回路2、トランジスタTr11、クロック発生器5の構成は、上記第1実施形態と同様である。
【0061】
本実施形態の昇圧制御回路31において、昇圧回路1と出力端子T0との間には、出力電圧Voutのリップルを除去するためのローパスフィルタ32が設けられている。ローパスフィルタ32は、直列接続された2つの抵抗R1,R2と、容量Cと、スイッチSW11とを含む。
【0062】
スイッチSW11は、ラッチ回路23から入力されるHレベルのラッチ信号N2によりオンし、抵抗R2の両端を短絡する。この場合、ローパスフィルタ32は、抵抗R1と容量Cとからなるローパスフィルタとして機能する。一方、Lレベルのラッチ信号N2によりスイッチSW11がオフする場合には、抵抗R1,R2と容量Cとからなるローパスフィルタとして機能する。つまり、ラッチ信号N2に基づいて、スイッチSW11がオンからオフに切り替わることで、ローパスフィルタ32の時定数が増大する。
【0063】
このように昇圧制御回路31を構成した場合、昇圧回路1の昇圧動作により出力電圧Voutが所望の電圧値まで上昇される期間tpでは、電圧監視回路2の出力信号N0がLレベルであり、ラッチ回路23のラッチ信号N2はHレベルとなる。このラッチ信号N2により、スイッチSW11がオンするためローパスフィルタ32の時定数(抵抗値)は小さくなる。そのため、クロックφ1,φ2の入力により出力電圧Voutの昇圧が迅速に行われる。
【0064】
一方、出力電圧Voutが所望の電圧値に達した後は、電圧監視回路2の出力信号N0がHレベルとなり、ラッチ回路23のラッチ信号N2はLレベルとなる。このラッチ信号N2により、スイッチSW11がオフするためローパスフィルタ32の時定数(抵抗値)は大きくなる。その結果、出力電圧Voutに生じるリップルが抑制される。
【0065】
なお、本実施形態において、ローパスフィルタ32を構成する容量Cは、回路面積的に弊害のない程度の容量値が設定されている。また、抵抗R1は、昇圧期間tpが長くならないように考慮してその抵抗値が設定されている。さらに、抵抗R2は、リップルを十分に消去できるよう考慮してその抵抗値が設定されている。
【0066】
以上記述したように、上記実施形態によれば、下記の効果を奏する。
(1)昇圧回路1の昇圧動作により出力電圧が所定電圧に達するまでは、ローパスフィルタ32の抵抗値が小さい(時定数が小さい)ので、出力電圧Voutの昇圧を迅速に行うことができる。一方、出力電圧Voutが所定電圧まで上昇すると、ローパスフィルタ32の抵抗値が大きく(時定数が大きく)なるため、出力電圧Voutに生じるリップルを抑制することができる。
【0067】
(2)昇圧制御回路31では、ローパスフィルタ32の抵抗値を変更することによりリップルが抑制されるので、容量Cの容量値を変更する場合と比較して回路面積の縮小化を図ることができる。その結果、昇圧制御回路31を搭載する半導体集積回路装置の小型化が可能となる。
【0068】
(3)本実施形態では、電圧監視回路2の出力信号N0をラッチして、ローパスフィルタ32にラッチ信号N2を出力するラッチ回路23を備える。そして、そのラッチ信号N2により、ローパスフィルタ32における抵抗値が変更される。このようにすると、電圧監視回路2の出力信号N0に基づく適切なタイミング(昇圧回路1における昇圧完了時)にてローパスフィルタ32の抵抗値(時定数)を切り換えることができる。
【0069】
上記実施の形態は、次に示すように変更することもできる。
・第1実施形態の昇圧制御回路11において、昇圧回路1を図5の昇圧回路22や図6の昇圧回路22aに代えて具体化してもよし、さらに、図7のローパスフィルタ32を追加して具体化してもよい。また、第1及び第2実施形態の昇圧制御回路11,21において、ローパスフィルタ32を追加して具体化してもよい。
【0070】
・上記各実施形態では、昇圧回路1,22,22aを構成する整流素子として、ダイオード接続されたトランジスタTr1〜Tr6を用いるものであったが、それらトランジスタに代えてダイオードを用いてもよい。
【0071】
以上の様々な実施の形態をまとめると、以下のようになる。
(付記1)直列に接続された複数の整流素子と該各整流素子の接続部に接続され昇圧のための電荷を蓄積する複数の容量とを有し、入力されるクロックに基づいて前記容量の電荷を前記整流素子を介して出力端子側に移動させ出力電圧の昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧を監視して所定電圧になるよう制御する電圧監視回路と
を備えた昇圧制御回路であって、
前記クロックを昇圧回路に伝達するために設けられ、該クロックの駆動能力を変更可能に形成されたバッファを備え、
前記昇圧回路の昇圧動作により前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記バッファの駆動能力を低下させるようにしたことを特徴とする昇圧制御回路。
(付記2)直列に接続された複数の整流素子と該各整流素子の接続部に接続され昇圧のための電荷を蓄積する複数の容量とを有し、入力されるクロックに基づいて前記容量の電荷を前記整流素子を介して出力端子側に移動させ出力電圧の昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧を監視して所定電圧になるよう制御する電圧監視回路と
を備えた昇圧制御回路であって、
前記昇圧回路における容量は、スイッチにより容量値を変更可能に形成され、
前記昇圧回路の昇圧動作により前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記スイッチを制御して容量値を減少させるようにしたことを特徴とする昇圧制御回路。
(付記3)直列に接続された複数の整流素子と該各整流素子の接続部に接続され昇圧のための電荷を蓄積する複数の容量とを有し、入力されるクロックに基づいて前記容量の電荷を前記整流素子を介して出力端子側に移動させ出力電圧の昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧を監視して所定電圧になるよう制御する電圧監視回路と、
抵抗と容量とからなり、前記出力電圧に生じるリップルを除去するために設けられたローパスフィルタと
を備えた昇圧制御回路であって、
前記ローパスフィルタは、スイッチにより抵抗値を変更可能に形成され、
前記昇圧回路の昇圧動作により前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記スイッチを制御して抵抗値を増加させるようにしたことを特徴とする昇圧制御回路。
(付記4)前記昇圧回路における容量は、スイッチにより容量値を変更可能に形成され、
前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記スイッチを制御して容量値を減少させるようにしたことを特徴とする付記1に記載の昇圧制御回路。
(付記5)抵抗と容量とからなり、前記出力電圧に生じるリップルを除去するために設けられたローパスフィルタを備え、
前記ローパスフィルタは、スイッチにより抵抗値を変更可能に形成され、
前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記スイッチを制御して抵抗値を増加させるようにしたことを特徴とする付記2に記載の昇圧制御回路。
(付記6)前記クロックを昇圧回路に伝達するために設けられ、該クロックの駆動能力を変更可能に形成されたバッファを備え、
前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記バッファの駆動能力を低下させるようにしたことを特徴とする付記3に記載の昇圧制御回路。
(付記7)抵抗と容量とからなり、前記出力電圧に生じるリップルを除去するために設けられたローパスフィルタを備え、
前記昇圧回路における容量は、第1スイッチにより容量値を変更可能に形成され、
前記ローパスフィルタは、第2スイッチにより抵抗値を変更可能に形成され、
前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記第1スイッチを制御して容量値を減少させるとともに、第2スイッチを制御して抵抗値を増加させるようにしたことを特徴とする付記1に記載の昇圧制御回路。
(付記8)前記バッファは、2つのPチャネルMOSトランジスタを含み、その一方をオフすることにより、前記駆動能力を低下させるようにしたことを特徴とする付記1,4,6,7のいずれかに記載の昇圧制御回路。
(付記9)前記昇圧回路における容量として、前記整流素子に直接接続される第1容量と、前記スイッチを介して整流素子に接続される第2容量と含み、前記スイッチをオフすることにより、前記整流素子から第2容量を切り離して前記容量値を減少させるようにしたことを特徴とする付記2,4,5,7のいずれかに記載の昇圧制御回路。
(付記10)前記スイッチは、前記ローパスフィルタにおいて直列接続された2つの抵抗のうちの一方の抵抗における両端を短絡するものであり、該スイッチをオフすることにより、前記抵抗値を増加させるようにしたことを特徴とする付記3,5〜7のいずれかに記載の昇圧制御回路。
(付記11)前記出力信号をラッチして、前記バッファにラッチ信号を出力することにより前記バッファの駆動能力を変更するラッチ回路を備えることを特徴とする付記1,4,6,7のいずれかに記載の昇圧制御回路。
(付記12)前記出力信号をラッチし、前記昇圧回路にラッチ信号を出力することにより前記スイッチを制御して容量値を変更するラッチ回路を備えることを特徴とする付記2,4,5,7のいずれかに記載の昇圧制御回路。
(付記13)前記出力信号をラッチし、前記ローパスフィルタにラッチ信号を出力することにより前記スイッチを制御して抵抗値を変更するラッチ回路を備えることを特徴とする付記3,5〜7のいずれかに記載の昇圧制御回路。
(付記14)付記1〜13のいずれかに記載の昇圧制御回路と前記出力電圧により動作する内部回路とを1チップに搭載したことを特徴とする半導体集積回路装置。
【0072】
【発明の効果】
以上詳述したように、本発明によれば、昇圧時間を長くすることなく、出力電圧のリップルを低減することができる。
【図面の簡単な説明】
【図1】 第1実施形態を示すブロック回路図である。
【図2】 バッファを示す回路図である。
【図3】 昇圧動作を説明するためのタイミングチャートである。
【図4】 第2実施形態を示すブロック回路図である。
【図5】 昇圧回路を示す回路図である。
【図6】 別の昇圧回路を示す回路図である。
【図7】 第3実施形態を示すブロック回路図である。
【図8】 従来の昇圧回路を示す回路図である。
【図9】 第1及び第2クロックを示す説明図である。
【図10】 従来の昇圧回路を示すブロック回路図である。
【図11】 従来の昇圧動作を説明するためのタイミングチャートである。
【図12】 ローパスフィルタの回路図である。
【符号の説明】
1,22,22a 昇圧回路
2 電圧監視回路
6a,6b バッファ
11,21,31 昇圧制御回路
32 ローパスフィルタ
C1〜C5 容量
C1a〜C5a 第1容量としての容量
C1b〜C5b 第2容量としての容量
N0 出力信号
OUT 出力端子
R1,R2 抵抗
SW,SW1〜SW5 第1スイッチとしてのスイッチ
SW11 第2スイッチとしてのスイッチ
Tr1〜Tr6 整流素子としてのNチャネルMOSトランジスタ
Vout 出力電圧
φ1 第1クロック
φ2 第2クロック
Claims (9)
- 直列に接続された複数の整流素子と該各整流素子の接続部に接続され昇圧のための電荷を蓄積する複数の容量とを有し、入力されるクロックに基づいて前記容量の電荷を前記整流素子を介して出力端子側に移動させ出力電圧の昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧を監視して所定電圧になるよう制御する電圧監視回路と
を備えた昇圧制御回路であって、
前記クロックを昇圧回路に伝達するために設けられ、該クロックの駆動能力を変更可能に形成されたバッファを備え、
前記昇圧回路の昇圧動作により前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記バッファの駆動能力を低下させるようにし、
前記バッファは、2つのPチャネルMOSトランジスタを含み、その一方をオフすることにより、前記駆動能力を低下させるようにしたことを特徴とする昇圧制御回路。 - 直列に接続された複数の整流素子と該各整流素子の接続部に接続され昇圧のための電荷を蓄積する複数の容量とを有し、入力されるクロックに基づいて前記容量の電荷を前記整流素子を介して出力端子側に移動させ出力電圧の昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧を監視して所定電圧になるよう制御する電圧監視回路と、
抵抗と容量とからなり、前記出力電圧に生じるリップルを除去するために設けられたローパスフィルタと
を備えた昇圧制御回路であって、
前記昇圧回路における容量は、第1スイッチにより容量値を変更可能に形成され、
前記ローパスフィルタは、第2スイッチにより抵抗値を変更可能に形成され、
前記昇圧回路の昇圧動作により前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記第1スイッチを制御して容量値を減少させるとともに、前記第2スイッチを制御して抵抗値を増加させるようにし、
前記第2スイッチは、前記ローパスフィルタにおいて直列接続された2つの抵抗のうちの一方の抵抗における両端を短絡するものであり、該第2スイッチをオフすることにより、前記抵抗値を増加させるようにしたことを特徴とする昇圧制御回路。 - 直列に接続された複数の整流素子と該各整流素子の接続部に接続され昇圧のための電荷を蓄積する複数の容量とを有し、入力されるクロックに基づいて前記容量の電荷を前記整流素子を介して出力端子側に移動させ出力電圧の昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧を監視して所定電圧になるよう制御する電圧監視回路と、
抵抗と容量とからなり、前記出力電圧に生じるリップルを除去するために設けられたローパスフィルタと
を備えた昇圧制御回路であって、
前記ローパスフィルタは、スイッチにより抵抗値を変更可能に形成され、
前記昇圧回路の昇圧動作により前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記スイッチを制御して抵抗値を増加させるようにし、
前記スイッチは、前記ローパスフィルタにおいて直列接続された2つの抵抗のうちの一方の抵抗における両端を短絡するものであり、該スイッチをオフすることにより、前記抵抗値を増加させるようにしたことを特徴とする昇圧制御回路。 - 前記昇圧回路における容量は、第1スイッチにより容量値を変更可能に形成され、
前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記第1スイッチを制御して容量値を減少させるようにしたことを特徴とする請求項1に記載の昇圧制御回路。 - 前記クロックを昇圧回路に伝達するために設けられ、該クロックの駆動能力を変更可能に形成されたバッファを備え、
前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記バッファの駆動能力を低下させるようにしたことを特徴とする請求項3に記載の昇圧制御回路。 - 抵抗と容量とからなり、前記出力電圧に生じるリップルを除去するために設けられたローパスフィルタを備え、
前記昇圧回路における容量は、第1スイッチにより容量値を変更可能に形成され、
前記ローパスフィルタは、第2スイッチにより抵抗値を変更可能に形成され、 前記出力電圧が所定電圧に達したとき、前記電圧監視回路から出力される出力信号に基づいて、前記第1スイッチを制御して容量値を減少させるとともに、第2スイッチを制御して抵抗値を増加させるようにしたことを特徴とする請求項1に記載の昇圧制御回路。 - 前記バッファは、2つのPチャネルMOSトランジスタを含み、その一方をオフすることにより、前記駆動能力を低下させるようにしたことを特徴とする請求項5に記載の昇圧制御回路。
- 前記昇圧回路における容量として、前記整流素子に直接接続される第1容量と、前記第1スイッチを介して整流素子に接続される第2容量と含み、前記第1スイッチをオフすることにより、前記整流素子から第2容量を切り離して前記容量値を減少させるようにしたことを特徴とする請求項2,4,6のいずれかに記載の昇圧制御回路。
- 前記第2スイッチは、前記ローパスフィルタにおいて直列接続された2つの抵抗のうちの一方の抵抗における両端を短絡するものであり、該スイッチをオフすることにより、前記抵抗値を増加させるようにしたことを特徴とする請求項6に記載の昇圧制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342076A JP4328084B2 (ja) | 2002-11-26 | 2002-11-26 | 昇圧制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342076A JP4328084B2 (ja) | 2002-11-26 | 2002-11-26 | 昇圧制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004180391A JP2004180391A (ja) | 2004-06-24 |
JP4328084B2 true JP4328084B2 (ja) | 2009-09-09 |
Family
ID=32704230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002342076A Expired - Fee Related JP4328084B2 (ja) | 2002-11-26 | 2002-11-26 | 昇圧制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4328084B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9350233B2 (en) | 2013-03-22 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage conversion circuit and switching control circuit |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2733744A1 (en) | 2004-06-30 | 2014-05-21 | Seoul Viosys Co., Ltd | Light emitting element comprising a plurality of vertical-type LEDs connected in series on the same carrier substrate |
JP2006129127A (ja) * | 2004-10-29 | 2006-05-18 | Olympus Corp | 電圧供給回路及びそれを用いた固体撮像装置 |
-
2002
- 2002-11-26 JP JP2002342076A patent/JP4328084B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9350233B2 (en) | 2013-03-22 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage conversion circuit and switching control circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2004180391A (ja) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4425727B2 (ja) | 電源回路 | |
US7589583B2 (en) | Charge pump circuit | |
JP3238826B2 (ja) | 出力回路 | |
US20080143401A1 (en) | Charge pump circuit | |
JP4257064B2 (ja) | 昇圧電位発生回路及び制御方法 | |
WO2008073862A2 (en) | Charge pump for generation of multiple output-voltage levels | |
JP2001268893A (ja) | 昇圧回路 | |
WO2008030728A2 (en) | High efficiency low cost bi-directional charge pump circuit for very low voltage applications | |
JPH06311732A (ja) | 昇圧回路 | |
US7282956B2 (en) | High voltage switching circuit of nonvolatile memory device | |
JP4377274B2 (ja) | 電源回路及び該電源回路を備えた半導体記憶装置 | |
KR102381493B1 (ko) | 승압 회로 및 그것을 구비한 불휘발성 메모리 | |
JP5211355B2 (ja) | 電源回路及び携帯機器 | |
JP4328084B2 (ja) | 昇圧制御回路 | |
US7525369B2 (en) | Semiconductor circuit apparatus with voltage boost | |
JP2980068B2 (ja) | 半導体記憶装置の電源回路 | |
US5977816A (en) | Positive charge pumping circuit | |
US6621326B1 (en) | P-channel negative pumps | |
US7642839B2 (en) | Current consumption prevention apparatus of a high voltage generator | |
US10972005B2 (en) | Charge pump circuit, semiconductor device, and semiconductor memory device | |
JP5112034B2 (ja) | チャージポンプ回路 | |
JP2002203395A (ja) | 昇圧回路およびそれを用いた半導体メモリ | |
WO1998027477A1 (en) | A regulator system for charge pump circuits | |
JP2011004535A (ja) | 昇圧回路 | |
JP4571445B2 (ja) | 半導体回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4328084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |