JP4325171B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4325171B2 JP4325171B2 JP2002302943A JP2002302943A JP4325171B2 JP 4325171 B2 JP4325171 B2 JP 4325171B2 JP 2002302943 A JP2002302943 A JP 2002302943A JP 2002302943 A JP2002302943 A JP 2002302943A JP 4325171 B2 JP4325171 B2 JP 4325171B2
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- dither
- circuit
- image
- subfield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、プラズマデスプレイパネル(PDP)やデジタルミラーデバイス(DMD)等、1フィールドの画像を複数のサブフィールド画像に分割して多階調表示を行う画像表示装置に関する。
【0002】
【従来の技術】
PDPやDMD等、発光あるいは非発光の2値制御を行う画像表示装置は、サブフィールド法を用いて中間調表示を行うことが多い。サブフィールド法は、発光回数あるいは発光量で重み付けされた複数のサブフィールドを用いて1フィールドを時間分割し、各サブフィールド毎に各画素の2値制御を行う。すなわち、各サブフィールドは所定の輝度重みを持ち、発光するサブフィールドの重みの合計によって階調表示を行う方法である。
【0003】
図17にPDPにおけるサブフィールドの構成の一例を示す。この例では、1フィールドが8つのサブフィールド(SF1、SF2、・・・、SF8)に分割され、それぞれのサブフィールドは(1、2、4、8、16、32、64、128)の輝度重みを持っている。各サブフィールドは、予備放電を行うセットアップ期間T1と、画素毎に発光か非発光かのデータ書き込みを行う書き込み期間T2と、発光データの書き込まれた画素を一斉に発光させる維持期間T3とからなる。これらのサブフィールドを種々組み合わせて発光させることにより、「0」から「255」までの256段階の階調を表現できる。例えば、階調「7」は、輝度重み1、2、4を持つSF1、SF2、SF3を発光させることにより表現でき、階調「21」は、輝度重み1、4、16を持つSF1、SF3、SF5を発光させることにより表現できる。
【0004】
このようなサブフィールド法を用いて多階調表示を行う表示装置においては、動画表示中に疑似輪郭(動画擬似輪郭)が現れ画質を劣化させることが知られている。以下に、この動画擬似輪郭について説明する。ここでも1フィールドは(1、2、4、8、16、32、64、128)と重み付けられた8つのサブフィールド(SF1〜SF8)に分割されていると仮定する。図18に示すように、画像パターンXがPDP33の画面上を水平方向に移動する場合を考える。画像パターンXは、階調が「127」である領域P1と、階調が「128」である領域P2とからなる。図19は、画像パターンXをサブフィールドに展開した図であり、横軸はPDP33の画面上の水平方向画面位置に対応し、縦軸は時間方向に対応する。また、図19中のハッチングは発光するサブフィールドを示している。
【0005】
画像パターンXが静止している場合、図19に示すように、人間の視線もが画面位置Aに固定されるため画素本来の階調「127」と「128」が認識される。ところが、画像パターンXが左方向に移動すると、視線も画面位置B−B’方向に移動するため、領域P2の非発光サブフィールドと領域P1の非発光サブフィールドとを見ることになり、その結果、階調「0」、すなわち暗線を認識する。逆に、画像パターンXが右方向に移動すると、視線も画面位置C−C’と移動するため、領域P1の発光サブフィールドと領域P2の発光サブフィールドとを見ることとなって、階調「255」、すなわち明線を認識してしまう。いずれにしても、本来の階調(127または128)とは大幅に異なるため、これらが輪郭として認識される。このように擬似輪郭は、階調の変化はわずかであるにもかかわらず発光するサブフィールドのパターンの変化が大きいところで発生する。例えば上記のような重み付けのサブフィールドを用いた場合、隣接する画素の輝度階調が「63」と「64」の場合、あるいは「191」と「192」等の場合にも顕著に観測される。このような擬似輪郭を疑似輪郭ノイズ(「パルス幅変調動画表示に見られる疑似輪郭ノイズ」:テレビジョン学会技術報告、Vol.19、No.2、IDY95−21、pp.61−66)と言い、画質を劣化させる原因となっている。
【0006】
そこで動画疑似輪郭を抑制する方法として、例えば、動画擬似輪郭が発生しにくい「第1の階調」とその「中間の階調」に画像信号の階調を変換し、変換によって生じた誤差を周辺画素に拡散することで階調の飛びを補間する。次に、変換された階調が「中間の階調」である場合には、最も近い「第1の階調」へ切上げあるいは切下げを行う。ドット毎、ライン毎、フィールド毎に切上げと切下げとを交互に繰り返すことで、平均的に「中間の階調」を表現するという方法が提案されている(特許文献1参照)。
【0007】
【特許文献1】
特開2000−276100号公報
【0008】
【発明が解決しようとする課題】
しかしながら、このような方法では、大きい動画疑似輪郭が発生する階調付近での階調数の減少が避けられない。つまり、動画疑似輪郭を抑制すると階調数が不足し視覚的にはざらついた感じの画像になり、逆に階調数を確保すると動画擬輪郭が発生するという課題があった。
【0009】
本発明の目的は、十分な階調を確保しつつ、動画疑似輪郭を抑制することのできる画像表示装置を提供することである。
【0010】
【課題を解決するための手段】
以上の課題を解決するために本発明の表示装置は、動画擬似輪郭が発生しないかあるいは無視できる第1の階調の間に、階調数の減少を抑制するために必要な複数の第2の階調を設定し、画像信号の出力を第1および第2の階調とに制限する階調制限回路と、画像信号に依存して決定した各ディザ要素を用いて画像信号のディザ処理を行うディザ処理回路とを有し、ディザ処理回路は複数のディザマトリクス配列をランダムに選択することを特徴とする。
【0011】
【発明の実施の形態】
すなわち本発明の請求項1に記載の発明は、1フィールドを複数のサブフィールドで構成し各サブフィールドを発光または非発光制御することにより多階調表示する画像表示装置であって、発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドが発光する、または発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドのうち、発光しないサブフィールドが所定の数以下の第1の階調および前記第1の階調の各階調間を(n×m)等分するように設定された第2の階調のうちのいずれかに属する階調に出力を制限する階調制限回路と、前記階調制限回路から入力される画像信号の階調に応じた複数のディザ要素を発生させるとともに、ディザ処理による規則的な固定パターンが発生しにくいディザマトリクスとなるようにディザ要素を選択して前記階調制限回路から入力される前記画像信号にディザ処理を行うディザ処理回路と、前記階調制限回路とディザ処理回路の処理時間に等しい時間だけ画像信号を遅延して出力する遅延回路と、入力された画像が動画であるか否かを検出し、画像が動画である場合は前記ディザ処理回路の出力を選択し、前記入力された画像が静止画である場合は前記階調制限回路およびディザ処理回路による処理を行わない前記遅延回路の出力を選択する選択回路とを有し、前記ディザ処理回路は、n画素×mラインの大きさを持つ複数のディザマトリクス配列の中から1つのディザマトリクス配列をn画素毎およびmライン毎にランダムに選択するように構成した画像表示装置である。
【0016】
以下、本発明の一実施の形態について、図面を参照しながらその構成を動作とともに説明する。
【0017】
(実施の形態)
図1において、アナログ−デジタル(A/D)変換回路11はRGB信号(画像信号)のA/D変換を行う。逆ガンマ補正回路13はA/D変換された画像信号に逆ガンマ補正を行う。動き検出回路15は入力された画像が動画であるか否かを検出する。逆ガンマ補正された画像信号は、遅延回路21に送られるとともに、階調制限回路17に送られる。階調制限回路17とディザ処理回路19は、送られてきた画像信号の階調を動画擬似輪郭が発生しない階調に変換し、かつ、擬似的に階調数を増加させる。階調制限回路17とディザ処理回路19については本発明の主要部分のひとつであるので後で詳細に説明する。遅延回路21は、階調制限回路17とディザ処理回路19の処理時間に等しい時間だけ画像信号を遅延して出力する。選択回路23は動き検出回路15による検出値にもとづき、画像が動画である場合にはディザ処理回路19の出力を選択し、静止画である場合には前記階調制限回路17およびディザ処理回路19による処理を行わない遅延回路21の出力を選択する。これは、動画擬似輪郭が顕著に発生する動画時にのみ階調制限回路17とディザ処理回路19の処理を有効にするためである。映像信号−サブフィールド対応付け回路25は、選択回路23により選択された画像信号を、サブフィールドを発光させるか否かを示す複数のビットからなるフィールド情報に変換する。サブフィールド処理回路27は、フィールド情報にもとづいて維持期間に出される維持パルスの数を決定する。走査・維持・消去駆動回路29とデータ駆動回路31は、サブフィールド処理回路27からの出力にもとづき、各画素の発光量を制御して、PDP33上に所望の階調の画像を表示させる。タイミングパルス発生回路35は、水平同期信号および垂直同期信号にもとづいて各種タイミング信号を発生し、表示装置内の各部へ供給する。
【0018】
次に、本実施の形態で用いた擬似輪郭が発生しない階調について説明する。なお、本実施の形態では、図2、図3に示すように、1フィールドを9つのサブフィールド(SF1、SF2、・・・、SF9)に分割し、各サブフィールドはそれぞれ(1、2、4、8、16、32、48、64、80)の輝度重みを持つものとする。なお、図2、図3中、各サブフィールドの欄の「1」は対応するサブフィールドが発光することを示している。
【0019】
前述したように、動画擬似輪郭が発生しやすいのは、隣接する画素間において、階調の変化はわずかであるにもかかわらず発光するサブフィールドのパターンの変化が大きいところである。例えば、隣接する画素の階調が「63」と「64」の場合や、「111」と「112」等のような場合である。このとき図2、図3のサブフィールド欄を参照して、発光するサブフィールドを1、非発光サブフィールドを0とおいてSF1からSF9を順に並べると、階調「63」は111111000、「64」は000010100となり、発光するサブフィールドのパターンの変化が大きいことがわかる。階調が「111」(同上の表現で111111100)と「112」(000011010)についても同様である。
【0020】
そこで、本実施の形態の画像表示装置では、擬似輪郭の発生しやすい階調は表示に使用しない、あるいは同じことであるが、擬似輪郭が発生しない階調のみを第1の階調として表示に使用する。これら第1の階調としては、例えば以下の条件を満たすものである。
【0021】
条件a:発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドが発光するような階調
この条件を満たす第1の階調を以下「表示用階調」と呼ぶ。本実施の形態においては、表示用階調は(0、1、3、7、15、31、63、111、175、255)となる。これらの階調は図2、図3の中で「表示用階調」の欄に「●」を記して示す。例えば階調「31」は、SF5以下の重みを持つサブフィールドが全て発光しSF6以上のサブフィールドが全て非発光であるため条件aを満たしている。これらの階調は、階調の値が増加するにつれて発光させるサブフィールド数も単調に増加していくため、表示用階調の中で値の近い階調の画素が隣接する場合、発光するサブフィールドと非発光のサブフィールドの分布に大きな変化がなくなり、動画擬似輪郭も発生しない。
【0022】
しかしながら、このように表示用階調数を制限すると階調表現能力も同時に低下することになる。そこで本実施の形態においては、後でディザ処理回路19を用いて擬似的に階調を4倍に増やすことを見越して、それぞれの表示用階調間を4(n×m)等分するように設定された3つの階調を第2の階調としてほぼ等間隔で挿入する。以下、第2の階調を「ディザ階調」と呼ぶ。これらは、図2、図3で「ディザ階調」の欄に「●」を記して示す。具体的には、(2、4、5、6、9、11、13、19、23、27、39、47、55、75、87、99、127、143、159、195、215、235)の各階調がこれに該当する。以下、表示用階調とディザ階調をあわせて「変換階調」と呼ぶ。
【0023】
次に、階調制限回路17とディザ処理回路19について詳細に説明する。
【0024】
図4(a)は、階調制限回路17の回路ブロック図である。階調制限回路17は、階調制限テーブル53を用いて画像信号出力を上記の変換階調に制限するとともに、入力画像信号と階調制限された信号の差を表示誤差として誤差拡散処理を行う。図4内のTと記したブロック65、67、69は1画素遅延回路、H−Tと記したブロック63は1ラインマイナス1画素遅延回路を表わす。図4(b)に示すように、いま、ある1つの画素P0に注目し、対応する画像信号を入力したとする。このとき画素P0の1ライン前の画素P1、P2、P3および直前画素P4の表示誤差それぞれに乗算器77、75、73、71を用いてk3、k2、k1、k0の重み係数をかけ、加算器79、51を用いて画素P0の入力信号に加算する。そしてこの加算した信号と階調制限テーブル53の数値、すなわち変換階調とを比較し、加算した信号に最も近い数値を画像信号として出力する。それとともに、上記加算した信号と出力した信号との差を減算器61を用いて求め、その結果を表示誤差として、画素P0の次の画素P5と1ライン後の画素P6、P7、P8にそれぞれ重み係数k0、k1、k2、k3をかけて拡散する。ここで、各重み係数はk0+k1+k2+k3=1となる値に設定されている。
【0025】
この誤差拡散処理を画面全体に施すことにより、表示すべき階調量が保存され、画面全体を見たときに人間の目にはあたかも本来の輝度が表示されているように見える。従って、ざらつき感のない質の高い画像を表示することができる。
【0026】
次にディザ処理回路19について説明する。図5に示すように、ディザ処理回路はディザ要素決定回路100、ディザマトリクス切替回路200、ディザ要素加算回路300から構成される。ディザ要素決定回路100はディザ要素テーブル101を用いて、入力した画像信号の階調に応じたディザ要素d1〜d4を発生する。ディザマトリクス切替回路200は、いくつかのディザマトリクスから最適な配列のディザマトリクスを選択し、その結果にもとづきディザ要素d1〜d4のうちから対応するディザ要素をディザ要素加算回路300に出力する。ディザ要素加算回路300は、階調制限回路17で階調制限された画像信号とディザマトリクス切替回路200から出力されたディザ要素信号とを加算器301を用いて加算した後、表示用階調変換回路302で、この加算した画像信号を超えない最大の表示用階調に変換する。
【0027】
ここで、図2、図3のディザ要素の欄を参照しながら、ディザ要素の値の決め方について説明する。本実施の形態では2画素×2ラインのディザマトリクスを用いているので、各々のディザ階調に対し4つのディザ要素d1〜d4決定する必要がある。まず、表示用階調に対しては全てのディザ要素を「0」とおく(図2、図3には記載せず)。次に、表示用階調間を4等分するために挿入された3つのディザ階調のうち、最も小さい階調に対しては4つのディザ要素のうち3つを「0」に、2番目に小さい階調に対しては2つを「0」に、3番目に小さい階調に対しては1つを「0」にする。「0」でないものについては表示用階調のうち当該階調以上で最も小さい階調と当該階調との差とする。例えば、ディザ階調が「11」である場合は、表示用階調「7」と「15」の間に挿入された3つのディザ階調「9」、「11」、「13」のうち2番目に小さいのでd1=0、d2=0となり、「11」以上で最も小さい表示用階調「15」と当該階調「11」との差は4であるので、d3=4、d4=4である。従ってこの場合、続くディザ要素加算回路300で「0」を加算され、表示用階調に変換された後「7」となる確率は2/4であり、「4」を加算され表示用階調変換後「15」となる確率は2/4であり平均的に7×2/4+15×2/4=11が表現される。このように、もとのディザ階調「11」を表示用階調のみで疑似的に表現することができる。また、例えばディザ階調が「4」である場合は、d1=d2=d3=0、d4=3となり、平均的に3×3/4+7×1/4=4が表現される。ただし、ディザ階調「2」に対しては、表示用階調である「1」と「3」との間は4等分できないのでディザ要素は1/2の確率で「3」となり、1/2の確率で「1」となるように設定されている。
【0028】
次にディザマトリクス切替回路200について詳細に説明する。図6にディザマトリクス切替回路200の構成例を示す。図6に示す4つのディザ要素セレクタ201、202、203、204は、画素毎に反転する画素反転信号とライン毎に反転するライン反転信号によって4つのディザ要素を適宜切替える。このとき、ディザ要素セレクタ201は2画素×2ラインのディザマトリクスの配列が図7(a)に示す並びになるように切替える。また、ディザ要素セレクタ202はディザマトリクスの配列が図7(b)に示す並びになるように切替える。以下、図7(a)と図7(b)に示すディザマトリクス配列を第1のディザマトリクス配列群と呼ぶ。これら第1のディザマトリクス配列群に属するディザマトリクス配列は図7(c)に示すように4つのディザ要素のうち大きい方から2つを右上と左下に配置している。ディザ要素セレクタ203および204はそれぞれディザマトリクスの配列が図7(e)および(f)に示す並びになるように切替える。以下、図7(e)と図7(f)に示すディザマトリクス配列を第2のディザマトリクス配列群と呼ぶ。これら第2のディザマトリクス配列群に属するディザマトリクス配列は図7(g)に示すように4つのディザ要素のうち大きい方から2つを左上と右下に配置している。
【0029】
また、図6に示す乱数発生器205は、2画素×2ラインの画素ブロック内で同一の値を取るような1ビットの乱数を発生する。この乱数を用いてセレクタ206は第1のディザマトリクス配列群のうちのいずれかのディザマトリクス配列を選択し、セレクタ207は第2のディザマトリクス配列群のいずれかのディザマトリクス配列を選択する。次にセレクタ208は、フィールド毎に反転するフィールド反転信号を用いてフィールド毎に第1のディザマトリクス配列群に属するディザマトリクス配列と第2のディザマトリクス配列群に属するディザマトリクス配列を交互に選択して出力する。
【0030】
その結果、ディザマトリクス切替回路200は、最初のフィールドでは第1のディザマトリクス配列群に属するディザマトリクス配列をランダムに選択して図7(d)のように画面全体に敷き詰め、各画素に対応するディザ要素を出力する。また、これに続くフィールドでは第2のディザマトリクス配列群に属するディザマトリクス配列をランダムに選択して図7(h)のように画面全体に敷き詰め、各画素に対応するディザ要素を出力する。
【0031】
このように、第1のディザマトリクス配列群に属するディザマトリクス配列と第2のディザマトリクス配列群に属するディザマトリクス配列をフィールド毎に交互に使用する理由は以下の通りである。例えば図8(a)のディザマトリクスのみを用いて、図8(b)のように広い範囲でディザ階調である「4」を表示する場合を考える。ディザ階調「4」に対応するディザ要素はd1〜d3が「0」であり、d4は「3」であるので、これらを画像信号に加算し、表示用階調をしきい値として切り捨てを行うと図8(c)となる。このように各画素の平均としては「4」を表示しているが「7」の画素が垂直、水平方向に固定パターンとして規則的に並ぶため、例えばざらつき感等の違和感を生じてしまう。たとえこれを改善するために図9(a)から図9(d)のようにフィールド毎に加算するディザ要素の位置を交番させたとしても、やはり図9(e)から図9(h)に示すように、何らかの規則的なパターンが観測されるため、違和感が解消できない。このように、単一のディザマトリクス、あるいは周期的にいくつかのディザマトリクスを切替えて、画面の広い範囲に同一のディザ階調を表示する際に、ディザ拡散処理に特有の固定パターンが発生してしまう。
【0032】
本実施の形態では、第1のディザマトリクス配列群に属するディザマトリクス配列と第2のディザマトリクス配列群に属するディザマトリクス配列をそれぞれランダムに選択し使用するため、上述のような固定パターンは発生しにくい。例えば、上記と同様に、広い範囲でディザ階調である「4」を表示する場合を考える。このとき最初のフィールドでは、ディザマトリクスを敷き詰めたものは、例えば図7(d)となり、ディザ要素加算後切り捨てを行った結果が図10(a)である。同様に次のフィールドではこの結果が図10(b)である。
【0033】
この場合は図8(c)と異なり「7」が規則的に並んでいないために固定パターンが発生せず視覚的にも違和感が生じない。また、「7」同士が隣接する場合は斜め方向となるが、人間の視覚特性は斜め方向の解像度が低いために、「7」が並ぶことによる違和感はほとんど生じない。さらに、第1のディザマトリクス配列群と第2のディザマトリクス配列群をフィールド毎に交互に使用することによって、「7」が斜めに隣接して並ぶ向きが逆方向になる。従って視覚的に平均されるので、いっそう規則的なパターンが観測されにくくなり、ディザ階調が違和感なく再現される。従って、画像のざらつきがなく質の高い画像が表現できる。
【0034】
なお、本実施の形態の表示装置においては、擬似輪郭が発生しない階調として条件aを満たす階調、すなわち
条件a:発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドが発光するような階調
のみを用いたが、この条件を少し緩め、
条件b:発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドのうち、発光しないサブフィールドが1つ存在する階調
としてもよい。あるいはさらに条件を緩め、
条件c:発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドのうち、発光しないサブフィールドが2つ存在する階調
としてもよい。ただし、動画擬似輪郭を抑制するためには無制限に条件を緩めることはできなく、発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドのうち、発光しないサブフィールドが所定の数以下の階調とすることが必要である。
【0035】
条件b、条件cを満たす階調の数は条件aを満たす階調の数よりも多くなるため、より多段階の階調表現が可能となる。条件b、条件cを満たす階調を擬似輪郭が発生しにくいあるいは発生しても無視できる階調であり、隣接する画素間において発光/非発光のサブフィールドの分布に大きな変化は発生しない。条件bを用いた場合の表示用階調、ディザ階調およびディザ要素の例を図11、図12に示す。これらの階調は、図11、図12中の「表示用階調」の欄に「●」で示されている。この場合、図2、図3で示される条件aの階調に加えて、(2、5、6、11、13、14、・・・、251、253、254)の階調が表示用階調として使用できる。例えば、図11において階調「14」を見ると、この階調を表示するときに発光させるサブフィールドのうち最大重みのサブフィールドはSF4であり、かつ、発光していないサブフィールドが1つ(SF1)あるため、階調「14」が条件bを満たしていることがわかる。
【0036】
以上のような条件を満たす階調のみを用いて階調表示を行うことにより、隣接する画素間において上位のサブフィールドと下位のサブフィールドの発光/非発光が逆転することがなくなり、動画擬似輪郭の発生が抑制できる。
【0037】
さらに、下位のサブフィールドは重みが小さく動画擬似輪郭に対する影響も少ないと考えられるので、上記の条件a、条件bおよび条件cの場合において、例えば最下位のサブフィールドについては考慮しなくてもよい。例えば、条件aで階調を求める際に、最下位のサブフィールド(SF1)を除いたサブフィールドが全て発光する階調を表示用階調としてもよい。あるいは、SF1とSF2、もしくはSF1〜SF3までを除くようにしてもよい。
【0038】
なお、本実施の形態では、階調制限回路17からディザ処理回路19へ画像信号とともに4つのディザ要素を渡していた。1つのディザ要素に対して6ビット程度必要であるので、4つのディザ要素では全部で24ビットが必要となる。これに対して、4つのディザマトリクスに含まれる「0」の個数と「0」でない要素の値をディザ処理回路に渡すという構成にすることも考えられる。「0」の個数は1〜4個であるので、2ビットで足りる。従って必要なビット数は全部で8ビットとなるので、回路規模を小さく抑えることができる。
【0039】
また、本実施の形態では4つのディザ要素(d1〜d4)を図2、図3のように設定したが、図13、14のように設定することもできる。この場合は複数の変換階調にわたって同じディザ要素の値を使用するので、ディザ要素を格納するためのメモリ領域を節約することが可能である。
【0040】
さらにまた、図15、図16のようにディザ要素を設定すれば、ディザ要素を加算することにより、[繰り上がる」か「繰り下がる」かのいずれかが所定の確率で発生することになる。従って、ディザ要素を加算した後には必ず表示用階調となっているので、図5の表示用階調変換回路302は不要となる。
【0041】
以上のように、本実施形態の表示装置は、画素本来の階調を動画擬似輪郭が発生しないかあるいは無視できる表示用階調に変換し、この表示用階調のみを用いて多階調表示を行うことにより動画擬似輪郭の発生を抑制することができる。
【0042】
なお、以上では、説明の簡単化のために1つの色について説明を行ったが、R(赤)、G(緑)、B(青)の各色を用いたカラー表示においても本発明は同様に適用できる。
【0043】
また、本実施の形態では、ディザマトリクスの大きさを2画素×2ラインとしたが、n画素×mラインの任意の大きさのディザマトリクスを用いてもよく、この場合はn×m倍のディザ階調を表示用階調間に設定できるため、擬似的に表現できる階調数を任意に増やすことができる。
【0044】
【発明の効果】
本発明の表示装置は、動画疑似輪郭が発生しないかあるいは無視できる表示用階調のみを用いて表示するので、動画疑似輪郭の発生により画質が劣化することを防ぐことができる。さらに表示用階調間を4等分するディザ階調を設定し、ディザ処理を用いてこれらの階調をも疑似的に表現できるため、階調数が大きく減少して画質が劣化することを防ぐことができる。また、複数種類のディザマトリクスをランダムに用いることによりディザ処理特有の固定パターンによる画質劣化が少ない。
【図面の簡単な説明】
【図1】本発明の実施の形態における画像表示装置の回路ブロック図
【図2】本発明の実施の形態における表示用階調選択の条件aに合致する表示用階調、ディザ階調、ディザ要素を示す図
【図3】本発明の実施の形態における表示用階調選択の条件aに合致する表示用階調、ディザ階調、ディザ要素を示す図
【図4】(a)は本発明の実施の形態における階調制限回路の回路ブロック図
(b)は本発明の実施の形態における階調制限回路の動作説明図
【図5】本発明の実施の形態におけるディザ処理回路の回路ブロック図
【図6】本発明の実施の形態におけるディザマトリクス切替回路の構成の例を示す図
【図7】本発明の実施の形態におけるディザ処理回路の動作説明図
【図8】ディザ処理により固定パターンが発生する理由を説明する図
【図9】ディザ処理により規則的なパターンが発生する理由を説明する図
【図10】本発明の実施の形態で使用するディザ処理の説明図
【図11】表示用階調選択の条件bに合致する表示用階調、ディザ階調、ディザ要素を示す図
【図12】表示用階調選択の条件bに合致する表示用階調、ディザ階調、ディザ要素を示す図
【図13】4つの変換階調に対して1種類のディザマトリクスを設定する場合の表示用階調、ディザ階調、ディザ要素を示す図
【図14】4つの変換階調に対して1種類のディザマトリクスを設定する場合の表示用階調、ディザ階調、ディザ要素を示す図
【図15】ディザ処理後に表示用階調変換回路を不要とするための表示用階調、ディザ階調、ディザ要素を示す図
【図16】ディザ処理後に表示用階調変換回路を不要とするための表示用階調、ディザ階調、ディザ要素を示す図
【図17】PDPにおけるサブフィールドの構成の一例を示す図
【図18】動画擬似輪郭の説明図
【図19】画像パターンXをサブフィールドに展開した図
【符号の説明】
11 A/D変換回路
13 逆ガンマ補正回路
15 動き検出回路
17 階調制限回路
19 ディザ処理回路
21 遅延回路
23 選択回路
33 プラズマディスプレイパネル(PDP)
35 タイミングパルス発生回路
53 階調制限テーブル
101 ディザ要素テーブル
201,202,203,204 ディザ要素セレクタ
205 乱数発生器
206,207,208 セレクタ
301 加算器
302 表示用階調変換回路
Claims (1)
- 1フィールドを複数のサブフィールドで構成し各サブフィールドを発光または非発光制御することにより多階調表示する画像表示装置であって、発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドが発光する、または発光させる一番重みの大きいサブフィールドより小さい重みを持つ全てのサブフィールドのうち、発光しないサブフィールドが所定の数以下の第1の階調および前記第1の階調の各階調間を(n×m)等分するように設定された第2の階調のうちのいずれかに属する階調に出力を制限する階調制限回路と、前記階調制限回路から入力される画像信号の階調に応じた複数のディザ要素を発生させるとともに、ディザ処理による規則的な固定パターンが発生しにくいディザマトリクスとなるようにディザ要素を選択して前記階調制限回路から入力される前記画像信号にディザ処理を行うディザ処理回路と、前記階調制限回路とディザ処理回路の処理時間に等しい時間だけ画像信号を遅延して出力する遅延回路と、入力された画像が動画であるか否かを検出し、画像が動画である場合は前記ディザ処理回路の出力を選択し、前記入力された画像が静止画である場合は前記階調制限回路およびディザ処理回路による処理を行わない前記遅延回路の出力を選択する選択回路とを有し、前記ディザ処理回路は、n画素×mラインの大きさを持つ複数のディザマトリクス配列の中から1つのディザマトリクス配列をn画素毎およびmライン毎にランダムに選択するように構成した画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002302943A JP4325171B2 (ja) | 2002-10-17 | 2002-10-17 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002302943A JP4325171B2 (ja) | 2002-10-17 | 2002-10-17 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004138783A JP2004138783A (ja) | 2004-05-13 |
JP4325171B2 true JP4325171B2 (ja) | 2009-09-02 |
Family
ID=32450870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002302943A Expired - Fee Related JP4325171B2 (ja) | 2002-10-17 | 2002-10-17 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4325171B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7466325B2 (en) | 2004-05-18 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving method |
JP2006039172A (ja) * | 2004-07-27 | 2006-02-09 | Pioneer Electronic Corp | 映像信号処理回路、プラズマ表示装置、及び、偽輪郭低減方法 |
JP5392965B2 (ja) * | 2004-08-03 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2006013799A1 (en) * | 2004-08-03 | 2006-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
JP4069103B2 (ja) * | 2004-08-24 | 2008-04-02 | 富士通日立プラズマディスプレイ株式会社 | 画像表示装置およびその駆動方法 |
KR20120098909A (ko) | 2004-11-10 | 2012-09-05 | 톰슨 라이센싱 | 펄스 폭 변조(pwm) 디스플레이에서 암 잡음 감소를 위한 시스템 및 방법 |
JP5092223B2 (ja) * | 2005-10-04 | 2012-12-05 | パナソニック株式会社 | 画像処理装置 |
KR100809348B1 (ko) | 2006-08-01 | 2008-03-05 | 삼성전자주식회사 | 흑백 출력 장치의 다계조 표현을 위한 서브 채널 픽셀 변조방법 및 장치 |
JP2008178075A (ja) | 2006-12-18 | 2008-07-31 | Sony Corp | 表示制御装置、表示制御方法、及びプログラム |
TWI394121B (zh) | 2006-12-18 | 2013-04-21 | Sony Corp | An image processing apparatus, an image processing method, and a recording medium |
CN103841385B (zh) * | 2012-11-26 | 2016-06-01 | 比亚迪股份有限公司 | 图像抖动处理方法及装置 |
CN109949731B (zh) * | 2017-12-20 | 2022-07-08 | 上海和辉光电股份有限公司 | 一种显示面板的驱动方法及驱动装置 |
-
2002
- 2002-10-17 JP JP2002302943A patent/JP4325171B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004138783A (ja) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100473514B1 (ko) | 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법 | |
JP3631727B2 (ja) | 画像表示方法および画像表示装置 | |
KR100478378B1 (ko) | 표시 장치 및 표시 방법 | |
KR100484423B1 (ko) | 화상표시장치 | |
KR100726322B1 (ko) | 영상 표시장치 | |
JP3250995B2 (ja) | 表示装置及び方法 | |
JP4325171B2 (ja) | 画像表示装置 | |
KR100457281B1 (ko) | 플라즈마 디스플레이장치 및 표시방법 | |
JP3457251B2 (ja) | 画像表示装置 | |
JP4203665B2 (ja) | 画像表示方法および画像表示装置 | |
KR100888577B1 (ko) | 표시장치의 오차확산처리방법 | |
JP4100122B2 (ja) | 画像表示装置 | |
JP2003338929A (ja) | 画像処理方法および画像処理装置 | |
KR100687558B1 (ko) | 화상 표시 방법 및 화상 표시 장치 | |
US7710358B2 (en) | Image display apparatus for correcting dynamic false contours | |
JP4759209B2 (ja) | 画像表示装置 | |
JP2000148068A (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
KR100414107B1 (ko) | 플라즈마 디스플레이 패널의 계조표시 처리방법 | |
JP2007041475A (ja) | 画像表示装置 | |
JP4103076B2 (ja) | 画像表示装置の誤差拡散処理方法、及び画像表示装置 | |
JP2023104353A (ja) | 画像表示装置、信号処理方法及び信号処理プログラム | |
KR100765509B1 (ko) | 플라즈마 디스플레이 패널의 화상 처리 장치 및 방법 | |
JP2005148297A (ja) | 表示装置 | |
JP2004258069A (ja) | 画像表示装置 | |
JP2014044222A (ja) | サブフィールド生成装置およびサブフィールド生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090601 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |