JP4324617B2 - スパッタ成膜方法及びスパッタ成膜装置 - Google Patents

スパッタ成膜方法及びスパッタ成膜装置 Download PDF

Info

Publication number
JP4324617B2
JP4324617B2 JP2007045836A JP2007045836A JP4324617B2 JP 4324617 B2 JP4324617 B2 JP 4324617B2 JP 2007045836 A JP2007045836 A JP 2007045836A JP 2007045836 A JP2007045836 A JP 2007045836A JP 4324617 B2 JP4324617 B2 JP 4324617B2
Authority
JP
Japan
Prior art keywords
film
metal
alloy film
plasma
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007045836A
Other languages
English (en)
Other versions
JP2008210971A (ja
Inventor
薫 前川
洋之 永井
達夫 波多野
隆 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007045836A priority Critical patent/JP4324617B2/ja
Priority to KR20080001297A priority patent/KR100984992B1/ko
Priority to US12/072,089 priority patent/US9121094B2/en
Publication of JP2008210971A publication Critical patent/JP2008210971A/ja
Application granted granted Critical
Publication of JP4324617B2 publication Critical patent/JP4324617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/027—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/544—Controlling the film thickness or evaporation rate using measurement in the gas phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、被処理体に添加金属を含んだ主金属を成膜するスパッタ成膜方法及びスパッタ成膜装置に関する。
半導体装置の多層配線構造は、層間絶縁膜中に金属配線を埋め込むことにより形成されるが、この金属配線の材料としてはエレクトロマイレーションが小さくまた低抵抗であることなどから、Ｃｕ（銅）が使用され、その形成プロセスとしてはダマシン工程が一般的になっている。
このダマシン工程では、基板の層間絶縁膜に層内に引き回される配線を埋め込むためのトレンチと上下の配線を接続する接続配線を埋め込むためのビアホールとを形成し、これら凹部にＣＶＤや電解メッキ法などによりＣｕが埋め込まれる。そしてＣＶＤ法を利用する場合にはＣｕの埋め込みを良好に行うために極薄のＣｕシード層を、前記層間絶縁膜表面の凹部内面に沿って形成し、また電解メッキ法を利用する場合にも、電極となるＣｕシード層を前記凹部に形成することが必要である。またＣｕは、絶縁膜中に拡散しやすいことから、凹部に例えばＴａ／ＴａＮの積層体からなるバリア膜を形成することが必要であり、従って凹部の表面には例えばスパッタ法によりバリア膜とＣｕシード膜とが形成される。
ところで配線パターンの微細化が益々進み、そのために前記バリア膜及びシード層も薄層化する必要があるが、前記凹部の幅が微細化されたことで前記バリア膜及びシード層を形成する際に、それらを構成する金属が凹部の深部に比べて開口部付近に厚く成膜されてしまい、凹部内に高い均一性をもってそれらバリア膜及びシード層を形成することが困難になっており、バリア性に対する信頼性やシード層との界面の密着性などが問題になっている。
こうした背景から、特許文献１には、Ｃｕと添加金属例えばＭｎ（マンガン）との合金膜を絶縁膜の凹部の表面に沿って成膜し、次いでアニールを行うことでバリア膜を形成する方法が記載されている。具体的に述べると、前記アニールを行うことにより、合金中のＭｎがＣｕから排出されるように移動することで一部のＭｎは、層間絶縁膜の表面部に拡散し、層間絶縁膜の構成元素であるＯと反応して、その結果極めて安定な化合物である酸化物ＭｎＯｘ（ｘは自然数）あるいはＭｎＳｉｘＯｙ（ｘ、ｙは自然数）などのバリア膜が自己整合的に形成されると共に合金膜の表面側(層間絶縁膜と反対側)に、バリア層の形成に用いられなかった余剰のＭｎが移動し、その移動したＭｎは後工程により除去される。このように形成された自己形成バリア膜は均一で極めて薄いものとなり、上述の課題の解決に貢献する。
ところで上述のバリア膜を効率よく形成するためには、合金膜の下層ほどＭｎ濃度を高くしてＭｎと層間絶縁膜との反応を起こりやすくし且つ合金膜の上層ほどＭｎ濃度を低くして、前記余剰のＭｎが膜中のＭｎの濃度勾配により容易に合金膜の表面に拡散して、析出できるようにすることが好ましい。このように濃度勾配が形成されるように合金膜が成膜されることで、Ｍｎのシード層への残留も抑えられる結果、配線抵抗の上昇も抑えられる。また低い温度でＭｎを拡散させることができるので配線が形成されるまでの熱履歴も低く抑えられ、配線へのダメージを抑えることができる。
上記のようにＭｎの濃度勾配をつけるために、合金膜をＣＶＤ（Chemical Vapor Deposition）などの化学的な成膜方法により、例えば凹部に供給する成膜成分を含んだガスの量を時間と共に変化させて成膜することが考えられる。しかしこのような方法により成膜を行う場合、有機液体ソースを気化させているのでガスのコントロール幅が小さく、大きな濃度勾配がつけられない。
従って例えばＰＶＤ（Physical Vapor Deposition）のようなスパッタなどの物理的手法により、上記のようなＭｎの濃度勾配を有する合金膜を形成することが考えられるが、そうすると互いに異なるＭｎ濃度を有するＣｕ合金を金属ターゲットとして用いる必要があり、そのターゲットの数だけ当該ターゲットを収容して基板に処理を行う処理容器を用意しなければならず、成膜装置が大型化してしまうし、処理容器間で基板を搬送しなければならず、スループット低下の要因になる。
また上記のように自己整合バリア膜を形成する場合以外にも、エレクトロマイグレーションを抑えるために、添加金属を含むように配線金属が基板上に成膜される場合がある。例えばＡｌ（アルミニウム）により配線を構成する場合、そのＡｌ中にＣｕが数原子％含まれるように成膜が行われ、Ｃｕ原子がＡｌ原子間に形成される隙間に進入することでＡｌ原子の移動を抑え、エレクトロマイグレーションが抑制される。またＣｕにより配線を形成する場合はＡｇ（銀）やＳｎ（錫）などの原子が、不純物として添加されることがある。
例えば、上記のように凹部にバリア膜及びシード層を形成した後、このようにエレクトロマイグレーションを抑制する目的で添加金属を含んだ配線を形成する場合も、シード層中でバリア膜に近い箇所で添加金属が高い濃度になっていることがエレクトロマイグレーション耐性を高めるうえで有利である。
またスパッタ成膜装置を用いて成膜処理を行い、１層の合金膜を各基板上に形成する場合においても、合金膜中に含まれる添加金属の濃度を基板の種別に応じて変更しようとすると、その装置の処理容器内の金属ターゲットを付け替える必要がある。このため真空容器を開放して金属ターゲットを取り替えるという煩わしい作業が必要になるし、交換作業後の真空引きにも長い時間がかかる。
特開２００５−２７７３９０号公報：段落００１８〜段落００２０、図１など）
本発明は、このような事情に基づいてなされたものであり、その目的は、１個の処理容器内でスパッタによって厚さ方向に濃度勾配を有するように添加金属を含んだ合金層を被処理体上に容易に形成することができる技術を提供することである。
本発明の他の目的は、スパッタにより被処理体上に合金層を形成するにあたり、合金層の添加金属の濃度を容易にコントロールすることのできる技術を提供することである。
本発明のスパッタ成膜方法は、添加金属と主金属とを含む合金からなる金属ターゲットを備えた処理容器内に被処理体を搬入する工程と、
前記処理容器内にプラズマ発生用のガスを供給すると共にこのガスに電力を供給してプラズマ化し、そのプラズマによりスパッタされた金属ターゲットの粒子により第１の合金膜を被処理体に成膜する第１の成膜工程と、
この第１の成膜工程とは処理容器内の圧力及び前記電力の少なくとも一つを異ならせてプラズマを発生させ、そのプラズマによりスパッタされた前記金属ターゲットの粒子により、添加金属の濃度が第１の合金膜の添加金属の濃度よりも低い第２の合金膜を第１の合金膜に積層する第２の成膜工程と、を含むことを特徴とする。
前記第１成膜工程及び第２の成膜工程は、例えば金属ターゲットにプラズマ中のイオンを引き込むためのバイアス電圧を印加して行われ、前記第２の成膜工程は、前記圧力、前記電力及び前記バイアス電圧の少なくとも一つを前記第１の成膜工程と異ならせる。
上記方法において、バイアス電圧は例えば１ｋＷ〜２０ｋＷの範囲に含まれる負の直流電力であり、前記電力は例えば前記高周波電源から供給される０．１ｋＷ〜６ｋＷの範囲に含まれる電力である。また例えば前記処理容器内の圧力値は０．１３３Ｐａ〜１．３３×１０3Ｐａの範囲に含まれ、前記主金属は銅であり、添加金属はマンガンである。
本発明のスパッタ成膜装置は、添加金属と主金属とを含む合金からなる金属ターゲットを備えた処理容器内にプラズマ発生用のガスを供給すると共にこのガスに電力を供給してプラズマ化し、そのプラズマによりスパッタされた金属ターゲットの粒子により合金膜を被処理体に成膜する装置において、
第１の合金膜と処理容器内の圧力及び電力を含む各パラメータの値とを対応付けると共に添加金属の濃度が第１の合金膜の添加金属の濃度よりも低い第２の合金膜と処理容器内の圧力及び電力を含む各パラメータの値とを対応付け、第１の合金膜及び第２の合金膜の間で処理容器内の圧力及び電力のうちの少なくとも一つが互いに異なるデータベースを記憶する記憶部と、
前記第１の合金膜及び第２の合金膜に応じたパラメータの値を前記データベースから読み出し、読み出したパラメータ値に基づいて第１の合金膜及び第２の合金膜がこの順でスパッタ成膜されるように制御信号を出力する制御部と、を備えたことを特徴とする。
前記金属ターゲットには、プラズマ中のイオンを引き込むためのバイアス電圧を印加する電源が接続され、前記データベースは、前記第１の合金膜及び第２の合金膜の間で前記圧力、前記電力及び前記バイアス電圧の少なくとも一つが互いに異なっていてもよい。
本発明によれば処理容器内の圧力、プラズマ形成用の高周波の電力あるいは金属ターゲットに供給されるプラズマ引き込み用の電力などのパラメータを変更することにより、被処理体上の合金膜の添加金属の濃度を変更するようにしている。従って添加金属の濃度が互いに異なる膜、別の言い方をすれば厚さ方向に添加金属の濃度勾配を持った合金膜を共通の処理容器内で成膜することができ、スパッタ成膜用の処理容器を複数設ける必要がなくなるため、装置の大型化が抑えられ、また処理容器間を搬送する時間が節約できるので、スループットの向上を図ることができる。また合金膜における目的とする添加金属濃度とパラメータ値とを予め対応付けたデータベースを用意しておき、このデータベースから読み出したパラメータ値に基づいてプロセスを行っているため、添加金属濃度のコントロールが容易であり、所望の添加金属濃度の合金膜を容易に得ることができる。
本発明のスパッタ成膜装置をＣｕＭｎスパッタ成膜装置１に適用した実施形態の構成について図１を参照しながら説明する。このスパッタ成膜装置１はＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタモジュールと呼ばれるものであり、例えばアルミニウム（Ａｌ）等により筒体状に成形された処理容器１１を有している。処理容器１１は接地され、その底部には排気口１２が設けられている。排気口１２には排気管１３ａの一端が接続されており、排気管１３ａの他端はスロットルバルブ１３を介して真空ポンプ１３ｂに接続されている。スロットルバルブ１３は後述の制御部３０から送信された制御信号に基づき開度が調節され、処理容器１１内が真空排気されて所望の真空度に維持される。図中Ｇは半導体ウエハ（以下ウエハとする）Ｗの搬入出を行うためのゲートバルブである。
また処理容器１１の底部には、この処理容器１１内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口１４が設けられている。このガス導入口１４の一端にはガス導入管１４ａの一端が接続され、導入管１４ａの他端はガス流量制御器、バルブ等よりなるガス制御部１５に接続されている。ガス制御部１５は制御部３０から送信された制御信号に基づいて、プラズマガスとして例えばＡｒガスや、他の必要なガス例えばＮ2ガスなどの処理空間Ｓへの給断を制御する。
この処理容器１１内には、例えばＡｌよりなる載置台１６が設けられ、載置台１６の上面にはウエハＷを吸着して保持する静電チャック１７が設けられている。図中１６ａは、ウエハＷと載置台１６との熱伝導性を向上させる熱伝導ガスの流通路である。また図中１７ａは、ウエハＷ冷却用の冷媒が流通する循環路であり、この冷媒は載置台１６を支持する支柱１８内の図示しない流路を介して給排される。支柱１８は、不図示の昇降機構により昇降自在に構成されており、これにより載置台１６が昇降できる。図中１８ａは、支柱１８を囲む伸縮自在のベローズであり、処理容器１１内の気密性を維持しつつ、載置台１６の昇降移動を許容できるようになっている。図中１９ａは、３本（図では２本のみ表示している）の支持ピンである。また図中１９ｂは、この支持ピン１９ａに対応したピン挿通孔であり、載置台１６を降下させた際に、支持ピン１９ａと不図示のウエハＷの搬送手段との間でウエハＷの受け渡しができるようになっている。また前記静電チャック１７には、例えば１３．５６ＭＨｚの高周波を発生する高周波電源２０が接続されており、載置台１６に対して所定のバイアスを印加できるようになっている。図中２０ａは、高周波電源の電力値をコントロールするコントローラである。
処理容器１１の天井部には、例えば窒化アルミニウム等の誘電体よりなる高周波に対して透過性のある透過板２１がＯリング等のシール部材２１ａを介して設けられている。図中２２はプラズマ発生源であり、処理容器１１内の処理空間Ｓに供給された例えばＡｒガスをプラズマ化してプラズマを発生させる。具体的には、このプラズマ発生源２２は、透過板２１に対応させて設けた誘導コイル部２３と、この誘導コイル部２３に高周波電圧を印加するプラズマ発生用の例えば１３．５６ＭＨｚの高周波電源２４と、を備え、誘導コイル部２３から透過板２１を介して処理空間Ｓにプラズマ発生のためのエネルギーである高周波を導入できるようになっている。高周波電源２４の電力値は、後述の制御部３０からの制御信号をコントローラ２４ａが受け、このコントローラ２４ａを介して制御されるようになっている。
透過板２１の直下には、高周波拡散用の例えばＡｌよりなる防着板２５が設けられており、この防着板２５の下部には、処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状に形成されたＣｕＭｎターゲット２６が設けられている。このターゲット２６は主金属であるＣｕと添加金属であるＭｎとを含んだＣｕ合金からなり、Ｍｎの含有量は例えば１原子％〜１０原子％である。ＣｕＭｎターゲット２６には可変直流電源２７が接続されており、プラズマ中のイオンを引き込むためにバイアス電圧として負の直流電圧をＣｕＭｎターゲット２６に印加できるようになっている。この可変直流電源２７にはコントローラ２７ａが接続されており、コントローラ２７ａは各高周波電源２４、２０に接続されたコントローラ２４ａ、２０ａと同様に制御部３０から送信される制御信号を受けて、その可変直流電源２７のＣｕＭｎに供給する電力値を制御する。またＣｕＭｎターゲット２６の下部には、処理空間Ｓを囲むようにして例えばＡｌよりなる、接地された円筒状の保護カバー２８が設けられており、このカバー２８の下部は内側へ屈曲されて、載置台１６の側部近傍に位置されている。
続いてＣｕＭｎスパッタ成膜装置１に設けられる制御部３０について図２も参照して説明する。制御部３０は、例えばコンピュータにより構成されており、成膜のレシピを入力して設定するための入力画面を備えている。図中３１はバスである。このバス３１には処理プログラム３２を格納するプログラム格納部３３、ＣＰＵ３４、データベース３６を備えた記憶部３５が接続されている。図２に示すデータベース３６は、プロセス全体を決定する手順を定めた処理レシピの一部を概念的に示しており、Ｍｎ濃度が大きいＣｕＭｎ膜を成膜する第１の成膜工程と、Ｍｎ濃度が小さいＣｕＭｎ膜を成膜する第２の成膜工程との各々について、処理パラメータの一部である処理容器１１内の圧力値、高周波電源２４の電力値及び可変直流電源２７の電力値の各パラメータとが対応付けて作成され、この例では第１の成膜工程と、第２の成膜工程とは圧力が異なっている（Ｐ１＜Ｐ２）。
この処理プログラム３２及びデータベース３６は、例えばフレキシブルディスク、コンパクトディスク、ＭＯ（光磁気ディスク）などにより構成される記憶媒体３７に格納されて、図１に示すように制御部３０にインストールされる。
続いて上述のＣｕＭｎスパッタ成膜装置１により処理を受けるウエハＷについて説明する。このスパッタ成膜装置１に搬送される前にウエハＷ表面においては、図３（ａ）に示すようにＳｉＯ2（酸化シリコン）からなる層間絶縁膜４１中にＣｕが埋め込まれて下層配線４２が形成されており、前記層間絶縁膜４１上にはバリア膜４３を介して層間絶縁膜４４が積層されている。そして、この層間絶縁膜４４中にはトレンチ４５ａと、ビアホール４５ｂとからなる凹部４５が形成されており、凹部４５内には下層配線４２が露出している。以下に説明するプロセスは、この凹部４５内にＣｕを埋め込み、下層配線４２と電気的に接続される上層配線を形成するものである。なお層間絶縁膜としてＳｉＯ2膜を例に挙げたが、ＳｉＯＣＨ膜などであってもよい。
上層、下層で各々Ｍｎ濃度が異なる積層膜であるＣｕＭｎ膜５０が成膜されるプロセスについて図３を参照しながら説明する。先ずゲートバルブＧが開き、不図示の搬送機構にウエハＷが処理容器１１内に搬入され、支持ピン１９ａにウエハＷが受け渡される。然る後ゲートバルブＧが閉じ、載置台１６が上昇して静電チャック１７上にウエハＷが受け渡され、ウエハＷが所定の位置に上昇すると載置台１６の上昇が停止し、スロットルバルブ１３の開度が調節され、真空ポンプ１３ｂにより処理容器１１内が真空引きされる。そしてガス制御部１５により処理容器１１内にＡｒガスが供給されて、その処理容器１１内が、第１の成膜工程に対応する圧力０．１３３Ｐａ〜２．６６Ｐａ（１〜２０ｍＴｏｒｒ）に維持される。その後、可変直流電源２７によりプラズマ中のイオンを引き込むためのバイアス電力である１０Ｗ〜１ｋＷのＤＣ電力がＣｕＭｎターゲット２６に供給され、更に高周波電源２４を介して誘導コイル部２３に１〜５ｋＷの高周波電力が供給されると共に載置台１６に例えば５００Ｗのバイアス電力が供給される。
誘導コイル部２３に供給された電力によりＡｒガスがプラズマ化されて処理空間ＳにＡｒプラズマが形成されて、Ａｒプラズマ中のＡｒイオンはＣｕＭｎターゲット２６に衝突し、このＣｕＭｎターゲット２６がスパッタされる。スパッタされたＣｕＭｎターゲット２６のＣｕ原子（Ｃｕ原子団）及びＭｎ原子（Ｍｎ原子団）は、プラズマ中を通る際にイオン化される。イオン化されたＣｕ原子及びＭｎ原子は、印加されたバイアスにより載置台１６に引きつけられ、載置台１６上のウエハＷに堆積して図３（ｂ）に示すようにＣｕとＭｎとの合金膜であるＣｕＭｎの下層膜５１（膜種１）が成膜されて、凹部４５内が、その下層膜５１に覆われる。この下層膜５１の膜厚は例えば１ｎｍ〜５０ｎｍであり、Ｍｎの含有率は５原子％〜１０原子％である。
誘導コイル部２３に高周波電力が供給されてから例えば所定の時間が経過し、第１の成膜工程が終了すると、スロットルバルブ１３の開度が変化して、処理容器１１内の圧力が例えば膜種２に対応する圧力である６．６５〜１３．５Ｐａ（５０〜１００ｍＴｏｒｒに維持され、図３（ｃ）に示すように下層膜５１上に上層膜５２（膜種２）が積層され、ＣｕＭｎ膜５０が形成される。この上層膜５２の膜厚は例えば１ｎｍ〜５０ｎｍであり、Ｍｎの含有率は１原子％〜５原子％であり、Ｍｎ濃度の大きい膜とＭｎ濃度の小さい膜とがこの順で積層される。このように実際に後述の実験例からも明らかなように圧力を変更することで成膜される膜中のＭｎ濃度が変化するが、その理由は、処理容器１１内に形成されるプラズマの分布や電子密度が変化し、それによってＣｕあるいはＭｎのイオン化率が変化するためであると考えられる。
このようにＣｕＭｎ膜５０の成膜が行われると、ＣｕＭｎターゲット２６へのＤＣ電力の供給、誘導コイル部２３及び載置台１６への高周波電力の供給が停止されると共にＡｒガスの供給が停止される。その後、載置台１６が下降し、ゲートバルブＧが開いて、不図示の搬送手段にウエハＷが受け渡され、その処理済のウエハＷは処理容器１１から搬出される。
上記の実施形態によれば処理容器１１内の処理空間Ｓの圧力を変更することによってＭｎの濃度が互いに異なる下層膜５１及び上層膜５２が得られ、その結果厚さ方向においてＣｕに対するＭｎの濃度が異なる膜を成膜できる。従って互いに異なる組成を有するＣｕＭｎターゲット２６を収容する複数の処理容器１１を設ける必要がなくなり、装置の大型化が抑えられる。また、ウエハＷを各処理容器１１間で搬送する時間が節約できるので、スループットの低下を抑えることができる。
続いて上記のＣｕＭｎスパッタ成膜装置１が適用された、ウエハＷの表面に配線を形成する基板処理システム１０１について図４を参照しながら説明する。図中１０２は電解メッキ装置であり、配線を構成するＣｕをウエハＷに成膜する。図中１０３は加熱処理装置であり、ウエハＷにＮ２（窒素）ガスを供給しながら所定の温度で加熱する。また図中１０４はＭｎ除去装置であり、ウエハＷを例えば塩酸などのＭｎを溶解させる溶液に浸漬させて、その表面のＭｎを除去するウエット洗浄を行う。図中１０５はＣＭＰ（Chemical Mechanical Polishing）装置である。
図４中１０６は、クリーンルーム内においてウエハＷを複数、例えば２５枚含んだキャリア１０７を搬送する自動搬送ロボットであり、図４中実線の矢印で示すようにＣｕＭｎスパッタ成膜装置１→電解メッキ装置１０２→加熱処理装置１０３→Ｍｎ除去装置１０４→ＣＭＰ装置１０５の順にキャリア１０７を搬送する。
また各装置１０２〜１０５及び自動搬送ロボット１０６を制御する制御部１０８は、ＣｕＭｎスパッタ成膜装置１の制御部３０と、後述のようにウエハＷに配線が形成されるように、各装置１，１０２〜１０５及び自動搬送ロボット１０６の動作を統制するホストコンピュータとを含んでいる。
続いて基板処理システム１０１により、半導体が製造されるプロセスについて図５も参照しながら説明する。図５は、ウエハＷ表面部に形成される半導体装置の製造工程における断面図を示している。先ず、自動搬送ロボット１０６によりキャリア１０７がＣｕＭｎスパッタ成膜装置１に搬送され、例えば上記のようにＣｕＭｎ膜５０が形成される（図５（ａ）、（ｂ））。
以降の説明では、記載を簡略化するためにウエハＷが装置間を搬送されるというように記載する。ＣｕＭｎ膜５０が形成されたウエハＷは、続いて電解メッキ装置１０２に搬送され、Ｃｕ膜５０上にＣｕ５４が埋め込まれる（図５（ｃ））。次に、ウエハＷは加熱処理装置１０３に搬送され、そこでＮ２ガスが供給されながら加熱される。この加熱処理によりＣｕＭｎ膜５０中のＣｕとＭｎとの分離が進行し、前記Ｍｎの一部はＣｕＭｎ膜５０の表面側に移動し、さらにＣｕ５４を通過してその表面に析出して例えばＭｎ膜５５を形成する。一方でＭｎの一部は層間絶縁膜４４の表面部に拡散してＳｉＯ２と反応し、ＭｎＳｉｘＯｙ膜５６を形成する。またＭｎが分離したＣｕＭｎ膜５０は電解メッキで埋め込まれたＣｕ５４と一体となり、配線金属の一部となる（図５（ｄ））。ＭｎＳｉｘＯｙ膜５６は、Ｃｕ５４のＳｉＯ２膜４４への拡散を防ぐバリア層として機能する。
加熱処理後、ウエハＷはＭｎ除去装置１０４に搬送され、前記Ｍｎ膜５５が除去され（図５（ｅ））、然る後ウエハＷはＣＭＰ装置１０５に搬送され、ＣＭＰ処理を受けて、配線５７が形成される（図５（ｆ））。ＣＭＰ処理でＭｎ膜５５も同時に除去できる場合には、Ｍｎ除去装置１０４によるＭｎ膜の除去は省略することができる。また、上述の手順の他に、ＣｕＭｎスパッタ成膜装置１→加熱処理装置１０３→Ｍｎ除去装置１０４→電解メッキ装置１０２→ＣＭＰ装置１０５の順でウエハＷを搬送し、先に加熱処理を行うことでバリア膜としてのＭｎＳｉｘＯｙ膜を形成するとともにＣｕＭｎ膜中のＭｎを表面に析出させ、このＭｎを除去してもよい。その後、ＣｕＭｎ膜からＭｎが分離したＣｕをシード層として電解メッキでＣｕを埋め込み、ＣＭＰ処理を行うことで配線を形成することができる。
なお上記実施形態においては図６（ａ）に示すように所定の時間経過後に処理容器内の圧力のパラメータを１回切り替えて処理を行ったが、切り替える回数は１回に限られず、図６（ｂ）に示すように２回切り替えてもよい。また図６（ｃ）に示すように圧力のパラメータをある値から別の値に徐々に変化させるように処理を行ってもよい。図６（ｂ）では例えば圧力Ｐ１、Ｐ２における工程が第１の成膜工程、圧力Ｐ３における工程が第２の成膜工程に相当し、図６（ｃ）では圧力がＰ１からＰ３に変化する前段及び後段の工程が夫々第１の成膜工程、第２の成膜工程に相当する。
これまでは圧力のパラメータを変化させる場合について説明してきたが、圧力の代わりに高周波電源２４の電力値及び可変直流電源２７の電力値の各パラメータを例えば図６（ａ）〜（ｃ）のパターンのように変化させて処理を行い、ウエハＷ上に異なる膜種の膜を成膜することができる。上記ＣｕＭｎスパッタ成膜装置１において高周波電源２４の電力値を高くすると、後述の評価試験で示されるようにＣｕＭｎ膜に含有されるＭｎの濃度は低くなり、可変直流電源２７の電力値を高くすると前記Ｍｎの濃度は高くなる。これは圧力の場合と同様に処理容器１１内に形成されるプラズマの分布や電子密度がプロセス条件を変更することによって変化し、それによってＣｕあるいはＭｎのイオン化率が変化するためであると考えられる。上記のようにＭｎ濃度の異なる積層膜を形成するにあたっては、圧力、高周波電源２４の電力値及び可変直流電源２７の中でどれか一つを変化させて成膜を行ってもよいし、この中の２つ以上のパラメータを変化させて成膜を行ってもよい。
また、上記実施形態は自己整合バリア膜を形成する場合について説明しているが、上記のスパッタ装置によるスパッタ方法はエレクトロマイグレーションやストレスマイグレーションを抑えることができる配線を形成する場合にも適用できる。例えば上記スパッタ成膜装置１においてＣｕＭｎターゲット２６の代わりにＣｕ中に添加金属としてＡｇを含んだＣｕＡｇターゲットを備えたＣｕＡｇスパッタ装置を用いて、上記のＣｕの埋め込み工程を行い、処理中に上記の実施形態のようにプロセス条件を変更して、初めにＣｕ中のＡｇ濃度が比較的高くなるようなプロセス条件でスパッタを行い、続いてＣｕ中のＡｇ濃度が比較的低くなるようなプロセス条件でスパッタを行ってもよい。このようにスパッタを行うことにより、エレクトロマイグレーション耐性を向上させたうえで配線抵抗の上昇を最小限に抑えることができる。
エレクトロマイグレーション及びストレスマイグレーションを抑える目的としてＣｕ中に加えられる添加金属としてはＡｇ以外に、Ｓｉ、Ａｌ、Ｔｉ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｏ、Ｃｒ、Ｍｏ、Ｒｕ、Ｖ、Ｎｂなどが挙げられる。また、例えばＡｌにより配線を構成する場合には、エレクトロマイグレーション及びストレスマイグレーションを抑える金属として例えばＣｕが添加される。
上記ＣｕＭｎスパッタ成膜装置１においては積層膜を形成する場合に限らず１層の膜を形成する場合にも適用できる。この場合制御部３０には図７に示すようなデータベース３８が記憶部３５に格納される。このデータベース３８は、予め成膜しようとする膜の種別と圧力、高周波電力及びＤＣ電力の各パラメータ値とが対応付けられており、各種別の間で添加金属の濃度が異なるように、即ち各種別の膜の添加金属の濃度が目標値となるように各パラメータ値が決定されている。この例では３つのパラメータ値の組み合わせで添加金属の濃度をコントロールしているが、例えば圧力のみを変えるようにしてもよい。
この例においては、オペレータがデータベース３８に記憶された膜種１〜膜種ｎの中の１つを選択して、その膜種に対応する圧力、各電力値のパラメータが読み出されて、それらのパラメータに基づいて成膜が行われる。このような場合、処理容器１１内の金属ターゲットを異なる添加金属濃度を有するターゲットに変更しなくてもよいため、所望の添加金属濃度を有する合金膜の成膜を容易に行うことができる。
（評価試験１）
先ず２原子％のＭｎを含むＣｕＭｎターゲット２６を備えた既述のＣｕＭｎスパッタ成膜装置１により、直径３００ｍｍのＳｉＯ2からなる１枚のウエハＷに、処理容器１１内の圧力を１２Ｐａ（９０ｍＴｏｒｒ）にして既述の実施形態の手順に従って処理を行い、膜厚５０ｎｍのＣｕＭｎ膜を成膜してサンプル１−１とした。続いて処理容器１１内の圧力を０．６７Ｐａ（５ｍＴｏｒｒ）にした他はサンプル１−１と同じ処理条件で成膜を行い、サンプル１−２を作成した。これらサンプル１−１、１−２について二次イオン質量分析計（ＳＩＭＳ）により、膜の厚さ方向におけるＭｎ、Ｃｕの濃度について夫々測定した
図８はＭｎ濃度についての測定結果を示したグラフであり、サンプル１−１の結果は実線で、サンプル１−２の結果は点線で夫々示している。グラフの縦軸はＭｎ濃度を、グラフの横軸はＣｕＭｎ膜の表面からの深さを夫々示している。このグラフにおいて、ＣｕＭｎ膜が存在する深さ０〜５０ｎｍの範囲で、サンプル１−２はサンプル１−１の２倍近くのＭｎ濃度を示していた。また図９はＣｕについてのグラフである。サンプル１−１、１−２は略同様の測定結果を示したので、煩雑になることを避けるためサンプル１−１の測定結果のみをグラフに表示している。この結果から圧力が低くなると、Ｍｎ濃度は高くなるため、異なるＭｎ濃度を持つＣｕＭｎ膜が得られることが理解される。
（評価試験２−１）
続いて処理容器内の圧力、高周波電源の電力、可変直流電源の電力が及ぼす影響を調べるために、これらのパラメータを変更して成膜を行い、成膜されたＣｕＭｎ膜を評価した。具体的に、先ず６原子％のＭｎを含むＣｕＭｎターゲット２６を備えた既述のＣｕＭｎスパッタ成膜装置１により、直径３００ｍｍのＳｉＯ2からなるウエハＷに、処理容器１１内の圧力を１．３３×１０3Ｐａ（１．０×１０4ｍＴｏｒｒ）、可変直流電源２７の電力を１０ｋＷ、プラズマ発生用の高周波電源２４の電力を６ｋＷとして既述の実施形態の手順に従って処理を行い、膜厚５０ｎｍのＣｕＭｎ膜を成膜してサンプル２−１とした。続いて処理容器１１内の圧力を０．１３３Ｐａ（１．０ｍＴｏｒｒ）にした他はサンプル２−１と同じ処理条件でＣｕＭｎ膜の成膜を行い、サンプル２−２を作成し、また高周波電源２４の電力を０．１ｋＷ（１００Ｗ）とした他はサンプル２−１と同じ処理条件で成膜してサンプル２−３を作成した。また可変直流電源２７の電力を２０ｋＷとした他は、サンプル２−１と同様の処理条件で成膜を行ったものをサンプル２−４、可変直流電源の電力を１ｋＷとした他はサンプル２−１と同様の処理条件で成膜したものをサンプル２−５とした。下記の表１は、各サンプルの処理条件をまとめて示したものである。そしてサンプル２−１〜２−５のＣｕＭｎ膜について抵抗値を測定した
Figure 0004324617
図１０は、各サンプルの抵抗値を示したグラフであり、サンプル２−１〜２−５のＣｕＭｎ膜は夫々異なる抵抗値を示していた。サンプル２−２＞サンプル２−３＞サンプル２−４＞サンプル２−１＞サンプル２−５の順に抵抗値が高かった。
（評価試験２−２）
ＳＩＭＳにより、上記のサンプル２−１〜２−５について膜の厚さ方向におけるＭｎ、Ｃｕ、Ｏの濃度について夫々測定した。図１１は、ＳＩＭＳによるＭｎの濃度の測定結果を示したものであり、縦軸はＭｎ濃度を、横軸はＣｕＭｎ膜表面からの深さを夫々示している。グラフ中においてサンプル２−１は細い実線、サンプル２−２は太い実線、サンプル２−３は一点鎖線、サンプル２−４は二点鎖線、サンプル２−５は点線で夫々示している。
このグラフに示されるようにＣｕＭｎ膜が存在する深さ０〜０．０５μｍの範囲におけるＭｎ濃度は、サンプル２−２＞サンプル２−３＞サンプル２−４＞サンプル２−１＞サンプル２−５の順であった。Ｍｎの濃度が高いほどＣｕＭｎ膜の抵抗値が高くなるため、このＭｎ濃度の測定結果は、評価試験２−１の抵抗値の測定結果と整合する。またサンプル２−１，２−４，２−５の結果より、可変直流電源２７の電力値を大きくすると、膜中のＭｎ濃度が高くなることが理解され、サンプル２−１，２−３の結果より高周波電源２４の電力値を小さくすると、Ｍｎ濃度が高くなることが理解される。またサンプル２−１，２−２の結果より圧力を小さくするとＭｎ濃度が高くなることが理解される。
また図１２、図１３は夫々ＳＩＭＳによるサンプル２−１のＯ、Ｃｕ濃度の測定結果を示している。縦軸にＯ、Ｃｕ濃度を示しており、横軸にはＣｕＭｎ膜の表面からの深さを夫々示している。表面からの深さが０〜０．０５μｍの範囲において各サンプル２−２〜２−５は、このサンプル２−１の結果と略同様の結果となり、グラフが煩雑になるため記載を省略している。
Ｃｕ及びＭｎについての測定結果より、同一のターゲットから、プロセス条件を変えることで、成膜される膜中のＣｕの含有量には大きな影響を与えず、Ｍｎの含有量が変化することで、異なるＭｎ濃度を有するＣｕＭｎ膜が得られることが確認された。また、Ｏが多く含まれているほど、ＣｕＭｎ膜中のＣｕが酸化され、その分ＣｕＭｎ膜の抵抗値が高くなるが、この評価試験２−３の結果が示すように各サンプル間でＯの濃度に差がほとんどないということは、評価試験２−１で示された各サンプル間での抵抗値のずれは膜中のＣｕが酸化されたことにより生じているのではなく、サンプル間で膜中のＭｎの濃度が変化したことにより生じたものであることが確認された。
本発明のスパッタ装置の縦断側面図である。 前記スパッタ装置の制御部の構成図である。 前記スパッタ装置により成膜が行われる様子を示した工程図である。 前記スパッタ装置を含む基板処理システムの構成図である。 前記基板処理システムにより配線が形成される様子について示した工程図である。 積層膜を形成するために圧力を変化させる例について示したグラフである。 前記スパッタ装置の他の制御部の構成図である。 ＳＩＭＳによる各サンプルの深さ方向へのＭｎ濃度の測定結果を示したグラフである。 ＳＩＭＳによる各サンプルの深さ方向へのＣｕ濃度の測定結果を示したグラフである。 評価試験における各サンプルのＣｕＭｎ膜の抵抗値の測定結果を示したグラフである。 ＳＩＭＳによる各サンプルの深さ方向へのＭｎ濃度の測定結果を示したグラフである。 ＳＩＭＳによる各サンプルの深さ方向へのＯ濃度の測定結果を示したグラフである。 ＳＩＭＳによる各サンプルの深さ方向へのＣｕ濃度の測定結果を示したグラフである。
符号の説明
１ ＣｕＭｎスパッタ成膜装置
１１ 処理容器
１５ ガス制御部
１２ プラズマ発生源
２６ ＣｕＭｎターゲット
２７ 可変直流電源
３０ 制御部
５０ ＣｕＭｎ膜
５１ 下層膜
５２ 上層膜

Claims (8)

  1. 添加金属と主金属とを含む合金からなる金属ターゲットを備えた処理容器内に被処理体を搬入する工程と、
    前記処理容器内にプラズマ発生用のガスを供給すると共にこのガスに電力を供給してプラズマ化し、そのプラズマによりスパッタされた金属ターゲットの粒子により第１の合金膜を被処理体に成膜する第１の成膜工程と、
    この第１の成膜工程とは処理容器内の圧力及び前記電力の少なくとも一つを異ならせてプラズマを発生させ、そのプラズマによりスパッタされた前記金属ターゲットの粒子により、添加金属の濃度が第１の合金膜の添加金属の濃度よりも低い第２の合金膜を第１の合金膜に積層する第２の成膜工程と、を含むことを特徴とするスパッタ成膜方法。
  2. 前記第１成膜工程及び第２の成膜工程は、金属ターゲットにプラズマ中のイオンを引き込むためのバイアス電圧を印加して行われ、
    前記第２の成膜工程は、前記圧力、前記電力及び前記バイアス電圧の少なくとも一つを前記第１の成膜工程と異ならせることを特徴とする請求項１記載のスパッタ成膜方法。
  3. バイアス電圧は１ｋＷ〜２０ｋＷの範囲に含まれる負の直流電力であることを特徴とする請求項２記載のスパッタ成膜方法。
  4. 前記電力は前記高周波電源から供給される０．１ｋＷ〜６ｋＷの範囲に含まれる電力であることを特徴とする請求項１ないし３のいずれか一に記載のスパッタ成膜方法。
  5. 前記処理容器内の圧力値は０．１３３Ｐａ〜１．３３×１０３Ｐａの範囲に含まれることを特徴とする請求項１ないし４のいずれか一に記載のスパッタ成膜方法。
  6. 前記主金属は銅であり、添加金属はマンガンであることを特徴とする請求項１ないし５のいずれか一に記載のスパッタ成膜方法。
  7. 添加金属と主金属とを含む合金からなる金属ターゲットを備えた処理容器内にプラズマ発生用のガスを供給すると共にこのガスに電力を供給してプラズマ化し、そのプラズマによりスパッタされた金属ターゲットの粒子により合金膜を被処理体に成膜する装置において、
    第１の合金膜と処理容器内の圧力及び電力を含む各パラメータの値とを対応付けると共に添加金属の濃度が第１の合金膜の添加金属の濃度よりも低い第２の合金膜と処理容器内の圧力及び電力を含む各パラメータの値とを対応付け、第１の合金膜及び第２の合金膜の間で処理容器内の圧力及び電力のうちの少なくとも一つが互いに異なるデータベースを記憶する記憶部と、
    前記第１の合金膜及び第２の合金膜に応じたパラメータの値を前記データベースから読み出し、読み出したパラメータ値に基づいて第１の合金膜及び第２の合金膜がこの順でスパッタ成膜されるように制御信号を出力する制御部と、を備えたことを特徴とするスパッタ成膜装置。
  8. 前記金属ターゲットには、プラズマ中のイオンを引き込むためのバイアス電圧を印加する電源が接続され、
    前記データベースは、前記第１の合金膜及び第２の合金膜の間で前記圧力、前記電力及び前記バイアス電圧の少なくとも一つが互いに異なることを特徴とする請求項７記載のスパッタ成膜装置。
JP2007045836A 2007-02-26 2007-02-26 スパッタ成膜方法及びスパッタ成膜装置 Active JP4324617B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007045836A JP4324617B2 (ja) 2007-02-26 2007-02-26 スパッタ成膜方法及びスパッタ成膜装置
KR20080001297A KR100984992B1 (ko) 2007-02-26 2008-01-04 스퍼터 막형성 방법 및 스퍼터 막형성 장치
US12/072,089 US9121094B2 (en) 2007-02-26 2008-02-22 Sputtering method and sputtering apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007045836A JP4324617B2 (ja) 2007-02-26 2007-02-26 スパッタ成膜方法及びスパッタ成膜装置

Publications (2)

Publication Number Publication Date
JP2008210971A JP2008210971A (ja) 2008-09-11
JP4324617B2 true JP4324617B2 (ja) 2009-09-02

Family

ID=39773609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045836A Active JP4324617B2 (ja) 2007-02-26 2007-02-26 スパッタ成膜方法及びスパッタ成膜装置

Country Status (3)

Country Link
US (1) US9121094B2 (ja)
JP (1) JP4324617B2 (ja)
KR (1) KR100984992B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653664B2 (en) 2009-07-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layers for copper interconnect
US8653663B2 (en) * 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8772942B2 (en) * 2010-01-26 2014-07-08 International Business Machines Corporation Interconnect structure employing a Mn-group VIIIB alloy liner
US8361900B2 (en) 2010-04-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
JP2012117127A (ja) * 2010-12-02 2012-06-21 Sumitomo Heavy Ind Ltd 成膜装置、成膜基板製造方法、および成膜基板
US10446496B2 (en) * 2016-02-17 2019-10-15 International Business Machines Corporation Self-forming barrier for cobalt interconnects
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3825788A1 (de) * 1988-07-29 1990-02-01 Philips Patentverwaltung Verfahren zur herstellung von eisengranatschichten
EP0606498B1 (en) * 1992-07-29 2000-01-26 Seiko Epson Corporation Magneto-optic recording medium and method of its manufacture
US6331484B1 (en) * 1999-03-29 2001-12-18 Lucent Technologies, Inc. Titanium-tantalum barrier layer film and method for forming the same
JP3391325B2 (ja) * 1999-12-27 2003-03-31 株式会社村田製作所 コンデンサ
US6440280B1 (en) * 2000-06-28 2002-08-27 Sola International, Inc. Multi-anode device and methods for sputter deposition
JP2003017441A (ja) 2001-07-02 2003-01-17 Semiconductor Leading Edge Technologies Inc 薄膜形成方法及び半導体装置
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2003306767A (ja) * 2002-04-16 2003-10-31 Canon Inc 堆積膜形成方法
US6709553B2 (en) * 2002-05-09 2004-03-23 Applied Materials, Inc. Multiple-step sputter deposition
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP5103914B2 (ja) 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
KR100984992B1 (ko) 2010-10-04
US20080230375A1 (en) 2008-09-25
JP2008210971A (ja) 2008-09-11
KR20080079175A (ko) 2008-08-29
US9121094B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
KR100952685B1 (ko) 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
KR101739613B1 (ko) Cu 배선의 형성 방법
KR20180069776A (ko) Ｃｕ 배선의 형성 방법 및 기억 매체
JP5969306B2 (ja) Ｃｕ配線の形成方法
KR20140021628A (ko) Cu 배선의 형성 방법
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
JP2012169590A (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
KR101396624B1 (ko) 성막 방법 및 처리 시스템
KR101741896B1 (ko) Cu 배선의 제조 방법 및 기억 매체
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
KR20180068328A (ko) 구리 배선의 제조 방법
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

R150 Certificate of patent or registration of utility model

Ref document number: 4324617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150612

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250