JP4320611B2 - モータ駆動装置 - Google Patents

モータ駆動装置 Download PDF

Info

Publication number
JP4320611B2
JP4320611B2 JP2004101051A JP2004101051A JP4320611B2 JP 4320611 B2 JP4320611 B2 JP 4320611B2 JP 2004101051 A JP2004101051 A JP 2004101051A JP 2004101051 A JP2004101051 A JP 2004101051A JP 4320611 B2 JP4320611 B2 JP 4320611B2
Authority
JP
Japan
Prior art keywords
fet
motor
field effect
effect transistor
steering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004101051A
Other languages
English (en)
Other versions
JP2005280615A (ja
Inventor
芳道 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004101051A priority Critical patent/JP4320611B2/ja
Publication of JP2005280615A publication Critical patent/JP2005280615A/ja
Application granted granted Critical
Publication of JP4320611B2 publication Critical patent/JP4320611B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Power Steering Mechanism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Inverter Devices (AREA)

Description

本発明は、モータ駆動装置に関するもので、特にモータ駆動装置に用いるスイッチング素子に関するものである。
スイッチング素子を用いてブリッジ回路を構成してモータを駆動するモータを駆動装置において、スイッチング素子がオン状態に固定しオフ状態に戻らないオン故障を起こした場合にモータを含む閉回路が形成されて制動回路として作用することを防止するため、電源とモータ駆動回路との間にスイッチ手段としてリレー回路を介装する方法を用いた電動パワーステアリング装置が考案されているが、リレー回路は機械部品であるため開閉回数に限界があり故障もしやすいと同時に、半導体に比べて高価で大型化するという問題がある。また、大型化すると熱容量が大きくなり、現在主流となっている配線基板へのリフローはんだ付による表面実装も困難となる。
このため、上記スイッチ手段として電界効果トランジスタを用いて構成する方法を用いた電動パワーステアリング装置が考案されている(特許文献1参照)。
特許第3375502号公報
特許文献1の例では、該電界効果トランジスタがオン状態に固着するオン故障を起こした場合、ブリッジ回路とモータを含む閉回路が形成され該閉回路が制動回路として作用しモータの回転を阻害するという問題がある。そこで、2個のスイッチング素子が直列接続して構成され、一方のスイッチング素子にはダイオードが電源に対して逆方向となるように並列接続されてモータに電流を供給し、他方のスイッチング素子にはダイオードが電源に対して順方向となるように並列接続されてモータに供給している電流を遮断するスイッチング素子を含むモータ駆動装置という構成が考えられる。
しかし、スイッチング素子を2個の電界効果トランジスタ(以下、FET:Field Effect Transistorと略称することもある)を直列接続して構成した場合、リレー回路を代替した電界効果トランジスタは2個削減できるものの、スイッチング素子に用いる電界効果トランジスタは4個から8個に増加するため、基板上の実装スペースの増大による装置の大型化や部品組付工数の増加による製造コストの上昇するという問題がある。また、電界効果トランジスタはスイッチングによって発熱するため、放熱板を大きくしたりモータ駆動装置の取り付け位置も放熱を行ないやすい場所にする必要がある。
上記問題を背景として、本発明の課題は、電界効果トランジスタの個数削減、および電界効果トランジスタにより構成されるスイッチング素子を小型化できるモータ駆動装置を提供することを目的とする。
課題を解決するための手段および発明の効果
本発明は、上記課題を解決するためのモータ駆動装置を提供するものである。即ち、寄生ダイオードが電源に対して逆方向となるように配置された第1の電界効果トランジスタおよび、寄生ダイオードが電源に対して順方向となるように配置された第2の電界効果トランジスタとを直列接続して形成されたスイッチング素子を含むブリッジ回路によってモータを駆動するモータ駆動装置であって、第1の電界効果トランジスタおよび第2の電界効果トランジスタのドレイン端子を共通として、これら2つの電界効果トランジスタを同一パッケージ内に形成することを特徴とする。
より具体的には、2つの電界効果トランジスタのドレイン電極が1つの放熱フィンに導通可能に固着され、その放熱フィンに、これら2つの電界効果トランジスタに共通のドレイン端子が接続されていることを特徴とする。
上記構成によって、スイッチング素子に用いる電界効果トランジスタは4個のままとなり、組付け工数は従来と変わらない。また、電界効果トランジスタを8個に増加する場合に比べ、基板上の実装スペースは減少し、製造コストも低減される。
また、本発明のモータ駆動装置は運転者のステアリング動作に基づいて、モータを駆動してステアリング機構に操舵補助トルクを与える車両の電動パワーステアリング装置におけるモータを駆動する構成をとる。よって、本発明のモータ駆動装置を用いてモータを駆動すれば、上述した効果によりモータ駆動部を小型軽量化することが可能となり、電界効果トランジスタの放熱効率も向上する。よって、車両の従来は取り付けできなかった位置にも収納することができ、車両の空きスペースを有効活用できる。
電界効果トランジスタの個数削減、および電界効果トランジスタにより構成されるスイッチング素子を小型化できるモータ駆動装置を、スイッチング素子を構成する第1の電界効果トランジスタおよび第2の電界効果トランジスタを同一パッケージ内に形成することにより実現した。
以下、本発明のモータ駆動装置を車両の電動パワーステアリング装置(以下、EPSと略称することもある、EPS:Electronic Power Steering)に応用した一実施例について、図面を用いて説明する。なお、本発明のモータ駆動装置の適用範囲を車両の電動パワーステアリング装置に限定するものではない。
図1は電動パワーステアリング装置101の概略構成図である。操舵ハンドル110が操舵軸112aに接続されて、この操舵軸112aの下端は運転者の操舵ハンドル110の動きを検出するトルクセンサ111に接続されており、ピニオンシャフト112bの上端がトルクセンサ111に接続されている。また、ピニオンシャフト112bの下端には、ピニオン(図示せず)が設けられ、このピニオンがステアリングギヤボックス116内においてラックバー118に噛合されている。更に、ラックバー118の両端には、それぞれタイロッド120の一端が接続されると共に各タイロッド120の他端にはナックルアーム122を介して操舵輪124が接続されている。また、ピニオンシャフト112bには三相ブラシレスモータであるモータ115が歯車(図示せず)を介して取り付けられている。なお、モータ115はラックバー118に同軸的に取り付ける方法を採ってもよい。
操舵軸112aとピニオンシャフト112bとの間にはトルクセンサ111が設けられ、トルクセンサ111は図示しない周知のトーションバーおよびその軸線方向に離間して設置された一対のレゾルバを備えている。トーションバーにトルクが印加され、その両端の角度差をレゾルバが検知すると、レゾルバで計測された角度差とトーションバーのばね定数とからトーションバーに印加されたトルクが検出される。検出されたトルクの情報は操舵制御部130に送られる。
操舵制御部130は周知のCPU131,RAM132,ROM133,入出力インターフェースであるI/O134およびこれらの構成を接続するバスライン135が備えられている。CPU131は、ROM133およびRAM132に記憶されたプログラムおよびデータにより制御を行なう。ROM133は、プログラム格納領域133aとデータ記憶領域133bとを有している。プログラム格納領域133aにはEPS制御プログラム133pが格納される。データ記憶領域133bにはEPS制御プログラム133pの動作に必要なデータが格納されている。
操舵制御部130においてCPU131がROM133に格納されたEPS制御プログラムを実行することにより、トルクセンサ111で検出されたトルクに対応してモータ115で発生させるべき駆動トルクを算出し、モータドライバ114を介してモータ115に、算出した駆動トルクを発生させるための電圧を印加する。このとき、レゾルバ109によってモータ115の回転角度を検出し、電流センサ108(108u,108v,108w)によりモータ115に流れる電流を検出することにより、駆動トルクに対応した回転を行なっているかを調べ、その結果に応じてモータ115に印加する電圧を求める。
図2にモータドライバ114(即ち、本発明のモータ駆動装置)の詳細を示す。モータ115は周知の三相ブラシレスモータであるが、本発明のモータ駆動装置を適用可能であれば特に種類を問わない。42から53はFET(電界効果トランジスタ)であり、42aから53aはそれぞれのFETに並列に接続される形で含まれる寄生ダイオードである。FET42と43,FET44と45,FET46と47,FET48と49,FET50と51,およびFET52と53は互いのドレイン端子同士が接続されて直列回路を構成し、1つのモータ駆動素子(スイッチング素子)として周知の三相ブリッジ構成にしてモータドライバ114を形成する。
また、FET43,FET45,FET47,FET49,FET51,およびFET53(本発明の第2の電界効果トランジスタ)は、各々の寄生ダイオード43a,45a,47a,49a,51a,および53aが電源に対して逆方向となるよう配置され、モータ115に電流を供給する役割を果たす。一方、FET42,FET44,FET46,FET48,FET50,およびFET52(本発明の第1の電界効果トランジスタ)は、各々の寄生ダイオード42a,44a,46a,48a,50a,および52aが電源に対して順方向となるよう配置され、モータ115に供給している電流を遮断する役割を果たす。
114aはFET42から53を駆動するためのドライブ回路であり、CPU131からのモータ駆動信号に応じてFET42から53へのゲート駆動信号を出力する。59はモータ駆動回路に電源を供給するバッテリ等の直流電源であり、60は電源ヒューズである。
108(108u,108v,108w)は、モータ115の各相に流れる電流を検出する周知のシャント抵抗を含む電流検出回路である。検出された電流値信号はCPU131に送られる。この値はCPU131で周知のアナログ/ディジタル変換されて制御演算に用いられる。
次に、モータ駆動回路の駆動方法を説明する。12個の電界効果トランジスタのうち、寄生ダイオードが電源に対して順方向となっているFET42,FET44,FET46,FET48,FET50,およびFET52は通常時には常にオン状態とし、対をなすFET43,FET45,FET47,FET49,FET51,およびFET53に常時電流が流れるようにしておく。そして、FET43,FET45,FET47,FET49,FET51,およびFET53は、ドライブ回路114aからの例えばPWM(Pulse Width Modulation:パルス幅変調)によるデューティ駆動信号によってオン状態およびオフ状態が切り換えられ、そのデューティ比に応じた電圧をモータ115に印加し、モータ115に流れる電流を制御する。
上記の構成で、FET42とFET43,FET44とFET45,FET46とFET47,FET48とFET49,FET50とFET51,およびFET52とFET53が同一パッケージ内に形成されている。
なお、FET等のスイッチング素子をブリッジ型に構成してモータを駆動させるための回路構成および動作自体は通常のものであり、周知であるので詳細の説明については割愛する。
(構成例1)
図3および図4を用いて、本発明のFET42〜53の第1の構成例について説明する。本発明の構成に用いられるFETは周知のパワーMOSFET(Metal Oxide Semiconductor Field-Effect Transistor)であるが、FETの種類に特に制約を設けるものではない。また、FETのほかにトランジスタ等のスイッチング素子を用いてもよい。
図3はFETチップ36の断面図である。ドレイン電極70をもつ低抵抗のn+型の半導体基板61の上に、高抵抗のn-層62をもち、n-層62上にゲート酸化膜65,ゲート電極38,絶縁膜67の3層からなる絶縁ゲートが等間隔に形成されている。これらの絶縁ゲートをマスクとしてp型不純物例えばボロンをイオン注入し、pウエル層63が形成されている。絶縁ゲートの両端部の側面の全てには、不純物を含む絶縁膜69が設けられており、この不純物を含む絶縁膜69から膜中に含む不純物例えばリンをpウエル層63中に拡散し、n+層64が形成されている。ソース電極37は、n+層64の横方向の拡散領域とpウエル層63を短絡している。不純物を含む絶縁膜69はn+層64を形成後、そのままゲート電極38とソース電極37の絶縁に用いられる。
図4は2つのFET(ここではFET42とFET43を例に挙げる)を同一パッケージ内に形成したもので、図4(a)は斜め上方から見た俯瞰図、図4(b)は直上から見た図である。図2の通りFET42のドレイン端子とFET43のドレイン端子が接続されていてFETのチップ裏面がドレイン電極70となる構造となっているため、2つのFETチップ36を共通の放熱フィン35上に実装しドレイン端子33を共通として1つのパッケージに形成することができる。FET42に相当する部分はドレイン電極70が放熱フィン35に導通可能に固着され、放熱フィン35にドレイン端子33が接続されている。ゲート電極38はボンディングワイヤ39を介してゲート端子32に接続され、ソース電極37はボンディングワイヤ40を介してソース端子31に接続される。FET43に相当する部分についても同様の構成をとる。そして、FET42,FET43,放熱フィン35と、ソース端子31と,ゲート端子32およびドレイン端子33の一部がその周囲を樹脂パッケージ34によって覆われる。
上記構成で、FET42を常時オン状態とし、FET43をドライブ回路114aからの例えばPWM(Pulse Width Modulation:パルス幅変調)によるデューティ駆動信号によってオン状態およびオフ状態が切り換える(スイッチング)駆動方式をとると、FET43には自身のオン抵抗と電流による発熱とスイッチングによる発熱の和が発生するが、FET42はスイッチングによる発熱がほとんどないため、FET42に相当するFETチップ36をFET43より小型のものを使うことができ、放熱フィン35および樹脂パッケージ34を小型化できる。
また、FET44とFET45,FET46とFET47,FET48とFET49,FET50とFET51,およびFET52とFET53も同様の構成であるため、説明を割愛する。
(構成例2)
図5を用いて、本発明のFET42〜53の第2の構成例について説明する。なお、本構成例は上述した第1の構成例の変形例であるため、第1の構成例と同じ符号を用いて説明する。また、FETチップの構造は図3に準ずるものとする。
図5は2つのFET(ここではFET42とFET43を例に挙げる)を同一パッケージ内に形成したもので、図5(a)は斜め上方から見た俯瞰図、図5(b)は直上から見た図である。図2の通りFET42のドレイン端子とFET43のドレイン端子が接続されていてFETのチップ裏面がドレイン電極70となる構造となっているため、2つのFETを1つのチップ(すなわち、1つのパッケージ)に形成することができる。41はFETチップ36にゲート電極38およびソース電極37を2組形成したものである。FET42に相当する部分はドレイン電極70が放熱フィン35に導通可能に固着され、放熱フィン35にドレイン端子33が接続されている。ゲート電極38はボンディングワイヤ39を介してゲート端子32に接続され、ソース電極37はボンディングワイヤ40を介してソース端子31に接続される。FET43に相当する部分についても同様の構成をとる。そして、FET42とFET43,放熱フィン35と、ソース端子31,ゲート端子32およびドレイン端子33の一部がその周囲を樹脂パッケージ34によって覆われる。
また、FET44とFET45,FET46とFET47,FET48とFET49,FET50とFET51,およびFET52とFET53も同様の構成であるため、説明を割愛する。
上記構成で、FET42を常時オン状態とし、FET43をドライブ回路114aからの例えばPWM(Pulse Width Modulation:パルス幅変調)によるデューティ駆動信号によってオン状態およびオフ状態が切り換える(スイッチング)駆動方式をとると、FET43には自身のオン抵抗と電流による発熱とスイッチングによる発熱の和が発生するが、FET42はスイッチングによる発熱がほとんどないため、FET42に相当するチップ部分の面積をFET43より面積を小さくすることができ、FETチップ41,放熱フィン35および樹脂パッケージ34をさらに小型化できる。
以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
電動パワーステアリング装置の全体構成を示す図。 電動パワーステアリング装置におけるモータドライバの詳細を示す図。 FETチップの構造を示す図。 本発明のFETの構成を示す図。(構成例1) 本発明のFETの構成を示す図。(構成例2)
符号の説明
31 ソース端子
32 ゲート端子
33 ドレイン端子
34 樹脂パッケージ
35 放熱フィン
36 FETチップ
37 ソース電極
38 ゲート電極
39 ボンディングワイヤ
40 ボンディングワイヤ
41 FETチップ
42,44,46,48,50,52 電界効果トランジスタ(第2の電界効果トランジスタ)
43,45,47,49,51,53 電界効果トランジスタ(第1の電界効果トランジスタ)
70 ドレイン電極
101 電動パワーステアリング装置
108 電流検出回路
114 モータドライバ
114a ドライブ回路
115 モータ

Claims (3)

  1. 寄生ダイオードが電源に対して逆方向となるように配置された第1の電界効果トランジスタおよび、寄生ダイオードが電源に対して順方向となるように配置された第2の電界効果トランジスタとを直列接続して形成されたスイッチング素子を含むブリッジ回路によってモータを駆動するモータ駆動装置であって、前記第1の電界効果トランジスタおよび前記第2の電界効果トランジスタのドレイン端子を共通として、これら2つの電界効果トランジスタを同一パッケージ内に形成することを特徴とするモータ駆動装置。
  2. 前記2つの電界効果トランジスタのドレイン電極が1つの放熱フィンに導通可能に固着され、その放熱フィンに、これら2つの電界効果トランジスタに共通のドレイン端子が接続されていることを特徴とする請求項1に記載のモータ駆動装置。
  3. 運転者のステアリング動作に基づいて、モータを駆動してステアリング機構に操舵補助トルクを与える車両の電動パワーステアリング装置において、前記モータを駆動することを特徴とする請求項1または請求項2に記載のモータ駆動装置。
JP2004101051A 2004-03-30 2004-03-30 モータ駆動装置 Expired - Fee Related JP4320611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004101051A JP4320611B2 (ja) 2004-03-30 2004-03-30 モータ駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004101051A JP4320611B2 (ja) 2004-03-30 2004-03-30 モータ駆動装置

Publications (2)

Publication Number Publication Date
JP2005280615A JP2005280615A (ja) 2005-10-13
JP4320611B2 true JP4320611B2 (ja) 2009-08-26

Family

ID=35179456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004101051A Expired - Fee Related JP4320611B2 (ja) 2004-03-30 2004-03-30 モータ駆動装置

Country Status (1)

Country Link
JP (1) JP4320611B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152526B2 (ja) * 2009-04-24 2013-02-27 株式会社デンソー 車載電力変換装置
CN104185950B (zh) * 2012-03-22 2016-12-07 日立汽车***株式会社 电力变换装置、电动动力转向***、电动汽车、电子控制节流阀、电动制动器
JP6286149B2 (ja) * 2013-08-02 2018-02-28 日立オートモティブシステムズ株式会社 電力変換装置、電動パワーステアリングシステム、電気自動車、電子制御スロットル、電動ブレーキ
JP2019170033A (ja) * 2018-03-22 2019-10-03 パナソニックIpマネジメント株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2005280615A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
US10211771B2 (en) Drive apparatus and electric power steering apparatus using the same
WO2014068937A1 (ja) 半導体モジュール
US10014745B2 (en) Electric driving device and electric power steering device
US8520394B2 (en) Control device
JP4743396B2 (ja) パワーモジュール、モータコントロールユニット、電動輸送機器およびパワーモジュールの製造方法
JP2003309384A (ja) 電流スイッチング回路装置及び電動パワーステアリングの回路装置
KR102378192B1 (ko) 반도체 장치
JP5967071B2 (ja) 電子制御装置、および、これを用いた電動パワーステアリング装置
JP5375874B2 (ja) モータ駆動装置
JP6337986B2 (ja) パワー半導体モジュール及びこれを用いた電動パワーステアリング装置。
JP5397417B2 (ja) 半導体装置、および、それを用いた駆動装置
JP2013103535A (ja) 電動パワーステアリング用電子制御ユニット
JP2015193371A (ja) 電動パワーステアリング用電子制御装置
JP2008132919A (ja) 電動パワーステアリング制御装置
US8896171B2 (en) Motor drive apparatus having a simplified assembling structure
JP4320611B2 (ja) モータ駆動装置
JP2005287233A (ja) モータ駆動装置およびモータ駆動装置の故障検出方法
CN110654452A (zh) 电路板、电动动力转向用电子控制单元、电动动力转向装置
US20060022355A1 (en) Power module and electric transportation apparatus incorporating the same
JP6071515B2 (ja) 駆動制御装置及び該駆動制御装置を適用した電動パワーステアリング装置
JP5417713B2 (ja) モータ駆動回路基板
US10886862B2 (en) Semiconductor device
JP2005287205A (ja) モータ駆動装置
JP5407244B2 (ja) モータ駆動装置
US10950560B2 (en) Semiconductor module having slits and shunt resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140612

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees