JP4318893B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4318893B2 JP4318893B2 JP2002161840A JP2002161840A JP4318893B2 JP 4318893 B2 JP4318893 B2 JP 4318893B2 JP 2002161840 A JP2002161840 A JP 2002161840A JP 2002161840 A JP2002161840 A JP 2002161840A JP 4318893 B2 JP4318893 B2 JP 4318893B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- chip
- flip
- bonding
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法に係り、特に、金属ポストを有する半導体装置及び半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年の半導体装置の高密度化に伴う、半導体の小型化、薄型化のニーズに対応する技術として、ベアチップを基板に直接、実装するフリップチップ実装方法(フリップチップボンディング方法)が知られている。
【0003】
フリップチップボンディング方法の概要を図1を用いて説明する。フリップチップボンディング方法は、先ず、図1(A)に示すように、ICチップ、CSP、SAWフィルタ等の電子素子3のアクティブな表面に電極(パッド)21〜25を設け、その上に、突起電極であるバンプ11〜15を形成する。次いで、図1(B)に示すように、セラミックなどの実装基板5上の電極41〜45と、電子素子3上の電極21〜25との位置合せを行う。その後、図1(C)に示すように、加熱、加圧等により、実装基板5上の電極41〜45と電子素子3上の電極21〜25とをバンプ6により固着する。なお、球状のバンプ1は、溶融され、実装基板5上の電極41〜45と電子素子3上の電極21〜25との間の表面張力により、円柱(又はフィレット状、樽状)のバンプ6が形成される。
【0004】
また、バンプの形成方法として、めっき法、蒸着法、転写法、ワイヤボンディング装置のキャピラリを用いてバンプを形成する方法(以下、この方法を「ワイヤボンディング法」と言い、このワイヤボンディング法により、形成されたバンプを「ボンディングバンプ」と言う。)などがある。ところで、めっき法、蒸着法、転写法では、処理工程が多く、設備投資額が大きくなることから、ワイヤボンディング法が多く用いられている。
【0005】
なお、電子素子は、ICチップ、CSP(Chip Size Package)、SAW(Surface Acoustic Wave)フィルタ等の電子素子である。
【0006】
図2にボンディングバンプ法により形成されたボンディングバンプの例を示す。図2のボンディングバンプは、電子素子11に設けられた電極12上に形成される。ボンディングバンプは、金、銅、半田等の金属材料で、バンプ部13とネック部14から構成されている。例えば、バンプ部13とネック部14の合計の高さは、約50〜60μmである。
【0007】
図3を用いて、ボンディングバンプの形成方法を説明する。22は、通常のワイヤボンディングに使用するキヤピラリ、21はキヤピラリ22を貫通し適当量ずつ順次繰り出されるワイヤ、23はワイヤ21の先端に形成された球体、25は電子素子、24は電子素子25上の電極、26は電極24上に形成したバンプである。
バンプ26の形成工程を説明する。先ず、図3(A)に示すように、ワイヤ21の先端に、加熱、放電スパーク等の手段により、球体23を形成させる。次いで、キヤピラリ22を用いて、図3(B)に示すように、球体23を電極24に押圧し、超音波併用して熱圧着させる。次いで、図3(C)、(D)に示すように、キヤピラリ22を引き上げると、ワイヤ21は、切断され、ボンディングバンプ26が形成される。以下、この動作の繰り返しによって、電子素子25の上面には、多数のバンプ26が形成される。
【0008】
ところで、フリップチップ実装する場合、フリップチップ接続する半導体装置に子チップが搭載されている場合、子チップに影響しないように、フリップチップ実装するためには、高さのあるバンプを用いる必要がある。
【0009】
このような、高さのあるバンプを形成するために、バンプを2層とする技術が、特開平8−162491号公報、特開平8−264540号公報及び特開平9−167771号公報に開示されている。なお、特開平8−264540号公報及び特開平9−167771号公報に記載されているバンプは、2層ともボンディングバンプであり、特開平8−162491号公報に記載されているバンプは、下層がめっきバンプで、上層がボンディングバンプである。
【0010】
なお、前記特開平8−162491号公報には、高さのあるバンプを形成するために、ボンディングバンプを2層以上の層とすることが開示されている。
【0011】
【発明が解決しようとする課題】
しかしながら、特開平8−264540号公報、特開平9−167771号公報及び特開平8−162491号公報に記載された発明は、ボンディングバンプ法により、バンプを形成している。ところで、ボンディングバンプ法では、超音波を用いることから、特開平8−264540号公報及び特開平9−167771号公報に記載されている発明では、2回同じ位置の電極(パッド)に超音波が伝達され、ボンディングバンプ下の電極等がダメージを受けるという問題が生じる。特開平8−162491号公報に記載されている発明は、ボンディングバンプを2層以上の層とするものであるので、更に、大きなダメージを受けるという問題が生じる。
【0012】
また、特開平8−162491号公報に記載されているように、ボンディングバンプを多層としているので、高さは稼げるものの、バンプの中心を維持したまま、積層することは、困難で、通常は、中心がずれたまま積層されてしまう。また、中心がずれたまま、バンプが積層されると、接続部における位置合せがうまく行かず、良好なフリップチップ接続ができないという問題が生じる。
【0013】
また、ボンディングバンプを多層とした場合、ボンディングバンプの高さの制御が難しく、ボンディングバンプの高さが、不揃いとなり、高いボンディングバンプと低いボンディングバンプが生じ、その結果、低いボンディングバンプにおいて、良好なフリップチップ接続ができないという問題が生じる。
【0014】
本発明は、上記問題に鑑みなされたものであり、半導体素子に対する超音波振動によるダメージを削減し、位置ずれ、高さのバラツキの少ない半導体装置及び半導体装置の製造方法を提供することを目的とするものである。
【0015】
【課題を解決するための手段】
上記課題を解決するために、本件発明は、以下の特徴を有する課題を解決するための手段を採用している。
【0016】
請求項1に記載された発明は、第1の半導体素子と、該第1の半導体素子の実装基板と、該実装基板に設けられた端子であって前記第1の半導体素子と前記実装基板とをフリップチップ接続するための端子と、前記第1の半導体素子の能動面にフリップチップ接続された第2の半導体素子とを有する半導体装置であって、前記端子は、前記実装基板上に、順に形成された、パッドと、金属ポストと、突起電極とを有し、前記第1の半導体素子は、フェースダウンにて、前記端子により、前記実装基板にフリップチップ実装され、前記実装基板における前記第1の半導体素子が接続される面と、前記第1の半導体素子の能動面との間隔の寸法は、第1の半導体素子の能動面からの前記第2の半導体素子の背面の高さ寸法より長く、前記突起電極は、金を主成分とするボンディングバンプであり、前記金属ポストの前記突起電極と接する面は、金又はニッケル/金メッキが施されていることを特徴とする半導体装置である。
請求項1に記載された発明によれば、実装基板上に設けたパッドと、該パッドに接続された金属ポストと、該金属ポスト上に設けた突起電極とを有する半導体装置であるので、電子素子をフリップチップボンディングするとき、電子素子に対する超音波振動によるダメージを削減し、位置ずれ、高さのバラツキの少ない半導体装置を提供することができる。
また、突起電極が金を主成分とするボンディングバンプであり、金属ポストの突起電極と接する面は、金又はニッケル/金メッキが施されていることにより、電子素子と実装基板間の接続を確実にすることができる。
また、突起電極は、ボンディングバンプであることにより、電子素子と実装基板間の接合時に、ボンディングバンプが、クッションとなり、フリップチップ接続におけるダメージを少なくすることができる。
【0019】
請求項2に記載された発明は、請求項1記載の半導体装置において、前記金属ポストは、銅ポストであることを特徴とする。
【0020】
請求項2に記載された発明によれば、金属ポストが銅ポストであるので、放熱効果のある接続抵抗の少ない半導体装置を提供することができる。
【0025】
請求項3に記載された発明は、第1の半導体素子と、該第1の半導体素子の実装基板とフリップチップ接続するための端子と、前記第1の半導体素子の能動面にフリップチップ接続された第2の半導体素子とを有する半導体装置の製造方法であって、前記第2の半導体素子とフリップチップ接続するための接続用パッドと、前記端子を形成するための端子形成用パッドとを有する第1の半導体素子を用意する工程と、前記端子形成用パッド上に、順に、金属ポストと、突起電極とを形成することにより、端子を形成する端子形成工程と、前記接続用パッドにより、前記第1の半導体素子と、第2の半導体素子とをフリップチップ接続するフリップチップ接続工程とを有し、前記端子の先端は、前記第2の半導体素子の背面の高さより高く、前記突起電極は、金を主成分とするボンディングバンプであり、前記金属ポストの前記突起電極と接する面は、金又はニッケル/金メッキが施されていることを特徴とする半導体装置の製造方法である。
【0029】
請求項3に記載された発明によれば、電子素子をフリップチップボンディングするとき、電子素子に対する超音波振動によるダメージを削減し、位置ずれ、高さのバラツキの少ない半導体装置の製造方法を提供することができる。
また、突起電極が金を主成分とするボンディングバンプであり、金属ポストの突起電極と接する面は、金又はニッケル/金メッキが施されていることにより、電子素子と実装基板間の接続を確実にすることができる。
また、突起電極は、ボンディングバンプであることにより、電子素子と実装基板間の接合時に、ボンディングバンプが、クッションとなり、フリップチップ接続におけるダメージを少なくすることができる。
【0030】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。本発明は、ICチップを搭載した電子素子の能動面上に設けたパッドと、該パッド上に設けた金属ポストと、該金属ポスト上に設けた突起電極とを有する端子を用いて、フリップチップ接続するものである。なお、電子素子としては、ICチップ、CSP、SAWフィルタ等の電子素子が適用できる。
【0031】
図4を用いて、フリップチップ型半導体装置の実装手順を説明する。先ず、図4(A)に示す半導体ウエハを用意する。図4(A)に示す半導体ウエハは、シリコンウエハ31の能動面上に電極(パッド)321〜327を設けたものである。なお、電極(パッド)321〜327として、アルミニウム、銅等を用いる。電極の高さは、約1〜2μmである。
【0032】
次いで、図4(B)に示すように、電極321〜327上に、めっきにより、金属ポスト331〜337を形成する。なお、金属ポスト331〜337として、銅、ニッケル、金、プラチナ、パラジウム、プラチナとパラジウムの合金等の金属を用いる。また、金属ポスト331〜337の高さは、約100μmである。
【0033】
次いで、図4(C)に示すように、金属ポスト331〜337上に、ボンディングバンプ(突起電極)341〜347を形成する。その後、ICチップ(子チップ)を半導体ウエハに搭載する。ICチップ30の高さは、約50μmである。なお、このICチップは、フリップチップボンディング方法により搭載されるが、図面上では、バンプ等を省略して記載している。
【0034】
ボンディングバンプは、図3に示された方法によって形成される。ボンディングバンプの高さは、約50〜60μmである。
【0035】
図4に示されている電極32、金属ポスト33及びボンディングバンプの高さの総計は、約150〜160μmとなり、ICチップ30の高さよりも、充分高いので、実装基板に、フリップチップ実装することが可能となる。また、ICチップ30の高さに応じて、金属ポスト33の高さを設定するようにしてもよい。
【0036】
次いで、半導体ウエハを個々の電子素子にダイシングした後、図4(D)に示すように、図4(C)の金属ポストを有する電子素子31を、実装基板40に、US(超音波)ボンディングヘッド36を用いて、フリップチップ実装方法により、フェースダウン実装したものである。実装基板上40の端子351〜357と、電子素子31上のボンディングバンプ341〜347とが位置合せされて、フリップチップ接続される。
【0037】
なお、上記工程では、ボンディングバンプの形成後にICチップ(子チップ)を半導体ウエハに搭載しているが、ICチップ(子チップ)は、半導体ウエハを個々の電子素子にダイシングした後に、個々の電子素子に搭載するようにしてもよい。
【0038】
このように、電子素子の能動面上に金属ポストを形成し、その上に設けた突起電極により、フリップチップ接続したので、電子素子に設けるICチップの高さに応じて、金属ポストの高さを設定することにより、高さのあるICチップであっても、ICチップを搭載した電子素子をフリップチップ実装することが可能となる。
【0039】
また、ボンディングバンプ法による、ボンディングバンプの形成は、一度で済み、ボンディングバンプを2層以上の層とするものに比して、ボンディングバンプ法における超音波によるダメージを少なくすることができる。
【0040】
また、バンプを2層以上の層とするものに比べて、中心ずれの問題は少なく、接続部における位置合せの問題は生じない。
【0041】
また、バンプを2層以上の層とするものに比べて、高さの不揃いの問題は少なく、高さのばらつきの問題は生じない。
【0042】
また、金属ポストだけで、電子素子と実装基板とをフリップチップ実装する場合と、比較して、金属ポスト上に、ボンディングバンプが存在するので、接合時に、ボンディングバンプが、クッションとなり、フリップチップ接続におけるダメージを少なくすることができる。
(他の実施の形態)
図4は、電子素子31のアクティブな表面に、金属ポストを形成した場合であった。本件発明は、それに限らず、実装基板上に金属ポストを形成した場合であっても適用できる。
【0043】
図5は、図4(A)〜図(C)と同様に、実装基板41の電極42上に、金属ポスト43及びボンディングバンプ44を形成し、その後、電子素子46を、USボンディングヘッド36を用いて、実装基板41に、フリップチップ実装方法により、フェースダウン実装したものである。
【0044】
こ場合であっても、超音波によるダメージ、位置合せの問題及び高さのばらつきの問題は生じない。
(変形例)
ボンディングバンプが金を主成分とする場合、接続を確実にするために、金属ポストのボンディングバンプと接する面に、金又はニッケル/金メッキを施す。
【0045】
例えば、図6(A)は、電子素子31の電極32上に設けた金属ポスト33に金メッキ37を施したものである。また、図6(B)は、電子素子31の電極32上に設けた金属ポスト33に、ニッケルメッキ38及び金メッキ39を施したものである。
【0046】
また、金属ポストは、台形としてもよい。例えば、図7は、電子素子31の電極32上に設けた台形の金属ポスト51である。金属ポストを台形としたので、ボンディングバンプの作成する際又は超音波でフリップチップ実装する際における振動に耐えることができる。
【0047】
なお、金属ポストとして、ニッケル等、各種金属を用いてもよいが、銅ポストを用いた場合は、放熱効果のある接続抵抗の少ない端子を提供することができる。特に、能動面上に設けたパッドが銅の場合は、パッドとの親和性がよい。
【0048】
また、上記実施の形態では、金属ポストとして、ICチップを搭載した電子素子の能動面上に設けた電極上に設けた場合について説明したが、金属ポストは、必ずしも、電極上に直接設ける必要はなく、金属ポストが、電極に接続されていればよい。
【0049】
また、電子素子の能動面上に電子素子の電極(パッド)と接続する再配線が形成され、この再配線上に形成された電極に、金属ポストが形成されていてもよい。
【0050】
また、上記実施の形態では、電子素子の能動面上にICチップを搭載した場合について説明したが、ICチップに代えて(又はICチップに加えて)、チップキャパシタ、チップ抵抗等の電子素子を搭載するようにしてもよい。
【0051】
【発明の効果】
上述の如く本発明によれば、半導体素子に対する超音波振動によるダメージを削減し、位置ずれ、高さのバラツキの少ない半導体装置及び半導体装置の製造方法を提供するができる。
【0052】
【図面の簡単な説明】
【図1】フリップチップボンディング方法の概要を説明するための図である。
【図2】ボンディングバンプ法により形成されたボンディングバンプを説明するための図である。
【図3】ボンディングバンプの形成方法を説明するための図である。
【図4】本発明におけるフリップチップ型半導体装置の実装手順を説明するための図である。
【図5】実装基板上に、金属ポスト及びボンディングバンプを形成して、その後、電子素子を、この実装基板に、フェースダウン実装した例を説明するための図である。
【図6】金属ポストに金又はニッケル/金メッキをメッキした例を説明するための図である。
【図7】台形の金属ポストを説明するための図である。
【符号の説明】
1 突起電極であるバンプ
2、12、24、32、45 電子素子上の電極
3、11、25、31、46 電子素子
4、35、42 実装基板上の電極
5、40、41 実装基板
13 ボンディングバンプのバンプ部
14 ボンディングバンプのネック部
21 ワイヤ
22 キヤピラリ
23 ワイヤの先端に形成された球体
26、34、44 ボンディングバンプ
30 子チップ
33、43、51 金属ポスト
36 USボンディングヘッド
37、39 金メッキ
38 ニッケルメッキ
Claims (3)
- 第1の半導体素子と、該第1の半導体素子の実装基板と、該実装基板に設けられた端子であって前記第1の半導体素子と前記実装基板とをフリップチップ接続するための端子と、前記第1の半導体素子の能動面にフリップチップ接続された第2の半導体素子とを有する半導体装置であって、
前記端子は、前記実装基板上に、順に形成された、パッドと、金属ポストと、突起電極とを有し、
前記第1の半導体素子は、フェースダウンにて、前記端子により、前記実装基板にフリップチップ実装され、
前記実装基板における前記第1の半導体素子が接続される面と、前記第1の半導体素子の能動面との間隔の寸法は、第1の半導体素子の能動面からの前記第2の半導体素子の背面の高さ寸法より長く、
前記突起電極は、金を主成分とするボンディングバンプであり、
前記金属ポストの前記突起電極と接する面は、金又はニッケル/金メッキが施されていることを特徴とする半導体装置。 - 前記金属ポストは、銅ポストであることを特徴とする請求項1記載の半導体装置。
- 第1の半導体素子と、該第1の半導体素子の実装基板とフリップチップ接続するための端子と、前記第1の半導体素子の能動面にフリップチップ接続された第2の半導体素子とを有する半導体装置の製造方法であって、
前記第2の半導体素子とフリップチップ接続するための接続用パッドと、前記端子を形成するための端子形成用パッドとを有する第1の半導体素子を用意する工程と、
前記端子形成用パッド上に、順に、金属ポストと、突起電極とを形成することにより、端子を形成する端子形成工程と、
前記接続用パッドにより、前記第1の半導体素子と、第2の半導体素子とをフリップチップ接続するフリップチップ接続工程とを有し、
前記端子の先端は、前記第2の半導体素子の背面の高さより高く、
前記突起電極は、金を主成分とするボンディングバンプであり、
前記金属ポストの前記突起電極と接する面は、金又はニッケル/金メッキが施されていることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002161840A JP4318893B2 (ja) | 2002-06-03 | 2002-06-03 | 半導体装置及び半導体装置の製造方法 |
US10/430,652 US7019405B2 (en) | 2002-06-03 | 2003-05-06 | Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002161840A JP4318893B2 (ja) | 2002-06-03 | 2002-06-03 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004014571A JP2004014571A (ja) | 2004-01-15 |
JP4318893B2 true JP4318893B2 (ja) | 2009-08-26 |
Family
ID=29561655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002161840A Expired - Fee Related JP4318893B2 (ja) | 2002-06-03 | 2002-06-03 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7019405B2 (ja) |
JP (1) | JP4318893B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100857365B1 (ko) * | 2007-02-28 | 2008-09-05 | 주식회사 네패스 | 반도체 장치의 범프 구조물 |
US8247267B2 (en) | 2008-03-11 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level IC assembly method |
US8017451B2 (en) * | 2008-04-04 | 2011-09-13 | The Charles Stark Draper Laboratory, Inc. | Electronic modules and methods for forming the same |
US8273603B2 (en) | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3389712B2 (ja) | 1994-12-07 | 2003-03-24 | 富士通株式会社 | Icチップのバンプ形成方法 |
JP2735022B2 (ja) | 1995-03-22 | 1998-04-02 | 日本電気株式会社 | バンプ製造方法 |
JPH09167771A (ja) | 1995-12-14 | 1997-06-24 | Kokusai Electric Co Ltd | バンプ構造 |
JP2001044358A (ja) * | 1999-07-28 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6569753B1 (en) * | 2000-06-08 | 2003-05-27 | Micron Technology, Inc. | Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same |
TWI280641B (en) * | 2001-12-28 | 2007-05-01 | Via Tech Inc | Chip structure |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
-
2002
- 2002-06-03 JP JP2002161840A patent/JP4318893B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-06 US US10/430,652 patent/US7019405B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030222326A1 (en) | 2003-12-04 |
US7019405B2 (en) | 2006-03-28 |
JP2004014571A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6316838B1 (en) | Semiconductor device | |
JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP4817892B2 (ja) | 半導体装置 | |
JP3819851B2 (ja) | 半導体装置およびその製造方法 | |
US7598121B2 (en) | Method of manufacturing a semiconductor device | |
JP2002343924A (ja) | 半導体装置およびその製造方法 | |
JP2012089724A (ja) | 半導体装置及びその製造方法 | |
US6664138B2 (en) | Method for fabricating a circuit device | |
US6720209B2 (en) | Method for fabricating a circuit device | |
US6780676B2 (en) | Method for fabricating a circuit device | |
US6489180B1 (en) | Flip-chip packaging process utilizing no-flow underfill technique | |
US6883231B2 (en) | Method for fabricating a circuit device | |
JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004146728A (ja) | 半導体装置とその製造方法 | |
JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP2004014854A (ja) | 半導体装置 | |
JPS63168028A (ja) | 微細接続構造 | |
JP5152157B2 (ja) | 半導体装置の製造方法 | |
JP4331179B2 (ja) | 半導体装置 | |
JP3397045B2 (ja) | 半導体装置及びその製造方法 | |
JP3674550B2 (ja) | 半導体装置 | |
JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
JP2002299374A (ja) | 半導体装置及びその製造方法 | |
JP2004014572A (ja) | バンプ構造及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070404 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4318893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |