JP4318018B2 - Pachinko machine - Google Patents
Pachinko machine Download PDFInfo
- Publication number
- JP4318018B2 JP4318018B2 JP2002096794A JP2002096794A JP4318018B2 JP 4318018 B2 JP4318018 B2 JP 4318018B2 JP 2002096794 A JP2002096794 A JP 2002096794A JP 2002096794 A JP2002096794 A JP 2002096794A JP 4318018 B2 JP4318018 B2 JP 4318018B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- output
- command
- reset
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Pinball Game Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、上位制御装置と、上位制御装置のコマンドに従って動作する下位制御装置とを有する遊技機に関し、詳しくは、下位制御装置の動作が正常に行われなくなったときに下位制御装置の動作を正常な状態に復帰させるための技術に関する。
【0002】
【従来の技術】
例えばパチンコ機等の遊技機では、上位制御装置と、上位制御装置によって制御される下位制御装置が設けられる。上位制御装置は下位制御装置にコマンドを出力し、下位制御装置は、上位制御装置からのコマンドによって指定された遊技処理を行う。上位制御装置は、下位制御装置がコマンドで指定された遊技処理を行っているものとして、その他の処理を行う。例えば、パチンコ機では、メイン制御装置(すなわち、上位制御装置)は表示制御装置(すなわち、下位制御装置)にコマンドを出力する。表示制御装置は、メイン制御装置からのコマンドに従って遊技画像を画像表示装置に表示する。そして、メイン制御装置は、表示制御装置によってコマンドで指定された遊技画像が画像表示装置に表示されているものとして、その他の処理(例えば、入賞装置の開閉処理等)を行う。
【0003】
【発明が解決しようとする課題】
上述した制御構成では、上位制御装置の処理は下位制御装置が正常に動作していることを前提としている。しかしながら、遊技機が設置される遊技店は電気ノイズが発生しやすい環境にあり、遊技機に装備される各制御装置も電気ノイズの影響を避けることはできない。したがって、各制御装置が電気ノイズ等が原因で正常に動作しなくなる異常状態(例えば、暴走やハングアップ)が生じ得る。異常状態となった制御装置は、その動作をリセットしなければ正常な状態に戻ることができないこととなる。
本発明は、遊技機において、異常状態となった制御装置をリセットする場合に有効な技術を提供する。
【0005】
【課題を解決するための手段、作用及び効果】
上記課題を解決するため請求項1に記載の遊技機は、メイン制御装置と、メイン制御装置に接続されたサブ制御装置と、サブ制御装置に接続されたマゴ制御装置と、マゴ制御装置に接続されて遊技機の演出を行う遊技装置と、サブ制御装置に接続された第1のウオッチドッグタイマと、マゴ制御装置に接続された第2のウオッチドッグタイマを備える。メイン制御装置は、サブ制御装置にコマンドを出力し、サブ制御装置は、メイン制御装置から出力されたコマンドに基づいてマゴ制御装置にコマンドを出力するとともに、マゴ制御装置から出力されるパルス状の作動中信号を監視し、前記作動中信号が検出できなかったときにマゴ制御装置をリセットし、マゴ制御装置は、サブ制御装置から出力されたコマンドに基づいて遊技装置を制御するとともに、正常に作動している間前記作動中信号をサブ制御装置に向けて周期的に出力する信号出力回路を有し、前記第1のウオッチドッグタイマは、サブ制御装置が正常に作動しなくなったときサブ制御装置をリセットし、前記第2のウオッチドッグタイマは、マゴ制御装置が正常に作動しなくなったときマゴ制御装置をリセットし、サブ制御装置は、前記第1のウオッチドッグタイマによりリセットされたときでも、マゴ制御装置の信号出力回路から出力される前記作動中信号を検出している限りマゴ制御装置をリセットしない。
【0010】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して説明する。図1は、本発明の一実施形態に係る遊技機に装備される遊技装置の制御系の構成を示すブロック図である。図1に示すように、本実施形態の遊技機は遊技装置30を備え、この遊技装置30は上位制御装置10と下位制御装置20によって制御される。遊技装置30は、遊技の進行に応じて動作する各種電動装置の一つである。例えば、本発明をパチンコ機に適用した場合は、遊技装置30は、遊技画像を表示する図柄表示器、効果音を出力する音声出力装置、効果光を出力するランプ装置、遊技結果に応じてパチンコ球を払出す払出装置等になる。
【0011】
上位制御装置10は、遊技機に装備される各電動装置を統括的に制御する制御装置である。上位制御装置10は、コマンド出力回路11、リセット信号出力回路12、パルス信号受信回路13を少なくとも備える。コマンド出力回路11は、遊技結果に基づいてコマンド(遊技装置30に所定の遊技動作をさせるためのもの)を出力する回路である。リセット信号出力回路12は、下位制御装置20の遊技処理をリセットするリセット信号を出力する回路であって、パルス信号受信回路13でパルス信号が受信されなくなるとリセット信号を出力する。パルス信号受信回路13は、下位制御装置20から出力されるパルス信号を受信する回路である。
コマンド出力回路11は、CPU,ROM,RAM等から構成されるIC回路により構成することができる。コマンド出力回路11は、例えば、遊技機に装備された各種センサ(例えば、パチンコ機の場合には入賞口に入賞したパチンコ球を検出するセンサ等)に接続することができる。そして、これらのセンサから出力される検出信号に基づいてコマンドを作成して、下位制御装置20に出力するようにしても良い。
コマンド出力回路11をCPU,ROM,RAM等からなるIC回路で構成した場合は、このIC回路をリセット信号出力回路12として機能させることもできる。すなわち、IC回路は、パルス信号受信回路13に入力するパルス信号(下位制御装置20から出力される)を定期的に監視し、パルス信号受信回路13に入力するパルス信号を検出できなかったときにリセット信号を出力する。
なお、これらの回路は、公知の種々の電子素子を利用して構成することができる。例えば、リセット信号出力回路12とパルス信号受信回路13をフリップフロップにより構成することもできる。この場合、フリップフロップには発振回路が接続され、発振回路から出力されるパルス信号がフリップフロップに所定数入力すると、下位制御装置20に信号(すなわち、リセット信号)を出力するように構成する。フリップフロップの動作は、下位制御装置20から出力されるパルス信号によりリセットされる。したがって、下位制御装置20からのパルス信号が出力されている限りフリップフロップの動作がリセットされてフリップフロップから信号が出力されることは無く、下位制御装置20からのパルス信号が途絶えると信号が出力される。
【0012】
下位制御装置20は、上位制御装置10から出力されるコマンドに従って遊技装置30を駆動する処理を行う。下位制御装置20は、遊技処理回路21、パルス信号出力回路22を少なくとも備える。遊技処理回路21は、上位制御装置10から出力されたコマンドを受信すると、その受信したコマンドに応じたコマンド信号(駆動信号)を遊技装置30に出力する回路である。これにより遊技装置30は、上位制御装置10から出力されたコマンドに応じた遊技動作を行う。パルス信号出力回路22は、遊技処理回路21が正常に処理を行っている間、上位制御装置10に周期的に信号(すなわち、パルス信号)を出力する回路である。遊技処理回路21とパルス信号出力回路22は、CPU,ROM,RAM等から構成されるIC回路により構成することができる。このように構成した場合、このIC回路は上位制御装置10から出力されるコマンドを受信すると、受信したコマンドの解析を行い、解析結果に基づいて遊技装置にコマンド信号を出力する。また、定期的(例えば、1回のメインルーチンの処理が終了する毎)にパルス信号を上位制御装置10に出力する。
また、遊技処理回路21で行われる処理が予め決められた処理を決められた順番で行うものである場合には、シーケンスコントローラにより遊技処理回路を構成することもできる。この場合にパルス信号出力回路22は、1回のシーケンス処理が終了すると上位制御装置10に信号を出力するようにしても良い。
なお、本実施例では、下位制御装置20から上位制御装置10に出力されるパルス信号によって上位制御装置10は下位制御装置20が正常に作動していることを判断した。しかしながら、下位制御装置20から上位制御装置10に出力される信号としては、下位制御装置20が正常に作動しているときにHIGH状態となり、正常に作動しなくなるとLOW状態となるような信号を出力するようにしても良い。この場合、上位制御装置10は、下位制御装置20から出力される信号の状態によって下位制御装置20が正常に作動しているか否かを判断することができる。
【0013】
上述した実施形態では、上位制御装置10のコマンド出力回路11から下位制御装置20にコマンドが出力される。下位制御装置20の遊技処理回路21は、上位制御装置から出力されるコマンドを処理して、遊技装置30にコマンド信号を出力する処理(請求項でいう遊技処理)を行う。遊技処理回路21で行われる遊技処理が正常に行われている間は、下位制御装置20のパルス信号出力回路22から上位制御装置10に向かってパルス信号が出力される。一方、遊技処理回路21で行われる遊技処理が正常に行われなくなると、下位制御装置20のパルス信号出力回路22からのパルス信号が出力されなくなる。下位制御装置20からパルス信号が出力されなくなると、上位制御装置10のリセット信号出力回路12から信号が出力される。このため、下位制御装置20の遊技処理回路21が上位制御装置10によりリセットされる。このため、上位制御装置10と下位制御装置20の間に生じる不整合が防止される。
【0014】
なお、下位制御装置20がリセットされた後は、上位制御装置10から再びリセットされた遊技処理を指示するコマンドを出力するようにすることが好ましい。これによって下位制御装置20の遊技処理回路21は、リセットされた遊技処理を再開し、遊技装置30で遊技演出が再開される。したがって、遊技装置30により遊技演出が行われていない期間が短くなり、遊技者に与える違和感を軽減することができる。
【0015】
ここで、遊技装置30が決められた遊技演出を繰返し行うものである場合がある。例えば、遊技装置30が一連のメロディを繰返し出力する音声出力装置(典型的にはスピーカ)であったり、決められたパターンで点滅を繰返す発光装置(典型的にはランプ装置)の場合がある。かかる場合、下位制御装置20の遊技処理回路21は、遊技装置30で行われる遊技演出に対応した遊技演出処理を周期的に繰返す。
上記の構成においてリセット後に遊技処理を復帰させることとした場合は、リセットされなければ次回周期の遊技演出処理が最初から開始されたであろうタイミングで遊技演出処理を再開させることが好ましい。すなわち、遊技装置30に再開された遊技演出は他の装置で行われている遊技演出と一致したものとなるためである。例えば、遊技装置30が音声出力装置で、遊技演出が一連のメロディを繰返し出力するものである場合を考える。そして、一連のメロディの出力途中でリセットされて遊技演出処理が中断されたとする。かかる場合において、遊技演出処理がリセットされなければ次回周期の遊技演出処理が開始されるであろうときに遊技演出処理を再開させれば、復帰させられた遊技演出(メロディの出力)はリセットが行われた遊技演出と全く同一のタイミングで行われる。遊技機では一般的に複数の遊技装置が同期して遊技演出を行うことが多いため、リセットされた遊技演出が同一のタイミングで復帰させられば、各遊技装置の遊技演出は整合性がとれたものとなる。
【0016】
そこで、上述した実施の形態においては、図2に示すように、上位制御装置10は、タイマ回路14と、復帰コマンド出力回路15をさらに備えることが好ましい。タイマ回路14は、コマンド出力回路11のコマンド出力時から経過した時間を計時する回路である。タイマ回路14には、例えば、発振回路のクロック信号をカウントするカウンタ回路を用いることができる。すなわち、コマンド出力回路11からコマンドを出力するタイミングでカウンタ回路をリセットしてカウントを開始することで、コマンド出力時から経過した時間を計時することができる。
復帰コマンド出力回路15は、タイマ回路14で計時されている時間から次の周期の遊技演出処理が最初から開始されるタイミングを求め、求めたタイミングでコマンドを再出力する。すなわち、上位制御装置10は、コマンド毎に下位制御装置20の遊技演出処理が1周期行われるのに要する時間がわかっている。そして、出力すべきコマンドは分かっているため、コマンド出力時(すなわち、下位制御装置20による遊技演出処理開始時と略同一タイミング)から経過した時間がわかれば、次に遊技演出処理が最初から開始されるであろうタイミングを求めることができる。したがって、復帰コマンド出力回路15は、タイマ回路14の値から次に遊技演出処理が開始されるタイミングを求め、その求めたタイミングでコマンドを出力する。なお、復帰コマンド出力回路15をコマンド出力回路11と兼用し、CPU,ROM,RAM等から構成されるIC回路により構成することができる。
【0017】
なお、上述した上位制御装置10と下位制御装置20との関係は、図3に示すように、1つの上位制御装置10と、この上位制御装置10と接続された複数の下位制御装置20a,20b,20cとの各々の間に適用されても良い。すなわち、上位制御装置10は、各下位制御装置20a,20b,20cにコマンドを出力し、各下位制御装置20a,20b,20cは上位制御装置10からのコマンドに基づいて遊技処理を行う。各下位制御装置20a,20b,20cは、各下位制御装置20a,20b,20cが正常に処理を行っている間パルス信号を出力する。上位制御装置10は、下位制御装置20a,20b,20cのいずれかからのパルス信号が途絶えると、パルス信号が途絶えた下位制御装置に向かってリセット信号を出力する。上位制御装置10と各下位制御装置20a,20b,20cとの不整合が発生することが防止され、これにより各下位制御装置20a,20b,20c間の不整合の発生も防止される。
このように1つの上位制御装置10に複数の下位制御装置20a,20b,20cが接続された場合は、図2に示すタイマ回路14と復帰コマンド出力回路15を上位制御装置10に設けることが好ましい。
【0018】
さらに、上述した上位制御装置10と下位制御装置20との関係は、図4に示すように一次制御装置10と二次制御装置20との間、および、二次制御装置20と三次制御装置30との間に適用されても良い。すなわち、一次制御装置10はニ次制御装置20にコマンドを出力する。二次制御装置20は、一次制御装置10から出力されたコマンドに従って三次制御装置30にコマンドを出力する。三次制御装置30は、二次制御装置20から出力されるコマンドに従って遊技処理を行う。
二次制御装置20は一次制御装置10にパルス信号を出力し、三次制御装置30は二次制御装置20にパルス信号を出力する。一次制御装置10は、二次制御装置20からのパルス信号が途絶えると、二次制御装置20に向かってリセット信号を出力する。また、二次制御装置20は、三次制御装置30からのパルス信号が途絶えると、三次制御装置30に向かってリセット信号を出力する。このように、上位から下位に向かって複数の制御装置が直列で接続されるときにも本発明の技術を適用することができる。
【0019】
【第1実施例】
次に、本発明に係る技術をパチンコ機の音声出力装置(スピーカ)と、その音声出力装置を制御する制御系に適用した例について図面を参照して説明する。図5は、音声出力装置と、音声出力装置を制御する制御系の構成を示すブロック図である。図5に示すように、本実施例では音声出力装置としてスピーカ64を備え、このスピーカ64はメイン制御基板40と、音制御基板50により制御される。
【0020】
メイン制御基板40は、パチンコ機に装備される各種電動装置〔スピーカ64、図柄表示器(図示省略),ランプ装置(図示省略),払出装置(図示省略)等〕の動作を統括的に制御する制御装置である。メイン制御基板40には、CPU44,ROM46,RAM48等が1チップ化されたCPUチップ42が実装されている。CPU44は、ROM46に格納されている遊技制御プログラムを実行することで音制御基板50にコマンドを出力する。RAM48には、CPU44が遊技制御プログラムを実行する際に発生する各種データや入出力信号が格納される。メイン制御基板40の構成や動作については、公知のパチンコ機と同様であり、本発明を特に特徴づけるものではないため、その詳しい説明は省略する。
【0021】
音制御基板50は、メイン制御基板40から出力されたコマンドを受信して、その受信したコマンドに基づいて音声データを作成してスピーカ64に向かって出力する処理を行う制御装置である。音制御基板50には、CPUチップ52と、音源IC60と、D/Aコンバータ62が実装されている。
CPUチップ52は、CPU54,ROM56,RAM58が1チップ化されたIC回路である。CPU54は、ROM56に格納された遊技制御プログラムに従って動作し、メイン制御基板40から出力されたコマンドを解析して、そのコマンドに対応するコマンドを音源IC60に出力する処理を行う。CPU54の詳しい処理は、後で詳細に説明する。ROM56には、上記遊技制御プログラムの他に、音源IC60に出力するコマンド毎に音源IC60が1回の遊技演出処理に要する時間〔スピーカ64から遊技演出(一連のメロディ)が1回出力されるのに要する時間〕が格納されている。RAM58には、CPU54が遊技制御プログラムを実行する際に発生する各種データや入出力信号が格納される。このCPUチップ52が請求項でいう上位制御装置に相当する。
【0022】
音源IC60は、予め決められた順序で所定の処理を実行することで音データの作成と出力を行うシーケンス機能を有するIC回路である。音源IC60から出力される音データは、CPUチップ52から出力されるコマンド毎に予め決められている。音源IC60は、CPUチップ52からのコマンドにより指定される一連の音データを周期的に繰返し出力する処理を行う。音源IC60から出力される音データは、D/Aコンバータ62によってアナログ変換され、スピーカ64に入力するようになっている。これにより、スピーカ64からはメイン制御基板40により指定された効果音(一連のメロディ)が繰返し出力される。
なお、効果音のもととなる単音データは、音源IC60内にROMを設け、このROMに予め格納するようにしても良い。あるいは、音源IC60と接続されたROMを別途設け、このROMに単音データを格納するようにしても良い。ROM内に格納された単音データは、効果音データを作成する際に音源IC60内に読み込まれる。
また、音源IC60のシーケンス処理には、CPUチップ52に作動中信号(パルス信号)を出力する処理が組み込まれている。したがって、音源IC60が正常に処理を行っている限り、音源IC60からCPUチップ52にパルス信号が出力されるようになっている。この音源ICが請求項でいう下位制御装置に相当する。
【0023】
上述した音制御基板50に実装されるCPUチップ52の処理と音源IC60の処理について、図6と図7を参照して説明する。図6はCPUチップ52で行われる処理を示すフローチャートであり、図7は音源IC60で行われる処理を示すフローチャートである。
図6に示すようにCPUチップ52は、まず、メイン制御基板40からコマンドを受信したか否かを判定する(S10)。コマンドを受信していない場合〔ステップS10でNOの場合〕にはステップS18に進み、コマンドを受信している場合〔ステップS10でYESの場合〕にはステップS12に進む。
ステップS12ではメイン制御基板40から出力されたコマンドを解析する。すなわち、メイン制御基板40から出力されたコマンドがどの効果音を指示するコマンドであるかを解析する。本実施例では、図柄表示器に図柄を変動表示するときの変動パターン音を指定するコマンド、大当り確定中音を指定するコマンド、大当り中音等のコマンドがメイン制御基板40から出力される。ステップS12では、受信したコマンドがこれらのコマンドのうちのどのコマンドに当るかを解析する。
コマンドが解析されて指示された効果音が決定できると、次に、その決定された効果音を出力するためのコマンドを音源IC60に出力し(S14)、タイマ回路をスタートさせる(S16)。
ステップS18では、音源IC60から出力される作動中信号が途絶えたか否かを判定する。具体的には、音源IC60から出力される作動中信号が入力するポートを検出し、作動中信号が検出されたか否かにより判定する。作動中信号を受信している場合〔ステップS18でNOの場合〕には、ステップS10に戻ってステップS10からの処理が繰返される。
一方、作動中信号を受信していない場合〔ステップS18でYESの場合〕には、音源IC60に向かってリセット信号を出力する(S20)。これにより、音源IC60の処理がリセットされる。
ステップS22では、音源IC60にコマンドを出力するタイミングを決定する(S22)。具体的には、ステップS14で出力したコマンドに係る効果音(メロディ)を1周期だけ発生するのに要する時間と、ステップS16で作動を開始したタイマで計時された時間とにより、次に効果音を最初から出力するタイミングを決定する。例えば、ステップS14で指定されたコマンドによって出力される効果音(一連のメロディ)が30秒で終了するものであって、同一の効果音(1回当り10秒)が3回繰り返される場合を考える。また、ステップS16でスタートされたタイマにより計時された時間が15秒であったとする。この場合には、ステップS16で計時されたタイマが20秒となるとき(すなわち、5秒後)に効果音を再開するためのコマンドを出力すると決定する。
コマンド出力タイミングが決定されると、次に、そのタイミングで音源IC60に復帰コマンドを出力する(S24)。ステップS24で出力される復帰コマンドは、ステップS20でリセットされた処理を再開させるコマンド(すなわち、音源IC60に直前に出力されたコマンド)である。これにより、音源IC60は、リセットされた処理を再開することとなる。
音源IC60にコマンドが出力されると、再びタイマをリセットしてスタートし(S26)、ステップS10の処理に戻る。
【0024】
次に、音源IC60の処理を図7のフローチャートを参照して説明する。図7に示すように音源IC60は、まず、CPUチップ52からのコマンドを受信したか否かを判定する(S30)。CPUチップ52からのコマンドを受信していない場合〔ステップS30でNOの場合〕には、ステップS36に進んで作動中信号を出力する。したがって、音源ICにコマンドを受信していない場合(すなわち、コマンドを待機する状態)でも、CPUチップ52に作動中信号が出力されることとなる。
一方、CPUチップ52からのコマンドを受信している場合〔ステップS30でYESの場合〕にはステップS32に進む。ステップS32では受信したコマンドの解析を行う。コマンドが解析されると、その解析結果に基づいて音データの作成と出力処理を行い(S34)、CPUチップ52に作動中信号の出力を行う(S36)。
【0025】
上述の説明から明らかなように本実施例では、音源IC60の処理が正常に行われている間は作動中信号が周期的に出力され、音源IC60の処理が正常に行われなくなると作動中信号が出力されない。音制御基板50のCPUチップ52は、音源IC60からの作動中信号が途切れると音源IC60の処理をリセットし、適切なタイミングで復帰させる。このようなCPUチップ52と音源IC60の処理のタイミングチャートを図8に示している。図8は上からCPUチップ52から出力されるコマンド信号、CPUチップ52から出力されるリセット信号、音源IC60で行われる遊技処理の状態、音源IC60から出力される作動中信号を示している。
図8に示すように、CPUチップ52からコマンドが出力されると、音源IC60の処理が開始される。音源IC60の処理が正常に行われている間は、音源IC60から作動中信号が周期的に出力される。音源IC60の処理が何らかの原因でハングアップした状態となると、音源IC60からの作動中信号が出力されなくなる。作動中信号が出力されなくなると、CPUチップ52から音源IC60にリセット信号が出力される。これによって、音源IC60の処理はリセットされ、コマンド待機中の状態となる。ただし、図7の説明から明らかなように、このコマンド待機中においても音源IC60の作動中信号は出力される。そして、CPUチップ52は、リセット信号を出力後の所定のタイミングで復帰コマンドを出力する。復帰コマンドが出力されるタイミングは、次の周期の効果音(メロディ)の出力が開始されるタイミングとされる。復帰コマンドが出力されると、音源IC60の遊技処理が再開される。
なお、作動中信号の出力周期は、音源IC60で行われる遊技処理の内容に応じて適宜決定すれば良いが、その出力周期は短い(例えば、1単音の発生処理周期程度)ほど異常状態を早く検出でき、効果音の出力を再開する時期の決定精度も向上する。また、コマンド待ち状態においても作動中信号を出力することで、遊技装置(本実施例ではスピーカ64)の駆動時以外にも異常が発生したことを検知することができる。
【0026】
このように本実施例では、音源IC60の処理が正常に行われなくなると音源IC60から作動中信号が出力されなくなり、音源IC60はCPUチップ52によりリセットされる。したがって、音源IC60の上位の制御装置であるCPUチップ52によって音源IC60の処理がリセットされるため、CPUチップ52と音源IC60の処理が不整合となることが防止される。
特に、CPUチップ52は、次回周期の効果音が出力されるタイミングで復帰コマンドを音源IC60に出力する。このため、スピーカ64から出力される効果音が適切なタイミングで再開され、他の遊技装置(例えば、図柄表示器、ランプ装置等)と同期した遊技演出が可能となる。
【0027】
【第2実施例】
次に、図9を参照して第2実施例に係る制御系の構成を説明する。図9に示すように第2実施例では、メイン制御装置70と、メイン制御装置70により制御されるサブ制御装置80と、サブ制御装置80により制御されるマゴ制御装置86の3つの制御装置が直列に接続されている。メイン制御装置70はサブ制御装置80にコマンドを出力し、サブ制御装置80はメイン制御装置70からのコマンドに基づいてマゴ制御装置86にコマンドを出力する。マゴ制御装置86は、サブ制御装置80から出力されたコマンドに基づいて所定の遊技処理を行う。また、マゴ制御装置86は正常に処理が行われているあいだサブ制御装置80に作動中信号を出力し、サブ制御装置80は正常に処理が行われているあいだマゴ制御装置86に作動中信号を出力する。したがって、メイン制御装置70はサブ制御装置80からの作動中信号を監視することでサブ制御装置80が正常に処理を行っているか否かを判定でき、サブ制御装置80はマゴ制御装置86からの作動中信号を監視することでマゴ制御装置86が正常に処理を行っているか否かを判定することができるようになっている。上記の構成は既に説明した実施例と略同一の構成である。
【0028】
しかしながら、第2実施例では各制御装置70,80,86がそれぞれウオッチドッグタイマ回路76,82,88を有し、各制御装置70,80,86が暴走するとウオッチドッグタイマ回路76,82,88によりそれぞれリセットされる点で大きく異なる。以下、第1実施例と異なる点を中心に説明する。
第2実施例では、メイン制御装置70のリセット端子にはOR回路74を介してリセットIC66の出力端子と、ウオッチドッグタイマ回路76の出力端子が接続されている。リセットIC66は、電源投入時にリセット信号を出力する回路である。したがって、メイン制御装置70は、電源投入時にはリセットIC66から出力されるリセット信号によりリセットされ、CPUの暴走等によりハングアップしたときはウオッチドッグタイマ回路76によりリセットされる。
また、リセットIC66の出力端子は、OR回路72を介してフリップフロップ68のクリア端子CLに接続されている。一方、ウオッチドッグタイマ回路76の出力端子はフリップフロップ68のクロック端子CLKに入力するようになっている。したがって、リセットIC66によりメイン制御装置70がリセットされたときは、フリップフロップ68の出力端子Qの状態は「0」となる。一方、ウオッチドッグタイマ回路76によりメイン制御装置70がリセットされたときは、フリップフロップ68の出力端子Qの状態は「1」となる。なお、フリップフロップ68のクリア端子には、メイン制御装置70の出力端子の1つがOR回路72を介して接続される。したがって、フリップフロップ68はメイン制御装置70によってもクリアされるようになっている。
【0029】
また、サブ制御装置80のリセット端子にはOR回路78を介してリセットIC66の出力端子と、ウオッチドッグタイマ回路82の出力端子が接続されている。このため、サブ制御装置80は、電源投入時にはリセットIC66から出力されるリセット信号によりリセットされ、CPUの暴走等によりハングアップしたときはウオッチドッグタイマ回路82によりリセットされる。また、マゴ制御装置86のリセット端子にはOR回路84を介してサブ制御装置80の出力端子の1つと、ウオッチドッグタイマ回路88の出力端子が接続されている。このため、マゴ制御装置86は、電源投入時等にはサブ制御装置80から出力されるリセット信号によりリセットされ、CPUの暴走等によりハングアップしたときはウオッチドッグタイマ回路88によりリセットされる。
【0030】
次いで、メイン制御装置70とサブ制御装置80とマゴ制御装置86の作用を説明する。
まず、電源投入がされてリセットIC66からリセット信号が出力されたときについて説明する。リセットIC66からリセット信号が出力されると、そのリセット信号はメイン制御装置70とサブ制御装置80のリセット端子に入力し、これらの制御装置70,80の処理を初期化する。また、リセットIC66から出力されたリセット信号は、フリップフロップ68のクリア端子CLに入力し、フリップフロップ68の出力端子Qの状態は「0」となる。メイン制御装置70は、リセット信号による初期化後に処理を開始すると、まず、フリップフロップ68の出力端子から入力する信号の状態を検出する。検出された信号の状態は「0」であるため、リセットIC66によりリセットされたと判定し、サブ制御装置80にマゴ制御装置86をリセットするようコマンドを出力する。このコマンドを受信したサブ制御装置80は、マゴ制御装置86のリセット端子にリセット信号を出力してマゴ制御装置86を初期化する。
したがって、電源投入によってリセットIC66からリセット信号が出力されたときは、全ての制御装置70,80,86がリセットされる。
【0031】
次に、メイン制御装置70のCPUが暴走してウオッチドッグタイマ回路76によりリセットされたときについて説明する。ウオッチドッグタイマ回路76によりリセットされたときは、ウオッチドッグタイマ回路76から出力されたリセット信号がフリップフロップ68のクロック端子CLKに入力するため、フリップフロップ68の出力端子Qの状態は「1」となる。
初期化され処理を開始したメイン制御装置70は、まず、入力端子Iの状態を検出する。入力端子Iの状態は「1」、すなわち、自己のCPUの暴走によりリセットされているため、この場合はサブ制御装置80にマゴ制御装置86をリセットすることを指示するコマンドは出力されない。したがって、メイン制御装置70がハングアップ等によりリセットされたときは、サブ制御装置80とマゴ制御装置86が正常に作動している限りこれらの制御装置80,86は処理を続けることとなる。このため、メイン制御装置70がハングアップ等によりリセットされたときであっても、サブ制御装置80やマゴ制御装置86が正常に動作している限り遊技演出が途切れることなく行われる。
【0032】
同様に、サブ制御装置80のCPUが暴走してウオッチドッグタイマ回路82でリセットされたときは、メイン制御装置70は正常に作動している限りその動作を続ける。また、マゴ制御装置86も正常に作動している限り(すなわち、マゴ制御装置86からの作動中信号を検出できるとき)、サブ制御装置80はマゴ制御装置86の処理をリセットしないようになっている。このため、マゴ制御装置86が正常である限りその処理が続けられ、遊技演出が行われることとなる。
【0033】
上述の説明から明らかなように第2実施例では、上位制御装置が自己のCPUの暴走等により処理がリセットされたときであっても下位制御装置の処理が正常に行われている限り、下位制御装置の処理はリセットされない。このため、下位制御装置の処理による遊技演出が途切れることなく行われ、遊技演出がスムーズに行われる。
【0034】
以上、本発明の好適な一実施例について詳細に説明したが、本発明は上述した例に限られることなく、当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図1】 本実施形態に係る遊技装置の制御系の構成を示すブロック図
【図2】 図1に示す上位制御装置の変形例を示すブロック図
【図3】 上位制御装置に複数の下位制御装置が並列に接続された例を示すブロック図
【図4】 上位制御装置に複数の下位制御装置が直列に接続された例を示すブロック図
【図5】 本実施例に係る遊技機に装備される音声出力装置の制御系の構成を示すブロック図
【図6】 音制御基板のCPUで行われる処理手順を示すフローチャート
【図7】 音制御基板の音源ICの処理手順を示すフローチャート
【図8】 音制御基板のCPUから出力されるコマンドとリセット信号、並びに、音源ICの状態と出力される作動中信号の状態を示すタイミングチャート
【図9】 第2実施例に係る遊技機に装備される制御系の構成を示すブロック図
【符号の説明】
10・・上位制御装置
11・・コマンド出力回路
12・・リセット信号出力回路
13・・パルス信号受信回路
20・・下位制御装置
21・・遊技処理回路
22・・パルス信号出力回路
30・・遊技装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine having a higher-level control device and a lower-level control device that operates in accordance with a command from the higher-level control device. The present invention relates to a technique for returning to a normal state.
[0002]
[Prior art]
For example, a gaming machine such as a pachinko machine is provided with a host control device and a lower control device controlled by the host control device. The host control device outputs a command to the lower control device, and the lower control device performs a game process specified by the command from the host control device. The host control device performs other processing on the assumption that the lower control device is performing the game process specified by the command. For example, in a pachinko machine, the main control device (that is, the host control device) outputs a command to the display control device (that is, the lower control device). The display control device displays a game image on the image display device in accordance with a command from the main control device. Then, the main control device performs other processing (for example, opening / closing processing of a winning device) on the assumption that the game image designated by the command by the display control device is displayed on the image display device.
[0003]
[Problems to be solved by the invention]
In the control configuration described above, the processing of the host control device is based on the assumption that the lower control device is operating normally. However, the game store where the gaming machine is installed is in an environment where electrical noise is likely to occur, and each control device equipped in the gaming machine cannot avoid the influence of electrical noise. Therefore, an abnormal state (for example, runaway or hang-up) in which each control device does not operate normally due to electrical noise or the like can occur. A control device that has entered an abnormal state cannot return to a normal state unless its operation is reset.
The present invention provides a technique effective for resetting a control device in an abnormal state in a gaming machine..
[0005]
[Means, actions and effects for solving the problems]
In order to solve the above-mentioned problem, a gaming machine according to claim 1 is connected to a main control device, a sub control device connected to the main control device, a mago control device connected to the sub control device, and a mago control device. Connected to a sub-control device and a gaming device that produces a gaming machineFirstWatchdog timerWhen,Second watchdog timer connected to the basket controllerIs provided. The main control device outputs a command to the sub control device, and the sub control device outputs a command to the mago control device based on the command output from the main control device, and also outputs a pulse-like output from the mago control device. The operating signal is monitored, and when the operating signal cannot be detected, the game control device is reset. The game control device controls the gaming device based on the command output from the sub-control device and A signal output circuit for periodically outputting the in-operation signal to the sub-control device during operation;FirstThe watchdog timer resets the sub control device when the sub control device does not operate normally.The second watchdog timer resets the mago control device when the mago control device does not operate normally,The sub-control deviceFirstWatchdog timerRresetEven whenDetects the in-operation signal output from the signal output circuit of the basket control deviceAs long asDo not reset the basket controller.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a control system of a gaming device equipped in a gaming machine according to an embodiment of the present invention. As shown in FIG. 1, the gaming machine of this embodiment includes a
[0011]
The
The
When the
These circuits can be configured using various known electronic elements. For example, the reset
[0012]
The
In addition, when the processing performed in the
In this embodiment, the
[0013]
In the embodiment described above, a command is output from the
[0014]
Note that after the
[0015]
Here, there is a case where the
In the above configuration, when the game process is returned after reset, it is preferable to restart the game effect process at a timing when the game effect process in the next cycle will be started from the beginning unless it is reset. That is, the game effect restarted by the
[0016]
Therefore, in the embodiment described above, as shown in FIG. 2, the
The return
[0017]
The relationship between the
When a plurality of lower-
[0018]
Furthermore, the relationship between the above-described
The
[0019]
[First embodiment]
Next, an example in which the technology according to the present invention is applied to an audio output device (speaker) of a pachinko machine and a control system that controls the audio output device will be described with reference to the drawings. FIG. 5 is a block diagram illustrating the configuration of the audio output device and a control system that controls the audio output device. As shown in FIG. 5, in this embodiment, a
[0020]
The
[0021]
The
The
[0022]
The sound source IC 60 is an IC circuit having a sequence function for creating and outputting sound data by executing predetermined processing in a predetermined order. The sound data output from the sound source IC 60 is predetermined for each command output from the
It should be noted that the single sound data that is the basis of the sound effect may be stored in advance in a ROM provided in the sound source IC 60. Alternatively, a ROM connected to the sound source IC 60 may be provided separately, and single sound data may be stored in this ROM. The single sound data stored in the ROM is read into the sound source IC 60 when creating sound effect data.
In addition, the sequence processing of the sound source IC 60 incorporates processing for outputting an operating signal (pulse signal) to the
[0023]
The processing of the
As shown in FIG. 6, the
In step S12, the command output from the
When the commanded sound effect can be determined by analyzing the command, a command for outputting the determined sound effect is output to the sound source IC 60 (S14), and the timer circuit is started (S16).
In step S18, it is determined whether the operating signal output from the sound source IC 60 has been interrupted. Specifically, a port to which an operating signal output from the sound source IC 60 is input is detected, and determination is made based on whether or not an operating signal is detected. If the operating signal is received (NO in step S18), the process returns to step S10 and the processes from step S10 are repeated.
On the other hand, when the operating signal is not received (in the case of YES at step S18), a reset signal is output toward the sound source IC 60 (S20). Thereby, the processing of the sound source IC 60 is reset.
In step S22, the timing for outputting a command to the sound source IC 60 is determined (S22). Specifically, the sound effect (melody) related to the command output in step S14 is calculated next by the time required for generating one cycle and the time counted by the timer started in step S16. Is determined from the beginning. For example, consider a case where the sound effect (a series of melody) output by the command specified in step S14 ends in 30 seconds and the same sound effect (10 seconds per time) is repeated three times. . Also, assume that the time measured by the timer started in step S16 is 15 seconds. In this case, it is determined that a command for restarting the sound effect is output when the timer timed in step S16 reaches 20 seconds (that is, after 5 seconds).
When the command output timing is determined, a return command is output to the sound source IC 60 at that timing (S24). The return command output in step S24 is a command for restarting the process reset in step S20 (that is, a command output immediately before the sound source IC 60). As a result, the sound source IC 60 resumes the reset processing..
soundWhen a command is output to the source IC 60, the timer is reset and started again (S26), and the process returns to step S10.
[0024]
Next, processing of the sound source IC 60 will be described with reference to the flowchart of FIG. As shown in FIG. 7, the sound source IC 60 first determines whether or not a command from the
On the other hand, if a command is received from the CPU chip 52 [YES in step S30], the process proceeds to step S32. In step S32, the received command is analyzed. When the command is analyzed, sound data is created and output based on the analysis result (S34), and an operating signal is output to the CPU chip 52 (S36).
[0025]
As is apparent from the above description, in this embodiment, the operating signal is periodically output while the processing of the sound source IC 60 is performed normally, and the operating signal is output when the processing of the sound source IC 60 is not performed normally. Is not output. When the operating signal from the sound source IC 60 is interrupted, the
As shown in FIG. 8, when a command is output from the
The operating signal output cycle may be appropriately determined according to the content of the game processing performed by the sound source IC 60, but the shorter the output cycle (for example, the processing cycle of one single sound), the faster the abnormal state becomes. It can be detected, and the accuracy of determining when to resume the output of sound effects is improved. Further, by outputting the operating signal even in the command waiting state, it is possible to detect that an abnormality has occurred other than when the gaming apparatus (
[0026]
As described above, in this embodiment, when the processing of the sound source IC 60 is not normally performed, the operating signal is not output from the sound source IC 60 and the sound source IC 60 is reset by the
In particular, the
[0027]
[Second embodiment]
Next, the configuration of the control system according to the second embodiment will be described with reference to FIG. As shown in FIG. 9, in the second embodiment, there are three control devices: a
[0028]
However, in the second embodiment, each
In the second embodiment, the reset terminal of the
The output terminal of the
[0029]
Further, the output terminal of the
[0030]
Next, the operation of the
First, a case where the power is turned on and a reset signal is output from the
Therefore, when a reset signal is output from the
[0031]
Next, a case where the CPU of the
The
[0032]
Similarly, when the CPU of the
[0033]
As is apparent from the above description, in the second embodiment, as long as the processing of the lower-level control device is normally performed even when the higher-level control device is reset due to the runaway of its own CPU, etc. The processing of the control device is not reset. For this reason, the game effect by the process of the lower control device is performed without interruption, and the game effect is performed smoothly.
[0034]
The preferred embodiment of the present invention has been described in detail above. However, the present invention is not limited to the above-described example, and may be implemented in various modifications and improvements based on the knowledge of those skilled in the art. it can.
In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a control system of a gaming device according to the present embodiment.
FIG. 2 is a block diagram showing a modification of the host controller shown in FIG.
FIG. 3 is a block diagram showing an example in which a plurality of lower-level control devices are connected in parallel to a higher-level control device.
FIG. 4 is a block diagram showing an example in which a plurality of lower-level control devices are connected in series to a higher-level control device.
FIG. 5 is a block diagram showing the configuration of the control system of the audio output device equipped in the gaming machine according to the embodiment.
FIG. 6 is a flowchart showing a processing procedure performed by the CPU of the sound control board.
FIG. 7 is a flowchart showing the processing procedure of the sound source IC on the sound control board.
FIG. 8 is a timing chart showing the command and reset signal output from the CPU of the sound control board, and the state of the sound source IC and the operating signal output.
FIG. 9 is a block diagram showing a configuration of a control system equipped in the gaming machine according to the second embodiment.
[Explanation of symbols]
10. High-level control device
11. Command output circuit
12 .. Reset signal output circuit
13. Pulse signal receiving circuit
20. Low-order control device
21 .. Game processing circuit
22..Pulse signal output circuit
30 ・ ・ Game equipment
Claims (1)
メイン制御装置に接続されたサブ制御装置と、
サブ制御装置に接続されたマゴ制御装置と、
マゴ制御装置に接続されて遊技機の演出を行う遊技装置と、
サブ制御装置に接続された第1のウオッチドッグタイマと、
マゴ制御装置に接続された第2のウオッチドッグタイマ、
を備えるパチンコ遊技機であり、
メイン制御装置は、サブ制御装置にコマンドを出力し、
サブ制御装置は、メイン制御装置から出力されたコマンドに基づいてマゴ制御装置にコマンドを出力するとともに、マゴ制御装置から出力されるパルス状の作動中信号を監視し、前記作動中信号が検出できなかったときにマゴ制御装置をリセットし、
マゴ制御装置は、サブ制御装置から出力されたコマンドに基づいて遊技装置を制御するとともに、正常に作動している間前記作動中信号をサブ制御装置に向けて周期的に出力する信号出力回路を有し、
前記第1のウオッチドッグタイマは、サブ制御装置が正常に作動しなくなったときサブ制御装置をリセットし、
前記第2のウオッチドッグタイマは、マゴ制御装置が正常に作動しなくなったときマゴ制御装置をリセットし、
サブ制御装置は、前記第1のウオッチドッグタイマによりリセットされたときでも、マゴ制御装置の信号出力回路から出力される前記作動中信号を検出している限りマゴ制御装置をリセットしない
ことを特徴とするパチンコ遊技機。A main control unit;
A sub control unit connected to the main control unit;
A basket controller connected to the sub controller;
A gaming device connected to the mag control device to produce a gaming machine;
A first watchdog timer connected to the sub-control unit,
A second watchdog timer connected to the basket controller;
A pachinko machine equipped with
The main control unit outputs a command to the sub control unit,
The sub-control device outputs a command to the mago control device based on the command output from the main control device, and monitors the pulse-like operating signal output from the mago control device, and can detect the operating signal. If not, reset the Mag control device,
The mago control device controls a gaming device based on a command output from the sub-control device, and a signal output circuit that periodically outputs the operating signal to the sub-control device during normal operation. Have
The first watchdog timer resets the sub-control device when the sub-control device stops operating normally,
The second watchdog timer resets the mago control device when the mago control device does not operate normally,
Sub controller, when said Ri is reset by the first watchdog timer also not to reset the Mago controller as long as it detects the operation of the signal output from the signal output circuit of Mago controller Characteristic pachinko machine.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002096794A JP4318018B2 (en) | 2002-03-29 | 2002-03-29 | Pachinko machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002096794A JP4318018B2 (en) | 2002-03-29 | 2002-03-29 | Pachinko machine |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008032891A Division JP4648417B2 (en) | 2008-02-14 | 2008-02-14 | Pachinko machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003296143A JP2003296143A (en) | 2003-10-17 |
JP4318018B2 true JP4318018B2 (en) | 2009-08-19 |
Family
ID=29387526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002096794A Expired - Fee Related JP4318018B2 (en) | 2002-03-29 | 2002-03-29 | Pachinko machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4318018B2 (en) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5051867B2 (en) * | 2005-08-29 | 2012-10-17 | サミー株式会社 | Game machine |
JP4584169B2 (en) * | 2006-03-20 | 2010-11-17 | 株式会社藤商事 | Game machine |
JP5124786B2 (en) * | 2007-12-26 | 2013-01-23 | 株式会社大一商会 | Game machine |
JP5443021B2 (en) * | 2009-02-27 | 2014-03-19 | 京楽産業.株式会社 | Game machine |
JP5738518B2 (en) * | 2009-03-27 | 2015-06-24 | 京楽産業.株式会社 | Game machine |
JP5154526B2 (en) * | 2009-09-11 | 2013-02-27 | 株式会社藤商事 | Game machine |
JP5350159B2 (en) * | 2009-09-25 | 2013-11-27 | 京楽産業.株式会社 | Game machine |
JP5462677B2 (en) * | 2010-03-19 | 2014-04-02 | 株式会社ソフイア | Game machine |
JP5807247B2 (en) * | 2010-03-19 | 2015-11-10 | 株式会社ソフイア | Game machine |
JP5587664B2 (en) * | 2010-05-10 | 2014-09-10 | 株式会社藤商事 | Game machine |
JP6609090B2 (en) * | 2013-12-12 | 2019-11-20 | 株式会社三共 | Slot machine |
JP2015150266A (en) * | 2014-02-17 | 2015-08-24 | 株式会社大一商会 | Game machine |
JP2015150267A (en) * | 2014-02-17 | 2015-08-24 | 株式会社大一商会 | Game machine |
JP6224545B2 (en) * | 2014-08-05 | 2017-11-01 | 日立オートモティブシステムズ株式会社 | Electronic control unit |
JP6415256B2 (en) * | 2014-11-13 | 2018-10-31 | 株式会社藤商事 | Game machine |
JP6240950B2 (en) * | 2016-04-22 | 2017-12-06 | 株式会社ソフイア | Game machine |
JP2018057966A (en) * | 2018-01-22 | 2018-04-12 | 株式会社大一商会 | Game machine |
-
2002
- 2002-03-29 JP JP2002096794A patent/JP4318018B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003296143A (en) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4318018B2 (en) | Pachinko machine | |
JP4648417B2 (en) | Pachinko machine | |
JP2004337246A (en) | Game machine | |
JP2009009227A (en) | Information processor automatically copying system information | |
JP5280255B2 (en) | Control device, production control board, game machine, control method and program | |
JP4526299B2 (en) | Game machine | |
JP2001198271A (en) | Playing machine | |
JP4744591B2 (en) | Game machine | |
JP2001198272A (en) | Playing machine | |
JP2015171416A (en) | game machine | |
JP2003260247A (en) | Control device of game machine | |
JP2009061345A (en) | Game machine | |
JP2009061347A (en) | Game machine | |
JP2011147824A5 (en) | ||
JP4877860B2 (en) | Game machine | |
JP2009061348A (en) | Game machine | |
JP2009061344A (en) | Game machine | |
JP2005102712A (en) | Game machine | |
JP4236787B2 (en) | Game machine | |
JP6042845B2 (en) | Game machine | |
JPH10151247A (en) | Pachinko machine | |
JP4744574B2 (en) | Game machine | |
JP4744575B2 (en) | Game machine | |
JP4877859B2 (en) | Game machine | |
JP5851862B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150605 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |